JP2003023090A

JP2003023090A - 正規ブロック分割型集積回路装置、及びそれに用いる露光マスク装置、及びその製造方法

Info

Publication number: JP2003023090A
Application number: JP2001208472A
Authority: JP
Inventors: Masami Hashimoto; 正美橋本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-07-09
Filing date: 2001-07-09
Publication date: 2003-01-24

Abstract

(57)【要約】【課題】集積回路装置の微細化が進むに伴い露光工程に
使用するガラスマスクが非常に高額となり、余程の生産
数量が確保できないと現実的なコストでは生産できない
という課題があった。また、多品種少量生産に適する従
来の集積回路設計上の手法では微細化が提供する高性
能、高機能を充分活かせないという課題があった。【解決手段】集積回路装置を一定の面積で規格化した正
規ブロック毎に各機能ブロックを搭載する。またガラス
マスクを正規ブロック単位の構成とし、各ブロック単位
で露光を繰り返すようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路の分
野において、製造の際の露光工程に必要なガラスマス
ク、もしくはレチクルが、集積回路装置の微細化が進む
とともに、非常に高額になり、かつそれに見合うだけの
生産数量が必ずしも期待できない場合に対処する集積回
路装置の構成と、それに用いる露光マスク装置の構成、
及びそれを用いた製造方法に関する。

【０００２】

【従来の技術】従来の集積回路装置は微細化がそれほど
進んでいなかった時代には各集積回路の特性や仕様を実
現するべく、量産品として製造する際には個々の仕様に
応じて図１３の例に示すように、専用に最適設計して、
レイアウトデータをガラスマスクに転写して製造してい
た。この手法は大量生産する場合には一般的である。ま
た、少量生産の場合の集積回路装置の製造方法は生産コ
ストの上昇を防ぐ為に、ガラスマスクが共用できる手法
として、マイクロコントローラや、ゲートアレイやＦＰ
ＧＡ（フィールド・プログラム・ゲートアレイ）があ
る。マイクロコントローラの一例としては図１４のよう
にコア回路［Ｃ_１］やメモリ回路［Ｍc］やＲＯＭ回路
［ＲＯＭ］やその他の回路［Ｆｃ_１］、［Ｆｃ_２］を搭
載してＲＯＭの記憶内容により、ソフト的に機能を都
度、構成する。また、ゲートアレイの一例としては図１
５のように同一構成のトランジスタのベーシックセルを
平面に敷き詰めたトランジスタ群［Ｇ_{１２３Ｍ０}］を配
線層のみを変更して一機種毎に機能を変更対応させる。
また、ＦＰＧＡの一例としては図１６のように回路を構
成する基本トランジスタと、回路と配線を切り替えるス
イッチの役目のトランジスタをセルとして敷き詰めたト
ランジスタ群［Ｆ_Ａ］からなり、前記トランジスタのス
イッチを変更することによって様々な機能の構成し、か
つこのスイッチのオン（ＯＮ）・オフ（ＯＦＦ）を不揮
発性メモリ［Ｍ_Ｆ］に記憶させ、回路を構成、変更す
る。再記すれば、マイクロコントローラはＲＯＭのソフ
トを変更することにより、またゲートアレイは配線層の
みを変更することにより、またＦＰＧＡは不揮発性メモ
リの内容を変更することにより、多品種に対応し、各機
種は少量生産であっても、全体として生産数を確保する
ことにより、現実的な生産コストに抑え、製品としての
製造を可能にしていた。

【０００３】

【発明が解決しようとする課題】さて、集積回路装置は
既によく知られているように、シリコン等の基板にトラ
ンジスタや配線を形成すべく、不純物を拡散したり、イ
オン打ち込みをしたり、あるいは絶縁膜や金属層の塗布
と選択的削除などを繰り返し行うことによって、最終的
に機能を持った集積回路装置を具現化する。これらの工
程において、所望の形状に構成する為に、前記形状に対
応するパターンを描写したガラスマスク、もしくはレチ
クルを露光マスク装置のひとつとしてレジストの露光工
程に用いる。（なお、ガラスマスクもレチクルも露光工
程に用いるが、ガラスマスクは同一倍率で、レチクルは
縮小して露光に用いる違いがあるが、本発明においては
どちらにおいても同じ効果があるので、ほぼ同義語とし
て以下は用いる。）さて年々、半導体集積回路は着実に
微細化が進んで来ている。微細化にともない露光工程に
必要な製造装置のひとつであるガラスマスク（レチクル
を含む）に高精度や特殊材料や特殊加工が要求され、高
額になっている。例えば絶縁ゲート電界効果型トランジ
スタ（以下ＭＯＳＦＥＴと略す）を搭載した集積回路に
おいては、２０００年度においてガラスマスクメーカか
ら購入した場合、０．３５μｍ級プロセスの場合のガラ
スマスクのセット価格は数百万円であるが、０．１８μ
ｍ級プロセスのガラスマスクのセット価格は数千万円で
あり、０．１３μｍのガラスマスクのセットは１億円を
越すのが一般的である。そして微細化は更に０．１μｍ
以下に進んでいくことが予測されている。ガラスマスク
は露光工程の製造装置の一部に過ぎないが、１機種を設
計し、製造するのに必ず使用する。したがって１機種を
企画するにあたって、その減価償却を考慮せねばならな
いが、前記のようにガラスマスク代だけでも、１億円を
越すと、余程、大量生産をする機種でないと採算が合わ
なくなる。したがって、目的の仕様に最適であっても少
量のロット数しか、見込めない機種は前記費用負担が膨
大となる。例えば１万個しか生産見込みのない機種は１
億円のガラスマスクの償却だけでも、１個あたり、１万
円が上乗せされ、とうてい実用的な商品としてなり得な
い。集積回路の微細化は高機能化、高性能化にとって欠
くことの出来ない時代の趨勢であるが、ガラスマスク費
用だけでも、前述のように異常に高騰すると、メモリの
ような大量生産の見込める一部機種以外は従来の手法の
延長では実用的な製品として市場には出せなくなってし
まうという課題がある。

【０００４】一方、従来の多品種少量生産の場合は前述
した従来例のように、マイクロプロセサーやゲートアレ
イやＦＰＧＡ等があるが、マイクロプロセサーではＲＯ
Ｍに記憶させたプログラムで機能を変更、構成したり、
ゲートアレイでは配線層で回路を変更、構成させたり、
ＦＰＧＡでは不揮発性メモリで回路を構成、記憶させた
りしたが、これらの方式は汎用性の高い反面、個々の機
種の特性は充分に出せない。例えばマイクロプロセッサ
ーなどのプログラムで対応する場合には周辺回路は変更
できないので機能には限界があるし、また高速性や消費
電力の特性面においては専用に設計した機種には到底、
対抗できない。また、ＦＰＧＡでは高速性が同一微細化
プロセスの集積回路に比較すると、劣ったり、配線や回
路の構成が最適の構成からはほど遠いため誤動作しやす
い。また、ゲートアレイではＦＰＧＡほどではないが、
高速性や面積効率が悪く、性能は不充分という状況は本
質的には同じである。更に、微細化が進む理由は高集積
のみならず、他の理由としては高速になること、同一機
能に対して低消費電力になること等の特性面の向上があ
る。前述したマイクロコントローラ、ゲートアレイ、Ｆ
ＰＧＡ等は汎用性に優れ、少量生産にも向いているが特
性面においては専用に設計した機種には到底、及ばない
という課題がある。

【０００５】なお、マイクロコントローラ、ゲートアレ
イ、ＦＰＧＡ等といえども、１機種ですべての用途に対
応できるものではなく、ゲート数を変えたり、周辺回路
を変えたりしたシリーズ機種を揃える必要があることに
は変わりはない。したがって、大なり小なり、高額なガ
ラスマスクの償却を如何にすべきかという課題は同様に
抱えている。

【０００６】そこで本発明はこのような課題を解決する
もので、その目的とするところは、高額なガラスマスク
を共用に使用する手段、手法を導入することにより、使
用回数を高くすることによって、１機種当たりの減価償
却を少なくして、微細化した集積回路装置を比較的安価
に実現し、実用的な商品として提供することである。

【０００７】また、専用に最適設計した機能ブロックを
共用化できるように、正規化、規格することにより、従
来の多品種少量生産に適したマイクロコントローラ、ゲ
ートアレイ、ＦＰＧＡ等よりも高機能、高性能の機種を
提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の正規ブロック分
割型集積回路装置は集積回路装置を設計するにあたっ
て、単位ブロック毎に回路を収める。また、単位ブロッ
ク毎に収める機能回路ブロックを組み合わせて集積回路
全体を構成したことを特徴とする。

【０００９】また、本発明の正規ブロック分割型集積回
路装置の製造工程のひとつである露光工程の露光マスク
装置は単位ブロック毎のデータからなるガラスマスク、
もしくはレチクルの組み合わせからなることを特徴とす
る。

【００１０】また本発明の正規ブロック分割型集積回路
装置の製造方法は同一の露光過程において、前述した単
位ブロック毎のガラスマスク、もしくはレチクルを用い
て単位ブロック毎に露光をし、複数の機能回路を複数の
異なるガラスマスク、もしくはレチクルによって露光を
繰り返すことを特徴とする。

【作用】本発明の上記の構成によれば、ブロック毎に配
置された特定の機能ブロックの組み合わせにより、所望
の機能を持つ集積回路が構成できる。そして規格化され
たブロックに統一されているので、ブロック間の組み合
わせが容易であり、様々に組み合わせができる。したが
って、機能ブロックのガラスマスクがあれば何回でも繰
り返し、異なる機種の構成、製造に使用できるので、少
量生産であっても高価なガラスマスクの原価償却を、そ
の他の機種と合わせもって行うことができる。また、そ
れぞれの性能を有する単位機能ブロックの組み合わせで
行うので、特性のよい専用の設計機種と同等の特性の集
積回路装置ができる。

【００１１】

【発明の実施の形態】以下、実施例により本発明の詳細
を示す。図１は本発明の第１の実施例を示す集積回路装
置のレイアウトの平面図である。図１において１０はシ
リコン（Ｓi）基板のＭＯＳＦＥＴを搭載した集積回路
装置のチップ全体を表している。破線１１と破線１２は
前記集積回路装置１０を横方向にブロック単位に分割す
る仮想線である。破線１３は集積回路装置１０を縦方向
にブロック単位に分割する仮想線である。ここではブロ
ック単位を１ｍｍ角としてある。つまり各ブロックは横
１ｍｍ、縦１ｍｍで構成されている。したがって、集積
回路装置１０は横３ｍｍ、縦２ｍｍである。図１におい
て、［Ｍ_１］で表現している１５はメモリ機能を持った
ブロックで横１ｍｍ、縦２ｍｍの範囲内で構成されてい
る。また、［Ｇ_１］で表現している１６はゲートアレイ
の構成を有したブロックで横２ｍｍ、縦１ｍｍの範囲内
で構成されている。また、［Ｆ_１］で表現している１７
は入出回路を制御する機能を持ったブロックで横１ｍ
ｍ、縦１ｍｍの範囲内で構成されている。また、
［Ｆ_２］で表現している１８はメモリ回路１５を制御す
る機能を持ったブロックで横１ｍｍ、縦１ｍｍの範囲内
で構成されている。つまり、集積回路装置１０はメモリ
機能１５とメモリ制御機能１０と入出力回路制御機能１
７とを基本的に有し、これらを有機的に回路で組み合わ
せ、制御すること、及びさらなる付加機能をゲートアレ
イ機能１６の配線層を目的に合うように形成することで
構成されている。なお、実際の製造工程において、各化
学的プロセス工程は従来と同じように各ブロック１５、
１６、１７、１８とも一斉に行うが、従来の方法と異な
るのはレジストへの露光工程である。露光工程において
は各ブロック１５、１６、１７、１８をそれぞれ別に、
繰り返し露光する。なお、各ブロックの露光を行うとき
は他のブロックは遮光する。そして、配線工程は各ブロ
ック間を接続すること、および集積回路装置全体を構成
する為に前記各ブロック１５、１６、１７、１８の露光
以外に更に全体での露光を行う。

【００１２】以上の工程を行うことにより、各ブロック
の機能のガラスマスクが既にあれば、新たに必要となる
ガラスマスクは配線工程の全体を露光するマスクですむ
ことになる。これは新たに必要とするガラスマスクの枚
数を低減させるとともに、全体や各ブロック間は精度を
必要とする設計は避けられるので、精度の低い安価なガ
ラスマスクで充分であり、ガラスマスクに要する費用を
激減させることができる。

【００１３】また、図１ではゲートアレイのブロック１
６を入れているが、このようにブロックの中にゲートア
レイの機能をいれておくと、ゲートアレイは配線層の変
更で、多種の回路機能を実現できるので、既に構成され
た機能ブロックの組み合わせであるとしても、非常に多
種の集積回路装置の機能、仕様を実現できる。

【００１４】ただし、図１ではゲートアレイ以外に個別
に専用に設計されたブロック１５、１７、１８を入れて
いるので、全体をすべてゲートアレイで構成するより
は、特性および集積度、面積効率は遙かに優れている。

【００１５】なお、図１では配線層以外は全体でのガラ
スマスクは存在しないので、基板の拡散層の接続が各ブ
ロック間ではないこともあるが、基板の絶縁層を埋め込
んだＳＯＩ（シリコン・オン・インシュレータ）ではそ
もそも初めから隔離されているので同様である。あるい
はＳＯＩ以外の通常バルクの場合でも各ブロック間が拡
散層レベルで接続されている必要は必ずしもない。した
がって、配線層以外で各ブロック間の間を露光するガラ
スマスクがないとしても一般的には支障はない。また、
どうしても、配線層以外で各ブロック間の間を露光する
ガラスマスクが必要となる仕様の機種は精度の低い安価
なガラスマスクを使用すればよい。

【００１６】また、図１では正規ブロックのプロック単
位を１ｍｍ角として説明したが、この値には本質的な意
味はない。例えばプロック単位を２ｍｍ角としてもよい
し、また、プロック単位を０．５ｍｍ角としてもよい。
あるいはインチ単位の関連であるミルの整数倍単位でも
よい。更には１ｍｍ×２ｍｍのようにブロックが長方形
でもよい。つまり共有化するという観点で規格化されて
いればよい。

【００１７】また、図１ではシリコン基板のＭＯＳＦＥ
Ｔを搭載した集積回路として説明をしたが、ガラスマス
クを製造過程の露光工程に用いる半導体集積回路であっ
て、微細化等により、ガラスマスクが異常に高額となる
場合は他のプロセスによる半導体集積回路にも同様に適
用できる。例えば、ＧａＡｓやＳｉＧｅの場合でも、ま
たバイポーラの場合でも、本発明の正規ブロック単位で
構成する方法は有効である。

【００１８】図２は本発明の第２の実施例を示す集積回
路装置のレイアウトの平面図である。図２において２０
は集積回路装置のチップ全体を表している。破線２１と
破線２２は前記集積回路装置２０を横方向にブロック単
位に分割する仮想線である。破線２３、２４は集積回路
装置２０を縦方向にブロック単位に分割する仮想線であ
る。ここでもブロック単位を１ｍｍ角としてある。した
がって、集積回路装置２０は横３ｍｍ、縦３ｍｍであ
る。図２において、［Ｍ_１］で表現している２５はＳＲ
ＡＭからなるメモリ機能を持ったブロックで横１ｍｍ、
縦２ｍｍの範囲内で構成されている。また、［Ｇ_１］で
表現している２６はゲートアレイの構成を有したブロッ
クで横２ｍｍ、縦１ｍｍの範囲内で構成されている。ま
た、［Ｆ_４］で表現している２７は演算回路の機能を持
ったブロックで横１ｍｍ、縦１ｍｍの範囲内で構成され
ている。また、［Ｍ_２］で表現している２８はＤＲＡＭ
からなるメモリ機能を持ったブロックで横２ｍｍ、縦２
ｍｍの範囲内で構成されている。つまり、集積回路装置
２０はＳＲＡＭからなるメモリ機能２５とＤＲＡＭから
なるメモリ機能２８と演算回路２７とを基本的に有し、
これらを有機的に回路で組み合わせ、制御すること、及
びさらなる付加機能をゲートアレイ機能２６の配線層を
目的に合うように形成することで、構成されている。図
２の第２の実施例と前述した図１の第１の実施例は集積
回路装置としてのチップサイズは異なり、かつ機能も異
なるが、図１のメモリ機能ブロツク［Ｍ_１］１５と図２
のメモリ機能ブロック［Ｍ_１］２５は同一の構成で、同
一のガラスマスクを用いて露光工程を行っている。ま
た、図１のゲートアレイ機能ブロツク［Ｇ_１］１６と図
２のゲートアレイ機能ブロック［Ｇ_１］２６は同一の構
成で、同一のガラスマスクを用いて露光工程を行ってい
る。したがって、この場合には規格化されたブロック分
割を基本に設計すれば、設計過程の回路を共通に使える
のみならず、製造プロセスの露光工程に用いるガラスマ
スクを異なる集積回路装置のチップ間でも共用として使
用できることを示している。

【００１９】図３は本発明の第３の実施例を示す集積回
路装置のレイアウトの平面図である。図３において３０
１は集積回路装置のチップ全体の最外郭を表している。
破線枠３００はブロック分割単位の外枠を示している。

【００２０】破線３１と破線３２は前記集積回路装置の
ブロック分割３００を横方向にブロック単位に分割する
仮想線である。破線３３は集積回路装置のブロック分割
３００を縦方向にブロック単位に分割する仮想線であ
る。ここではブロック単位を１ｍｍ角としてある。図３
において、［Ｍ_１］で表現している３５はメモリ機能を
持ったブロックで、［Ｇ_１］で表現している３６はゲー
トアレイの構成を有したブロックで、［Ｆ_１］で表現し
ている３７は入出回路を制御する機能を持ったブロック
で、［Ｆ_２］で表現している３８はメモリ回路３５を制
御する機能を持ったブロックである。つまり、図３のブ
ロック分割単位の外枠３００から中の構成は図１の第１
の実施例で示した集積回路装置のチップ構成と同様であ
る。図３と図１の実施例の異なるのは図３の集積回路装
置のチップの実際の大きさは図３の３０１に示したよう
に、ブロック分割単位の外枠３００より、大きく構成し
ている点にある。これは、集積回路装置には集積回路装
置外部との信号のやり取りをする入出力端子のパッド等
を最外郭に配置すると便利なことが多いからである。た
だし、パッド等は配線層以降の製造プロセスによって形
成することができるので、配線層の全体のガラスマスク
に含め、前述したように広げたチップサイズ３０１は必
須ではないが、図３のように敢えて、従来と同様に入出
力端子領域を設けてもよい。ただし、チップ３０１とブ
ロック分割外枠３００の間のこの新たに設けた領域の設
計ルールは高精度を必要としないように構成することは
可能である。したがって、この領域のガラスマスクを安
価にできる。なお、ブロック分割外枠３００の内側は本
発明の本質である規格化されたブロック単位で構成する
ということが重要である。

【００２１】また、図２のような入出力端子領域を設け
るものについては、異なるチツプサイズ毎に前記入出力
端子領域を規格化すれば、更に性能および機能向上が期
待できる。

【００２２】図４は本発明に用いる製造装置のひとつで
あって露光マスク装置のガラスマスク、あるいはレチク
ルの第１の構成例である。図４において、４１はレチク
ルの全体であり、規格化されたブロック単位で構成され
た機能［Ｆ］４２に相当するあるプロセス工程のある層
のチップのレイアウトパターンが描かれている。このパ
ターンを元に描画される訳である。さて、図４において
はレチクル上のすべてに同一の機能［Ｆ］のパターンが
搭載されている。このマスクによって機能［Ｆ］でか
つ、ブロック単位のチップサイズの集積回路装置を製造
する場合には図４のレチクルをステッパー装置に搭載
し、繰り返し描画をすればよい。また、数ブロック単位
の集積回路装置の製造において、機能［Ｆ］を１ブロッ
クに用いるならば、図４の［Ｆ］を１ブロックのみ使用
し、他のブロックを遮光することにより、実現する。

【００２３】図５は本発明に用いる製造装置のひとつで
あって露光マスク装置のガラスマスク、あるいはレチク
ルの第２の構成例である。図５において、５１はレチク
ルの全体であり、５２は規格化されたブロック単位で構
成された機能［Ｆ］に相当するあるプロセス工程のある
層のチップのレイアウトパターンが描かれている。図４
の第１の露光マスク装置の例では機能［Ｆ］を複数個並
べていたが、機能［Ｆ］を集積回路装置の一部機能とし
てしか使用しないことが明確であるならば、図５のよう
に１個だけにしておいた方が、余計な遮光の手段、手順
が不要となる効果がある。

【００２４】図６は本発明に用いる製造装置のひとつで
あって露光マスク装置のガラスマスク、あるいはレチク
ルの第３の構成例である。図６において、６１はレチク
ルの全体であり、６２、６３、６４、６５は規格化され
たブロック単位で構成された機能［Ｆ］に相当するある
プロセス工程のある層のチップのレイアウトパターンが
それぞれ描かれている。図５の第２のマスク例では機能
［Ｆ］を１個しか搭載していなかったが、もし特定のチ
ップサイズ、例えば２×２ブロックによる集積回路装置
に使用するならば図６のようにとびとびに配置しておく
とステッパの照射回数が少なくて済み、生産効率は上が
る。また、複数個、レチクル上に同一パターンがあると
微細な塵芥が付着した場合、同一パターンを比較するこ
とによって、ゴミが付着しているか否かの検査に使用で
きる利点がある。

【００２５】図７は本発明に用いる製造装置のひとつで
あって露光マスク装置のガラスマスク、あるいはレチク
ルの第４の構成例である。図７において、７１はレチク
ルの全体であり、７２、７４は各規格化されたブロック
単位で構成された機能［Ｍ］に相当するあるプロセス工
程のある層のチップのレイアウトパターンが描かれてい
る。ただし、機能ブロック７２を基本の配置と考える
と、機能ブロック７４は９０度回転した形状となってい
る。このように機能ブロックを横の形状と縦の形状をレ
チクル上で持っていると集積回路装置のレイアウト上の
都合により、どちらでも採用できるので、利用価値は高
まる。

【００２６】図８は本発明に用いる製造装置のひとつで
あって露光マスク装置のガラスマスク、あるいはレチク
ルの第５の構成例である。図８において、８１はレチク
ルの全体であり、８２、８３、８４、８５は各規格化さ
れたブロック単位で構成された機能［Ｍ］に相当するあ
るプロセス工程のある層のチップのレイアウトパターン
が描かれている。ただし、機能ブロック８２を基本の配
置と考えると、機能ブロック８３は上下方向に反転した
レイアウトパターンの配置であり、機能ブロック８４は
９０度回転させた配置であり、機能ブロック８５は−９
０度回転させた配置である。この機能ブロックを集積回
路装置に転用、搭載しようとした際には丁度都合のよい
向きは様々である。図８のように同一機能であっても、
様々な配置のレチクルを用意しておくと利用価値が更に
高まる。この中のひとつを使用する際に他のパターンは
遮光しておけばよい。

【００２７】図９は本発明に用いる製造装置のひとつで
あって露光マスク装置のガラスマスク、あるいはレチク
ルの第６の構成例である。図９において、９１はレチク
ルの全体であり、その中にブロック分割方式で構成され
た集積回路装置９２の１個分のパターンが搭載されてい
る。枠９２の中はブロツク単位の設計となつており、２
ブロツクを要する［Ｍ_１］と［Ｇ_１］、また１ブロック
からなる［Ｆ_１］と［Ｆ_２］からなっている。この構成
は図１の本発明の第１の実施例の集積回路装置と同じ構
成であり、製品としての集積回路装置としても使用でき
る構成であると同時に各ブロックをそれぞれ単位ブロッ
クとしての機能ブロックとしても使用できる。少なくと
も全体との繋がりのある配線層を除けば、基本的には使
用できるような構成である。例えば［Ｍ_１］の機能ブロ
ックを使用する場合には他のブロックを遮蔽して用いれ
ばよい。このように、単位ブロックによる設計手法をと
っていれば、わざわざ機能ブロック専用のガラスマスク
を製作しなくとも、量産品などに用いたガラスマスクを
必要な機能ブロックに使用することは可能であるので、
余計な投資をせずに本発明方式に必要なガラスマスク、
レチクルを用意することは可能である。

【００２８】図１０は本発明に用いる製造装置のひとつ
であって露光マスク装置のガラスマスク、あるいはレチ
クルの第７の構成例である。図１０において、１０１は
レチクルの全体であり、その中に様々の機能［Ａ］、
［Ｂ］、［Ｃ］、［Ｄ］、［Ｅ］、［Ｆ］、［Ｇ］、
［Ｈ］、［Ｉ］、［Ｊ］、［Ｋ］、［Ｌ］、［Ｍ］、
［Ｎ］、［Ｏ］、［Ｐ］が同一ブロツク単位で構成され
ている。この中で必要な機能のブロックを必要に応じて
使用すれば同一のマスク金額で一時に様々な機能ブロッ
クのガラスマスクを入手できる。なお、ここでは１６個
の異なる機能ブロックを搭載したものを例示したが、こ
の数には特に意味が無く、１６個より多くても、少なく
ともよい。

【００２９】図１１は本発明に用いる製造装置のひとつ
であって露光マスク装置のガラスマスク、あるいはレチ
クルの第８の構成例である。図１１において、１１１は
レチクルの全体であり、そのなかに１ブロック単位の機
能ブロックとしては［Ｆ_１］、［Ｆ_２］、［Ｆ_３］、
［Ｆ_４］、２ブロック単位の機能ブロックとしては［Ｇ
_１］、［Ｇ_２］、［Ｍ_１］、［Ｍ_３］、４ブロック単位
の機能ブロックとしては［Ｍ_２］がある。このように必
要なブロックの大きさが異なる機能ブロックにおいても
混載が可能であり、ガラスマスク費用の大幅な軽減につ
ながる。

【００３０】図１２は本発明に用いる製造装置のひとつ
であって露光マスク装置のガラスマスク、あるいはレチ
クルの第９の構成例である。図１２において、１２１は
レチクルのなかの各ブロックの枠である。１２２には集
積回路を構成する実際のデータがはいっている。さて、
各ブロック毎に露光する訳であるが、実際には露光毎に
微妙に位置がずれる。したがって、各ブロックを露光す
る際に前の工程との比較をしてずれないように調整する
必要がある。１２３はそのずれを防ぐ、調整用の合わせ
マークのデータである。このような手段をとることによ
って本発明のブロック分割方式においても全体としての
精度を保つことができる。

【００３１】

【発明の効果】以上、述べたように本発明によれば規格
化してブロック分割することによって、ガラスマスクを
共用化できるという効果がある。

【００３２】したがって、相対的に多くはない生産量の
機種においてもガラスマスクを共用化できることによっ
て、全体としてはガラスマスクの費用を軽減することが
できて小ロットの機種でも現実的なコストで生産可能と
なる効果がある。

【００３３】また、各ブロックは既に設計された機能ブ
ロックをそのまま使用できる場合があり、このときには
製造工程の初期のプロセス工程を先に進め、並行して集
積回路装置の全体の機能、特性を設計すすめることが出
来て、それを比較的、後工程である配線工程で反映でき
るので、設計が完了する前に製造プロセスを先行できる
分、納期が早まるという効果がある。

【００３４】また、配線工程での対応がしやすいので、
仕様変更や設計ミスへの対応も素早く出来るという効果
がある。

【００３５】また、従来の多品種少量生産向きのマイク
ロコントローラやゲートアレイやＦＰＧＡ等に比較し
て、より最適な機能ブロックを仕様に応じて用いること
ができるので、高速性や低消費電力等の特性がよく、か
つ集積度が高く、小型で低コストの集積回路装置を実現
しやすいという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す集積回路装置のレ
イアウトの平面図である。

【図２】本発明の第２の実施例を示す集積回路装置のレ
イアウトの平面図である。

【図３】本発明の第３の実施例を示す集積回路装置のレ
イアウトの平面図である。

【図４】本発明に用いる露光装置のガラスマスクもしく
はレチクルの第１の構成例を示す平面図である。

【図５】本発明に用いる露光装置のガラスマスクもしく
はレチクルの第２の構成例を示す平面図である。

【図６】本発明に用いる露光装置のガラスマスクもしく
はレチクルの第３の構成例を示す平面図である。

【図７】本発明に用いる露光装置のガラスマスクもしく
はレチクルの第４の構成例を示す平面図である。

【図８】本発明に用いる露光装置のガラスマスクもしく
はレチクルの第５の構成例を示す平面図である。

【図９】本発明に用いる露光装置のガラスマスクもしく
はレチクルの第６の構成例を示す平面図である。

【図１０】本発明に用いる露光装置のガラスマスクもし
くはレチクルの第７の構成例を示す平面図である。

【図１１】本発明に用いる露光装置のガラスマスクもし
くはレチクルの第８の構成例を示す平面図である。

【図１２】本発明に用いる露光装置のガラスマスクもし
くはレチクルの第１の構成例を示す平面図である。

【図１３】従来の集積回路装置の構成の第１の例を示す
平面図である。

【図１４】従来の集積回路装置の構成の第２の例を示す
平面図である。

【図１５】従来の集積回路装置の構成の第３の例を示す
平面図である。

【図１６】従来の集積回路装置の構成の第４の例を示す
平面図である。

【符号の説明】１０、２０、３０１・・・集積回路装置のチップ外
郭１１、１２、１３、２１、２２、２３、２４、３１、３
２、３３・・・ブロック単位に分割する仮想線１７、１８、２７、３７、３８・・・１単位ブロッ
クの機能ブロック１５、１６、２５、２６、３５、３６・・・２単位
ブロックの機能ブロック２８・・・４単位ブロック
の機能ブロック３００・・・正規ブロックからなるブロック群の最
外郭の仮想線４１、５１、６１、７１、８１、９１、１０１・・・
ガラスマスク、もしくはレチクル４２、５２、６２、６３、６４、６５、７２、７４、８
２、８３、８４、８５・・・ガラスマスク、ましくは
レチクル上の単位ブロックの機能ブロックのパターン［Ａ］、［Ｂ］、［Ｃ］、［Ｄ］、［Ｅ］、［Ｆ］、
［Ｇ］、［Ｈ］、［Ｉ］、［Ｊ］、［Ｋ］、［Ｌ］、
［Ｍ］、［Ｎ］、［Ｏ］、［Ｐ］・・・ガラスマス
ク、ましくはレチクル上の単位ブロックの機能ブロック
のパターン［Ｍ_０］、［Ｍｃ］、［Ｍ_Ｆ］、［Ｃ_１］、［Ｆ_Ａ］、
［Ｆｃ_１］、［Ｆｃ_２］、［ＲＯＭ］、
［Ｇ_{１２３Ｍ０}］、［Ｆ_１＋Ｆ_２＋Ｆ_３］・・・機
能ブロック

Claims

【特許請求の範囲】

【請求項１】半導体集積回路装置において、定められ
た面積の正規ブロック単位に集積回路装置が区画化さ
れ、かつ該集積回路装置が有する複数の各回路機能ブロ
ックが、前記区画化された正規ブロック単位毎に配置さ
れていることを特徴とする正規ブロック分割型集積回路
装置。
【請求項２】半導体集積回路装置において、定められ
た面積の正規ブロック単位に集積回路装置が区画化さ
れ、かつ該集積回路装置が有する複数の各回路機能ブロ
ックが、前記区画化された正規ブロック単位毎に配置さ
れ、かつ前記区画化された正規ブロック群の外側に入出
力端子領域を有することを特徴とする正規ブロック分割
型集積回路装置。
【請求項３】請求項１および２記載の１個の回路機能ブ
ロックは１個の正規ブロック単位毎に配置されたことを
特徴とする正規ブロック分割型集積回路装置。
【請求項４】請求項１および２記載の回路機能ブロック
のうち、少なくとも１個の回路機能ブロックは２個以上
の複数個の正規ブロック単位上に配置されたことを特徴
とする正規ブロック分割型集積回路装置。
【請求項５】請求項１、２、３および４記載の回路機能
ブロックのうち、少なくとも１個の回路機能ブロックは
配線層の変更で様々な回路機能を実現するゲートアレイ
の機能を搭載したことを特徴とする正規ブロック分割型
集積回路装置。
【請求項６】請求項２記載の入出力端子領域の形状が集
積回路装置のチップサイズ毎に規格化されたことを特徴
とする正規ブロック分割型集積回路装置。
【請求項７】請求項１、２、３、４、５および６記載の
集積回路装置はシリコン基板の絶縁ゲート電界効果型ト
ランジスタを搭載したことを特徴とする正規ブロック分
割型集積回路装置。
【請求項８】請求項１、２、３、４、５、６および７記
載の集積回路装置の基板は埋め込み絶縁膜層を有するシ
リコン・オン・インシュレータ（ＳＯＩ）基板であるこ
とを特徴とする正規ブロック分割型集積回路装置。
【請求項９】半導体集積回路装置の製造過程の露光工程
に使用するガラスマスク、もしくはレチクル装置におい
て、正規ブロック単位で構成された機能ブロックが、同
一機能かつ同一のレイアウトパターンを有する基本の１
チップ相当レイアウトブロックが少なくと１個あると同
時に、該レイアウトパターンを垂直方向に、もしくは水
平方向に反転させた、もしくは９０度回転させた１チッ
プ相当レイアウトブロックを少なくとも１個有すること
を特徴とする正規ブロック分割型集積回路装置用の露光
マスク装置。
【請求項１０】半導体集積回路装置の製造過程の露光工
程に使用するガラスマスク、もしくはレチクル装置にお
いて、正規ブロック単位で構成された機能ブロックが、
同一機能かつ同一のレイアウトパターンを有する基本の
１チップ相当レイアウトブロックが少なくと１個あると
同時に、該レイアウトパターンを垂直方向に反転させた
１チップ相当レイアウトブロックと、水平方向に反転さ
せた１チップ相当レイアウトブロックと、９０度回転さ
せた１チップ相当レイアウトブロックを少なくとも１個
づつ有することを特徴とする正規ブロック分割型集積回
路装置用の露光マスク装置。
【請求項１１】半導体集積回路装置の製造過程の露光工
程に使用するガラスマスク、もしくはレチクル装置にお
いて、正規ブロック単位で構成され、異なる機能ブロッ
クを複数個有することを特徴とする正規ブロック分割型
集積回路装置用の露光マスク装置。
【請求項１２】請求項１１記載の異なる機能ブロックは
互いに同じ大きさの正規ブロック単位数で構成されてい
ることを特徴とする正規ブロック分割型集積回路装置用
の露光マスク装置。
【請求項１３】請求項１１記載の異なる機能ブロックに
おいて互いに異なる大きさの正規ブロック単位数で構成
されている機能ブロックを含むことを特徴とする正規ブ
ロック分割型集積回路装置用の露光マスク装置。
【請求項１４】請求項９、１０、１１、１２および１３
記載の露光工程に使用するガラスマスク、もしくはレチ
クル装置の正規ブロック単位で構成された機能ブロック
内において、該ブロックのレイアウトパターンが異なる
製造工程間でずれが生じないようにする位置調整用の目
合わせのパターンを有することを特徴とする正規ブロッ
ク分割型集積回路装置用の露光マスク装置。
【請求項１５】半導体集積回路装置において、定められ
た面積の正規ブロック単位に集積回路装置を区画化し、
かつ該集積回路装置が有する複数の各回路機能ブロック
を、前記区画化された正規ブロック単位毎に設計、配置
し、製造工程の露光工程において、該当する区画毎に該
当する機能ブロックのガラスマスク、もしくはレチクル
を使い分けて露光工程を機能ブロック毎に繰り返し行う
ことを特徴とする正規ブロック分割型集積回路装置の製
造方法。
【請求項１６】半導体集積回路装置において、定められ
た面積の正規ブロック単位に集積回路装置を区画化し、
かつ該集積回路装置が有する複数の各回路機能ブロック
を、前記区画化された正規ブロック単位毎に設計、配置
し、製造工程の露光工程において、該当する区画毎に該
当する機能ブロックのガラスマスク、もしくはレチクル
を使い分けて露光工程を機能ブロック毎に繰り返し行う
とともに、各ブロック間の配線工程については前記ガラ
スマスク、もしくはレチクル以外に各ブロック間および
チップ全体に関わるガラスマスク、もしくはレチクルで
露光工程を行うことを特徴とする正規ブロック分割型集
積回路装置の製造方法。
【請求項１７】正規ブロック単位で設計された機能ブロ
ックの複数個のパターンが搭載されたガラスマスク、も
しくはレチクルを用いて露光工程を行う際に、使用する
ブロック以外を遮光することを特徴とする正規ブロック
分割型集積回路装置の製造方法。