CN106206532A - 封装基板和制造封装基板的方法 - Google Patents

封装基板和制造封装基板的方法 Download PDF

Info

Publication number
CN106206532A
CN106206532A CN201610365800.2A CN201610365800A CN106206532A CN 106206532 A CN106206532 A CN 106206532A CN 201610365800 A CN201610365800 A CN 201610365800A CN 106206532 A CN106206532 A CN 106206532A
Authority
CN
China
Prior art keywords
circuit pattern
sublayer
packaging
insulating barrier
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610365800.2A
Other languages
English (en)
Other versions
CN106206532B (zh
Inventor
李东郁
金映坤
尹辰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106206532A publication Critical patent/CN106206532A/zh
Application granted granted Critical
Publication of CN106206532B publication Critical patent/CN106206532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Abstract

公开了一种封装基板和制造封装基板的方法。所述封装基板包括：绝缘层，具有嵌入绝缘层的第一表面中的第一电路图案；突出电路图案，形成在嵌入的第一电路图案中的至少一个上，其中，突出电路图案的宽度大于嵌入的第一电路图案中的每个的宽度。因此，由于嵌入结构的电路图案和突出结构的电路图案同时形成在将要安装电子组件的表面上，因此可同时安装倒装芯片和引线键合芯片。此外，可形成精细电路图案，并可在不形成额外的用于电镀的种子层的情况下在期望的部分处选择性地形成表面处理层，从而可简化制造工艺并节省其制造成本。

Description

封装基板和制造封装基板的方法
本申请要求于2015年5月29日在韩国知识产权局提交的第10-2015-0076481号韩国专利申请的权益，所述韩国专利申请的全部公开内容通过引用为了所有目的被包含于此。
技术领域
下面的描述涉及一种封装基板和制造封装基板的方法。
背景技术
随着电子工业的发展，在已经减小了装置尺寸(需要更小并具有更高密度的半导体封装件)的同时已经改善了电子组件的性能。
由于安装的IC芯片的数量因具有更多的输入/输出连接端子而增加，因此，封装件具有更高的密度。其结果是，具有更高的密度的同时还需要更精细的间距。
对于如今的高密度封装件，当具有大量输入/输出连接端子时，由于安装成本导致期望使用引线键合法和倒装键合法安装IC芯片。此外，还使用同时安装倒装芯片和引线键合芯片的混合倒装键合法。
例如，在美国第8209860号专利中描述了具有金属凸点的印刷电路板和制造该印刷电路板的方法。由于金属凸点使用了层压在载体之上的干膜，因此金属凸点形成为具有均匀的高度和良好导电性的柱状。由于通过对在干膜中图案化的且具有均匀的直径的孔进行镀覆来形成金属凸点，因此金属凸点还具有均匀的直径，从而形成具有精细间距的金属凸点。当各个引用的文献分别且具体地被包含或全部被包含时，本公开中引用的全部文献(包括公开的文献、专利申请、专利和美国第8209860号专利)可以以相同的方式在这里通过引用而全部包含于此。
发明内容
提供本发明内容用于以简化形式介绍将在下面在具体实施方式中进一步描述的选择的发明构思。本发明内容部意图确定权利要求所保护主题的关键技术特征或必要技术特征，也不意图用于帮助确定权利要求所保护主题的范围。
在一个总的方面，提供一种封装基板，其中，通过在将要安装电子组件的表面上一起形成嵌入结构的电路图案和突出结构的电路图案而可同时安装倒装芯片和引线键合芯片，其中，可形成精细电路图案，并可在不形成用于电镀的额外的种子层的情况下，可在期望的部分处选择性地形成表面处理层，从而可简化制造工艺并节省其制造成本。
在另一总的方面，提供一种制造封装基板的方法，其中，通过在将要安装电子组件的表面上一起形成嵌入结构的电路图案和突出结构的电路图案而可同时安装倒装芯片和引线键合芯片，其中，可形成精细电路图案，并可在不形成额外的用于电镀的种子层的情况下，可在期望的部分处选择性地形成表面处理层，从而可简化制造工艺并节省其制造成本。
在另一总的方面，提供一种封装基板，所述封装基板包括：绝缘层，具有嵌入所述绝缘层的第一表面中的第一电路图案；突出电路图案，形成在嵌入的第一电路图案中的至少一个上，其中，突出电路图案的宽度大于嵌入的第一电路图案中的每个的宽度。
所述封装基板可包括形成在突出电路图案上的表面处理层。
所述嵌入的第一电路图案中的每个的表面可形成在与绝缘层的第一表面相同的平面上。
所述封装基板可包括形成在绝缘层的第二表面上的第二电路图案。
所述封装基板可包括用于使第一电路图案与第二电路图案电连接的过孔。
所述封装基板可包括覆盖第一电路图案的部分、绝缘层的第一表面的部分、第二电路图案的部分以及绝缘层的第二表面的部分的阻焊层。
所述绝缘层的第二表面可设置为与绝缘层的第一表面背对。
所述突出电路图案的表面可设置为与第一表面平行并在第一表面之上。
所述表面处理层可包括第一层和第二层，第一层电镀在第二层上。
在另一总的方面，提供一种制造封装基板的方法，所述方法包括：制备载体基板，所述载体基板具有层压在载体基板上的第一种子层；在第一种子层上形成第一电路图案；层压绝缘层以使第一电路图案嵌入；使载体基板与第一种子层彼此分开；部分地去除第一种子层，以暴露嵌入绝缘层中的第一电路图案并在嵌入的第一电路图案的至少一个上形成突出电路图案，其中，突出电路图案比嵌入的第一电路图案中的每个宽。
所述嵌入的第一电路图案中的每个的表面可形成在与绝缘层的表面相同的平面上。
所述方法可包括：使用阻镀剂进行掩模，以暴露第一种子层的表面的将要进行表面处理的部分；在第一种子层的暴露的表面上进行电镀以形成表面处理层；去除阻镀剂，其中，部分地去除第一种子层包括去除第一种子层的未形成表面处理层的部分。
所述第一种子层可被用作用于电镀的种子层。
所述方法可包括：去除绝缘层的部分以暴露第一电路图案的部分；在绝缘层的第二表面上以及绝缘层的使第一电路图案暴露的部分处形成第二种子层；使用第二种子层进行电镀以形成第二电路层，所述第二电路层包括用于与第一电路图案的部分电连接的过孔。
所述方法可包括去除第二种子层的部分以形成第二电路图案。
所述方法可包括形成用于覆盖第一电路图案的部分、绝缘层的第一表面的部分、第二电路图案的部分以及绝缘层的第二表面的部分的阻焊层。
根据另一总的方面，提供一种制造封装基板的方法，所述包括：制备载体基板，所述载体基板具有层压在载体基板的两个背对表面上的种子层；在层压在载体基板上的种子层中的第一种子层上形成第一电路图案；使第一电路图案嵌入绝缘层中并部分地去除绝缘层以暴露第一电路图案的部分；在绝缘层的远离第一电路图案的表面上以及第一电路图案的暴露部分上形成第二种子层；在第二种子层上形成第二电路层；使载体基板与第一种子层彼此分开。
形成第一电路图案的步骤可包括：对第一种子层进行电镀以形成第一电路图案；在第一电路图案的部分上形成抗蚀剂以部分地去除第一种子层；对第一种子层进行蚀刻以暴露嵌入绝缘层中的第一电路图案并在嵌入的第一电路图案中的至少一个上形成突出电路图案。
形成第二电路层的步骤可包括：对第二种子层进行电镀以形成第二电路层，所述第二电路层包括过孔；在第二电路层上形成抗蚀剂以部分地去除第二种子层；对第二种子层进行蚀刻。
所述载体基板可包括绝缘材料，所述绝缘材料具有层压在绝缘材料的两个背对表面上的铜箔，所述种子层与铜箔层可以可彼此分开。
所述封装基板还包括形成在突出电路图案上的表面处理层，嵌入的第一电路图案的表面形成在与绝缘层的表面相同的平面上。
在所述封装基板中，由于嵌入结构的电路图案和突出结构的电路图案同时形成在将要安装电子组件的表面上，因此，可同时安装倒装芯片和引线键合芯片，并可形成精细电路图案。
根据基于实施例的制造封装基板的方法，在不形成用于电镀的额外的种子层或额外的镀覆引入线的情况下，利用嵌入的电路图案的一侧上的种子层在需要表面处理的突出电路图案上形成表面处理层，因此，用于制造封装基板的方法的工艺可比传统无尾法(conventional tailless method)更简单且更经济。
其他特征和方面将根据下面的具体实施方式、附图和权利要求而变得清楚。
附图说明
图1是示出封装基板的示例的示图；
图2是为了比较嵌入的电路图案和突出电路图案而从顶部(T)观察图1中示出的封装基板的标记为“A”的部分的示例的示图；
图3是示出封装基板的示例的示图；
图4是为了比较嵌入的电路图案和突出电路图案而从顶部(T)观察图3中示出的封装基板的标记为“B”的部分的示例的示图；
图5A至图5G是通过示出制造过程中的封装基板的截面图来示出制造封装基板的方法的示图；
图6A至图6I是通过示出制造过程中的封装基板的截面图来示出制造封装基板的方法的示图。
在整个附图和具体实施方式中，相同的标号指示相同的元件。附图可不按比例，为了清楚、说明和方便起见，可放大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供了下面的具体实施方式，以帮助读者获得对在此处描述的方法、装置和/或系统的全面理解。然而，此处所描述的方法、装置、和/或系统的各种改变、变型及等同物对本领域的技术人员而言将是显而易见的。这里所描述的操作顺序仅仅是示例，并不限于这里所阐述的，而是除了必须按照特定顺序发生的操作之外，可做出将对本领域技术人员而言显而易见的改变。此外，为了增加清楚性和简洁性，可省略对于本领域普通技术人员而言公知的功能和结构的描述。
这里所描述的特征可以以不同的形式实施，并不应该被理解为限于在此描述的示例。更确切地说，已经提供了在此描述的示例，使得本公开将是彻底的和完整的，并将本公开的全部范围传达给本领域的普通技术人员。
不管图号，一致或相对应的元件都将被赋予相同的标号，并且将不重复一致的或相对应的元件的任何多余描述。在本公开的整个说明书中，在描述的一些相关传统技术被确定为避开了本公开的要点时，将省略相关的详细描述。诸如“第一”和“第二”的术语可用来描述各种元件，但上面的元件不应当被上面的术语限制。上面的术语仅用于将一个元件与另一元件区分开。在附图中，一些元件可被放大、省略或简要地说明，并且元件的直径不一定反映这些元件的实际直径。
图1是示出根据第一实施例的封装基板的示例的示图。
参照图1，封装基板100包括具有嵌入其一个表面中的第一电路图案104a、104b的绝缘层102以及从嵌入的第一电路图案104a、104b中的特定电路图案(例如，104a)突出的突出电路图案106。
封装基板100包括形成在绝缘层102的另一表面上的第二电路图案110。封装基板100还包括：过孔112，用于使第一电路图案104a和104b与第二电路图案110电连接；阻焊层114，覆盖第一电路图案104a和104b的部分以及绝缘层102的上表面的部分并覆盖第二电路图案110的部分以及绝缘层112的下表面的部分。标号113是用于形成过孔112和第二电路图案110的种子层。
在图1中示出了封装基板100包括两层电路图案，即，嵌入上表面中的第一电路图案104a、104b以及形成在绝缘层112下面的第二电路图案110，但这仅仅是示例，根据示例的封装基板可能包括各种数量的绝缘层和各种数量的嵌入的电路图案。
绝缘层102可由一般的树脂绝缘材料制成。在示例中，绝缘层102可由诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂制成。用于形成绝缘层102的树脂还可包括诸如玻璃纤维的增强件或者可浸渍有无机填充剂。例如，绝缘层102可由半固化片或ABF(Ajinomoto Build-up Film)制成，但用于形成绝缘层102的材料不被这里所描述的材料限制。
此外，第一电路图案104a和104b以及第二电路图案110可由电路板领域中使用的任何形成电路的导电金属制成。例如，第一电路图案104a、104b和第二电路图案110可由铜制成，但用于形成电路图案的材料不被这里所描述的材料限制。
保护位于最外层上的电路的阻焊层114使用诸如以阻焊油墨或阻焊膜为例的材料形成，以用于电绝缘。在另一示例中，阻焊层114可根据其用途由诸如热固性树脂或热塑性树脂的绝缘材料制成，但用于形成阻焊层114的材料不被这里所描述的材料限制。
如图1所示，由于封装基板100包括嵌入将要安装电子组件(未示出)的表面中的第一电路图案104a和104b以及在将要安装电子组件(未示出)的表面上突出的突出电路图案106二者，因此，可同时安装倒装芯片和引线键合芯片。
在图1中示出的封装基板100中，不具有形成在其上的突出电路图案的嵌入的第一电路图案104b被用作信号线并形成了集中有精细电路的区域。
嵌入的第一电路图案104a和104b的表面形成在与绝缘层102的表面相同的平面上。突出电路图案106在第一电路图案104a上突出大约10μm或更小。因此，突出电路图案106的顶表面位于与绝缘层102的顶表面的平面不同的平面。
参照图2，突出电路图案106的宽度Wa大于嵌入的第一电路图案104a和104b中每个的宽度Wb。
突出电路图案106被用作用于引线键合的引线键合焊盘或作为用于倒装芯片键合的凸点焊盘。为了用作用于引线键合的引线键合焊盘或用于倒装芯片键合的凸点焊盘，焊盘需要具有至少40μm的宽度。因此，突出电路图案106的宽度Wa形成为比用作信号线的嵌入的第一电路图案104b的宽度Wb宽。
根据封装基板100，具有嵌入结构的电路图案和具有突出结构的电路图案在将要安装电子组件的表面上同时形成，因此，可同时安装倒装芯片和引线键合芯片并形成精细电路图案。
图3是示出封装基板的示例的示图。
参照图3，除了封装基板200还包括形成在突出电路图案106上面的表面处理层108之外，封装基板200与图1中示出的封装基板100类似。因此，在这里将不提供相对于图1中示出的封装基板100的元件的多余的元件的描述。图1的上面的描述还可适于图3，并通过引用包含于此。
封装基板200具有形成在突出电路图案106上的表面处理层108。
可使用诸如以通过电镀Ni/Au、Ni/Pd/Au或锡或者通过表面处理有机保焊剂(OSP)为例的各种表面处理方法来形成防止突出电路图案106的表面氧化并改善焊接性能的表面处理层108。
如图3所示，由于封装基板200包括嵌入将要安装电子组件(未示出)的表面中的第一电路图案104a和104b以及在将要安装电子组件(未示出)的表面上突出的突出电路图案106二者，因此，可同时安装倒装芯片和引线键合芯片。
此外，在图3中示出的封装基板200中，不具有形成在其上的突出电路图案的嵌入的第一电路图案104b被用作信号线并形成了使精细电路集中的区域。
嵌入的第一电路图案104a和104b的表面形成在与绝缘层102的表面相同的平面上。突出电路图案106在第一电路图案104a上突出大约10μm或更小。因此，突出电路图案106的顶表面处于与绝缘层102的顶表面的平面不同的平面。
如图3中所示，封装基板200具有表面处理层108。在示例中，利用Ni/Au电镀的表面处理层108形成在突出电路图案106上。尽管在图3中表面处理层108被示出为单层。但在另一示例中，镍和金实际上被电镀为双层。
参照图4，突出电路图案106和表面处理层108的宽度Wa大于嵌入的第一电路图案104a、104b中每个的宽度Wb。
突出电路图案106被用作用于引线键合的引线键合焊盘或作为用于倒装芯片键合的凸点焊盘。为了用作用于引线键合的引线键合焊盘或用于倒装芯片键合的凸点焊盘，焊盘需要具有至少40μm的宽度。因此，突出电路图案106和表面处理层108的宽度Wa比用作信号线的嵌入的第一电路图案104b的宽度Wb宽。
根据随后描述的，表面处理层108形成在种子层之上。使用镀金的表面处理层108作为抗蚀剂来去除其上未形成有表面处理层108的种子层，位于表面处理层下面的突出电路图案106的侧表面会被蚀刻，减小了突出电路图案106的宽度。因此，考虑到该可能性，突出电路图案106的宽度Wa比嵌入的第一电路图案104b的宽度Wb宽。
根据封装基板200，具有嵌入结构的电路图案和具有突出结构的电路图案在其上将要安装电子组件的表面上同时形成，因此，可同时安装倒装芯片和引线键合芯片并形成精细电路图案。
图5A至图5G是通过示出制造过程中的封装基板的截面图来示出制造封装基板的方法的示例的示图。尽管在不脱离所描述的示意性示例的精神和范围的情况下，可改变一些操作的顺序或可省略一些操作，但也可按照所示出的顺序和方式执行图5A至图5G中的操作。可并行或同时执行图5A至图5G中示出的许多操作。图1至图4的上面的描述还适于图5A至图5G，并通过引用包含于此。因此，在这里可不重复上面的描述。
如图5A所示，制备其上层压有第一种子层504a和504b的载体基板505，并通过形成电路的工艺在第一种子层504a上形成第一电路层506。
第一种子层504a和504b可由在电路板领域使用的任何形成电路的导电金属制成。例如，第一种子层504a和504b通常由铜制成。
载体基板505是具有层压在绝缘材料500的任一表面上的铜箔层502a和502b的基板。第一种子层504a和铜箔层502a可彼此分开。类似地，第一种子层504b和铜箔层502b可彼此分开。
在图5A中示出的示例中，在载体基板505的一个表面上形成第一电路层506。在另一示例中，可在载体基板505的两个表面上形成第一电路层506。
如图5B所示，层压绝缘层508以使第一电路层506嵌入。去除绝缘层508的一部分，以暴露第一电路层506的一部分。
如图5C所示，在绝缘层508的上表面上和绝缘层508的使第一电路层506暴露的部分上形成第二种子层510。使用第二种子层510作为用于电镀的种子层通过电镀工艺形成包括与第一电路层506的所述一部分电连接的过孔514的第二电路层512和514。
形成为用于电镀的第二种子层510可由诸如以铜为例的任何导电金属制成。
如图5D所示，通过使第一种子层504a与铜箔层502a彼此分开来制备嵌入图案的基板515。通过使第一种子层504a与铜箔层502a彼此分开并使获得的基板倒置来形成图5D中示出的嵌入图案的基板515。
如图5E所示，形成了抗蚀剂516，以部分地去除第一种子层504a和第二种子层510。
如图5F所示，实施蚀刻然后去除抗蚀剂516，以形成第一电路图案506a、506b、形成在第一电路图案506a、506b中的一些上面的突出电路图案518、第二电路图案522、523以及连接第一电路图案506a、506b和第二电路图案522、523的过孔520。
参照图5F，突出电路图案518的宽度Wa大于嵌入的第一电路图案506a和506b中的每个的宽度Wb。
突出电路图案518被用作用于引线键合的引线键合焊盘或作为用于倒装芯片键合的凸点焊盘。为了用作用于引线键合的引线键合焊盘或用于倒装芯片键合的凸点焊盘，焊盘需要具有至少40μm的宽度。因此，突出电路图案518形成为比嵌入的第一电路图案506a、506b中的每个宽。
因此，当为了部分地去除第一种子层504a和第二种子层510而在图5E中形成抗蚀剂516时，抗蚀剂516形成为使得突出电路图案518的宽度Wa大于嵌入的第一电路图案506a、506b中每个的宽度Wb。
如图5G所示，通过利用焊料掩模工艺形成覆盖第一电路图案506a和506b的部分、绝缘层508的上表面的部分的阻焊层524来形成封装基板530。所述阻焊层524还覆盖第二电路图案522和523的部分以及绝缘层508的下表面的部分。
根据上述制造封装基板的方法，可在将要安装电子组件的表面上同时形成嵌入结构的电路图案和突出结构的电路图案。因此，可制造可同时安装倒装芯片和引线键合芯片并可形成精细电路图案的封装基板。
图6A至图6I是通过示出在制造过程中的封装基板的截面图来示出制造封装基板的方法的示图。尽管在不脱离所描述的示意性示例的精神和范围的情况下，可改变一些操作的顺序或者可省略一些操作，但也可按照示出的顺序和方式执行图6A至图6I中的操作。可并行或同时执行图6A至图6I中示出的许多操作。图1至图5G的上面的描述还适于图6A至图6I，并通过引用包含于此。因此，这里可不重复上面的描述。
在这里描述并示出的过程基于2层(2L)嵌入层结构(embedded tracestructure)。在传统的2L嵌入层结构的封装基板中，使载体基板分开，然后分别使载体基板之上和之下的种子层被立即蚀刻来形成电路图案。然而，在根据第二实施例的制造封装基板的方法中，嵌入电路图案的侧部上的铜种子层被用于无尾电镀(tailless electroplating)。
如图6A所示，制备其上层压有第一种子层604a和604b的载体基板605。通过形成电路的工艺在第一种子层604a上形成第一电路层606。
载体基板605是具有层压在绝缘材料600的任一表面上的铜箔层602a和602b的基板。第一种子层604a和铜箔层602a可彼此分开。第一种子层604b和铜箔层602b可彼此分开。
如图6B所示，绝缘层608被层压为使第一电路层606嵌入，去除绝缘层608的部分，以暴露第一电路层606的部分。
如图6C所示，在绝缘层608的上表面上和绝缘层608的使第一电路层606暴露的部分上形成第二种子层610。使用第二种子层610作为用于电镀的种子层通过电镀工艺形成包括与第一电路层606的所述部分电连接的过孔614的第二电路层612和614。
如图6D所示，通过使第一种子层604a与铜箔层602a彼此分开来制备嵌入图案的基板615。通过使第一种子层604a与铜箔层602a彼此分开并使获得的基板倒置来形成图6D中示出的嵌入图案的基板615。
如图6E所示，使用诸如干膜的阻镀剂616来实施掩模工艺，以暴露第一种子层604a的表面的需要进行表面处理的部分。对嵌入图案的基板615的底表面进行掩模以用于OSP球焊盘。
如图6F所示，通过使用第一种子层604a作为用于电镀的种子层执行电镀工艺在第一种子层604a的暴露的表面上形成表面处理层618。可使用例如电镀Ni/Au、Ni/Pd/Au或锡的各种表面处理方法来形成表面处理层618。
分别通过第一种子层604a和第二种子层610连接第一电路层606和第二电路层612和614。第一种子层604a和第二种子层610由铜制成，可通过第一种子层604a和第二种子层610来电镀嵌入图案的基板615的期望部分。因此，可在嵌入图案的基板615的期望部分处形成表面处理层618。镀覆部分是在镀覆之前(即，如图6E所示)未被阻镀剂616覆盖的部分。
如图6G中示出，将阻镀剂616全部去除。
如图6H中示出的，去除第一种子层604a的未形成表面处理层618的部分，以形成嵌入绝缘层608中的第一电路图案606a和606b。在第一电路图案606a中的一些的上面形成突出电路图案620。通过去除第二种子层610的部分来形成第二电路图案613、622和624。嵌入的第一电路图案606a和606b的表面形成在与绝缘层608的上表面相同的平面上。
突出电路图案620被用作用于引线键合的引线键合焊盘或作为用于倒装芯片键合的凸点焊盘。为了用作用于引线键合的引线键合焊盘或用于倒装芯片键合的凸点焊盘，焊盘需要具有至少40μm的宽度。因此，突出电路图案620和表面处理层618形成为比嵌入的第一电路图案606a和606b中的每个宽。
参照图6H，在示例中，利用Ni/Au镀层形成表面处理层618。由于金(Au)不会被蚀刻剂去除因此能够用作抗蚀剂，使用由金制成的表面处理层618作为抗蚀剂来去除第一种子层604a的未形成表面处理层618的部分。
当表面处理层618被用作抗蚀剂时，会蚀刻在表面处理层618下面的突出电路图案620的侧表面，减小突出电路图案620的宽度。因此，突出电路图案620形成为比嵌入的第一电路图案606a和606b宽。
当不利用金镀层形成表面处理层618时，在形成额外的抗蚀剂之后去除第一种子层604a的未形成表面处理层618的部分。
如图6I所示，通过利用焊料掩模工艺形成覆盖第一电路图案606a、606b的部分、绝缘层608的上表面的部分并覆盖第二电路图案613、622、624的部分和绝缘层608的下表面的部分的阻焊层626来形成封装基板630。
根据制造封装基板的方法，在将要安装电子组件的表面上可同时形成嵌入结构的电路图案和突出结构的电路图案。因此，可制造可同时安装倒装芯片和引线键合芯片并可形成精细电路图案的封装基板。
此外，根据制造封装基板的方法，利用用于形成嵌入的第一电路图案606a和606b的第一种子层604a来形成在需要表面处理的突出电路图案620上面的表面处理层618。这样做无需形成用于电镀的额外的种子层或额外的镀覆引入线，因此，用于制造封装基板的方法的工艺可比传统无尾法更简单且更经济。
根据封装基板和制造封装基板的方法，嵌入电路图案的结构可用于实现具有20/20μm或更小的L/S(电路图案的线/间隔，即，电路图案的宽度/间隔)的精细电路，并在不使用无尾法的情况下，在期望的部分无额外的镀覆引入线地实施表面处理。
此外，根据封装基板和制造封装基板的方法，可在将要安装电子组件的表面上一起形成嵌入结构的电路图案和突出结构的电路图案，因此，可容易地将封装基板和制造封装基板的方法用于需要引线键合产品或同时安装了倒装芯片和引线键合芯片的混合倒装芯片产品的大量无尾设计。
虽然本公开包括特定示例，但是将对本领域普通技术人员清楚的是：在不脱离权利要求及其等同物的精神和范围的情况下，可对这些示例做出形式和细节上的各种改变。在此描述的示例将被理解为仅是描述性的，而非出于限制的目的。在每个示例中的特征和方面的描述将被理解为可适用于其它示例中的相似的特征或方面。如果按照不同顺序执行所描述的技术，和/或如果按照不同方式组合、和/或由其它组件或其等同物来替代或补充所描述的系统、架构、装置或电路中的组件，则可获得相应的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求及其等同物来限定，并且在权利要求及其等同物的范围内的全部变化将被理解为被包括在本公开中。

Claims (20)

1.一种封装基板，包括：
绝缘层，具有嵌入所述绝缘层的第一表面中的第一电路图案；
突出电路图案，形成在嵌入的第一电路图案中的至少一个上，
其中，突出电路图案的宽度大于嵌入的第一电路图案中的每个的宽度。
2.根据权利要求1所述的封装基板，所述封装基板还包括形成在突出电路图案上的表面处理层。
3.根据权利要求1所述的封装基板，其中，所述嵌入的第一电路图案中的每个的表面形成在与绝缘层的第一表面相同的平面上。
4.根据权利要求1所述的封装基板，所述封装基板还包括形成在绝缘层的第二表面上的第二电路图案。
5.根据权利要求4所述的封装基板，所述封装基板还包括用于使第一电路图案与第二电路图案电连接的过孔。
6.根据权利要求5所述的封装基板，所述封装基板还包括覆盖第一电路图案的部分、绝缘层的第一表面的部分、第二电路图案的部分以及绝缘层的第二表面的部分的阻焊层。
7.根据权利要求4所述的封装基板，其中，所述绝缘层的第二表面设置为与绝缘层的第一表面平行并背对绝缘层的第一表面。
8.根据权利要求1所述的封装基板，其中，所述突出电路图案的表面设置为与第一表面平行并在第一表面之上。
9.根据权利要求2所述的封装基板，其中，所述表面处理层包括第一层和第二层，第一层电镀在第二层上。
10.一种制造封装基板的方法，包括：
制备载体基板，所述载体基板具有层压在载体基板上的第一种子层；
在第一种子层上形成第一电路图案；
层压绝缘层以使第一电路图案嵌入；
使载体基板与第一种子层彼此分开；
部分地去除第一种子层，以暴露嵌入绝缘层中的第一电路图案并在嵌入的第一电路图案的至少一个上形成突出电路图案，
其中，突出电路图案比嵌入的第一电路图案中的每个宽。
11.根据权利要求10所述的方法，其中，
所述嵌入的第一电路图案中的每个的表面形成在与绝缘层的表面相同的平面上。
12.根据权利要求10所述的方法，所述方法还包括：
使用阻镀剂进行掩模，以暴露第一种子层的表面的将要进行表面处理的部分；
在第一种子层的暴露的表面上进行电镀以形成表面处理层；
去除阻镀剂，
其中，部分地去除第一种子层包括去除第一种子层的未形成表面处理层的部分。
13.根据权利要求10所述的方法，其中，所述第一种子层被用作用于电镀的种子层。
14.根据权利要求10所述的方法，所述方法还包括：
去除绝缘层的部分以暴露第一电路图案的部分；
在绝缘层的第二表面上以及绝缘层的使第一电路图案暴露的部分处形成第二种子层；
使用第二种子层进行电镀以形成第二电路层，所述第二电路层包括用于与第一电路图案的部分电连接的过孔。
15.根据权利要求14所述的方法，所述方法还包括去除第二种子层的部分以形成第二电路图案。
16.根据权利要求15所述的方法，所述方法还包括形成用于覆盖第一电路图案的部分、绝缘层的第一表面的部分、第二电路图案的部分以及绝缘层的第二表面的部分的阻焊层。
17.一种制造封装基板的方法，包括：
制备载体基板，所述载体基板具有层压在载体基板的两个背对表面上的种子层；
在层压在载体基板上的种子层中的第一种子层上形成第一电路图案；
使第一电路图案嵌入绝缘层中并部分地去除绝缘层以暴露第一电路图案的部分；
在绝缘层的远离第一电路图案的表面上以及第一电路图案的暴露部分上形成第二种子层；
在第二种子层上形成第二电路层；
使载体基板与第一种子层彼此分开。
18.根据权利要求17所述的方法，其中，形成第一电路图案的步骤包括：
对第一种子层进行电镀以形成第一电路图案；
在第一电路图案的部分上形成抗蚀剂以部分地去除第一种子层；
对第一种子层进行蚀刻，以暴露嵌入绝缘层中的第一电路图案并在嵌入的第一电路图案中的至少一个上形成突出电路图案。
19.根据权利要求17所述的方法，其中，形成第二电路层的步骤包括：
对第二种子层进行电镀以形成第二电路层，所述第二电路层包括过孔；
在第二电路层上形成抗蚀剂以部分地去除第二种子层；
对第二种子层进行蚀刻。
20.根据权利要求17所述的方法，其中，所述载体基板包括绝缘材料，所述绝缘材料具有层压在绝缘材料的两个背对表面上的铜箔，所述种子层与铜箔层可彼此分开。
CN201610365800.2A 2015-05-29 2016-05-27 封装基板和制造封装基板的方法 Active CN106206532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150076481A KR102411996B1 (ko) 2015-05-29 2015-05-29 패키지 기판 및 그 제조 방법
KR10-2015-0076481 2015-05-29

Publications (2)

Publication Number Publication Date
CN106206532A true CN106206532A (zh) 2016-12-07
CN106206532B CN106206532B (zh) 2021-05-18

Family

ID=57399558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610365800.2A Active CN106206532B (zh) 2015-05-29 2016-05-27 封装基板和制造封装基板的方法

Country Status (3)

Country Link
US (1) US10181431B2 (zh)
KR (1) KR102411996B1 (zh)
CN (1) CN106206532B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107770953A (zh) * 2017-10-12 2018-03-06 安捷利（番禺）电子实业有限公司 一种基于可分离铜箔的单面柔性线路板及其贴膜制备方法
CN108511415A (zh) * 2017-02-28 2018-09-07 佳能株式会社 电子组件制造方法
CN109951969A (zh) * 2017-12-21 2019-06-28 台郡科技股份有限公司 薄型化埋入式线路卷式制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875649B1 (ko) 2016-10-26 2018-07-06 현대자동차 주식회사 차량용 배터리 냉각 시스템
US10257925B2 (en) * 2017-04-10 2019-04-09 Tactotek Oy Method for manufacturing an electronic assembly
KR102494328B1 (ko) * 2017-09-28 2023-02-02 삼성전기주식회사 리지드 플렉서블 인쇄회로기판, 디스플레이 장치 및 리지드 플렉서블 인쇄회로기판의 제조방법
US11769719B2 (en) * 2018-06-25 2023-09-26 Intel Corporation Dual trace thickness for single layer routing
CN109449122B (zh) * 2018-10-30 2021-03-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11335712B2 (en) * 2019-05-13 2022-05-17 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
JP7232123B2 (ja) * 2019-05-14 2023-03-02 新光電気工業株式会社 配線基板、電子装置、及び配線基板の製造方法
CN112105145A (zh) * 2019-06-18 2020-12-18 三星电机株式会社 印刷电路板
KR20210138992A (ko) * 2020-05-13 2021-11-22 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
WO2023195449A1 (ja) * 2022-04-04 2023-10-12 株式会社村田製作所 電子部品
KR20240015892A (ko) 2022-07-28 2024-02-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557674A (zh) * 2008-04-07 2009-10-14 三星电机株式会社 高密度电路板及其制造方法
CN102123566A (zh) * 2010-01-12 2011-07-13 欣兴电子股份有限公司 内埋式线路板及其制造方法
TW201325341A (zh) * 2011-09-27 2013-06-16 Shinko Electric Ind Co 配線基板及製造其之方法
CN103545286A (zh) * 2013-08-28 2014-01-29 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺
TW201444432A (zh) * 2013-05-07 2014-11-16 Unimicron Technology Corp 承載基板及其製作方法
CN104219876A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN104576596A (zh) * 2013-10-25 2015-04-29 日月光半导体制造股份有限公司 半导体基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055586B1 (ko) 2009-07-03 2011-08-08 삼성전기주식회사 금속범프를 갖는 인쇄회로기판의 제조방법
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
US9420695B2 (en) * 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557674A (zh) * 2008-04-07 2009-10-14 三星电机株式会社 高密度电路板及其制造方法
CN102123566A (zh) * 2010-01-12 2011-07-13 欣兴电子股份有限公司 内埋式线路板及其制造方法
TW201325341A (zh) * 2011-09-27 2013-06-16 Shinko Electric Ind Co 配線基板及製造其之方法
TW201444432A (zh) * 2013-05-07 2014-11-16 Unimicron Technology Corp 承載基板及其製作方法
CN104219876A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103545286A (zh) * 2013-08-28 2014-01-29 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺
CN104576596A (zh) * 2013-10-25 2015-04-29 日月光半导体制造股份有限公司 半导体基板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨建生: "系统级封装使用的硅基板 ", 《今日电子》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511415A (zh) * 2017-02-28 2018-09-07 佳能株式会社 电子组件制造方法
CN108511415B (zh) * 2017-02-28 2022-06-14 佳能株式会社 电子组件制造方法
CN107770953A (zh) * 2017-10-12 2018-03-06 安捷利（番禺）电子实业有限公司 一种基于可分离铜箔的单面柔性线路板及其贴膜制备方法
CN107770953B (zh) * 2017-10-12 2019-06-18 安捷利（番禺）电子实业有限公司 一种基于可分离铜箔的单面柔性线路板及其贴膜制备方法
CN109951969A (zh) * 2017-12-21 2019-06-28 台郡科技股份有限公司 薄型化埋入式线路卷式制造方法
CN109951969B (zh) * 2017-12-21 2021-06-29 台郡科技股份有限公司 薄型化埋入式线路卷式制造方法

Also Published As

Publication number Publication date
US20160353568A1 (en) 2016-12-01
US10181431B2 (en) 2019-01-15
KR102411996B1 (ko) 2022-06-22
CN106206532B (zh) 2021-05-18
KR20160140184A (ko) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106206532A (zh) 封装基板和制造封装基板的方法
CN101843181B (zh) 内置元件电路板
CN102098876B (zh) 用于电路基板的制造工艺
CN103943600B (zh) 在芯片和基板之间的新型端接和连接
US9779940B2 (en) Chip package
CN104576596B (zh) 半导体基板及其制造方法
JP2011023751A (ja) 電子部品内蔵型多層印刷配線基板及びその製造方法
KR101484366B1 (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
JP2008172076A (ja) 多層配線基板の製造方法
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
US9021690B2 (en) Method of manufacturing printed circuit board having buried solder bump
CN103515344B (zh) 半导体封装件及其制法
CN105304580B (zh) 半导体装置及其制造方法
CN102136459B (zh) 封装结构及其制法
US7963031B2 (en) Package for semiconductor device and method of manufacturing the same
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
KR20170090772A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
CN103889169B (zh) 封装基板及其制作方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
CN108305864A (zh) 新型端子
TWI420996B (zh) 印刷電路板及其製造方法
CN101959374A (zh) 一种多层印制电路板的制造方法
US20110147923A1 (en) Surface Mounting Integrated Circuit Components

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant