CN106205725B - 写入和验证电路及其用于写入并验证电阻性存储器的方法 - Google Patents

写入和验证电路及其用于写入并验证电阻性存储器的方法 Download PDF

Info

Publication number
CN106205725B
CN106205725B CN201510241235.4A CN201510241235A CN106205725B CN 106205725 B CN106205725 B CN 106205725B CN 201510241235 A CN201510241235 A CN 201510241235A CN 106205725 B CN106205725 B CN 106205725B
Authority
CN
China
Prior art keywords
verifying
voltage
transistor
write
resistive memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510241235.4A
Other languages
English (en)
Other versions
CN106205725A (zh
Inventor
黄科颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN106205725A publication Critical patent/CN106205725A/zh
Application granted granted Critical
Publication of CN106205725B publication Critical patent/CN106205725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61MDEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M25/00Catheters; Hollow probes
    • A61M25/01Introducing, guiding, advancing, emplacing or holding catheters
    • A61M25/0105Steering means as part of the catheter or advancing means; Markers for positioning
    • A61M25/0133Tip steering devices
    • A61M25/0136Handles therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61FFILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F2/00Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
    • A61F2/95Instruments specially adapted for placement or removal of stents or stent-grafts
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61FFILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F2/00Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
    • A61F2/95Instruments specially adapted for placement or removal of stents or stent-grafts
    • A61F2/9517Instruments specially adapted for placement or removal of stents or stent-grafts handle assemblies therefor
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61FFILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F2/00Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
    • A61F2/95Instruments specially adapted for placement or removal of stents or stent-grafts
    • A61F2/9522Means for mounting a stent or stent-graft onto or into a placement instrument
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61MDEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M25/00Catheters; Hollow probes
    • A61M25/01Introducing, guiding, advancing, emplacing or holding catheters
    • A61M25/0105Steering means as part of the catheter or advancing means; Markers for positioning
    • A61M25/0133Tip steering devices
    • A61M25/0147Tip steering devices with movable mechanical means, e.g. pull wires
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61MDEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M25/00Catheters; Hollow probes
    • A61M25/01Introducing, guiding, advancing, emplacing or holding catheters
    • A61M25/06Body-piercing guide needles or the like
    • A61M25/0662Guide tubes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • G11C2013/0066Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/009Write using potential difference applied between cell electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0092Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • Heart & Thoracic Surgery (AREA)
  • General Health & Medical Sciences (AREA)
  • Transplantation (AREA)
  • Vascular Medicine (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Cardiology (AREA)
  • Biophysics (AREA)
  • Pulmonology (AREA)
  • Anesthesiology (AREA)
  • Hematology (AREA)
  • Mechanical Engineering (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种写入和验证电路及其用于写入并验证电阻性存储器的方法。所述方法的步骤包含:在写入和验证期间启用对应于所述电阻性存储器的至少一个选择电阻性存储器单元的至少一个字线信号;提供位线电压至所述选择电阻性存储器单元,其中所述位线电压在所述写入和验证期间自第一电压电平到第二电压电平连续地增加或减小;以及测量通过所述位线的检测电流,和根据所述检测电流及参考电流确定所述写入和验证期间的结束时间点。本发明通过检测位线上的检测电流,可有效率地获得写入和验证期间的结束时间点,且可改良对RRAM进行的写入和验证操作的性能。

Description

写入和验证电路及其用于写入并验证电阻性存储器的方法
技术领域
本发明涉及一种用于验证电阻性存储器的方法以及一种用于电阻性存储器的验证电路。具体来说,本发明涉及写入和验证电路及其用于写入并验证电阻性存储器的方法,且位线电压在写入和验证期间连续地增加或减小。
背景技术
基于对下一代非易失性存储器的需求,已开发出一类电阻性随机存取存储器(resistive random access memory,简称:RRAM)。为了获得具有更好均一性的RRAM,对RRAM进行的具有良好性能的验证操作是有必要的。
图1说明现有技术领域中用于设定RRAM的波形曲线。在写入和验证期间TV,启用字线信号WL(拉到高电压电平),且在RRAM的选择电阻性存储器单元的位线上施加位线电压VVER,且在写入和验证期间TV将位线电压VVER的电压电平保持为恒定电压电平。在现有技术领域中,在写入和验证期间TV检测位线电流CBL。通过比较位线电流CBL与目标位线电流,可确定RRAM的写入操作结束或者未结束。如果位线电流CBL并未达到目标位线电流,则所述选择电阻性存储器单元应再一次被设定。如果位线电流CBL达到目标位线电流,则对选择电阻性存储器单元的写入操作(设定操作)完成。即,当位线电压VVER未经良好界定时,写入和验证期间TV的循环数难以进行控制。另外,由于位线电压VVER的偏压电压恒定且电阻在写入操作期间发生变化,因此写入操作的时间可过大。针对RRAM的写入操作的性能被减小。
发明内容
本发明提供一种写入和验证电路及其用于写入并验证电阻性存储器的方法。
本发明是针对一种用于写入和验证电阻性存储器的方法,以及一种可有效地设定和/或重置电阻性存储器单元的写入和验证电路。
本发明提供一种用于验证电阻性存储器的方法,所述方法包含:在写入和验证期间启用对应于所述电阻性存储器的至少一个选择电阻性存储器单元的至少一个字线信号;提供位线电压到所述选择电阻性存储器单元,其中所述位线电压在所述写入和验证期间自第一电压电平到第二电压电平连续地增加或减小;以及测量通过所述位线的检测电流,和根据所述检测电流及参考电流确定所述写入和验证期间的结束时间点。
本发明提供一种用于电阻性存储器的写入和验证电路。所述写入和验证电路包含电流产生器及至少一个电流检测器。电流产生器根据位线电压产生参考电流,且根据参考电流产生偏压电压,其中位线电压在写入和验证期间自第一电压电平到第二电压电平连续地增加或减小。电流检测器耦合到参考电流产生器,及电阻性存储器的选择电阻性存储器单元的位线。电流检测器提供位线电压到选择电阻性存储器单元,且根据位线上的检测电流产生检测电压。其中所述电流检测器通过比较所述检测电压及所述偏压电压确定所述写入和验证期间的结束时间点。
根据以上描述内容,在本发明中,当验证电阻性存储器单元时,在写入和验证期间自第一电压电平到第二电压电平连续地增加或减小的位线电压被提供到选择电阻性存储器单元。此外,通过测量写入和验证期间通过位线的检测电流,写入和验证期间的结束时间点可被确定,且写入和验证操作可更精确且有效率地结束。
为了使本发明的前述以及其它特征和优点易于理解,下文详细描述附有各附图的若干示范性实施例。
附图说明
包含附图以便进一步理解本发明,且附图并入本说明书中且构成本说明书的一部分。附图说明本发明的实施例,并且与描述内容一起用来解释本发明的原理。
图1说明现有技术领域中用于设定RRAM的波形曲线;
图2为根据本申请的实施例的一种用于写入并验证RRAM的方法的流程图;
图3A说明根据本申请的实施例的对RRAM进行的设定操作的波形曲线;
图3B说明根据本申请的实施例的对RRAM进行的重置操作的波形曲线;
图4到7说明根据本申请的实施例的多个写入和验证电路的示意图。
附图标记说明:
400、500、600、700:写入和验证电路;
401:Y路径电路;
402:选择电阻性存储器单元;
410:电流产生器;
411:虚设Y路径电路/虚设Y路径解码器;
420:电流检测器;
501~503:电阻性存储器单元;
601:Y路径电路;
602:选择电阻性存储器单元;
610:电流产生器;
611:虚设Y路径电路/虚设Y路径解码器;
620:电流检测器;
701到703:电阻性存储器单元;
S210~S230:步骤;
CBL:位线电流/检测电流;
CBL1:检测电流;
CBL2:检测电流;
CMP、CMP1:比较器;
CREF、CREF1、CREF2:参考电流;
D1:二极管;
DETO:检测输出信号;
EN、ENb:启用信号;
NM1~NM5:晶体管;
PM1~PM3、T1、T2:晶体管;
R1、R2:电阻器;
REFR:参考电阻器;
TF1~TF2:时间点;
TR、TS、TV:写入和验证期间;
VB:偏压电压;
VDET:检测电压;
VSL:源极线电压;
VVER、VVER1、VVER2:位线电压;
WL:字线信号。
具体实施方式
图2揭示用于写入并验证RRAM的方法的流程图。用于写入并验证RRAM的方法可用于设定、重置或形成RRAM的一或多个选择电阻性存储器单元,且选择电阻性存储器单元可被同时验证。在步骤S210中,在写入和验证期间启用至少一个字线信号,且至少一个字线信号对应于RRAM的至少一个选择电阻性存储器单元。在步骤S220中,在写入及验证期间,将位线电压提供给选择电阻性存储器单元的位线从而同时进行写入和验证操作。此处请注意,写入和验证操作可为对RRAM进行的设定操作、重置操作或者形成操作。此外,在写入和验证期间,位线电压的电压电平自第一电压电平到第二电压电平连续地增加或减小。
举例来说,当对选择电阻性存储器单元实行设定操作时,位线电压的电压电平在写入和验证期间自第一电压电平连续地增加到第二电压电平,且第一电压电平小于第二电压电平。另一方面,当对选择电阻性存储器单元实行重置操作时,位线电压的电压电平在写入和验证期间自第一电压电平连续地减小到第二电压电平,且第一电压电平大于第二电压电平。步骤S230中,在写入和验证期间,测量通过选择电阻性存储器单元的位线的检测电流。检测电流可用以与参考电流比较,从而确定写入和验证期间的结束时间点。具体来说,根据位线电压产生参考电流,且将检测电流用以与参考电流进行比较。当检测电流的电流电平达到参考电流的电流电平时,可确定写入和验证期间的结束时间点,且可结束写入和验证操作。举例来说,当对选择电阻性存储器单元实行设定操作时,源极线电压施加于选择电阻性存储器的源极线上,且源极线电压的电压电平可等于第一电压电平(低于第二电压电平)。在写入和验证期间,位线电压自第一电压电平增加到第二电压电平,且参考电流根据位线电压的增加而增加。并且,由于施加于位线上的位线电压不断增加,因此选择电阻性存储器单元的位线上的电流(检测电流)相应地增加。当检测电流的电流电平不小于参考电流的电流电平时,表明结束写入和验证操作,且可确定写入和验证期间的结束时间点。
对于另一实例,当对选择电阻性存储器单元实行重置操作时,源极线电压施加于选择电阻性存储器的源极线上,且源极线电压的电压电平可等于第一电压电平(高于第二电压电平)。在写入和验证期间,位线电压自第一电压电平减小到第二电压电平,且参考电流根据位线电压的增加而减小。并且,由于施加于位线上的位线电压不断减小,因此选择电阻性存储器单元的位线上的电流(检测电流)的绝对值相应地增加,其中位线上的电流的值为负值。当检测电流的电流电平小于参考电流的电流电平时,意谓结束写入和验证操作,且可确定写入和验证期间的结束时间点。
图3A中,在写入和验证期间TS启用字线信号WL(拉到高电压电平)。位线电压VVER1的电压电平在写入和验证期间TS连续地增加。此外,参考电流CREF根据位线电压VVER1的变化而在写入和验证期间TS增加。检测电流CBL1根据位线电压VVER1的增加而增加,且检测电流CBL1的上升斜率大于参考电流CREF1的上升斜率。在时间点TF1处,检测电流CBL1的电流电平达到参考电流CREF1的电流电平,且时间点TF1可为写入和验证期间TS的结束时间点。
在图3B中,在写入和验证期间TR启用字线信号WL(拉到高电压电平)。位线电压VVER2的电压电平在写入和验证期间TR连续地减小。此外,参考电流CREF2根据位线电压VVER2的变化而在写入和验证期间TR减小。在时间点TF2处,检测电流CBL2的电流电平达到参考电流CREF2的电流电平,且时间点TF2可为写入和验证期间TR的结束时间点。
图3A中,针对设定操作的参考电流CREF1在写入和验证期间TS可线性地增加。图3B中,针对重置操作的参考电流CREF2的绝对值在写入和验证期间TR可非线性地增加。
参考图4,图4说明根据本申请的实施例的写入和验证电路的示意图。写入和验证电路400经调适用于电阻性存储器,且用于设定并验证RRAM。写入和验证电路400包含电流产生器410及电流检测器420。电流产生器410根据位线电压VVER产生参考电流CREF,且根据所述参考电流CREF产生偏压电压VB,其中位线电压VVER在验证期间自第一电压电平连续地增加到第二电压电平。电流检测器420耦合到电流产生器410以及选择电阻性存储器单元402的位线,且电流检测器420提供位线电压VVER到选择电阻性存储器单元402并根据位线上的检测电流CBL产生检测电压VDET。具体来说,电流产生器410包含晶体管PM1、虚设Y路径电路411、参考电阻器REFR以及由晶体管NM1及NM2形成的开关。晶体管PM1的第一端接收位线电压VVER,且晶体管PM1的第二端耦合到晶体管PM1的控制端。虚设Y路径电路411耦合在晶体管PM1的第二端与参考电阻器REFR之间。参考电阻器REFR、晶体管NM1及NM2串联地耦合在虚设Y路径电路411与源极线电压VSL之间。晶体管NM1及NM2分别由字线信号WL及启用信号EN控制。
在写入和验证期间,晶体管PM1在晶体管NM1及NM2接通时接收位线电压VVER,且根据位线电压VVER产生参考电流CREF。对应地,晶体管PM1根据参考电流CREF产生偏压电压VB。参考电流CREF的电流电平可根据位线电压VVER的电压电平以及参考电阻器REFR的电阻来确定。在此实施例中,参考电流CREF的电流电平=(VVER-Vth)/REFR,其中Vth为晶体管PM1的阈值电压。虚设Y路径解码器411的电路结构可与对应于选择电阻性存储器单元402的Y路径电路401相同。另外,在写入和验证期间启用了启用信号EN(拉到高电平)。
电流检测器420包含晶体管PM3、比较器CMP,以及由晶体管PM2及NM3形成的开关。晶体管PM2、PM3及NM3串联地耦合于位线电压VVER与Y路径电路401之间。晶体管PM2及NM3由检测输出信号DETO控制,从而接通或切断,且晶体管PM2及NM3的接通或切断状态为互补的。晶体管PM3由偏压电压VB控制,且晶体管PM2及PM3在写入和验证期间形成路径从而在晶体管PM2接通时将位线电压VVER输送到对应于电阻性存储器单元402的Y路径电路401。在写入和验证期间,可检测电阻性存储器单元402的位线上的检测电流CBL,且可获得晶体管PM3与NM3耦合在一起所在的端上的检测电压VDET。比较器CMP1接收偏压电压VB及检测电压VDET,且比较偏压电压VB与检测电压VDET以产生检测输出信号DETO。当检测电流CBL达到参考电流CREF时,检测电压VDET的电压电平达到偏压电压VB的电压电平,可获得写入和验证期间的结束时间点,且检测输出信号DETO针对晶体管PM2的切断而变化从而结束写入和验证操作。某实施例中,启用信号EN可与检测输出信号DETO相联系。另一方面,电阻性存储器呼叫402包含电阻器R1及晶体管T1。选择电阻性存储器单元402为1T1R电阻性存储器单元出于参考目的为一实例,在一些实施例中,选择电阻性存储器单元402可由任何其它结构形成。
图5的写入和验证电路500可应用至多个电阻性存储器单元501到503。在图5中,写入和验证电路500包含一个电流产生器410及多个电流检测器420。电流检测器420分别耦合到电阻性存储器单元501到503,从而同时写入并验证多个电阻性存储器单元501到503。电阻性存储器单元501到503可共享同一字线信号WL。
图6说明写入和验证电路600经调适用于RRAM且用于重置RRAM。写入和验证电路600包含电流产生器610及电流检测器620。电流产生器610根据位线电压VVER产生参考电流CREF,且根据参考电流CREF产生偏压电压VB,其中位线电压VVER在验证期间自第一电压电平连续地减小到第二电压电平。电流检测器620耦合到电流产生器610以及选择电阻性存储器单元602的位线,且电流检测器620提供位线电压VVER到选择电阻性存储器单元602并根据位线上的检测电流CBL产生检测电压VDET。具体来说,电流产生器610包含晶体管NM1、虚设Y路径电路611、二极管D1以及由晶体管NM2及PM3形成的开关。晶体管NM1的第一端接收位线电压VVER,且晶体管NM1的第二耦合到比较器CMP1。虚设Y路径电路611耦合在晶体管NM1的第二端与二极管D1之间。二极管D1、晶体管NM2及PM1串联地耦合在虚设Y路径电路611与源极线电压VSL之间。晶体管NM2及PM1分别由字线信号WL及启用信号ENb控制。其中,源极线电压VSL是在写入和验证期间的起始处。二极管D1在虚设Y路径电路611与晶体管NM2之间经反向偏压。即,二极管D1的阳极耦合到晶体管NM2,阴极耦合到虚设Y路径电路611。在写入和验证期间,晶体管NM1在晶体管NM2及PM1接通时接收位线电压VVER,且参考电流CREF是根据位线电压VVER及源极线电压VSL产生。对应地,晶体管NM1根据参考电流CREF产生偏压电压VB。参考电流CREF的电流电平可根据二极管D1的电特性来确定。在此实施例中,参考电流CREF的电流电平=IS×exp(VVER/Vth),其中Vth为二极管D1的阈值电压,且IS为二极管D1的饱和电流,且exp为指数运算符。虚设Y路径解码器611的电路结构可与对应于选择电阻性存储器单元602的Y路径电路601相同。另外,在写入和验证期间启用了启用信号ENb(拉到低电平)。电流检测器620包含晶体管NM4、比较器CMP,以及由晶体管NM3及NM5形成的开关。晶体管NM3、NM4及NM5串联地耦合于位线电压VVER与Y路径电路601之间。晶体管NM3及NM5由检测输出信号DETO控制,从而接通或切断,且晶体管NM3及NM5的接通或切断状态为互补的。晶体管PM3由偏压电压VB控制,且晶体管NM3及NM4在写入和验证期间形成路径从而在晶体管NM3接通时将位线电压VVER输送到对应于电阻性存储器单元602的Y路径电路601。在写入和验证期间,可检测电阻性存储器单元602的位线上的检测电流CBL,且可获得晶体管NM4及NM5耦合在一起所在的端上的检测电压VDET。比较器CMP1接收偏压电压VB及检测电压VDET,且比较偏压电压VB与检测电压VDET以产生检测输出信号DETO。当检测电流CBL到达参考电流CREF时,检测电压VDET的电压电平到达偏压电压VB的电压电平,可获得写入和验证期间的结束时间点,且检测输出信号DETO针对晶体管NM3的切断而变化,从而结束写入和验证操作。另一方面,选择电阻性存储器单元602包含电阻器R2以及晶体管T2。选择电阻性存储器单元602为1T1R电阻性存储器单元出于参考而为实例,且在一些实施例中选择电阻性存储器单元602可由任何其它结构形成。
图7的电阻性存储器单元701到703中的每一个对应于一个电流产生器610及一个电流检测器620。电流检测器620分别耦合到电阻性存储器单元701到703从而同时写入并验证多个电阻性存储器单元501到503,且每一电流检测器620耦合到对应电流产生器710。电阻性存储器单元701到703可共享同一字线信号WL。
综上所述,施加到选择电阻性存储器单元的位线的位线电压在写入和验证期间连续地发生变化。通过检测位线上的检测电流,可有效率地获得写入和验证期间的结束时间点,且可改良对RRAM进行的写入和验证操作的性能。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种用于写入和验证电阻性存储器的方法,其特征在于,包括:
在写入和验证期间启用对应于所述电阻性存储器的至少一个选择电阻性存储器单元的至少一个字线信号;
提供位线电压到所述选择电阻性存储器单元,其中所述位线电压在所述写入和验证期间自第一电压电平至第二电压电平连续地增加或减小;以及
测量通过所述选择电阻性存储器单元的位线的检测电流,和根据所述检测电流及参考电流确定所述写入和验证期间的结束时间点,
如果所述第一电压电平大于所述第二电压电平,那么所述位线电压在所述写入和验证期间自所述第一电压电平连续地减小到所述第二电压电平;如果所述第一电压电平小于所述第二电压电平,那么所述位线电压在所述写入和验证期间自所述第一电压电平连续地增加到所述第二电压电平,
所述参考电流非线性地减小从而重置所述选择电阻性存储器单元。
2.根据权利要求1所述的用于写入和验证电阻性存储器的方法,其特征在于,所述参考电流线性地增加从而设定所述选择电阻性存储器单元。
3.根据权利要求1所述的用于写入和验证电阻性存储器的方法,其特征在于,根据所述检测电流的电流电平及所述参考电流确定所述写入和验证期间的所述结束时间点的步骤包括:
比较所述检测电流与所述参考电流的所述电流电平以确定所述写入和验证期间的所述结束时间点。
4.一种用于电阻性存储器的写入和验证电路,其特征在于,包括:
电流产生器,其根据位线电压产生参考电流且根据所述参考电流产生偏压电压,其中所述位线电压在写入和验证期间自第一电压电平到第二电压电平连续地增加或减小;以及
至少一个电流检测器,其耦合到所述参考电流产生器以及所述电阻性存储器的选择电阻性存储器单元的位线,提供所述位线电压到所述选择电阻性存储器单元并根据所述位线上的检测电流产生检测电压,
其中所述电流检测器通过比较所述检测电压及所述偏压电压确定所述写入和验证期间的结束时间点,
如果所述第一电压电平大于所述第二电压电平,那么所述位线电压在所述写入和验证期间自所述第一电压电平连续地减小到所述第二电压电平,其中如果所述第一电压电平小于所述第二电压电平,那么所述位线电压在所述写入和验证期间自所述第一电压电平连续地增加到所述第二电压电平,
所述参考电流非线性地减小从而重置所述选择电阻性存储器单元。
5.根据权利要求4所述的用于电阻性存储器的写入和验证电路,其特征在于,所述电流产生器包括:
第一晶体管,其具有第一端、第二端及控制端,其中所述第一晶体管的所述第一端接收所述位线电压,所述第一晶体管的所述第二端耦合到所述第一晶体管的所述控制端,且所述偏压电压产生于所述第一晶体管的所述控制端上;
虚设Y路径电路,其耦合到所述第一晶体管的所述第二端;
参考电阻器,其具有耦合至所述虚设Y路径电路的第一端;
第一开关,其耦合到所述参考电阻器的第二端,且由字线信号控制从而接通或切断;以及
第二开关,其耦合于所述第一开关与源极线电压之间;且由启用信号控制从而接通或切断。
6.根据权利要求5所述的用于电阻性存储器的写入和验证电路,其特征在于,所述电流检测器包括:
第三开关,其具有接收所述位线电压的第一端,且由检测输出信号控制从而接通或切断;
第二晶体管,其具有第一端、第二端及控制端,其中所述第二晶体管的所述第一端耦合到所述第三开关的第二端,所述第二晶体管的所述控制端耦合到所述第一晶体管的所述控制端,且所述第二晶体管的所述第二端耦合到对应于所述选择电阻性存储器单元的Y路径电路;
第四开关,其耦合于所述第二晶体管的所述第二端与所述源极线电压之间,且由所述检测输出信号控制;以及
比较器,其具有用于接收所述偏压电压的第一输入端及用于接收所述第二晶体管的所述第二端上的电压的第二输入端,且产生所述检测输出信号。
7.根据权利要求5所述的用于电阻性存储器的写入和验证电路,其特征在于,所述参考电流是根据所述位线电压及所述参考电阻器的电阻产生。
8.根据权利要求4所述的用于电阻性存储器的写入和验证电路,其特征在于,所述电流产生器包括:
第一晶体管,其具有第一端、第二端及控制端,其中所述第一晶体管的所述第一端接收所述位线电压,所述第一晶体管的所述控制端耦合到所述电流检测器,且所述偏压电压产生于所述第一晶体管的所述第二端上;
虚设Y路径电路,其耦合到所述第一晶体管的所述第二端;
二极管,其具有耦合到所述虚设Y路径电路的阴极;
第一开关,其耦合到所述二极管的阳极,且由字线信号控制从而接通或切断;以及
第二开关,其耦合于所述第一开关与源极线电压之间;且由启用信号控制从而接通或切断。
9.根据权利要求8所述的用于电阻性存储器的写入和验证电路,其特征在于,所述电流检测器包括:
第三开关,其具有接收所述位线电压的第一端,且由检测输出信号控制从而接通或切断;
第二晶体管,其具有第一端、第二端以及控制端,其中所述第二晶体管的所述第一端耦合到所述第三开关的第二端,所述第二晶体管的所述控制端耦合到所述第一晶体管所述控制端,且所述第二晶体管的所述第二端耦合到对应于所述选择电阻性存储器单元的Y路径电路以及所述第二晶体管的所述控制端;
第四开关,其耦合于所述第二晶体管的所述第二端与所述源极线电压之间,且由所述检测输出信号控制;以及
比较器,其具有用于接收所述偏压电压的第一输入端及用于接收所述第二晶体管的所述第二端上的电压的第二输入端,且产生所述检测输出信号。
CN201510241235.4A 2015-02-17 2015-05-13 写入和验证电路及其用于写入并验证电阻性存储器的方法 Active CN106205725B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/623,507 2015-02-17
US14/623,507 US9312001B1 (en) 2015-02-17 2015-02-17 Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory

Publications (2)

Publication Number Publication Date
CN106205725A CN106205725A (zh) 2016-12-07
CN106205725B true CN106205725B (zh) 2019-04-23

Family

ID=55024889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510241235.4A Active CN106205725B (zh) 2015-02-17 2015-05-13 写入和验证电路及其用于写入并验证电阻性存储器的方法

Country Status (7)

Country Link
US (1) US9312001B1 (zh)
EP (1) EP3059736B1 (zh)
JP (1) JP6190903B2 (zh)
KR (1) KR101728121B1 (zh)
CN (1) CN106205725B (zh)
ES (1) ES2827232T3 (zh)
TW (1) TWI569269B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859000B1 (en) * 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory
TWI600009B (zh) 2016-11-04 2017-09-21 財團法人工業技術研究院 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
US10755779B2 (en) 2017-09-11 2020-08-25 Silicon Storage Technology, Inc. Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof
US10453529B2 (en) * 2017-12-04 2019-10-22 Winbond Electronics Corp. Resistive random access memory (RRAM) device, write verify method and reverse write verify method thereof
CN110298203B (zh) * 2018-03-23 2023-06-23 华邦电子股份有限公司 金钥产生装置及方法
US10930344B2 (en) * 2018-06-01 2021-02-23 Taiwan Semiconductor Manufacturing Company Ltd. RRAM circuit and method
WO2020000231A1 (zh) * 2018-06-27 2020-01-02 江苏时代全芯存储科技股份有限公司 记忆体驱动装置
CN113129965B (zh) * 2019-12-30 2023-12-29 华邦电子股份有限公司 验证执行于存储单元上的操作的方法和电子电路
CN113628651B (zh) * 2020-05-06 2023-12-08 华邦电子股份有限公司 电阻式内存存储装置及其操作方法
TWI724895B (zh) * 2020-05-11 2021-04-11 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關編程控制方法
JP7432449B2 (ja) * 2020-06-18 2024-02-16 ルネサスエレクトロニクス株式会社 半導体装置
TWI737465B (zh) * 2020-08-27 2021-08-21 華邦電子股份有限公司 電阻式記憶體裝置及其操作方法
CN113345491B (zh) * 2021-05-26 2022-05-17 华中科技大学 一种三维相变存储器的读写电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009158673A1 (en) * 2008-06-27 2009-12-30 Sandisk 3D Llc Simultaneous write and verify in a non-volatile storage
EP2490223A2 (en) * 2011-02-15 2012-08-22 Sony Corporation Storage apparatus and operation method for operating the same
CN103262171A (zh) * 2010-10-07 2013-08-21 科洛斯巴股份有限公司 用于并发读取操作的电路及其方法
CN104037322A (zh) * 2013-03-07 2014-09-10 华邦电子股份有限公司 电阻式存储器及其存储单元

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
JP5157452B2 (ja) * 2005-11-29 2013-03-06 日本電気株式会社 プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US8116117B2 (en) * 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7826248B2 (en) * 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
KR20100035445A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
US7894250B2 (en) * 2009-03-17 2011-02-22 Seagate Technology Llc Stuck-at defect condition repair for a non-volatile memory cell
JP5347806B2 (ja) * 2009-07-29 2013-11-20 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
US8274812B2 (en) * 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
JP5300798B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 半導体記憶装置
KR101802448B1 (ko) * 2010-10-12 2017-11-28 삼성전자주식회사 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법
US9324421B2 (en) * 2010-11-19 2016-04-26 Hewlett Packard Enterprise Development Lp Method and circuit for switching a memristive device
CN103177761A (zh) * 2011-12-23 2013-06-26 北京大学 阻变存储设备及其操作方法
KR101996020B1 (ko) * 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR20140029814A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR102030330B1 (ko) * 2012-12-11 2019-10-10 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US8885428B2 (en) * 2013-02-22 2014-11-11 Sandisk 3D Llc Smart read scheme for memory array sensing
FR3025648B1 (fr) * 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009158673A1 (en) * 2008-06-27 2009-12-30 Sandisk 3D Llc Simultaneous write and verify in a non-volatile storage
CN102077293A (zh) * 2008-06-27 2011-05-25 桑迪士克3D公司 非易失性存储器中的同时写入和核对
CN103262171A (zh) * 2010-10-07 2013-08-21 科洛斯巴股份有限公司 用于并发读取操作的电路及其方法
EP2490223A2 (en) * 2011-02-15 2012-08-22 Sony Corporation Storage apparatus and operation method for operating the same
CN104037322A (zh) * 2013-03-07 2014-09-10 华邦电子股份有限公司 电阻式存储器及其存储单元

Also Published As

Publication number Publication date
TW201631582A (zh) 2016-09-01
TWI569269B (zh) 2017-02-01
KR101728121B1 (ko) 2017-05-02
JP2016152060A (ja) 2016-08-22
EP3059736A1 (en) 2016-08-24
CN106205725A (zh) 2016-12-07
KR20160101654A (ko) 2016-08-25
JP6190903B2 (ja) 2017-08-30
EP3059736B1 (en) 2020-08-26
ES2827232T3 (es) 2021-05-20
US9312001B1 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
CN106205725B (zh) 写入和验证电路及其用于写入并验证电阻性存储器的方法
US9979385B2 (en) Circuit and method for monitoring correlated electron switches
KR101734133B1 (ko) 가변 저항 메모리 소자들을 판독하기 위한 방법 및 장치
US9496030B2 (en) Resistive memory device implementing selective memory cell refresh
US20090116290A1 (en) Methods and apparatuses relating to automatic cell threshold voltage measurement
CN106062881B (zh) 非易失性半导体存储装置
US9747979B2 (en) Nonvolatile semiconductor storage device including cell transistor performance measuring cells
CN106601285B (zh) 存储器装置及其操作方法
JP2012169032A (ja) 不揮発性メモリのビットセルのi−v曲線を取得するためのデジタル方法および装置
US11211106B2 (en) Memory device and reference circuit thereof
JP2016522956A (ja) 抵抗可変メモリセンシング
US8248838B2 (en) Semiconductor device
US20160148681A1 (en) Parallel forming of memory cells
TW201715526A (zh) 電阻式記憶胞的操作方法及電阻式記憶體
CN107403634B (zh) 半导体存储器装置及操作方法
CN107342105B (zh) 电阻式记忆胞的写入方法及电阻式内存
CN109147860A (zh) 存储器存储装置及其测试方法
CN104425015A (zh) 半导体存储装置
US9552863B1 (en) Memory device with sampled resistance controlled write voltages
CN106328196B (zh) 电阻式存储器装置的写入方法
CN109410997A (zh) 电阻式存储器存储装置及其写入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant