JP5157452B2 - プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法 - Google Patents

プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法 Download PDF

Info

Publication number
JP5157452B2
JP5157452B2 JP2007547871A JP2007547871A JP5157452B2 JP 5157452 B2 JP5157452 B2 JP 5157452B2 JP 2007547871 A JP2007547871 A JP 2007547871A JP 2007547871 A JP2007547871 A JP 2007547871A JP 5157452 B2 JP5157452 B2 JP 5157452B2
Authority
JP
Japan
Prior art keywords
electrode
voltage
switch element
wiring
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007547871A
Other languages
English (en)
Other versions
JPWO2007063655A1 (ja
Inventor
隼一 帰山
正之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007547871A priority Critical patent/JP5157452B2/ja
Publication of JPWO2007063655A1 publication Critical patent/JPWO2007063655A1/ja
Application granted granted Critical
Publication of JP5157452B2 publication Critical patent/JP5157452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • G11C2013/0066Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/009Write using potential difference applied between cell electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/34Material includes an oxide or a nitride
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

本発明は、スイッチ素子をプログラムするプログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法に関する。
半導体集積回路では、論理回路および演算回路などを構成する素子(例えば、トランジスタ)と、該素子を接続するための配線とが半導体基板上に形成される。
また、FPGA(Filed Programmable Gate Array)などのプログラム可能な半導体集積回路では、半導体集積回路の組立終了後に、配線または論理を変更することが可能である。プログラム可能な半導体集積回路では、論理回路および演算回路の動作情報および接続情報がメモリ素子に記憶され、記憶された動作情報および接続情報に基づいて、配線または論理が変更される。このようなメモリ素子として、例えばSRAMセルおよびフローティングゲートMOSトランジスタなどが知られている。
また、配線の接続を変更するスイッチ素子として、ヒューズあるいはアンチヒューズなどが知られている。しかしながら、ヒューズあるいはアンチヒューズでは、配線の変更を複数回行なうことは、不可能である。
特許文献1(特開2005−101535号公報)には、電解質の酸化還元反応を用いて、配線を複数回変更することが可能な電解質スイッチ素子を有する半導体集積回路が記載されている。この電解質スイッチ素子では、第一電極が白金などのイオン化されにくい金属で形成され、第二電極が銅などのイオン化されやすい金属で形成される。また、電極間には、酸化銅などの固体の電解質が介在されている。
第一電極に第二電極より小さい電圧が印加されると、第二電極から電子が電解質に供給され、第一電極に金属デンドライト(金属析出物)が析出される。
その後、電圧が印加され続けると、第一電極に析出された金属デンドライトは、徐々に大きくなり、第二電極と接触する。換言すれば、第一電極および第二電極は、金属デンドライトを介して接続される。これにより、第一電極および第二電極は、導通される。
また、第一電極および第二電極が接続された状態で、第一電極に第二電極より大きい電圧が印加されると、第一電極と第二電極とを接続していた金属デンドライトから電子が放出され、金属デンドライトが小さくなる。その後、電圧が印加され続けると、第一電極および第二電極は、切断される。これにより、第一電極およびと第二電極は、絶縁される。
この電解質スイッチ素子では、電極間に印加する電圧の向きを変更することで、導通状態と絶縁状態とを複数回変更することが可能である。
特開2005−101535号公報
特許文献1に記載の半導体集積回路が有する電解質スイッチ素子は、電極間に電圧が印加されると、徐々に疲弊する。疲弊した電解質スイッチ素子をプログラム(接続または切断)するためには、電極間に印加する電圧を大きくする、または、電極間に印加する電圧の印加時間を長くする必要がある。
しかしながら、電極間に印加される電圧が大きくなる、または、電極間に電圧が印加される印加時間が長くなると、電解質スイッチ素子は、早く疲弊する。電解質スイッチ素子が疲弊すると、電解質スイッチ素子をプログラムすることが可能なプログラム可能回数が低下する。
また、電解質スイッチ素子に印加する電圧が大きくなりすぎると、電解質スイッチ素子は、すぐに破壊されてしまう。
本発明の目的は、電解質の酸化還元反応を用いたスイッチ素子の疲弊を軽減することが可能なプログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法を提供することである。
前記目的を達成するために、本発明のプログラム回路は、互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電圧を印加して、該スイッチ素子の抵抗値を制御するプログラム回路であって、前記第一電極および第二電極間に電圧を印加する電源部と、前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する測定部と、前記測定部が測定したパラメータが所定値になるまで、前記電源部が前記第一電極および第二電極間に印加する電圧を大きしていき、該パラメータが該所定値になると、前記電源部による電圧の印加を停止させる制御部と、を含む。
また、本発明の電圧印加方法は、互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および前記第二電極間に介在された電解質と、で形成されるスイッチ素子に、電圧を印加して、該スイッチ素子の抵抗値を制御するプログラム回路が行なう電圧印加方法であって、前記第一電極および第二電極間に電圧を印加する印加ステップと、前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する増加測定ステップと、前記測定されたパラメータが所定値になるまで、前記第一電極および第二電極間に印加する電圧を大きくしていく増加ステップと、該パラメータが該所定値になると、電圧の印加を停止する増加停止ステップとを含む。
上記の発明によれば、スイッチ素子の第一電極および第二電極間に、電圧が、大きくされながら印加される。また、パラメータが所定値になると、電圧の印加が停止される。
このため、疲弊していないスイッチ素子には、該スイッチ素子の抵抗値を小さい電圧で制御することが可能になる。また、疲弊したスイッチ素子には、該スイッチ素子の抵抗値を大きい電圧で制御することが可能になる。
よって、スイッチ素子の抵抗値を制御するために必要な電圧より大きい電圧が、スイッチ素子に印加されるのを軽減することが可能になる。したがって、スイッチ素子の疲弊を軽減することが可能になる。
また、本発明のプログラム回路は、互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電圧を印加して、該スイッチ素子の抵抗値を制御するプログラム回路であって、前記第一電極および第二電極間に電圧を印加する電源部と、前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する測定部と、前記測定部が測定したパラメータが所定値になるまで、前記電源部に前記第一電極および第二電極間に電圧を断続的に印加させ、該パラメータが該所定値になると、前記電源部による電圧の印加を停止させる制御部、を含む。
また、本発明の電圧印加方法は、互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および前記第二電極間に介在された電解質と、で形成されるスイッチ素子に、電圧を印加して、該スイッチ素子の抵抗値を制御するプログラム回路が行なう電圧印加方法であって、前記第一電極および第二電極間に電圧を印加する電圧印加ステップと、前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する断続測定ステップと、前記測定されたパラメータが所定値になるまで、前記第一電極および第二電極間に電圧を断続的に印加する断続ステップと、該パラメータが該所定値になると、電圧の印加を停止する断続停止ステップと、を含む。
スイッチ素子に電圧が印加されると、ジュール熱によりスイッチ素子が発熱する。スイッチ素子が発熱すると、スイッチ素子は疲弊する。
上記の発明によれば、スイッチ素子の第一電極および第二電極間に電圧が断続的に印加される。このため、ジュール熱によるスイッチ素子の発熱を軽減することが可能になる。したがって、スイッチ素子の疲弊を軽減することが可能になる。
また、前記第一電極および第二電極間に電圧が大きくされながら断続的に印加されることが望ましい。
上記の発明によれば、スイッチ素子の抵抗値を制御するために必要な電圧より大きい電圧がスイッチ素子に印加されるのを軽減することが可能になり、かつ、ジュール熱によるスイッチ素子の発熱を軽減することが可能になる。よって、スイッチ素子の疲弊を軽減することが可能になる。
また、前記第一電極を形成する金属は、前記第二電極を形成する金属よりイオン化傾向が低く、前記所定値は、前記スイッチ素子が所定の導通状態になったことを示す値であり、前記第一電極の電位が前記第二電極の電位より低くなる電圧が前記第一電極および第二電極間に印加されることが望ましい。
上記の発明によれば、スイッチ素子を所定の導通状態にすることが可能になる。
また、基準時間が記憶され、前記所定値は、前記スイッチ素子が絶縁状態になったことを示す値であり、前記第一電極の電位が前記第二電極の電位より高くなる電圧が前記第一電極および第二電極間に印加され、前記パラメータが前記所定値になってから前記基準時間記憶部に記憶された基準時間が経過すると、電圧の印加が停止されることが望ましい。
絶縁された直後のスイッチ素子は、電極間に析出された金属デンドライトが少しでも還元されると、導通状態になる可能性がある。
上記の発明によれば、スイッチ素子が絶縁されてから基準時間が経過すると、電圧の印加が停止される。このため、第一電極および第二電極間に析出された金属デンドライトが少し還元されてもスイッチ素子が導通状態にならないほど、金属デンドライトを小さくすることが可能になる。
また、前記スイッチ素子は、前記第一電極を形成する金属よりイオン化傾向が高い金属で形成される第三電極をさらに含み、前記第一電極を形成する金属は、前記第二電極を形成する金属よりイオン化傾向が低く、前記所定値として、前記スイッチ素子が第一導通状態になったことを示す第一所定値と、前記スイッチ素子が前記第一導通状態より抵抗値が小さい第二導通状態になったことを示す第二所定値と、があり、前記第一電極の電位が前記第二電極の電位より低くなる電圧が前記第一電極および第二電極間に印加され、前記パラメータが前記第一所定値になると、前記第一電極および第二電極間に印加された電圧が低下され、かつ、前記第三電極と前記第一電極または第二電極との間に、前記第三電極の電位が前記第一電極および前記第二電極の電位より高くなる電圧が印加され、その後、前記パラメータが前記第二所定値になると、前記電圧の印加が停止されることが望ましい。
第一電極と第二電極が導通された後に、第一電極および第二電極間に電圧が印加されると、スイッチ素子に大きな電流が流れる。スイッチ素子に大きな電流が流れると、スイッチ素子は疲弊する。
スイッチ素子に大きな電流が流れることを防ぐためには、第一電極および第二電極間に印加する電圧を低下させる必要がある。しかしながら、第一電極および第二電極間に印加する電圧が低下されると、第一電極および第二電極を接続する金属デンドライトが大きくならない可能性がある。
上記の発明によれば、スイッチ素子が第一導通状態になると、第一電極および第二電極間に印加された電圧が低下され、第三電極と第一電極または第二電極との間に、第三電極の電位が第一電極および第二電極の電位より高い電圧が印加される。
このため、第一電極および第二電極間に流れる電流を軽減し、かつ、第一電極および第二電極間を接続する金属デンドライトを大きくすることが可能になる。よって、スイッチ素子の疲弊を軽減しながら、該スイッチ素子を所定の導通状態にすることが可能になる。
また、前記スイッチ素子は、前記第一電極を形成する金属よりイオン化傾向が高い金属で形成される第三電極をさらに含み、前記第一電極を形成する金属は、前記第二電極を形成する金属より、イオン化傾向が低く、前記所定値は、前記スイッチ素子が絶縁状態になったことを示す値であり、前記第三電極の電位が前記第一電極および第二電極の電位より低くなる電圧が、前記第三電極と前記第一電極または第二電極と間に印加され、その後、前記パラメータが前記所定値になってから前記基準時間記憶部に記憶された基準時間が経過すると電圧の印加が停止されることが望ましい。
上記の発明によれば、第三電極と第一電極または第二電極と間に電圧が印加されて、スイッチ素子が絶縁される。このため、スイッチ素子に流れる電流を軽減することが可能になる。よって、スイッチ素子の疲弊を軽減することが可能になる。
また、前記スイッチ素子に流れる電流の電流値が所定の電流値以下に制限されることが望ましい。
上記の発明によれば、スイッチ素子に大きな電流が流れることを軽減することが可能になる。このため、スイッチ素子の疲弊を軽減することが可能になる。
また、電圧の印加が開始されてから前記終了記憶部に記憶された終了時間が経過すると、電圧の印加が停止されることが望ましい。
スイッチ素子に電圧の印加が開始されてから長い時間が経過してもスイッチ素子が所定の状態にならない場合、スイッチ素子が破損している可能性がある。
上記の発明によれば、終了時間が経過してもスイッチ素子の抵抗値が所定値にならないと、電圧の印加が停止される。このため、スイッチ素子が破損しているか否かを確認する手間を軽減することが可能になる。
また、本発明のプログラム回路は、互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および前記第二電極間に介在された電解質と、で形成されるスイッチ素子に、電流を流して、該スイッチ素子の抵抗値を制御するプログラム回路であって、前記第一電極および第二電極間に電流を流す電源部と、前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する測定部と、前記測定部が測定したパラメータが所定値になるまで、前記電源部が前記第一電極および第二電極間に流す電流を大きくしていき、該パラメータが該所定値になると、前記電源部による電流を停止する制御部と、を含む。
また、本発明の電流印加方法は、互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電流を印加して、該スイッチ素子の抵抗値を制御するプログラム回路が行なう電流印加方法であって、前記第一電極および第二電極間に電流を印加する電流印加ステップと、前記スイッチ素子の抵抗値に応じて変化するパラメータを測定するパラメータ測定ステップと、前記測定されたパラメータが所定値になるまで、前記第一電極および第二電極間に印加する電流を大きくしていく電流増加ステップと、該パラメータが該所定値になると、電流の印加を停止する電流停止ステップと、を含む。
スイッチ素子の抵抗値が電圧の印加で制御される場合、非常に大きな電流(例えば、スイッチ素子が破損するほど大きな電流)が流れる可能性がある。
上記の発明によれば、電流が大きくされながらスイッチ素子の第一電極および第二電極間に印加される。また、パラメータが所定値になると、電流の印加が停止される。
このため、スイッチ素子に非常に大きな電流が流れる可能性を軽減することが可能になる。また、疲弊していないスイッチ素子には、該スイッチ素子の抵抗値を小さい電流で制御することが可能になり、疲弊したスイッチ素子には、該スイッチ素子の抵抗値を大きい電流で制御することが可能になる。したがって、スイッチ素子の疲弊を軽減することが可能になる。
また、本発明のプログラム回路は、互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電流を印加して、該スイッチ素子の抵抗値を制御するプログラム回路であって、前記第一電極および第二電極間に電流を印加する電源部と、前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する測定部と、前記測定部が測定したパラメータが所定値になるまで、前記電源部に前記第一電極および第二電極間に電流を断続的に印加させ、該パラメータが該所定値になると、前記電源部による電流を停止する制御部と、を含む。
また、本発明の電流印加方法は、互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電流を印加して、該スイッチ素子の抵抗値を制御するプログラム回路が行なう電流印加方法であって、前記第一電極および第二電極間に電流を印加する電流供給ステップと、前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する断続パラメータ測定ステップと、前記測定部が測定したパラメータが所定値になるまで、前記第一電極および第二電極間に電流を断続的に印加する電流断続ステップと、該パラメータが該所定値になると、電流の印加を停止する断続電流停止ステップと、を含む。
上記の発明によれば、スイッチ素子の第一電極および第二電極間に電流が断続的に印加される。このため、スイッチ素子に非常に大きな電流が流れる可能性を軽減することが可能になり、かつ、ジュール熱によるスイッチ素子の発熱を軽減することが可能になる。したがって、スイッチ素子の疲弊を軽減することが可能になる。
また、本発明の半導体集積回路は、複数の第一配線と、各第一配線と交差する複数の第二配線と、各第一配線および各第二配線の交差部にそれぞれ配置され、前記第一配線に接続された第一電極と前記第二配線に接続され前記第一配線を形成する金属とイオン化傾向の異なる金属で形成された第二電極と該第一電極および該第二電極間に介在された電解質とで形成されるスイッチ素子と、前記スイッチ素子の抵抗値を制御するプログラム回路と、を含む半導体集積回路において、前記プログラム回路は、各第一配線および各第二配線に電圧を印加する電源部と、前記スイッチ素子に印加された電圧と前記スイッチ素子が所定の状態になったときに該スイッチ素子に印加されるべき基準電圧とを比較して、該電圧が該基準電圧以上か否かを示す判断信号を出力する測定部と、を含むことを特徴とする。
また、本発明の比較方法は、複数の第一配線と、各第一配線と交差する複数の第二配線と、各第一配線および各第二配線の交差部にそれぞれ配置され、前記第一配線に接続された第一電極と前記第二配線に接続され前記第一配線を形成する金属とイオン化傾向の異なる金属で形成された第二電極と該第一電極および該第二電極間に介在された電解質とで形成されるスイッチ素子と、前記スイッチ素子の抵抗値を制御するプログラム回路と、を含む半導体集積回路が行なう比較方法であって、各第一配線および各第二配線に電圧を印加する電圧印加ステップと、前記スイッチ素子に印加された電圧と前記スイッチ素子が所定の状態になったときに該スイッチ素子に印加されるべき基準電圧とを比較する比較ステップと、該電圧が該基準電圧以上か否かを示す判断信号を出力する出力ステップと、を含む。
従来、互いに交差する複数の第一配線および第二配線の交差部にスイッチ素子が配置される半導体集積回路において、該スイッチ素子の抵抗値に応じて変化するパラメータを測定する方法は知られていない。
このため、例えば、スイッチ素子の抵抗値が所定の値になった後も、電圧がスイッチ素子に印加されるなど、スイッチ素子の抵抗値を制御するのに必要な時間より長い時間、スイッチ素子に電圧が印加される可能性がある。長い時間、電圧がスイッチ素子に印加されると、スイッチ素子は疲弊する。
上記の発明によれば、互いに交差する複数の第一配線および第二配線の交差部にスイッチ素子が配置される。また、スイッチ素子に印加された電圧と基準電圧とが比較され、スイッチ素子に印加された電圧が基準電圧より大きいか否かを示す判断信号が出力される。
このため、判断信号に基づいて、交差部に配置されたスイッチ素子が所定の状態か否かを判断することが可能になる。よって、スイッチ素子の抵抗値を制御するのに必要な時間より長い時間、スイッチ素子に電圧を印加することを軽減することが可能になる。したがって、スイッチ素子の疲弊を軽減することが可能になる。
また、抵抗値を制御すべきスイッチ素子に接続された第一配線および第二配線に、前記出力された判断信号が前記スイッチ素子が所定の状態になったことを示すまで、電圧が大きくされながら印加され、前記スイッチ素子が所定の状態になると、電圧の印加が停止されることが望ましい。
上記の発明によれば、抵抗値を制御すべきスイッチ素子に接続された第一配線および第二配線に、電圧が大きくされながら印加される。また、該スイッチ素子が所定の状態になると、電圧の印加が停止される。このため、抵抗値を制御すべきスイッチ素子の疲弊を軽減することが可能になる。
また、抵抗値を制御すべきスイッチ素子に接続された第一配線および第二配線に、前記判断信号が前記スイッチ素子が所定の状態になったことを示すまで、電圧が断続的に印加され、前記スイッチ素子が所定の状態になると、電圧の印加が停止されることが望ましい。
上記の発明によれば、抵抗値を制御すべきスイッチ素子に接続された第一配線および第二配線に、電圧が断続的に印加される。このため、抵抗値を制御すべきスイッチ素子のジュール熱による疲弊を軽減することが可能になる。
また、各第一配線は、前記プログラム回路と接続された第一電極配線および第二電極配線を含み、各第二配線は、前記プログラム回路と接続された第三電極配線および第四電極配線を含み、前記第一電極配線に接続された第三電極と、前記第二電極配線に接続され、該第三電極を形成する金属とイオン化傾向の異なる金属で形成された第四電極と、該第三電極および該第四電極間に介在された電解質と、で形成される配線分離スイッチ素子と、前記第三電極配線に接続された第五電極と、前記第四電極配線に接続され、該第五電極を形成する金属とイオン化傾向の異なる金属で形成された第六電極と、該第五電極および該第六電極間に介在された電解質と、で形成される配線分離スイッチ素子と、が含まれ、前記配線分離スイッチ素子に電圧が断続に印加され、前記配線分離スイッチ素子に印加された電圧と、所定の状態の配線分離スイッチ素子に印加されるべき基準電圧とが比較され、該電圧が該基準電圧以上か否かを示す判断信号が出力されることが望ましい。
上記の発明によれば、各第一配線および各第二配線は、配線分離スイッチ素子にて接続または切断される。また、配線分離スイッチ素子に印加された電圧が基準電圧より大きいか否かを示す判断信号が出力される。
このため、判断信号に応じて、配線分離スイッチ素子に印加する電圧を制御すれば、第一配線または第二配線を接続または切断するスイッチ素子の疲弊を軽減することが可能になる。
また、抵抗値を制御すべき配線分離スイッチ素子に、前記出力された判断信号が該配線分離スイッチ素子が所定の状態になったことを示すまで、電圧を大きくしながら印加し、該配線分離スイッチ素子が所定の状態になると、電圧の印加が停止されることが望ましい。
上記の発明によれば、抵抗値を制御すべき配線分離スイッチ素子の疲弊を軽減することが可能になる。
また、抵抗値を制御すべき配線分離スイッチ素子に、前記出力された判断信号が該配線分離スイッチ素子が所定の状態になったことを示すまで、電圧を断続的に印加し、該配線分離スイッチ素子が前記所定の状態になると、電圧の印加が停止されることが望ましい。
上記の発明によれば、抵抗値を制御すべき配線分離スイッチ素子のジュール熱による疲弊を軽減することが可能になる。
本発明によれば、電解質の酸化還元反応を用いたスイッチ素子の疲弊を軽減することが可能になる。
絶縁状態の2端子スイッチ素子を示した断面図である。 不安定導通状態の2端子スイッチ素子を示した断面図である。 安定導通状態の2端子スイッチ素子を示した断面図である。 本発明の一実施例のプログラム回路を示した回路図である。 記憶回路の一例を示した図である。 駆動回路の一例を示した回路図である。 駆動回路の一例を示した回路図である。 プログラム回路の動作例を説明するためのタイムチャートである。 プログラム回路の他の動作例を説明するためのタイムチャートである。 プログラム回路の他の動作例を説明するためのタイムチャートである。 プログラム回路の他の動作例を説明するためのタイムチャートである。 安定導通状態の2端子スイッチ素子を示した断面図である。 不安定絶縁状態の2端子スイッチ素子を示した断面図である。 安定絶縁状態の2端子スイッチ素子を示した断面図である。 スイッチ素子を切断するプログラム回路の動作例を説明するためのタイムチャートである。 スイッチ素子を切断するプログラム回路の他の動作例を説明するためのタイムチャートである。 スイッチ素子を切断するプログラム回路の他の動作例を説明するためのタイムチャートである。 スイッチ素子を切断するプログラム回路の他の動作例を説明するためのタイムチャートである。 絶縁状態の3端子スイッチ素子を示した断面図である。 不安定導通状態の3端子スイッチ素子を示した断面図である。 安定導通状態の3端子スイッチ素子を示した断面図である。 3端子スイッチ素子をプログラムするプログラム回路の一例を示したタイムチャートである。 3端子スイッチ素子を接続するプログラム回路の動作例を説明するためのタイムチャートである。 3端子スイッチ素子を接続するプログラム回路の他の動作例を説明するためのタイムチャートである。 3端子スイッチ素子を接続するプログラム回路の他の動作例を説明するためのタイムチャートである。 3端子スイッチ素子を接続するプログラム回路の他の動作例を説明するためのタイムチャートである。 安定導通状態の3端子スイッチ素子を示した断面図である。 不安定絶縁状態の3端子スイッチ素子を示した断面図である。 安定絶縁状態の3端子スイッチ素子を示した断面図である。 3端子スイッチ素子を切断するプログラム回路の動作例を説明するための図タイムチャートである。 3端子スイッチ素子を切断するプログラム回路の他の動作例を説明するためのタイムチャートである。 3端子スイッチ素子を切断するプログラム回路の他の動作例を説明するためのタイムチャートである。 3端子スイッチ素子を切断するプログラム回路の他の動作例を説明するためのタイムチャートである。 スイッチ素子を用いたプログラム可能な論理回路の一例を示した回路図である。 配線の交差部に配置された2端子スイッチ素子を示した回路図である。 配線の交差部に配置された3端子スイッチ素子を示した回路図である。 プログラム可能な論理回路の動作例を説明するための回路図である。 プログラム可能な論理回路の他の動作例を説明するための回路図である。 プログラム可能な論理回路の他の例を示した回路図である。 駆動回路の一例を示した回路図である。 駆動回路の一例を示した回路図である。 駆動回路の一例を示した回路図である。 複数のスイッチ素子を制御する駆動回路を説明するための回路図である。 複数のスイッチ素子を制御する駆動回路を説明するための回路図である。 クロスバススイッチを形成するスイッチ素子が破損した場合の対処法を説明するための図である。
符号の説明
1 電極
2 電極
3 電解質材料
4 金属デンドライト
5 金属デンドライト
100 スイッチ素子
101 プログラム回路
102 駆動回路
103 内部抵抗
104 制御回路
105 記憶回路
106 電圧源
107 測定回路
108 電流制限回路
110 電圧測定回路
111 電流測定回路
203 比較器
204 抵抗素子
211 カレントミラー回路
214 電流源
215 トランジスタ
1001 電極
1002 電極
1003 ゲート電極
1004 電解質材料
1100 3端子スイッチ素子
1101 第一電圧源
1102 第二電圧源
1900 制御回路
1901 配線群
1902 配線群
1903 駆動回路
1904 駆動回路
1905 クロスバススイッチ
1906 セグメント分離スイッチ
1951 CLB
2201 配線群
2202 配線群
2203 駆動回路
2204 駆動回路
2205 クロスバススイッチ
2206 セグメント分離スイッチ
2301 駆動回路
2302 スイッチ素子
2401 駆動回路
2402 駆動回路
2403 スイッチ素子
2404 電源端子
2501 駆動回路
2502 駆動回路
2503 スイッチ素子
2504 電源端子
2601 配線
2602 配線
2603 クロスバススイッチ
2604 スイッチ素子
2605 スイッチ素子
2606 駆動回路
2607 駆動回路
以下、本発明の実施例について図面を参照して説明する。
先ず、電解質の酸化還元反応を用いたスイッチ素子について説明する。なお、スイッチ素子には、電極を2つ有する2端子スイッチ素子と、電極を3つ有する3端子スイッチ素子とがある。以下では、先ず2端子スイッチ素子について説明し、次に3端子スイッチ素子について説明する。
図1Aないし図1cは2端子スイッチ素子を示した断面図である。なお、図1Aないし図1cにおいて、同一のものには、同一の符号が付してある。
図1Aは、電極間が電気的に絶縁されている状態(以下では、絶縁状態と呼ぶ)の2端子スイッチ素子を示した断面図である。図1Aにおいて、2端子スイッチ素子は、電極1および2と、電解質材料3とを含む。
電極1および2は、互いにイオン化傾向が異なる金属で形成される。以下では、電極1を形成する金属は、電極2を形成する金属より、イオン化傾向が低いとする。
例えば、電極1は、チタンあるいは白金など、酸化されにくい金属で形成され、電極2は、銅、銀あるいはタンタルなど、酸化されやすい金属で形成される。
電解質材料3は、例えば、硫化銅、硫化銀あるいは酸化タンタルなど、固体の電解質で形成される。
電極1および2は電気的に絶縁されている。例えば、電解質材料3の厚さが数十nmであると、電極1および2間の抵抗値は、1MΩ以上である。
接続電圧が2端子スイッチ素子に印加されると、2端子スイッチ素子は、接続される。接続電圧は、電極1の電位が電極2の電位より低くなる電圧であり、接続電圧の値は、閾値電圧値以上である。なお、閾値電圧値は、スイッチ素子をプログラムすることが可能な最小の電圧値である。また、接続電圧の値は、数十mVないし10V程度であることが望ましい。
以下では、電極1がチタン、電極2が銅、電解質材料3が硫化銅であるとして、具体的に2端子スイッチ素子の接続について説明する。
接続電圧が2端子スイッチ素子に印加されると、電極2は、電極2に電位を印加する電圧源(図示せず)に電子を放出する。電極2が電子を放出すると、電極2を形成する銅は、酸化されて、銅イオンとして電解質材料3に放出される。
また、電解質材料3には、電極1に電位を印加する電圧源(図示せず)から、電極1を介して、電子が供給される。電解質材料3に電子が供給されると、電解質材料3に含まれる銅イオンが還元され、還元された銅イオンは、電極1付近に金属デンドライト(銅デンドライト)として析出される。
その後、2端子スイッチ素子に接続電圧が印加され続けると、電極1付近に析出された金属デンドライトが大きくなり、電極1および2は、金属デンドライトを介して接続される。
図1Bは、電極間が金属デンドライトを介して接続された直後の状態(以下では、不安定導通状態と呼ぶ)の2端子スイッチ素子を示した断面図である。図1Bにおいて、2端子スイッチ素子は、電極1および2と、電解質材料3と、金属デンドライト4とを含む。
電極1および2が金属デンドライト4を介して接続された直後では、電極1および2間の抵抗値は大きい。例えば、電極1および2間の抵抗値は、10kΩ程度である。
また、金属デンドライト4が少しでも酸化されると、電極1および2は、電気的に絶縁される。さらに、金属デンドライト4の断面積が小さいため、金属デンドライト4に含まれる金属原子にエレクトロマイグレーションが発生して、2端子スイッチ素子が破壊される可能性がある。
電極1および2が導通された後で、接続電圧が2端子スイッチ素子に印加され続けると、電極1および2を接続する金属デンドライト4が大きくなる(または、複数の金属デンドライトが析出され、その複数の金属デンドライトが電極1および2と接続される)。
金属デンドライトが大きくなると、電極1および2の接続は安定する。具体的に言えば、金属デンドライトが大きくなると、金属デンドライト4が少し酸化されても、電極1および2は、電気的に絶縁されない。
図1cは、電極間の接続が安定している状態(以下では、安定導通状態と呼ぶ)の2端子スイッチ素子を示した断面図である。図1cにおいて、2端子スイッチ素子は、電極1および2と、電解質材料3と、金属デンドライト5とを含む。
金属デンドライト5は、図1Bで示した金属デンドライト4より大きい。このため、金属デンドライト5が少し酸化されても、電極1および2は電気的に絶縁されない。
また、金属デンドライト5の断面積が大きいため、金属デンドライト5を形成する金属原子にエレクトロマイグレーションが発生しにくい。さらに、電極1および2間の抵抗値は小さい。
なお、電極1が銅、電極2がチタン、および、電解質材料3が硫化銅とすると、2端子スイッチ素子の抵抗値は、不安定導通状態では、数百Ωないし数十kΩであり、安定導通状態では、数十Ωないし数kΩである。
安定導通状態の2端子スイッチ素子に接続電圧が印加され続けると、金属デンドライト5がさらに大きくなり、電極1および2間の抵抗値は、さらに小さくなる。
しかしながら、2端子スイッチ素子に接続電圧が印加され、金属デンドライトが析出される過程では、2端子スイッチ素子は疲弊する。よって、2端子スイッチ素子の抵抗値が所定の値になると、2端子スイッチ素子に印加する電圧を停止することが望ましい。
図2Aは、2端子スイッチ素子を接続可能なプログラム回路の一例を示した回路図である。図2Aにおいて、半導体集積回路は、スイッチ素子100と、プログラム回路101とを含む。
スイッチ素子100は、図1Aないし図1cで示した2端子スイッチ素子と同等な機能を有する。
プログラム回路101は、スイッチ素子100と接続され、スイッチ素子100の抵抗値を制御する。なお、図2Aでは、プログラム回路101は、一つのスイッチ素子と接続されているが、実際には複数のスイッチ素子と接続されてもよい。
プログラム回路101は、駆動回路102と、内部抵抗103と、制御回路104と、記憶回路105とを含む。駆動回路102は、電圧源106と、測定回路107と、電流制限回路108とを含む。
電圧源106は、制御回路104にて制御され、スイッチ素子100の電極1および2に電圧を印加する。具体的には、電圧源106は、スイッチ素子100、電流制限回路108、測定回路107、および内部抵抗103で形成されたスイッチ調整用回路に電圧を印加する。
測定回路107は、スイッチ素子100の抵抗値に応じて変化するパラメータを測定する。
電流制限回路108は、スイッチ素子100に流れる電流の最大値を、数十μAないし数十mAで程度に制限する。
内部抵抗103は、プログラム回路101の抵抗である。
制御回路104は、電圧源106に、スイッチ素子100に電圧を印加させる。
記憶回路105は、スイッチ素子100の抵抗値を制御するための情報を記憶する。
図2Bは、記憶回路105の一例を示した図である。図2Bにおいて、記憶回路105は、終了時間記憶部120と、抵抗記憶部121と、基準記憶部122と、判断記憶部123と、基準時間記憶部124と、接続記憶部125とを含む。
終了時間記憶部120は、終了時間を記憶する。抵抗記憶部121は、内部抵抗103の内部抵抗値を記憶する。基準記憶部122は、スイッチ素子が安定導通状態か否かを判断するための、基準電圧値、基準電流値、および、基準抵抗値を記憶する。なお、基準電圧値は、数mVないし数V程度であり、基準電流値は、数μAないし数十mA程度であり、基準抵抗値は、数十Ωないし100kΩ程度である。
以下では、電圧が印加される前のスイッチ素子100は、絶縁状態とする。
制御回路104は、電圧源106に、スイッチ素子100に接続電圧が印加されるようにスイッチ調整用回路に電圧を印加させる。なお、電圧源106が、スイッチ調整用回路に印加する電圧は、数mVないし10V程度であることが望ましい。
また、制御回路104が、電圧源106に、電圧を印加させてスイッチ素子100を接続する接続方法には、第一電圧値の電圧を印加させる方法、電圧を大きくしながら印加させる方法、第二電圧値の電圧を断続的に印加させる方法、および、電圧を大きくしながら断続的に印加させる方法がある。
制御回路104は、電圧源106に電圧の印加を開始させると、終了時間記憶部120に記憶された終了時間を確認する。
測定回路107は、自己に電圧が印加されると、スイッチ素子100の抵抗値に応じて変化するパラメータを測定し、そのパラメータを制御回路104に出力する。なお、パラメータは、スイッチ素子100に印加される電圧の値(以下では、スイッチ電圧値と呼ぶ)、および、スイッチ素子100に流れる電流の値(以下では、スイッチ電流値と呼ぶ)の少なくともどちらか一方である。
測定回路107は、電圧測定回路110と、電流測定回路111とを含む。
電圧測定回路110は、スイッチ電圧値を測定し、そのスイッチ電圧値を制御回路104に出力する。
電流測定回路111は、スイッチ電流値を測定し、そのスイッチ電流値を制御回路104に出力する。
制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が安定導通状態か否かを判断する。
スイッチ素子100が安定導通状態になると、制御回路104は、電圧源106に、電圧の印加を停止させる。
また、制御回路104は、電圧源106に電圧の印加を開始させてから、終了時間が経過してもスイッチ素子100が安定導通状態にならないと、スイッチ素子100が破損していると判断する。スイッチ素子100が破損していると、制御回路104は、電圧源106に電圧の印加を停止させる。
以下では、スイッチ素子100が安定導通状態になったか否かを判断する判断方法について具体的に説明する。
第一の判断方法では、制御回路104は、電流測定回路111からスイッチ電流値を受け付けると、基準記憶部122に記憶された基準電流値を確認し、スイッチ電流値が基準電流値か否かを判断する。
具体的には、スイッチ電流値が基準電流値であると、制御回路104は、スイッチ素子100が安定導通状態であると判断する。一方、スイッチ電流値が基準電流値でないと、制御回路104は、スイッチ素子100が安定導通状態でないと判断する。
第二の判断方法では、制御回路104は、電圧測定回路110からスイッチ電圧値を受け付けると、基準記憶部122に記憶された基準電圧値を確認し、スイッチ電圧値が基準電圧値か否かを判断する。
具体的には、スイッチ電圧値が基準電圧値であると、制御回路104は、スイッチ素子100が安定導通状態であると判断する。一方、スイッチ電圧値が基準電圧値でないと、制御回路104は、スイッチ素子100が安定導通状態でないと判断する。
第三の判断方法では、制御回路104は、電圧測定回路110からスイッチ電圧値を受け付けると、抵抗記憶部121に記憶された内部抵抗値を確認する。
制御回路104は、内部抵抗値を確認すると、電圧源106にスイッチ調整用回路へ印加させた電圧の値(以下では、電源電圧値と呼ぶ)と、スイッチ電圧値と、内部抵抗値と、に基づいてスイッチ素子100の抵抗値を算出する。
制御回路104は、スイッチ素子100の抵抗値を算出すると、基準記憶部122に記憶された基準抵抗値を確認し、算出した抵抗値が基準抵抗値か否かを判断する。
その抵抗値が基準抵抗値であると、制御回路104は、スイッチ素子100が安定導通状態であると判断する。一方、その抵抗値が基準抵抗値でないと、制御回路104は、スイッチ素子100が安定導通状態でないと判断する。
また、測定回路107は、スイッチ電圧値と基準電圧値とを比較して、スイッチ電圧値が基準電圧値より大きいか否かを示す判断信号を、スイッチ素子100のパラメータとして制御回路104に出力してもよい。
図3Aは、判断信号を出力する測定回路の一例を示した回路図である。なお、図3Aにおいて、図2Aと同一のものには、同一の符号が付してある。
図3Aにおいて、半導体集積回路は、スイッチ素子100と、駆動回路102と、制御回路104とを含む。駆動回路102は、出力端子201および202と、比較器(コンパレータ)203と、抵抗素子204と、トランジスタ205および206と、電源端子207とを含む。
トランジスタ205および206の抵抗値は、制御回路104にて制御される。具体的には、制御回路104は、トランジスタ205および206のゲート電極に制御電圧を印加して、トランジスタ205および206の抵抗値を制御する。
電源端子207は、定電圧を発生する電源(図示せず)に接続されている。なお、トランジスタ205および電源端子207は、電圧源106を構成する。例えば、制御回路104は、トランジスタ205のゲート電極に断続的に制御電圧を印加して、電圧源106に、スイッチ素子100に電圧を断続的に印加することが可能である。
出力端子201の電圧(以下では、比較電圧と呼ぶ)は、トランジスタ205の抵抗値と、スイッチ素子100の抵抗値とで規定されている。また、出力端子202の電圧(以下では、基準電圧と呼ぶ)は、トランジスタ206の抵抗値と、抵抗素子204の抵抗値とで規定されている。
抵抗素子204は、例えば、トランジスタなどの可変抵抗である。なお、抵抗素子204の抵抗値は、制御回路104にて制御される。
トランジスタ205および206は、制御回路104にて抵抗値が制御される。
比較器203は、プラス入力端子、マイナス入力端子および制御出力端子を有する。プラス入力端子は、出力端子201と接続され、マイナス入力端子は、出力端子202と接続される。また、制御出力端子は、制御回路104と接続される。
比較器203は、比較電圧および基準電圧を比較して、比較電圧が基準電圧より大きいか否かを示す判断信号を、制御出力端子を介して制御回路104に出力する。
具体的には、比較電圧が基準電圧より大きいと、換言すれば、スイッチ素子100の抵抗値が抵抗素子204の抵抗値より大きいと、比較器203は、Hレベル信号を制御回路104に出力する。一方、比較電圧が基準電圧より小さいと、換言すれば、スイッチ素子100の抵抗値が抵抗素子204の抵抗値より小さいと、比較器203は、Lレベル信号を制御回路104に出力する。
制御回路104は、スイッチ素子100が安定導通状態か否かを判断する場合、抵抗素子204の抵抗値を基準抵抗値にする。
抵抗素子204の抵抗値が基準抵抗値の場合、スイッチ素子100の抵抗値が基準抵抗値より大きいと、比較電圧は基準電圧より大きくなるため、比較器203は、制御出力端子を介してHレベル信号を制御回路104に出力する。一方、スイッチ素100の抵抗値が基準抵抗値より小さいと、比較電圧は基準電圧より小さくなるため、比較器203は、制御出力端子を介してLレベル信号を制御回路104に出力する。
制御回路104は、Lレベル信号を受け付けると、スイッチ素子100が安定導通状態になったと判断し、一方、制御回路104は、Hレベル信号を受け付けると、スイッチ素子100が安定導通状態になっていないと判断する。
図3Bは、判断信号を出力する測定回路の他の例を示した回路図である。なお、図3Bにおいて、図2Aまたは図3Aと同一のものには、同一の符号が付してある。
図3Bにおいて、半導体集積回路は、スイッチ素子100と、駆動回路102と、制御回路104とを含む。駆動回路102は、比較器203と、カレントミラー回路211と、出力端子212および213と、電流源214と、トランジスタ215と、電源端子216とを含む。
トランジスタ215の抵抗値は、制御回路104にて制御される。電源端子216は、定電圧を発生する電源(図示せず)に接続されている。なお、トランジスタ215および電源端子216は、電圧源106を構成する。
電流源214は、定電流を流す。
比較器203のプラス入力端子は、出力端子212と接続され、マイナス入力端子は、出力端子213と接続される。また、比較器203の制御出力端子は、制御回路104と接続される。なお、出力端子212の電圧を比較電圧とし、出力端子213の電圧を基準電圧とする。
スイッチ素子100に流れる電流が電流源214に流れる電流より小さいと、比較電圧は基準電圧より大きくなるため、比較器203は、Hレベル信号を制御出力端子を介して制御部104に出力する。一方、スイッチ素子100に流れる電流が電流源214に流れる電流より大きいと、比較電圧は基準電圧より小さくなるため、比較器203は、Lレベル信号を、制御出力端子を介して制御部104に出力する。
これにより、スイッチ素子100に流れる電流が所定の値より大きいか否かを測定することが可能になる。
制御回路104は、スイッチ素子100が安定導通状態か否かを判断する場合、電流源214に流れる電流の値を基準電流値にする。この場合、制御回路104は、Lレベル信号を受け付けると、スイッチ素子100が安定導通状態になったと判断し、一方、制御回路104は、Hレベル信号を受け付けると、スイッチ素子100が安定導通状態になっていないと判断する。
なお、電流源214を図3Aで示した抵抗素子204に置き換えると、スイッチ素子100の抵抗値が抵抗素子204の抵抗値より大きいか否かを測定することが可能になる。
次に、2端子スイッチ素子を接続するプログラム回路の動作を接続方法ごとに説明する。
図4ないし図7は、2端子スイッチ素子を接続可能なプログラム回路の動作を説明するためのタイムチャートである。図4ないし図7において、電圧が印加される前のスイッチ素子100は、絶縁状態である。また、スイッチ素子100に印加される電圧は、接続電圧である。
図4は、制御回路104が電圧源106に第一電圧値の電圧を発生させた場合における、電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻301は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。接続時刻302は、スイッチ素子100が不安定導通状態になった時刻である。安定時刻303は、スイッチ素子100が安定導通状態になった時刻である。
電源電圧304は、電源電圧値の時間変化を示す。スイッチ電流305は、スイッチ電流値の時間変化を示す。スイッチ電圧306は、スイッチ電圧値の時間変化を示す。電圧値307は、開始時刻301における電源電圧値であり、第一電圧値を示す。
開始時刻301で、制御回路104は、電圧源106に電圧値307の電圧を印加させる。その後、制御回路104は、電圧源106に電圧値307の電圧を印加させ続ける。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が安定導通状態か否かを判断する。
安定時刻303で、制御回路104は、スイッチ素子100が安定導通状態になったと判断する。スイッチ素子100が安定導通状態になると、制御回路104は、電圧源106に電圧の印加を停止させる。
図5は、制御回路104が電圧源106に電圧を大きくさせながら発生させた場合における、電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻401は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。接続時刻402は、スイッチ素子100が不安定導通状態になった時刻である。安定時刻403は、スイッチ素子100が安定導通状態になった時刻である。
電源電圧404は、電源電圧値の時間変化を示す。なお、電源電圧値は時間と共に増加する。スイッチ電流405は、スイッチ電流値の時間変化を示す。スイッチ電圧406は、スイッチ電圧値の時間変化を示す。
電圧値407は、開始時刻401における、電源電圧値である。なお、電圧値407は、数十mVないし10V程度である。
開始時刻401で、制御回路104は、電圧源106に、電圧値407の電圧を印加させる。その後、制御回路104は、電圧源106に、電圧を大きくさせていく。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が安定導通状態か否かを判断する。
安定時刻403で、制御回路104は、スイッチ素子100が安定導通状態であると判断する。スイッチ素子100が安定導通状態になると、制御回路104は、電圧源106に電圧の印加を停止させる。
図6は、制御回路104が電圧源に第二電圧値の電圧を断続的に発生させた場合における、電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻501は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。接続時刻502は、スイッチ素子100が不安定導通状態になった時刻である。安定時刻503は、スイッチ素子100が安定導通状態になった時刻である。
電源電圧504は、電源電圧値の時間変化を示す。スイッチ電流505は、スイッチ電流値の時間変化を示す。スイッチ電圧506は、スイッチ電圧値の時間変化を示す。電圧値507は、開始時刻501における、電源電圧値であり、第二電圧値を示す。なお、電圧値507は、数十mVないし10V程度である。
開始時刻501で、制御回路104は、電圧源106に、電圧値507の電圧を印加させる。その後、制御回路104は、電圧源106に、電圧値507の電圧を断続的に印加させる。なお、制御回路104が電圧を印加する時間間隔は、数nsから数十ms程度であることが望ましい。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が安定導通状態か否かを判断する。
安定時刻503で、制御回路104は、スイッチ素子100が安定導通状態になったと判断する。スイッチ素子100が安定導通状態になると、制御回路104は、電圧源106に、プログラム回路101への電圧の印加を停止させる。
図7は、制御回路104が、電圧源106に、電圧を大きくさせながら断続的に発生させる場合における、電源電圧値、スイッチ電流値および、スイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻601は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。接続時刻602は、スイッチ素子100が不安定導通状態になった時刻である。安定時刻603は、スイッチ素子100が安定導通状態になった時刻である。電源電圧604は、電源電圧値の時間変化を示す。
スイッチ電流605は、スイッチ電流値の時間変化を示す。スイッチ電圧606は、スイッチ電圧値の時間変化を示す。電圧値607は、開始時刻601における、電源電圧値である。なお、電圧値607は、数十mVないし10V程度である。
開始時刻601で、制御回路104は、電圧源106に、電圧値607の電圧を印加させる。その後、制御回路104は、電圧源106に、電圧を大きくさせながら断続的に印加させる。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が安定導通状態か否かを判断する。
安定時刻603で、制御回路104は、スイッチ素子100が安定導通状態であると判断する。スイッチ素子100が安定導通状態になると、制御回路104は、電圧源106に電圧の印加を停止させる。
次に、2端子スイッチ素子の切断について説明する。
図8Aないし図8Cは、2端子スイッチ素子を示した断面図である。なお、図8Aないし図8Cにおいて、図1Aないし図1cと同一のものには、同一の符号が付してある。
図8Aは、安定導通状態の2端子スイッチ素子を示した断面図である。
図8Aにおいて、2端子スイッチ素子は、電極1および2と、電解質材料3と、金属デンドライト701とを含む。
図8Aで示した2端子スイッチ素子は、図1cで示した2端子スイッチ素子と同様に、電極1および2は、金属デンドライト701にて安定して接続されている。換言すれば、金属デンドライト701が少し酸化されても、電極1および2は電気的に絶縁されない。
2端子スイッチ素子を切断させるための切断電圧が2端子スイッチ素子に印加されると、2端子スイッチ素子は、切断される。切断電圧は、電極1の電位が電極2の電位より高くなる電圧であり、切断電圧の値は、閾値電圧値以上である。
以下では、2端子スイッチ素子の切断について具体的に説明する。
切断電圧が電極1および2間に印加されると、電極1から、電極1に電位を印加する電圧源(図示せず)に電子が放出される。
電極1から電圧源に電子が放出されると、電極1および2を接続する金属デンドライト701から電子が放出される。金属デンドライト401から電子が放出されると、金属デンドライト701は、金属イオンとなり、電解質材料3中に溶解する。
電極1および2間に切断電圧が印加され続けると、金属デンドライト701が徐々に溶解され、電極1および2が電気的に絶縁される。
図8Bは、電極間が電気的に絶縁された直後の状態(以下では、不安定絶縁状態と呼ぶ)の2端子スイッチ素子を示した断面図である。
図8Bにおいて、2端子スイッチ素子は、電極1および2と、電解質材料3と、金属デンドライト702とを含む。
金属デンドライト702は、電極1と接続されているが、電極2とは接続されていない。換言すれば、電極1および2は、電気的に絶縁されている。
しかし、電極1および2が絶縁された直後の状態では、金属デンドライト702が少しでも還元されると、金属デンドライト702は電極2と接続される。
2端子スイッチ素子が不安定絶縁状態になった後で、切断電圧が2端子スイッチ素子に印加され続けると、金属デンドライト702が小さくなり、電極1および2は、安定した絶縁状態になる。具体的に言えば、金属デンドライト702が少し還元されても、電極1および2は、導通されない。
図8Cは、電極1および2が安定した絶縁状態(以下では、安定絶縁状態と呼ぶ)の2端子スイッチ素子を示した断面図である。図8Cにおいて、2端子スイッチ素子は、電極1および2と、電解質材料3と、金属デンドライト703とを含む。
金属デンドライト703は、小さい。そのため、金属デンドライト703が少し還元されても、電極1および2は、導通されない。
次に、2端子スイッチ素子を切断可能なプログラム回路について説明する。なお、2端子スイッチ素子を切断可能なプログラム回路は、図2Aで示したプログラム回路101と同一である。以下では、主に、2端子スイッチ素子を接続する際に説明したプログラム回路101の動作と異なる動作について説明する。
図2Aにおいて、スイッチ素子100を切断する場合、制御回路104は、電圧源106に、スイッチ素子100に切断電圧が印加されるように電圧を印加させる。なお、電圧が印加される前のスイッチ素子100は、安定導通状態であるとする。
また、制御回路104が、電圧源106に電圧を印加させてスイッチ素子100を切断させる切断方法には、第三電圧値の電圧を印加させる方法、電圧を大きくさせながら印加させる方法、第四電圧値の電圧を断続的に印加させる方法、および、電圧を大きくさせながら断続的に印加させる方法がある。
判断記憶部123は、スイッチ素子が不安定絶縁状態か否かを判断するための、判断抵抗値を記憶する。なお、判断抵抗値は、10kΩ程度である。
基準時間記憶部124は、基準時間を記憶する。
制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が不安定絶縁状態であるか否かを判断する。
例えば、制御回路104は、電圧測定回路110からスイッチ電圧値を受け付けると、記憶部109に記憶された内部抵抗値を確認する。
次に、制御回路104は、内部抵抗値を確認すると、内部抵抗値と、電源電圧値と、スイッチ電圧値と、に基づいてスイッチ素子100の抵抗値を算出する。
また、制御回路104は、スイッチ素子100の抵抗値を算出すると、抵抗記憶部121に記憶された判断抵抗値を確認する。
また、制御回路104は、判断抵抗値を確認すると、算出したスイッチ素子100の抵抗値が、判断抵抗値か否かを判断する。
その抵抗値が判断抵抗値であると、制御回路104は、スイッチ素子100が不安定絶縁状態であると判断する。一方、その抵抗値が判断抵抗値でないと、制御回路104は、スイッチ素子100が不安定絶縁状態でないと判断する。
また、測定回路107は、スイッチ素子100に印加される電圧と、不安定絶縁状態のスイッチ素子100に印加されるべき電圧とを比較してもよい。
例えば、図3Aにおいて、制御回路104は、抵抗素子204を制御して、抵抗素子204の抵抗値を判断抵抗値にする。あるいは、図3Bにおいて、制御回路104は、電流源214を制御して、電流源214に流れる電流を不安定絶縁状態のスイッチ素子100に流れる電流にする。
これらの場合、制御回路104は、比較器203からHレベル信号を受け付けると、スイッチ素子100が不安定絶縁状態であると判断する。一方、制御回路104は、比較器203からLレベル信号を受け付けると、スイッチ素子100が不安定絶縁状態でないと判断する。
スイッチ素子100が不安定絶縁状態であると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。
制御回路104は、基準時間を確認すると、電圧源106に、基準時間が経過するまで電圧を印加させ続ける。
その後、基準時間が経過すると、制御回路104は、電圧源106に、電圧の印加を停止させる。
一方、スイッチ素子100が不安定絶縁状態でないと、制御回路104は、電圧源106に電圧を印加させ続ける。
次に、2端子スイッチ素子を切断するプログラム回路の動作を切断方法ごとに説明する。
図9Aないし図10Bは、2端子スイッチ素子を切断可能なプログラム回路の動作を説明するためのタイムチャートである。図9Aないし図10Bにおいて、電圧が印加される前のスイッチ素子100は、安定導通状態である。また、スイッチ素子100に印加される電圧は、切断電圧である。
図9Aは、制御回路104が電圧源106に第三電圧値の電圧を発生させてスイッチ素子100を切断する場合における、電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻801は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。切断時刻802は、スイッチ素子100が不安定絶縁状態になった時刻である。安定時刻803は、スイッチ素子100が安定絶縁状態になった時刻である。
電源電圧804は、電源電圧値の時間変化を示す。スイッチ電流805は、スイッチ電流値の時間変化を示す。スイッチ電圧806は、スイッチ電圧値の時間変化を示す。電圧値807は、開始時刻801における電源電圧値であり、第三電圧値を示す。
制御回路104は、開始時刻801で、電圧源106に、第三電圧値の電圧を印加させる。その後、制御回路104は、電圧源106に電圧値807の電圧を印加させ続ける。
電圧が印加されると、測定回路107は、スイッチ素子100のパラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が不安定絶縁状態になったか否かを判断する。
切断時刻802で、制御回路104は、スイッチ素子100が不安定絶縁状態になったと判断する。
スイッチ素子100が不安定絶縁状態になると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。制御回路104は、基準時間を確認すると、基準時間が経過するまで、電圧源106に電圧値807の電圧を印加させ続ける。
その後、基準時間が経過すると、換言すれば、安定時刻803になると、制御回路104は、電圧源106に電圧の印加を停止させる。
図9Bは、制御回路104が電圧源106に電圧を大きくさせながら印加させてスイッチ素子100を切断する場合における、電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻811は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。切断時刻812は、スイッチ素子100が不安定絶縁状態になった時刻である。安定時刻813は、スイッチ素子100が安定絶縁状態になった時刻である。
電源電圧814は、電源電圧値の時間変化を示す。なお、電源電圧は、時間と共に増加する。スイッチ電流815は、スイッチ電流値の時間変化を示す。スイッチ電圧816は、スイッチ電圧値の時間変化を示す。電圧値817は、開始時刻811における電源電圧値である。
制御回路104は、開始時刻811で、電圧源106に、電圧値817の電圧を印加させる。その後、制御回路104は、電圧源に、電圧を大きくさせながら電圧を印加させ続ける。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が不安定絶縁状態になったか否かを判断する。
切断時刻802で、制御回路104は、スイッチ素子100が不安定絶縁状態になったと判断する。
スイッチ素子100が不安定絶縁状態になると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。制御回路104は、基準時間を確認すると、基準時間が経過するまで電圧源106に電圧を大きくさせながら印加させる。
その後、基準時間が経過すると、換言すれば、安定時刻803になると、制御回路104は、電圧源106に電圧の印加を停止させる。
図10Aは、制御回路104が電圧源106に第四電圧値の電圧を断続的に発生させてスイッチ素子100を切断する場合における、電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻901は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。切断時刻902は、スイッチ素子100が不安定絶縁状態になった時刻である。安定時刻903は、スイッチ素子100が安定絶縁状態になった時刻である。
電源電圧904は、電源電圧値の時間変化を示す。スイッチ電流905は、スイッチ電流値の時間変化を示す。スイッチ電圧906は、スイッチ電圧値の時間変化を示す。電圧値907は、開始時刻901における電源電圧値であり、第四電圧値を示す。
開始時刻901で、制御回路104は、電圧源106に、電圧値907の電圧を印加させる。その後、制御回路104は、電圧源106に、電圧値907の電圧を断続的に印加させる。
プログラム回路101に電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が不安定絶縁状態になったか否かを判断する。
切断時刻802で、制御回路104は、スイッチ素子100が不安定絶縁状態になったと判断する。
スイッチ素子100が不安定絶縁状態になると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。制御回路104は、基準時間を確認すると、基準時間が経過するまで電圧源106に、電圧値907の電圧を断続的に印加させ続ける。
その後、基準時間が経過すると、換言すれば、安定時刻803になると、制御回路104は、電圧源106に、電圧の印加を停止させる。
図10Bは、制御回路101が電圧源106にプログラム回路101へ電圧を大きくさせながら断続的に発生させてスイッチ素子を切断する場合における、電源電圧、スイッチ電流およびスイッチ電圧の時間変化を示したタイムチャートである。
開始時刻911は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。切断時刻912は、スイッチ素子100が不安定絶縁状態になった時刻である。安定時刻913は、スイッチ素子100が安定絶縁状態になった時刻である。
電源電圧914は、電源電圧値の時間変化を示す。スイッチ電流915は、スイッチ電流値の時間変化を示す。スイッチ電圧916は、スイッチ電圧値の時間変化を示す。電圧値917は、開始時刻911における電源電圧値である。
制御回路104は、開始時刻911で、電圧源106に、電圧値917の電圧を印加させる。その後、制御回路104は、電圧源106に、電圧を大きくさせながら断続的に印加させる。
電圧が印加されると、測定回路107は、スイッチ素子100のパラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、スイッチ素子100が不安定絶縁状態になったか否かを判断する。
切断時刻902で、制御回路104は、スイッチ素子100が不安定絶縁状態になったと判断する。
スイッチ素子100が不安定絶縁状態になると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。制御回路104は、基準時間を確認すると、基準時間が経過するまで電圧源106に、電圧を大きくさせながら断続的に印加させる。
その後、基準時間が経過すると、換言すれば、安定時刻803になると、制御回路104は、電圧源106に、電圧の印加を停止させる。
本実施例によれば、電圧源106は、スイッチ素子100の電極1および2に電圧を印加する。測定回路107は、スイッチ素子100のパラメータを測定する。制御回路104は、測定回路107が測定したパラメータが所定値になるまで、電圧源106にスイッチ素子100の電極1および2間に印加する電圧を大きくしていく。また、測定回路107が測定したパラメータが所定値になると、制御回路104は、電圧源106に電圧の印加を停止させる。
この場合、スイッチ素子100の電極1および2間に、電圧が大きくされながら印加される。また、パラメータが所定値になると、電圧の印加が停止される。
このため、スイッチ素子100が疲弊していないと、スイッチ素子100の抵抗値を小さい電圧で制御することが可能になる。また、スイッチ素子100が疲弊していると、スイッチ素子100の抵抗値を大きい電圧で制御することが可能になる。
よって、スイッチ素子100の抵抗値を制御するために必要な電圧値より大きい電圧が、スイッチ素子100に印加されるのを軽減することが可能になる。したがって、スイッチ素子100の疲弊を軽減することが可能になる。
また、本実施例では、電圧源106は、スイッチ素子100の電極1および2に電圧を印加する。測定回路107は、スイッチ素子100のパラメータを測定する。制御回路104は、測定回路107が測定したパラメータが所定値になるまで、電圧源106にスイッチ素子100の電極1および2間に電圧を断続的に印加させる。また、測定回路107が測定したパラメータが所定値になると、制御回路104は、電圧源106に電圧の印加を停止させる。
この場合、スイッチ素子100の電極1および2間に電圧が断続的に印加される。このため、ジュール熱によるスイッチ素子の発熱を軽減することが可能になる。したがって、スイッチ素子の疲弊を軽減することが可能になる。
また、本実施例では、制御部104は、電圧源106に、スイッチ素子100の電極1および2間に電圧を大きくさせながら断続的に印加させる。
この場合、スイッチ素子100の抵抗値を制御するために必要な電圧より大きい電圧が、スイッチ素子100に印加されるのを軽減することが可能になり、かつ、ジュール熱によるスイッチ素子100の発熱を軽減することが可能になる。よって、スイッチ素子100の疲弊を軽減することが可能になる。
また、本実施例では、電極1を形成する金属は、電極2を形成する金属よりイオン化傾向が低い。制御回路104は、電圧源106に、スイッチ素子100の電極1の電位がスイッチ素子100の電極2の電位より低くなる電圧を安定導通状態になるまで該電極1および2間に印加させる。
この場合、スイッチ素子100を安定導通状態にすることが可能になる。
また、本実施例では、制御回路104は、電圧源106に、スイッチ素子100の電極1の電位がスイッチ素子100の電極2の電位より高くなる電圧をスイッチ素子印加させる。その後、スイッチ素子100が絶縁されてから基準時間が経過すると、制御回路104は、電圧源106に電圧の印加を停止させる。
この場合、スイッチ素子100が絶縁されてから基準時間が経過すると、電圧の印加が停止される。このため、スイッチ素子100の電極1および2間に析出された金属デンドライトが少し還元されてもスイッチ素子100が導通状態にならないほど、金属デンドライトを小さくすることが可能になる。
また、本実施例では、電流制限回路108は、スイッチ素子100に流れる電流の電流値が所定の電流値以下に制限する。この場合、スイッチ素子100に大きな電流が流れることを軽減することが可能になる。このため、スイッチ素子100の疲弊を軽減することが可能になる。
また、本実施例では、制御部104は、電圧の印加が開始されてから終了時間が経過してもスイッチ素子100が所定の抵抗値にならないと、電圧源106に、電圧の印加を停止させる。
この場合、終了時間が経過してもスイッチ素子が所望の状態にならないと、電圧の印加が停止される。このため、スイッチ素子が破損しているか否かを、確認する手間を軽減することが可能になる。
次に、3端子スイッチ素子について説明する。以下では、主に、2端子スイッチ素子と異なる構成および動作について説明する。
図11Aないし図11Cは、3端子スイッチ素子を示した断面図である。
図11Aは、絶縁状態の3端子スイッチ素子を示した断面図である。図11Aにおいて、3端子スイッチ素子は、電極1001および1002と、ゲート電極1003と、電解質材料1004とを含む。
電極1001および1002は、互いにイオン化傾向の異なる金属で形成される。以下では、電極1001を形成する金属は、電極1002およびゲート電極1003を形成する金属よりイオン化傾向が低いとする。
ゲート電極1003を形成する金属は、電極1002を形成する金属と同一の金属であることが望ましい。
例えば、電極1001は、チタンあるいは白金など、酸化されにくい金属で形成され、電極1002およびゲート電極1003は、銅、銀あるいはタンタルなど、イオン化しやすい金属で形成される。
電解質材料1004は、例えば、硫化銅、硫化銀あるいは酸化タンタルなど、固体の電解質で形成される。
電極1001および1002は電気的に絶縁されている。
3端子スイッチ素子を接続させるための第一接続電圧が、電極1001および1002間に印加されると、3端子スイッチ素子は、接続される。第一接続電圧は、電極1001の電位が電極1002の電位より低くなる電圧であり、第一接続電圧の値は、閾値電圧値以上である。
以下では、3端子スイッチ素子の接続について具体的に説明する。
第一接続電圧が電極1001および1002間に印加されると、電極1002は、電極1002に電位を印加する電圧源(図示せず)に電子を放出する。
電極1002が電子を放出すると、電極1002を形成する金属は、酸化され、金属イオンとして電解質材料1004に放出される。
また、電解質材料1004には、電極1001に電位を印加する電圧源(図示せず)から、電極1001を介して、電子が供給される。
電解質材料1004に電子が供給されると、電解質材料1004中に含まれる金属イオンが還元され、還元された金属イオンは、電極1001付近に金属デンドライトとして析出される。
その後、電極1001および1002間に第一接続電圧が印加され続けると、電極1001付近に析出された金属デンドライトが大きくなり、電極1001および1002は、金属デンドライトを介して接続される。
図11Bは、不安定導通状態の3端子スイッチ素子を示した断面図である。図11Bにおいて、3端子スイッチ素子は、電極1001および1002と、ゲート電極1003と、電解質材料1004と、金属デンドライト1005とを含む。
電極1001および1002が金属デンドライト1005を介して接続されると、電極1001および1002が導通される。
しかしながら、電極1001および1002が金属デンドライト1005を介して接続された直後では、電極1001および1002間の抵抗値は大きい。
また、金属デンドライト1005がすこしだけ酸化されても、電極1001および1002は、電気的に絶縁される。さらに、金属デンドライト1005の断面積が小さいため、金属デンドライト1005に含まれる金属原子にエレクトロマイグレーションが発生して、3端子スイッチ素子が破壊される可能性がある。
電極1001および1002が導通された後で、電圧が電極1001および1002間に印加されると、電極1001および1002間に大きな電流が流れる。電極1001および1002間に大きな電流が流れると、電極1001および1002が疲弊する。
このため、電極1001および1002が導通されると、電極1001および1002に印加される電圧を低下させ、かつ、電極1002およびゲート電極1003間に第二接続電圧を印加することが望ましい。
第二接続電圧は、ゲート電極1003の電位が電極1001および1002の電位より高くなる電圧であり、第二接続電圧の値は、閾値電圧値以上である。また、第二接続電圧の値は、電圧が低下された後に電極1001および1002に印加される電圧の値より高い。
なお、電圧が低下された後の、電極1001および1002に印加される電圧の値は、閾値電値圧未満であることが望ましい。また、電極1001および1002が導通されると、電極1001および1002に印加される電圧を停止させてもよい。
第二接続電圧が電極1002およびゲート電極1003に印加されると、電極1002は、電極1002に電位を印加する電圧源(図示せず)に電子を放出する。
電極1002が電子を放出すると、電極1002を形成する金属は、酸化され、金属イオンとして電解質材料1004に放出される。
また、電解質材料1004には、ゲート電極1003に電位を印加する電圧源(図示せず)から、ゲート電極1003を介して、電子が供給される。
電解質材料1004に電子が供給されると、電解質材料1004中に含まれる金属イオンが還元され、その金属イオンは、電極1001付近に金属デンドライトとして析出される。
その後、電極1002およびゲート電極1003に第二接続電圧が印加され続けると、金属デンドライト1005が大きくなり、3端子スイッチ素子は、安定導通状態になる。
図11Cは、安定導通状態の3端子スイッチ素子を示した断面図である。図11Cにおいて、3端子スイッチ素子は、電極1001および1002と、ゲート電極1003と、電解質材料1004と、金属デンドライト1006とを含む。
金属デンドライト1006は、図11Bで示した金属デンドライト1005より大きい。このため、金属デンドライト1006が少し酸化されても、電極1および2は電気的に絶縁されない。
また、金属デンドライト1006の断面積が大きいため、金属デンドライト1006を形成する金属原子にエレクトロマイグレーションが発生しにくい。さらに、電極1001および1002間の抵抗値は小さい。
図12は、3端子スイッチ素子を接続可能なプロラム回路の一例を示した回路図である。なお、図12において、図2Aと同一のものには同一の符号が付してある。以下では、主に、2端子スイッチ素子を接続可能なプロラム回路と異なる構成または動作について説明する。
図12において、半導体集積回路は、3端子スイッチ素子1100と、プログラム回路101とを含む。
3端子スイッチ素子1100は、図11Aないし図11Cで示した3端子スイッチ素子と同等な機能を有する。
電圧源106は、第一電圧源1101と、第二電圧源1102とを含む。
第一電圧源1101は、3端子スイッチ素子1100の電極1001および1002間に電圧を印加する。
第二電圧源1102は、3端子スイッチ素子1100の電極1002およびゲート電極1003間に電圧を印加する。なお、第二電圧源1102は、3端子スイッチ素子1100の電極1001およびゲート電極1003間に電圧を印加してもよい。
制御回路104は、第一電圧源1101に、3端子スイッチ素子1100に第一接続電圧が印加されるように、第一電源電圧を印加させる。
以下では、電圧が印加される前の3端子スイッチ素子1100は、絶縁状態であるとする。
また、制御回路104が、電圧源106に電圧を印加させて3端子スイッチ素子1100を接続する3端子接続方法には、第五電圧値の電圧を印加させる方法、電圧を大きくさせながら印加させる方法、第六電圧値の電圧を断続的に印加させる方法、および、電圧を大きくさせながら断続的に印加させる方法がある。
接続記憶部125は、スイッチ素子が不安定導通状態か否かを判断するための、接続電流値、接続電圧値、および、接続抵抗値をさらに記憶する。なお、接続抵抗値は、数十Ωないし数100kΩ程度であることが望ましい。
制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定導通状態か否かを判断する。
以下では、3端子スイッチ素子1100が不安定導通状態になったか否かを判断する接続判断方法について具体的に説明する。
第一の接続判断方法では、制御回路104は、電流測定回路111からスイッチ電流値を受け付けると、接続記憶部125に記憶された接続電流値を確認し、スイッチ電流値が接続電流値か否かを判断する。
スイッチ電流値が接続電流値であると、制御回路104は、3端子スイッチ素子1100が不安定導通状態であると判断する。一方、スイッチ電流値が接続電流値でないと、制御回路104は、3端子スイッチ素子1100が不安定導通状態でないと判断する。
第二の接続判断方法では、制御回路104は、電圧測定回路110からスイッチ電圧値を受け付けると、接続記憶部125に記憶された接続電圧値を確認し、スイッチ電圧値が接続電圧値か否かを判断する。
スイッチ電圧値が接続電圧値であると、制御回路104は、3端子スイッチ素子1100が不安定導通状態であると判断する。一方、スイッチ電圧値が接続電圧値でないと、制御回路104は、3端子スイッチ素子1100が不安定導通状態でないと判断する。
第三の接続判断方法では、制御回路104は、電圧測定回路110からスイッチ電圧値を受け付けると、抵抗記憶部121に記憶された内部抵抗値を確認する。
制御回路104は、内部抵抗値を確認すると、第一電圧源1101に印加させた第一電源電圧の値(以下では、第一電源電圧値と呼ぶ)と、スイッチ電圧値と、内部抵抗値と、に基づいて3端子スイッチ素子1100の抵抗値を算出する。
制御回路104は、3端子スイッチ素子1100の抵抗値を算出すると、接続記憶部125に記憶された接続抵抗値を確認し、その算出した抵抗値が接続抵抗値か否かを判断する。
その抵抗値が接続抵抗値であると、制御回路104は、3端子スイッチ素子1100が不安定導通状態であると判断する。一方、その抵抗値が接続抵抗値でないと、制御回路104は、3端子スイッチ素子1100が不安定導通状態でないと判断する。
また、測定回路107は、スイッチ電圧値と接続電圧値を比較して、スイッチ電圧値が接続電圧値より大きいか否かを示す判断信号を、3端子スイッチ素子1100のパラメータとして制御回路104に出力してもよい。
例えば、図3Aにおいて、制御回路104は、抵抗素子204を制御して、抵抗素子の抵抗値を接続抵抗値にする。あるいは、図3Bにおいて、制御回路104は、電流源214に流れる電流の電流値を接続電流値にする。
これらの場合、制御回路104は、測定回路107からLレベル信号受け付けると、3端子スイッチ素子1100が不安定導通状態であると判断する。一方、制御回路104は、測定回路107からHレベル信号を受け付けると、3端子スイッチ素子1100が不安定導通状態でないと判断する。
3端子スイッチ素子1100が不安定導通状態でないと、制御回路104は、第一電圧源1101に、3端子スイッチ素子1100の電極1001および1002に電圧を印加させ続ける。
一方、3端子スイッチ素子1100が不安定導通状態であると、制御回路104は、第一電圧源1101に、3端子スイッチ素子1100の電極1001および1002に印加している電圧を低下させる。なお、制御回路104は、第一電圧源1101に、3端子スイッチ素子1100の電極1001および1002への電圧の印加を停止させてもよい。
制御回路104は、第一電圧源1101に電圧を低下させると、第二電圧源1102に、3端子スイッチ素子1100に第二接続電圧が印加されるように、電極1002およびゲート電極1003間に、電圧を印加させる。
制御回路104は、第二電圧源1102に電圧を印加させた後で、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が安定導通状態か否かを判断する。
3端子スイッチ素子1100が安定導通状態になると、制御回路104は、第一電圧源1101および1102に、電圧の印加を停止させる。
一方、3端子スイッチ素子1100が安定導通状態でないと、制御回路104は第一電圧源1101および1102に、電圧を印加させ続ける。
次に、3端子スイッチ素子を接続可能なプログラム回路の動作を3端子接続方法ごとに説明する。
図13ないし図16は、3端子スイッチ素子を接続させるプログラム回路の動作を説明するためのタイムチャートである。図13ないし図16において、電圧が印加される前の3端子スイッチ素子1100は、絶縁状態であるとする。また、3端子スイッチ素子1100に印加される電圧は、第一接続電圧または第二接続電圧である。
図13は、制御回路104が電圧源106に第五電圧値の電圧を印加させて、3端子スイッチ素子1100を接続する場合における、第一電源電圧値、第二電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。なお、第二電源電圧値は、第二電圧源1102が発生した電圧の値である。
開始時刻1201は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。接続時刻1202は、3端子スイッチ素子1100が不安定導通状態になった時刻である。安定時刻1203は、3端子スイッチ素子1100が安定導通状態になった時刻である。
電源電圧1204は、第一電源電圧値の時間変化を示す。電源電圧1205は、第二電源電圧値の時間変化を示す。スイッチ電流1206は、スイッチ電流値の時間変化を示す。スイッチ電圧1207は、スイッチ電圧値の時間変化を示す。電圧値1208は、開始時刻における第一電源電圧値であり、第五電圧値を示す。
開始時刻1201で、制御回路104は、第一電圧源1101に、電圧値1208の第一電源電圧を印加させる。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定導通状態か否かを判断する。
接続時刻1202で、制御回路104は、3端子スイッチ素子1100が不安定導通状態になったと判断する。
3端子スイッチ素子1100が不安定導通状態になると、制御回路104は、第一電圧源1101に、第一電源電圧値を低下させる。
制御回路104は、第一電源電圧値を低下させると、第二電圧源1102に、第二電源電圧を印加させる。なお、第二電源電圧値は、電圧値1209である。
その後、制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が安定導通状態か否かを判断する。
安定時刻1203で、制御回路104は、3端子スイッチ素子1100が安定導通状態になったと判断する。3端子スイッチ素子1100が安定導通状態になると、制御回路104は、第一電圧源1101および1102に、電圧の印加を停止させる。
図14は、制御回路104が電圧源106に電圧を大きくさせながら発生させて、3端子スイッチ素子1100を接続する場合における、第一電源電圧値、第二電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻1301は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。接続時刻1302は、3端子スイッチ素子1100が不安定導通状態になった時刻である。安定時刻1303は、3端子スイッチ素子1100が安定導通状態になった時刻である。
電源電圧1304は、第一電源電圧値の時間変化を示す。電源電圧1305は、第二電源電圧値の時間変化を示す。スイッチ電流1306は、スイッチ電流値の時間変化を示す。スイッチ電圧1307は、スイッチ電圧値の時間変化を示す。電圧値1308は、開始時刻1301における、第一電源電圧値である。電圧値1309は、接続時刻1302における、第二電源電圧値である。
開始時刻1301で、制御回路104は、第一電圧源1101に、電圧値1308の第一電源電圧を印加させる。その後、制御回路104は、第一電圧源1101に、第一電源電圧を大きくさせながら印加させる。
第一電源電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定導通状態か否かを判断する。
接続時刻1302で、制御回路104は、3端子スイッチ素子1100が不安定導通状態になったと判断する。
3端子スイッチ素子1100の電極1001および1002が不安定導通状態になると、制御回路104は、第一電圧源1101に、第一電源電圧を低下させる。なお、制御回路104は、第一電源電圧を低下させた後では、第一電源電圧を時間変化に対して一定にする。
制御回路104は、第一電源電圧を低下させると、第二電圧源1102に、電圧値1209の第二電源電圧を印加させる。
その後、制御回路104は、第二電圧源1102に、電源電圧1305で示したように、電圧を大きくさせながら印加させる。
接続時刻1302の後で、制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が安定導通状態か否かを判断する。
安定時刻1303で、制御回路104は、3端子スイッチ素子1100が安定導通状態になったと判断する。3端子スイッチ素子1100が安定導通状態になると、制御回路104は、第一電圧源1101および第二電圧源1102に、電圧の印加を停止させる。
図15は、制御回路104が、電圧源106に、プログラム回路101へ第六電圧値の電圧を断続的に発生させて、3端子スイッチ素子1100を接続する場合における、第一電源電圧値、第二電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻1401は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。接続時刻1402は、3端子スイッチ素子1100が不安定導通状態になった時刻である。安定時刻1403は、3端子スイッチ素子1100が安定導通状態になった時刻である。
電源電圧1404は、第一電源電圧値の時間変化を示す。電源電圧1405は、第二電源電圧値の時間変化を示す。スイッチ電流1406は、スイッチ電流値の時間変化を示す。スイッチ電圧1407は、スイッチ電圧値の時間変化を示す。電圧値1408は、開始時刻1401における、第一電源電圧値であり、第六電圧値を示す。電圧値1409は、接続時刻1402における、第二電源電圧値である。
開始時刻1401で、制御回路104は、第一電圧源1101に、電圧値1408の電圧を印加させる。その後、制御回路104は、第一電圧源1101に、電源電圧1404で示したように、電圧値1408の電圧を断続的に印加させる。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定導通状態か否かを判断する。
接続時刻1402で、制御回路104は、3端子スイッチ素子1100が不安定導通状態になったと判断する。
3端子スイッチ素子1100が不安定導通状態になると、制御回路104は、第一電圧源1101に、第一電源電圧を低下させる。なお、制御回路104は、第一電源電圧を低下させた後では、第一電源電圧を時間変化に対して一定にする。
制御回路104は、第一電源電圧値を低下させると、第二電圧源1102に、電圧値1409の電圧を印加させる。
その後、制御回路104は、第二電圧源1102に、電源電圧1405で示したように、電圧値1409の電圧をプログラム回路101へ断続的に印加させ続ける。
接続時刻1402の後で、制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が安定導通状態であるか否かを判断する。
安定時刻1403で、制御回路104は、3端子スイッチ素子1100が安定導通状態になったと判断する。3端子スイッチ素子1100が安定導通状態になると、制御回路104は、第一電圧源1101および第二電圧源1102に、電圧の印加を停止させる。
図16は、制御回路104が、電圧源106に電圧を大きくさせながら断続的に発生させて、3端子スイッチ素子1100を接続する場合における、第一電源電圧値、第二電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻1501は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。接続時刻1502は、3端子スイッチ素子1100が不安定導通状態になった時刻である。安定時刻1503は、3端子スイッチ素子1100が安定導通状態になった時刻である。
電源電圧1504は、第一電源電圧値の時間変化を示す。電源電圧1505は、第二電源電圧値の時間変化を示す。スイッチ電流1506は、スイッチ電流値の時間変化を示す。スイッチ電圧1507は、スイッチ電圧値の時間変化を示す。電圧値1508は、開始時刻1501における、第一電源電圧値である。電圧値1509は、接続時刻1502における、第二電源電圧値である。
開始時刻1501で、制御回路104は、第一電圧源1101に、電圧値1508の電圧を印加させる。その後、制御回路104は、第一電圧源1101に、電源電圧1504で示したように、電圧を大きくさせながら断続的に印加させる。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定導通状態か否かを判断する。
接続時刻1502で、制御回路104は、3端子スイッチ素子1100が不安定導通状態になったと判断する。
3端子スイッチ素子1100が不安定導通状態になると、制御回路104は、第一電圧源1101に、第一電源電圧値を低下させる。なお、制御回路104は、第一電源電圧値を低下させた後では、第一電源電圧値を時間変化に対して一定にする。
制御回路104は、第一電源電圧値を低下させると、第二電圧源1102に、電圧値1509の電圧を印加させる。
その後、制御回路104は、第二電圧源1102に、電源電圧1505で示したように、電圧を大きくさせながら断続的に印加させる。
接続時刻1502の後で、制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100の電極1001および1002が安定導通状態か否かを判断する。
安定時刻1503で、制御回路104は、3端子スイッチ素子1100が安定導通状態になったと判断する。3端子スイッチ素子1100が安定導通状態になると、制御回路104は、第一電圧源1101および第二電圧源1102に電圧の印加を停止させる。
本実施例では、3端子スイッチ素子1100は、電極1001と、電極1001よりイオン化傾向の低い金属で形成された電極1002およびゲート電極1003を含む。制御回路104は、電圧源106に、電極1001の電位が電極1002の電位より低くなる電圧を印加させ、3端子スイッチ素子1100が導通されると、制御回路104は、電圧源106に、電極1001および1002間に印加された電圧を低下させ、かつ、ゲート電極1003と電極1001または1002との間に、ゲート電極1003の電位が電極1001および1002の電位より高くなる電圧を印加させる。その後、制御回路104は、3端子スイッチ素子が安定導通状態になると、電圧源1001に電圧の印加を停止させる。
電極1001および1002が導通された後に、電極1001および1002間に電圧が印加されると、3端子スイッチ素子1100に大きな電流が流れる。3端子スイッチ素子1100に大きな電流が流れると、3端子スイッチ素子1100は疲弊する。
スイッチ素子1100に大きな電流が流れることを防ぐためには、電極1001および1002間に印加する電圧を低下させる必要がある。しかしながら、電極1001および極1002間に印加する電圧が低下されると、電極1001および電極1002間を接続する金属デンドライトが大きくならない可能性がある。
本実施例の場合、3端子スイッチ素子1100が導通状態になると、電極1001および1002に印加された電圧が低下され、ゲート電極1003と電極1001または電極1002との間に、ゲート電極の電位が電極1001および電極1002の電位より高い電圧が印加される。
このため、電極1001および1002間に流れる電流を軽減し、かつ、電極1001および電極1002を接続する金属デンドライトを大きくすることが可能になる。このため、3端子スイッチ素子1100に流れる電流を軽減し、かつ、3端子スイッチ素子1100を安定導通状態にすることが可能になる。よって、3端子スイッチ素子1100の疲弊を軽減することが可能になる。
次に、3端子スイッチ素子の切断について説明する。
図17Aないし図17Cは、3端子スイッチ素子を示した断面図である。なお、図17Aないし図17Cにおいて、図11Aないし図11Cと同一のものには、同一の符号が付してある。
図17Aは、安定導通状態の3端子スイッチ素子を示した断面図である。図17Aにおいて、3端子スイッチ素子は、電極1001および1002と、ゲート電極1003と、電解質材料1004と、金属デンドライト1601とを含む。
図17Aで示した3端子スイッチ素子は、図13cで示した3端子スイッチ素子と同様に、電極1001および1002は、金属デンドライト1601にて安定して接続されている。換言すれば、金属デンドライト1601が少し酸化されても、電極1001および1002は電気的に絶縁されない。
3端子スイッチ素子を切断させるための第一切断電圧がゲート電極1003と電極1001または1002と間に印加されると、3端子スイッチ素子は切断される。第一切断電圧は、電極1001および1002の電位よりゲート電極1003の電位が低くなる電圧であり、第一切断電圧の値は、閾値電圧値以上である。
以下では、3端子スイッチ素子の切断について具体的に説明する。以下では、第一切断電圧は、電極1002およびゲート電極1003に印加されるとする。
第一切断電圧が電極1002およびゲート電極1003間に印加されると、電極1001および1002から、電極1001に電位を印加する電圧源(図示せず)および電極1002に電位を印加する電圧源(図示せず)にそれぞれ電子が放出される。
電極1001および1002から電子が放出されると、電極1001および1002を接続する金属デンドライト1601から電子が放出される。
金属デンドライト1601から電子が放出されると、金属デンドライト1601は、金属イオンとなり、電解質材料1004に溶解する。
電極1002およびゲート電極1003間に切断電圧が印加され続けると、金属デンドライト701が徐々に溶解され、電極1001および1002が電気的に絶縁される。
図17Bは、不安定絶縁状態の3端子スイッチ素子を示した断面図である。図17Bにおいて、3端子スイッチ素子は、電極1001および1002と、ゲート電極1003と、電解質材料1004と、金属デンドライト1602とを含む。
金属デンドライト1602は、電極1002と接続されていない。換言すれば、電極1001および1002は、電気的に絶縁されている。
しかし、電極1001および1002が絶縁された直後の状態では、金属デンドライト1602が少しでも還元されると、3端子スイッチ素子は導通される。
3端子スイッチ素子が不安定絶縁状態になった後で、電極1002およびゲート電極1003間に第一切断電圧が印加されると、金属デンドライト1602が小さくなり、電極1001および1002は、安定した絶縁状態になる。
また、3端子スイッチ素子が不安定絶縁状態になった後では、電極1001および1002が電気的に絶縁されているため、電極1001および1002に電圧が印加されても、3端子スイッチ素子に大きな電流が流れない。このため、3端子スイッチ素子が不安定絶縁状態になった後では、電極1001および1002間に第一切断電圧が印加されてもよい。
3端子スイッチ素子が不安定絶縁状態になった後で、電極1001および1002間に印加されると、金属デンドライト1602が小さくなり、電極1001および1002は、安定した絶縁状態になる。
図17Cは、安定絶縁状態の3端子スイッチ素子を示した断面図である。図17Cにおいて、3端子スイッチ素子は、電極1001および1002と、ゲート電極1003と、電解質材料1004と、金属デンドライト1603とを含む。
金属デンドライト1603が小さいため、金属デンドライト1603が少し還元されても、電極1001および1002は、導通されない。
以下では、3端子素子を切断可能なプログラム回路について説明する。なお、3端子スイッチ素子を切断可能なプログラム回路は、図12で示したプログラム回路101と同一である。以下では、主に、3端子スイッチ素子を接続する際に説明したプログラム回路101の動作と異なる動作について説明する。
図12において、3端子スイッチ素子1100を切断する場合、制御回路104は、第一電圧源1101に、パラメータを測定するための測定電圧を3端子スイッチ素子1100へ印加させる。なお、測定電圧の値は、閾値電圧値より低いことが望ましい。
また、制御回路104は、3端子スイッチ素子1100の電極1002およびゲート電極1003間に第一切断電圧が印加されるように、電圧源1202に、第二電源電圧を印加させる。
また、制御回路104が、電圧源106に電圧を印加させて3端子スイッチ素子1100を切断する3端子切断方法には、第七電圧値の電圧を印加させる方法、電圧を大きくさせながら印加させる方法、第八電圧値の電圧を断続的に印加させる方法、および、電圧を大きくさせながら断続的に印加させる方法がある。
制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定絶縁状態になったか否かを判断する。
3端子スイッチ素子1100が不安定絶縁状態であると、制御回路104は、基準時間記憶部122に記憶された基準時間を確認する。
一方、3端子スイッチ素子1100が不安定絶縁状態でないと、制御回路104は、第二電圧源1102に、プログラム回路101へ電圧を印加させ続ける。
制御回路104は、基準時間を確認すると、第二電圧源1102に、プログラム回路101への電圧の印加を停止させるとともに、第一電圧源1101に、3端子スイッチ素子1100の電極1001および1002間に第一切断電圧が印加されるように、プログラム回路101へ第一電源電圧を印加させる。
制御回路104は、第一電圧源1101に第一電源電圧を印加させると、基準時間が経過するまで、第一電圧源1101に第一電源電圧を印加させ続ける。
制御回路104は、基準時間が経過すると、第一電圧源1101に、プログラム回路101への電圧の印加を停止させる。
次に、3端子スイッチ素子を切断するプログラム回路の動作を3端子切断方法ごとに説明する。
図18Aないし図19Bは、3端子スイッチ素子を切断するプログラム回路の動作を説明するためのタイムチャートである。図18Aないし図19Bにおいて、電圧が印加される前の3端子スイッチ素子1100は安定導通状態である。また、3端子スイッチ素子1100に印加される電圧は、第一切断電圧である。
図18Aは、制御回路104が、電圧源106に、第七電圧値の電圧を発生させて3端子スイッチ素子1100を切断する場合における、第一電源電圧値、第二電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻1701は、制御回路104が電圧源に電圧の印加を開始させた時刻である。切断時刻1702は、3端子スイッチ素子1100が不安定絶縁状態になった時刻である。安定時刻1703は、3端子スイッチ素子1100が安定絶縁状態になった時刻である。
電源電圧1704は、第一電源電圧値の時間変化を示す。電源電圧1705は、第二電源電圧値の時間変化を示す。スイッチ電流1706は、スイッチ電流値の時間変化を示す。スイッチ電圧1707は、スイッチ電圧値の時間変化を示す。電圧値1708は、開始時刻1701における第二電源電圧値であり、第七電圧値を示す。
開始時刻1701で、制御回路104は、第二電圧源1102に、電圧値1708の電圧を印加させる。また、制御回路104は、第一電圧源1101に、測定電圧を印加させる。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定絶縁状態になったか否かを判断する。
切断時刻1702で、制御回路104は、3端子スイッチ素子1100が不安定絶縁状態であると判断する。3端子スイッチ素子1100が不安定絶縁状態になると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。
制御回路104は、基準時間を確認すると、第二電圧源1102に電圧の印加を停止させるとともに、第一電圧源1101に、3端子スイッチ素子1100の電極1001および1002間に第一切断電圧が印加されるように、電圧値1708の電圧を印加させる。
制御回路104は、基準時間が経過すると、換言すれば、安定時刻1703になると、第一電圧源1101に、電圧の印加を停止させる。
図18Bは、制御回路104が電圧源106に電圧を大きくさせながら発生させて3端子スイッチ素子1100を切断する場合における、第一電源電圧値、第二電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻1711は、制御回路104が電圧の印加を開始した時刻である。切断時刻1712は、3端子スイッチ素子1100が不安定絶縁状態になった時刻である。安定時刻1713は、3端子スイッチ素子1100が安定絶縁状態になった時刻である。
電源電圧1714は、第一電源電圧値の時間変化を示す。電源電圧1715は、第二電源電圧値の時間変化を示す。スイッチ電流1716は、スイッチ電流値の時間変化を示す。スイッチ電圧1717は、スイッチ電圧値の時間変化を示す。電圧値1718は、開始時刻1711における第二電源電圧値である。電圧値1719は、切断時刻1712における第一電源電圧値である。
開始時刻1711で、制御回路104は、第二電圧源1102に、電圧値1708の電圧を印加させる。また、制御回路104は、第一電圧源1101に、測定電圧を印加させる。
その後、制御回路104は、第二電圧源1102に、電圧を大きくさせながらプログラム回路101へ印加させる。
電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定絶縁状態になったか否かを判断する。
切断時刻1712で、制御回路104は、3端子スイッチ素子1100が不安定絶縁状態であると判断する。3端子スイッチ素子1100が不安定絶縁状態になると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。
制御回路104は、基準時間を確認すると、第二電圧源1102に電圧の印加を停止させるとともに、第一電圧源1101に、3端子スイッチ素子に第一切断電圧が印加されるように、電圧値1718の電圧を印加させる。
その後、基準時間が経過すると、換言すれば、安定時刻1713になると、制御回路104は、第一電圧源1101に、電圧の印加を停止させる。
図19Aは、制御回路104が、電圧源106に、第八電圧値の電圧を断続的に印加させて、3端子スイッチ素子1100を切断する場合における、第一電源電圧値、第二電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻1801は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。切断時刻1802は、3端子スイッチ素子1100が不安定絶縁状態になった時刻である。安定時刻1803は、3端子スイッチ素子1100が安定絶縁状態になった時刻である。
電源電圧1804は、第一電源電圧値の時間変化を示す。電源電圧1805は、第二電源電圧値の時間変化を示す。スイッチ電流1806は、スイッチ電流値の時間変化を示す。スイッチ電圧1807は、スイッチ電圧値の時間変化を示す。電圧値1808は、開始時刻1801における第二電源電圧値であり、第八電圧値を示す。
開始時刻1801で、制御回路104は、第二電圧源1102に、電圧値1808の電圧を印加させる。また、制御回路104は、第一電圧源1101に、測定電圧を印加させる。
その後、制御回路104は、第二電圧源1102に、電源電圧1805で示すように、電圧値1808の電圧を断続的に印加させ続ける。
プログラム回路101に電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定絶縁状態か否かを判断する。
3端子スイッチ素子1100が不安定絶縁状態でないと、制御回路104は、第二電圧源1102に、電圧値1808の電圧を断続的に印加させる。
切断時刻1802で、制御回路104は、3端子スイッチ素子1100が不安定絶縁状態になったと判断する。3端子スイッチ素子1100が不安定絶縁状態になると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。
制御回路104は、基準時間を確認すると、第二電圧源1102に電圧の印加を停止させるとともに、第一電圧源1101に、3端子スイッチ素子1100の電極1001および1002間に第一切断電圧が印加されるように、電圧値1808の電圧を印加させる。
その後、制御回路104は、第一電圧源1101に、電圧値1808の電圧を断続的にプログラム回路101へ印加させ続ける。
制御回路104は、基準時間が経過すると、換言すれば、安定時刻1803になると、第一電圧源1101に、電圧の印加を停止させる。
図19Bは、制御回路104が、電圧源106に、電圧を大きくさせながら断続的に印加させて、3端子スイッチ素子1100を切断する場合における、第一電源電圧値、第二電源電圧値、スイッチ電流値およびスイッチ電圧値の時間変化を示したタイムチャートである。
開始時刻1811は、制御回路104が電圧源106に電圧の印加を開始させた時刻である。切断時刻1812は、3端子スイッチ素子1100が不安定絶縁状態になった時刻である。安定時刻1813は、3端子スイッチ素子1100が安定絶縁状態になった時刻である。
電源電圧1814は、第一電源電圧値の時間変化を示す。電源電圧1815は、第二電源電圧値の時間変化を示す。スイッチ電流1816は、スイッチ電流値の時間変化を示す。スイッチ電圧1817は、スイッチ電圧値の時間変化を示す。電圧値1818は、開始時刻1811における第二電源電圧値である。電圧値1819は、切断時刻1812における第二電源電圧値である。
開始時刻1811で、制御回路104は、第二電圧源1102に、電圧値1818の電圧を印加させる。また、制御回路104は、第一電圧源1101に、測定電圧を印加させる。
その後、制御回路104は、第二電圧源1102に、電源電圧1815で示しように、電圧を大きくさせながら断続的に印加させる。
プログラム回路101に電圧が印加されると、測定回路107は、パラメータを測定し、そのパラメータを制御回路104に出力する。
制御回路104は、パラメータを受け付けると、そのパラメータに基づいて、3端子スイッチ素子1100が不安定絶縁状態か否かを判断する。
3端子スイッチ素子1100が不安定絶縁状態でないと、制御回路104は、第二電圧源1102に、電圧を大きくさせながら断続的に印加させる。
切断時刻1812で、制御回路104は、3端子スイッチ素子1100が不安定絶縁状態になったと判断する。3端子スイッチ素子1100が不安定絶縁状態になると、制御回路104は、基準時間記憶部124に記憶された基準時間を確認する。
制御回路104は、基準時間を確認すると、第二電圧源1102に電圧の印加を停止させるとともに、第一電圧源1101に、3端子スイッチ素子1100の電極1001および1002間に第一切断電圧が印加されるように、電圧値1818の電圧を印加させる。
その後、制御回路104は、第一電圧源1101に、電圧を大きくさせながら断続的に印加させる。
制御回路104は、基準時間が経過すると、換言すれば、安定時刻1813になると、第一電圧源1101に、電圧の印加を停止させる。
本実施例では、制御回路104は、3端子スイッチ素子1100のゲート電極1003の電位が電極1001および1002の電位より低くなる電圧を、ゲート電極1003と電極1001または1002と間に印加させる。その後、3端子スイッチ素子1100が絶縁されてから基準時間記憶部に記憶された基準時間が経過すると、制御回路104は、電圧源106に電圧の印加を停止させる。
この場合、ゲート電極1003と電極1001または1002との間に電圧が印加されて、3端子スイッチ素子1100が絶縁される。このため、3端子スイッチ素子1100に流れる電流を軽減することが可能になる。よって、3端子スイッチ素子1100の疲弊を軽減することが可能になる。
次に、スイッチ素子に電流を印加して該スイッチ素子の抵抗値を制御するプログラム回路について説明する。なお、以下では、主に、スイッチ素子に電圧を印加して該スイッチ素子の抵抗値を制御するプログラム回路の異なる構成および動作について説明する。
スイッチ素子に電流を印加して該スイッチ素子の抵抗値を制御するプログラム回路は、図2または図12で示したプログラム回路101の電圧源106の代わりに電流源を含んだ回路である。
この場合、制御回路104は、電流源に、スイッチ素子(スイッチ素子100または3端子スイッチ素子1100)に電流を印加させ、該スイッチ素子の抵抗値を制御する。
制御回路104は、測定回路107からパラメータを受け付けると、そのパラメータが所定値になったか否かを判断する。
例えば、制御回路104は、電圧測定回路110からスイッチ電圧値を受け付けると、そのスイッチ電圧値が基準電圧値か否かを判断する。
制御回路104は、受け付けたパラメータが所定値になると、電流源に、プログラム回路101への電流の印加を停止させる。
なお、制御回路104が、電流源に電流を印加させて該スイッチ素子を接続する電流接続方法には、第一電流値の電流を印加させる方法、電流を大きくさせながら印加させる方法、第二電流値の電流を断続的に印加させる方法、および、電流を大きくさせながら断続的に印加させる方法がある。
また、制御回路104が、電流源に電流を印加させてスイッチ素子1100を切断する電流切断方法には、第三電流値の電流を印加させる方法、電流を大きくさせながら印加させる方法、第四電流値の電流を断続的に印加させる方法、および、電流を大きくさせながら断続的に印加させる方法がある。
また、制御回路104が、電流源に電流を印加させて3端子スイッチ素子1100を接続する3端子電流接続方法には、第五電流値の電流を印加させる方法、電流を大きくさせながら印加させる方法、第六電流値の電流を断続的に印加させる方法、および、電流を大きくさせながら断続的に印加させる方法がある。
また、制御回路104が、電流源に電流を印加させて3端子スイッチ素子1100を切断する3端子電流切断方法には、第七電流値の電流を印加させる方法、電流を大きくさせながら印加させる方法、第八電流値の電流を断続的に印加させる方法、および、電流を大きくさせながら断続的に印加させる方法がある。
本実施例によれば、電流源は、スイッチ素子100の電極1および2に電流を印加する。測定回路107は、スイッチ素子100のパラメータを測定する。制御回路104は、測定回路107が測定したパラメータが所定値になるまで、電流源にスイッチ素子100の電極1および2間に印加する電流を大きくしていく。また、制御回路104は、測定回路107が測定したパラメータが所定値になると、電流源に電流の印加を停止させる。
スイッチ素子の抵抗値が電圧の印加で制御される場合、非常に大きな電流(例えば、スイッチ素子が破損するほど大きな電流)が流れる可能性がある。
上記の発明によれば、電流が大きくされながらスイッチ素子100の電極1および2間に印加される。また、パラメータが所定値になると、電圧の印加が停止される。
このため、スイッチ素子100に非常に大きな電流が流れる可能性を軽減することが可能になる。また、スイッチ素子100が疲弊していないと、スイッチ素子100の抵抗値を小さい電流で制御することが可能になる。また、スイッチ素子100が疲弊していると、スイッチ素子100の抵抗値を大きい電流で制御することが可能になる。したがって、スイッチ素子100の疲弊を軽減することが可能になる。
また、本実施例では、電流源は、スイッチ素子100の電極1および2に電流を印加する。測定回路107は、スイッチ素子100のパラメータを測定する。制御回路104は、測定回路107が測定したパラメータが所定値になるまで、電流源にスイッチ素子100の電極1および2間に電流を断続的に印加させる。また、制御回路104は、測定回路107が測定したパラメータが所定値になると、電流源106に電流の印加を停止させる。
この場合、スイッチ素子100の電極1および2電極間に電流が断続的に印加される。このため、スイッチ素子100に非常に大きな電流が流れる可能性を軽減することが可能になる。また、ジュール熱によるスイッチ素子100の発熱を軽減することが可能になる。したがって、スイッチ素子100の疲弊を軽減することが可能になる。
次に、スイッチ素子を用いたプログラム可能な論理回路について説明する。
図20Aは、スイッチ素子を用いたプログラム可能な論理回路の一例を示した回路図である。
図20Aにおいて、半導体集積回路は、制御回路1900と、配線群1901および配線群1902と、駆動回路1903および1904と、クロスバススイッチ1905aないし1905eと、セグメント分離スイッチ1906aないし1906hと、CLB1951aないし1951dとを含む。
制御回路1900は、図2Aまたは図12で示した制御回路104と同等な機能を有する。
配線群1901および1902は、それぞれ複数の配線を含む。
配線群1901は、配線1911ないし1927を含む。
配線群1902は、配線1931ないし1947を含む。
配線1911ないし1927は、横方向に配置され、配線1931ないし1947は、縦方向に配置される。
また、配線群1911および1902の交差部には、スイッチ素子が配置される。
図20Bおよび図20Cは、交差部に配置されたスイッチ素子を示した図である。
図20Bは、交差部に配置された2端子スイッチ素子を示した回路図である。図20Bにおいて、半導体集積回路は、配線1917および1937と、2端子スイッチ素子1960とを含む。
2端子スイッチ素子1960が導通されると、配線1917および1937は接続され、2端子スイッチ素子1960が絶縁されると、配線1917および1937は切断される。
図20Cは、交差部に配置された3子スイッチ素子を示した回路図である。図20Cにおいて、半導体集積回路は、配線1911および1931と、3スイッチ素子スイッチ素子1961とを含む。
配線1911は、3端子スイッチ素子1961のゲート電極1003に接続され、配線1931は、3端子スイッチ素子1961の電極1001および1002に接続される。
3端子スイッチ素子1961が導通されると、配線1911は接続され、3端子スイッチ素子1961が絶縁されると、配線1911は切断される。
駆動回路1903および1904は、図2Aまたは図12で示したプログラム回路101の駆動回路102と同等な機能を有する。
駆動回路1903および1904は、制御回路1900にて制御され、配線群1901および1902に含まれる各配線に電圧を印加する。また、駆動回路1903および1904は、配線の交差部に配置されたスイッチ素子のパラメータを測定する。
クロスバススイッチ1905aないし1905eは、配線群1901および1902の交差部に配置されたスイッチ素子で形成される。
具体的には、クロスバススイッチ1905aないし1905eは、それぞれ、配線1912ないし1915と配線1937ないし1941との交差部、配線1917ないし1921と配線1937ないし1941との交差部、配線1923ないし1926と配線1937ないし1941との交差部、配線1917ないし1921と配線1932ないし1935との交差部、および、配線1917ないし1921と配線1943ないし1946との交差部、に配置されたスイッチ素子で形成される。
なお、クロスバススイッチ1905aないし1905eを形成するスイッチ素子は、2端子スイッチ素子および3端子スイッチのどちらでもよい。以下では、クロスバススイッチ1905aないし1905eを形成するスイッチ素子は、2端子スイッチ素子であるとする。
クロスバススイッチ1905aないし1905eを形成するスイッチ素子の電極1が配線群1901の各配線と接続され、該スイッチ素子の電極2が配線群1902の各配線と接続される。なお、クロスバススイッチ1905aないし1905eを形成するスイッチ素子の電極1が配線群1902の各配線と接続され、該スイッチ素子の電極2が配線群1901の各配線と接続されてもよい。
セグメント分離スイッチ1906aないし1906hは、縦横に配置された配線の交差部に配置されたスイッチ素子で形成される。
具体的には、セグメント分離スイッチ1906aないし1906hは、それぞれ、配線1911と配線1932ないし1946との交差部、配線1916と配線1932ないし1946との交差部、配線1922と配線1932ないし1946との交差部、配線1927と配線1932ないし1946との交差部、配線1912ないし1926と配線1931との交差部、配線1912ないし1926と配線1936との交差部、配線1912ないし1926と配線1942との交差部、および、配線1912ないし1926と配線1947との交差部に配置されたスイッチ素子で形成される。
セグメント分離スイッチ1906aないし1906hを形成するスイッチ素子は、3端子スイッチ素子であることが望ましい。以下では、セグメント分離スイッチ1906aないし1906hは、3端子スイッチ素子で形成されるとする。
セグメント分離スイッチ1906aないし1906hにおいて、ゲート電極1003に接続されている配線は、それぞれ、配線1911、1916、1922、1927、1931、1936、1942および1947である。
例えば、セグメント分離スイッチ1906eにおいて、配線1912は、電極1001および1002に接続され、配線1931は、ゲート電極1003に接続される。セグメント分離スイッチ1906eの電極1001および1002が接続されると、配線1912は接続され、電極1001および1002が導通されると、配線1912は切断される。
CLB1951aないし1951dは、プログラム可能な論理回路(Cofigurable Logic
Block)である。
制御回路1900が、駆動回路1903および1904を制御して、クロスバススイッチ1905aないし1905eおよびセグメント分離スイッチ1906aないし1906hを形成するスイッチ素子を接続または切断することにより、CLB1951aないし1951dをプログラムする。
次に、制御回路1900が、駆動回路1903および1904を制御して、CLB1951aないし1951dをプログラムする動作について説明する。
例えば、先ず、制御回路1900は、駆動回路1903および1904にセグメント分離スイッチ1906aないし1906へ電圧を印加させて、セグメント分離スイッチ1906aないし1906hを全て安定導通状態にする。
次に、制御回路1900は、駆動回路1903および1904に、クロスバススイッチ1905aないし1905eへ電圧を印加させて、クロスバススイッチ1905aないし1905eを全て安定絶縁状態にする。
さらに、制御回路1900は、駆動回路1903および1904にクロスバススイッチ1905aないし1905eへ電圧を印加させて、クロスバススイッチ1905aないし1905eが含む所定のスイッチ素子を安定導通状態にする。
最後に、制御回路1900は、駆動回路1903および1904にセグメント分離スイッチ1906aないし1906hへ電圧を印加させて、セグメント分離スイッチ1906aないし1906hが含む特定のスイッチ素子を安定絶縁状態にする。
先ず、制御回路1900がセグメント分離スイッチ1906aないし1906hを全て安定導通状態にする動作を説明する。
図21は、セグメント分離スイッチ1906aないし1906hのプログラムを説明するための図である。なお、図21において、図20と同一の構成については、同一の符号が付してある。
図21において、半導体集積回路は、配線群1901および1902と、駆動回路1903および1904と、セグメント分離スイッチ1906eないし1906hとを含む。
セグメント分離スイッチ1906eないし1906hを全て安定導通状態にする場合、制御回路1900は、駆動回路1903および1904に、配線1912ないし1915、1917ないし1921、および、1923ないし1926を接地させ、配線1931に電圧を印加させる。なお、配線1931に印加される電位は、接地された配線の電位より高いとする。
配線1931に電圧が印加されると、セグメント分離スイッチ1906eの各3端子スイッチ素子の電極1001に金属デンドライトが析出され、その後、セグメント分離スイッチ1906eの各3端子スイッチ素子は安定導通状態になる。
その後、制御回路1900は、同様な処理を、セグメント分離スイッチ1906fから1906hまで順に行ない、セグメント分離スイッチ1906fないし1906hの各3端子スイッチ素子を安定導通状態にする。また、制御回路1900は、セグメント分離スイッチ1906eないし1906hを安定導通状態にした処理と同様な処理を行ない、セグメント分離スイッチ1906aないし1906dを安定導通状態にする。
次に、クロスバススイッチ1905aないし1905eを全て安定絶縁状態にするプログラム方法について説明する。以下では、クロスバススイッチ1905aないし1905eを形成するスイッチ素子のイオン化傾向の低い電極1が配線群1901に接続され、該スイッチ素子のイオン化傾向の高い電極2が配線群1902に接続されているとする。
この場合、制御回路1900は、駆動回路1903および1904に、クロスバススイッチ1905aないし1905eの各スイッチ素子に接続電圧が印加されるように、配線群1901および1902へ電圧を印加させる。
スイッチ素子に接続電圧が印加されると、その後、クロスバススイッチ1905aないし1905eのスイッチ素子が全て安定絶縁状態になる。
図22は、クロスバススイッチ1905aないし1905eのプログラムを説明するための図である。なお、図21において、図20と同一のものには同一の符号が付してある。
図22において、半導体集積回路は、配線群1901および1902と、クロスバススイッチ1905aないし1905fを含む。また、配線群1901は、駆動回路1903に接続され、配線1902は、駆動回路1904に接続されているとする。
クロスバススイッチ1905cは、スイッチ素子1905Aを含む。
スイッチ素子1905Aは、配線1901Bおよび配線1902Bと接続される。
以下では、スイッチ素子1905Aを安定導通状態にするプログラム方法について説明する。
この場合、制御回路1900は、駆動回路1903および1904に、配線1901Bに印加される電位より配線1902Bに印加される電位が高くなる電圧を配線1901Aおよび1901Bに印加させる。例えば、配線1901Bを接地し、配線1902Bに配線1901Bに印加された電位より高い電位を印加する。
配線1902Bに電圧が印加されると、スイッチ素子1905Aの電極1に金属デンドライトが析出される。その後、配線1902Bに電圧が印加され続けると、スイッチ素子1905が安定導通状態になる。
スイッチ素子1905が安定導通状態になると、制御回路1900は、駆動回路1903および1904に、電圧の印加を停止させる。
これにより、配線1901Bおよび1902Bが接続される。
しかしながら、配線群1901Aの各配線が配線1901Bと同様に接地されている場合、配線1902Bに電圧が印加されると、配線1902Bと配線1901Aとの交差部に配置されたスイッチ素子まで接続される。
これを防ぐためには、配線群1901Aおよび1902B間に印加する電圧の値が、閾値電圧値より小さい必要がある。
例えば、閾値電圧値が1.5Vであり、配線1901Aが接地され、配線1902Bに2Vの電圧が印加された場合、配線1902Bおよび1901Aとの交差部に配置されたスイッチ素子を接続させないために、制御部1900は、駆動回路1903および1904に、0.5Vより大きい電圧を配線1901Aに印加する必要がある。
以下では、スイッチ素子をプログラムするためのプログラム電圧(例えば、接続電圧)の値の半分の値が閾値電圧値より小さいとする。
この場合、配線1901Aおよび1902Bの交差部に配置されたスイッチ素子を接続させないために、制御回路1900は、駆動回路1903および1904に、プログラム電圧の値の半分の値の電圧を配線1901Aおよび1902Aへ印加させる。
また、制御回路1900は、駆動回路1903および1904に、プログラム電圧の半分程度の電圧を配線1901Aおよび1902Aにプリチャージさせ、その後、電圧源と配線1901Aおよび1902Aとを絶縁させてもよい。この場合、配線1901Aおよび1902Aに流れる電流を軽減することが可能になる。
次に、セグメント分離スイッチ1906aないし1906hの特定のスイッチ素子を安定絶縁状態にするプログラム方法について、図21を用いて説明する。
図21において、セグメント分離スイッチ1906hは、スイッチ素子1906Aを含む。以下では、スイッチ素子1906Aを安定絶縁状態にするプログラム方法について説明する。
この場合、制御回路1900は、駆動回路1904に、配線1947を接地させ、駆動回路1903に、配線1912ないし1915へプログラム電圧を印加させる。
また、制御回路1900は、駆動回路1903に、配線1912ないし1915、1917ないし1921、1923ないし1926とへ、プログラム電圧の半分程度の電圧を印加させ、駆動回路1904に、配線1931、1936および1942へプログラム電圧の半分程度の電圧を印加させることが望ましい。
制御回路1900が電圧を印加させると、スイッチ素子1906Aのゲート電極1003から配線1947に電子が放出され、また、金属デンドライトが固体電解質材料1004に溶解さる。その後、スイッチ素子1906Aは絶縁状態になる。
スイッチ素子1906Aが絶縁状態になると、制御回路1900は、基準時間記憶部124に記憶された基準時間を確認する。その後、基準時間が経過すると、制御回路1900は、駆動回路1903および1904に、電圧の印加を停止させる。
図20ないし図22で示した半導体集積回路では、スイッチ素子(クロスバススイッチ1905aないし1905eあるいはセグメント分離スイッチ1906aないし1906h)のパラメータを測定する場合、他のスイッチ素子(セグメント分離スイッチ1906aないし1906h)を介して該スイッチ素子のパラメータを測定しなければならない。
例えば、クロスバススイッチ1905bのスイッチ素子のパラメータを測定する場合、駆動回路1903がセグメント分離スイッチ1906eおよび1906fを介してクロスバススイッチ1905bスイッチ素子のパラメータを測定する、または、駆動回路1904がセグメント分離スイッチ1906aおよび1906bを介して該スイッチ素子のパラメータを測定する。
このため、スイッチ素子のパラメータを個別に検出することが困難である。
図23は、スイッチ素子のパラメータを個別に検出することが可能な半導体集積回路を示した図である。
図23において、半導体集積回路は、サブネットワーク2200aないし2200dと、配線群2201および2202と、セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dとを含む。
配線群2201は、縦方向に向いた複数の配線を含む。
配線群2202は、横方向に向いた複数の配線を含む。
セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dは、スイッチ素子にて形成される。
また、半導体集積回路は、セグメント分離スイッチ2206aないし2206cおよびセグメント分離スイッチ2207aないし2207dにて、サブネットワーク2200aないし2200dに区分けされている。
サブネットワーク2200aは、クロスバススイッチ2205aないし2205cと、駆動回路2203aおよび2204aないし2204cを含む。サブネットワーク2200bは、クロスバススイッチ2205dと、駆動回路2203bおよび2204dとを含む。サブネットワーク2200cは、クロスバススイッチ2205eないし2205jと、駆動回路2203c、2203dおよび2204eないし2204gとを含む。サブネットワーク2200dは、クロスバススイッチ2205kおよび2205lと、駆動回路2203e、2203fおよび2204hとを含む。
クロスバススイッチ2205aないし2205lのスイッチ素子の電極1は、配線群2201に接続され、該スイッチ素子の電極2は、配線群2202と接続される。なお、クロスバススイッチ2205aないし2205lのスイッチ素子の電極2が、配線群2201に接続され、該スイッチ素子の電極1が、配線群2202に接続されてもよい。
駆動回路2203aないし2203fおよび2204aないし2204hは、図2Aまたは図12で示した駆動回路102と同等な機能を有し、制御回路(図示せず)と接続されている。制御回路は、駆動回路2203aないし2203fおよび2204aないし2204hの動作を制御する。
配線群2201および2202が含む配線は、上層に配置された上層配線と、下層に配置された下層配線とがある。なお、図23において、太線は、上層配線を示し、細線は、下層配線を示す。
セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dを形成するスイッチ素子の第一電極は、上層配線および下層配線の一の配線と接続され、該スイッチ素子の第二電極は、上層配線および下層配線の他の配線と接続される。
また、上層配線および下層配線は、駆動回路2203aないし2203fおよび2204aないし2204hのいずれか1つと接続される。
駆動回路2203aないし2203fおよび2204aないし2204hは、配線群2201あるいは2202を介して、クロスバススイッチ2205aないし2205kを形成するスイッチ素子のパラメータ、および、セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dを形成するスイッチ素子のパラメータ、を測定する。
また、クロスバススイッチ2205aないし2205jおよびセグメント分離スイッチ2206aないし2206cおよび2207aないし2207dのスイッチ素子は、他のスイッチ素子を介さずに、駆動回路2203aないし2203fおよび2204aないし2204hのいずれか一つと接続される。
以下では、図23で示した半導体集積回路の動作について説明する。
例えば、セグメント分離スイッチ2206aをプログラムする場合、制御回路は、駆動回路2203aおよび2203bに、セグメント分離スイッチ2206aへ電圧を印加させる。
なお、制御回路は、駆動回路2203aおよび2203bに、セグメント分離スイッチ2206aへ、電圧を大きくさせながら印加させる、電圧を断続的に印加させる、または、電圧を大きくさせながら断続的に印加させることが望ましい。
また、制御回路104は、駆動回路2203cないし2203fおよび2204aないし2204hに、セグメント分離スイッチ2206aと異なるスイッチ素子へ、閾値電圧値未満の電圧を印加させることが望ましい。例えば、制御回路は、駆動回路2204bないし2204dに、セグメント分離スイッチ2206aへ印加させる電圧半分程度の電圧を、クロスバススイッチ2205bないし2205dに印加させる。
この場合、駆動回路2203aまたは2203bは、セグメント分離スイッチ2206aに印加した電圧が、所定の状態のセグメント分離スイッチ2206aに印加されるべき電圧より大きいか否かを示す判断信号を制御回路に出力する。
制御回路は、駆動回路2203aまたは2203bから判断信号を受け付けると、その判断信号に基づいて、セグメント分離スイッチ2206aが所定の状態か否かを判断する。
セグメント分離スイッチ2206aが所定の状態になると、制御回路は、駆動回路2203aまたは2203bに電圧の印加を停止させる、
また、制御回路は、セグメント分離スイッチ2207aをプログラムする場合、駆動回路2204aおよび2204eに、セグメント分離スイッチ2207aへ電圧を印加させる。
なお、制御回路は、駆動回路2204aおよび2204eに、セグメント分離スイッチ2207aへ、電圧を大きくさせながら印加する、電圧を断続的に印加する、または、電圧を大きくさせながら断続的に印加させることが望ましい。また、制御回路は、駆動回路2203aないし2203fおよび2204aないし2204dおよび2204fないし2204hに、セグメント分離スイッチ2207aと異なるスイッチ素子へ閾値電圧値未満の電圧を印加させることが望ましい。
また、クロスバススイッチ2205aをプログラムする場合、制御回路は、駆動回路2203aおよび2204aに、クロスバススイッチ2205aへ電圧を印加させる。
なお、制御回路は、動回路2203aおよび2204aに、クロスバススイッチ2205aへ、電圧を大きくさせながら電圧を印加させる、電圧を断続的に印加させる、または、電圧を大きくさせながら断続的に印加させることが望ましい。また、制御回路は、駆動回路2203bないし2204fおよび2204bないし2204hに、クロスバススイッチ2205aと異なるスイッチ素子へ、閾値電圧値未満の電圧を印加させることが望ましい。
図24は、図23で示した半導体集積回路の駆動回路を説明するための図である。
図24において、半導体集積回路は、駆動回路2301aおよび2301bと、スイッチ素子2302とを含む。なお、駆動回路2301aおよび2301bは、制御回路と接続されている。
駆動回路2301aは、端子2303aおよび2304aと、トランジスタ2305aとを含む。
駆動回路2301bは、端子2303bおよび2304bと、トランジスタ2305bとを含む。
スイッチ素子2302は、2端子スイッチ素子または3端子スイッチ素子である。以下では、スイッチ素子2302を2端子スイッチ素子とする。なお、スイッチ素子2302の電極2は、端子2304aに接続され、スイッチ素子2302の電極1は、端子2304bに接続される。また、電圧が印加される前のスイッチ素子2302は、絶縁状態であるとする。
端子2303aおよび2303bは、電源に接続される。
トランジスタ2305aおよび2305bは、制御回路(図示せず)にて抵抗値が制御される。
例えば、制御回路が、トランジスタ2305aおよび2305bを制御して、端子2304aから2304bへの方向に電流が流れる向きに電圧を印加すると、その後、スイッチ素子2302が導通状態になる。
スイッチ素子2302が導通状態になると、スイッチ素子2302の抵抗値が減少するため、端子2304aおよび2304b間の電圧は低下する。また、端子2304aおよび2304b間に流れる電流は増加する。
端子2304aおよび2304b間の電圧が低下すると、端子2303aおよび2304a間に印加される電圧、および、端子2303bおよび2304b間に印加される電圧は、増加する。
駆動回路2301aは、端子2303aおよび2304a間に印加される電圧が、端子2304aおよび2304b間の電圧より大きい否かを示す判断信号を制御回路に出力する。制御回路は、駆動回路2301aが出力したパラメータに基づいて、スイッチ素子2302が安定導通状態か否かを判断する。
図25は、図24で示した駆動回路のより詳細な例を示した回路図である。なお、図25において、図3Aと同一のものには、同一の符号が付してある。以下では、主に、図3Aで示したプログラム回路と異なる構成および動作について説明する。
図25において、半導体集積回路は、制御回路104と、駆動回路2401および2402と、スイッチ素子2403とを含む。なお、スイッチ素子2403は、2端子スイッチ素子とする。
駆動回路2401および2402は、同一の構成を有し、それぞれ、出力端子201および202と、比較器203と、抵抗素子204と、トランジスタ205および206と、電源端子207と、トランジスタ2405および2406とを含む。
電源端子207は、電源(図示せず)と接続される。
制御回路104が駆動回路2401から駆動回路2402への向きの電流を流す場合、駆動回路2401のトランジスタ205および駆動回路2402のトランジスタ2405を導通させ、駆動回路2402のトランジスタ2405および駆動回路2401のトランジスタ205を絶縁させる。
また、制御回路104が駆動回路2402から駆動回路2401への向きの電流を流す場合、駆動回路2402のトランジスタ205および駆動回路2402のトランジスタ2405を導通させ、駆動回路2401のトランジスタ2405および駆動回路2402のトランジスタ205を絶縁させる。
以下では、電流が駆動回路2401から駆動回路2402に流れる場合について、説明する。なお、制御回路104は、トランジスタ215の抵抗値を制御して、スイッチ素子2403に電圧を大きくさせながら電圧を印加する、スイッチ素子2403に電圧を断続的に印加する、スイッチ素子2403に電圧を大きくさせながら断続的に印加することが可能である。
抵抗素子204とトランジスタ2406とは、スイッチ素子2403および駆動回路2402のレプリカ回路を構成する。具体的には、抵抗素子204は、スイッチ素子2403のレプリカであり、トランジスタ2406は、駆動回路2402のトランジスタ2405のレプリカである。
出力端子201の電圧(比較電圧)は、トランジスタ205の抵抗値と、スイッチ素子100の抵抗値と、トランジスタ2405の抵抗値とで規定されている。また、出力端子202の電圧(基準電圧)は、トランジスタ206および2406の抵抗値と、抵抗素子204の抵抗値とで規定されている。
比較器203は、比較電圧および基準電圧を比較して、比較電圧が基準電圧より大きいか否かを示す判断信号を、制御出力端子を介して制御回路104に出力する。
制御回路104は、抵抗素子204の抵抗値を、スイッチ素子の所定の状態(例えば、安定導通状態)の抵抗値(例えば、基準抵抗値)に設定する。
制御回路104は、比較器203から判断信号を受け付けると、その判断信号に基づいて、スイッチ素子2403が所定の状態か否かを判断する。
例えば、スイッチ素子100が安定導通状態か否かを判断する場合、制御回路104は、抵抗素子204の抵抗値を基準抵抗値にする。
この場合、制御回路104は、比較器203からLレベル信号を受け付けると、スイッチ素子100が安定導通状態であると判断し、一方、比較器203からHレベル信号を受け付けると、スイッチ素子100が安定導通状態でないと判断する。
図26は、駆動回路の他の例を示した図である。なお、図26において、図3Bと同一のものには同一の符号が付してある。以下では、主に、図3Bで示したプログラム回路と異なる構成および動作について説明する。
図26において、半導体集積回路は、制御回路104と、駆動回路2501および2502と、スイッチ素子2503とを含む。
駆動回路2501および2502は、同一の構成を有し、それぞれ、カレントミラー回路211と、出力端子212および213と、比較器203と、電流源214と、トランジスタ215と、電源端子216と、トランジスタ2505とを含む。
電源端子216は、電源(図示せず)と接続される。
制御回路104が駆動回路2501から駆動回路2502への向きに電流を流す場合、駆動回路2501のトランジスタ215および駆動回路2502のトランジスタ206を導通させ、駆動回路2502のトランジスタ215および駆動回路2401のトランジスタ2505を絶縁させる。
また、制御回路104が駆動回路2502から駆動回路2501への向きに電流を流す場合、駆動回路2502のトランジスタ215および駆動回路2502のトランジスタ2505を導通させ、駆動回路2501のトランジスタ215および駆動回路2501のトランジスタ2505を絶縁させる。
以下では、電流が駆動回路2501から駆動回路2502に流れる場合について、説明する。なお、制御回路104は、トランジスタ215の抵抗値を制御して、スイッチ素子2503に電圧を大きくさせながら電圧を印加する、スイッチ素子2503に電圧を断続的に印加する、スイッチ素子2503に電圧を大きくさせながら断続的に印加することが可能である。
出力端子212の電圧(比較電圧)は、トランジスタ215および2505に流れる電流と、スイッチ素子100に流れる電流とで規定されている。また、出力端子213の電圧(基準電圧)は、トランジスタ215および電流源214に流れる電流とで規定されている。
比較器203は、比較電圧および基準電圧を比較して、比較電圧が基準電圧より大きいか否かを示す判断信号を、制御出力端子を介して制御回路104に出力する。
制御回路104は、電流源214に流れる電流を、所定の状態のスイッチ素子に流れる電流(例えば、基準電圧値)に設定する。
制御回路104は、比較器203から判断信号を受け付けると、その判断信号に基づいて、スイッチ素子2503が所定の状態か否かを判断する。
例えば、スイッチ素子100が安定導通状態か否かを判断する場合、制御回路104は、電流源214に流れる電流の値を基準電流値にする。
この場合、比較器203からLレベル信号を受け付けると、スイッチ素子2503が安定導通状態であると判断し、一方、比較器203からHレベル信号を受け付けると、スイッチ素子100が安定導通状態でないと判断する。
図27は、複数のスイッチ素子を制御する駆動回路を説明するための回路図である。なお、図27において、図26と同一のものには、同一の符号が付してある。
図27において、半導体集積回路は、駆動回路2501aないし2501dと、スイッチ素子2503aないし2503dと、配線を含む。
駆動回路2501aないし2501dは、図26で示した駆動回路2501と同一の構成を有する。また、駆動回路2501aないし駆動回路2501dは、制御回路(図示せず)と接続され、制御回路にて制御される。
具体的には、制御回路は、駆動回路2501aないし駆動回路2501dの比較器203の出力端子と接続される。また、制御回路は、駆動回路2501aないし駆動回路2501dのトランジスタ215および2505を制御して、配線ごとに電圧の印加を制御する。
例えば、スイッチ素子2503bをプログラムする場合、制御回路は、駆動回路2501aのトランジスタ215を導通させる。また、制御回路は、駆動回路2501dのトランジスタ2505を導通させて、配線2201bを接地する。また、制御回路104は、駆動回路2501bおよび2501cを制御して、配線2201aおよび2202bに印加される電圧を、配線2202aに印加する電圧の半分程度にプリチャージする。
この場合、電流は、駆動回路2501aから、配線2202a、スイッチ素子2503bおよび配線2201bを介して、駆動回路2501dに流れる。
駆動回路2501aから駆動回路2051dに電流が流れると、駆動回路2501aの比較器203は、判断信号を制御回路に出力する。
制御回路は、比較器203から判断信号を受け付けると、その判断信号に基づいて、スイッチ素子2503bの抵抗値を制御する。
図28は、複数のスイッチ素子を制御する駆動回路を説明するための回路図である。なお、図28において、図25と同一のものには同一の符号が付してある。
図28において、半導体集積回路は、駆動回路2401aおよび2401bと、スイッチ素子2403aないし2503iと、配線2201aないし2201cと、配線2202aないし2202cとを含む。
駆動回路2401aおよび2402bは、出力端子201および202と、比較器203と、抵抗素子204と、電源端子207と、トランジスタ205、206、2420ないし2422、および、2430ないし2432とを含む。
また、駆動回路2401aおよび駆動回路2401bは、制御回路(図示せず)と接続される。
具体的には、制御回路は、駆動回路2401aおよび駆動回路2401bの比較器203の出力端子と接続される。また、制御回路は、駆動回路2501aないし駆動回路2501dのトランジスタ215および2505を制御して、配線2201aないし2201cおよび配線2202aないし2202cに電圧を印加する。
例えば、スイッチ素子2403eをプログラムする場合、制御回路104は、駆動回路2401aのトランジスタ2421を導通させて、配線2202bに電流を供給する。また、制御回路は、駆動回路2401bのトランジスタ2410および2421を導通させて、配線2201bを接地する。また、制御回路は、駆動回路2401aおよび2401bを制御して、配線2201a、2201c、2202aおよび2202cに、配線2202bに印加する電圧の半分程度の電圧にプリチャージする。
この場合、駆動回路2401aから配線2202b、スイッチ素子2403eおよび配線2201bを介して、駆動回路2401bに電流が流れる。
駆動回路2401aから駆動回路2401bに電流が流れると、駆動回路2401aの比較器203は、判断信号を制御回路に出力する。
制御回路は、比較器203から判断信号を受け付けると、その判断信号に基づいて、スイッチ素子2403eに印加される電圧またはスイッチ素子2403eに流れる電流を制御して、スイッチ素子2503bの抵抗値を制御する。
本実施例によれば、配線群2201および2202は、互いに交差する。クロスバススイッチ2205aないし2205lを形成するスイッチ素子は、配線群2201および2202の交差部に配置される。電圧源は、電源端子207、トランジスタ205および2405にて形成され、配線群2201および2202に電圧を印加する。比較器203は、配線群2201および2202に印加された比較電圧と、所定の状態のスイッチ素子に印加されるべき基準電圧とを比較して、比較電圧が基準電圧より大きいか否かを示す判断信号を出力する。なお、電圧源は、電源端子216、トランジスタ215および2505にて形成されてもよい。
この場合、配線2201および2202は、互いに交差する。クロスバススイッチ2205aないし2205lを形成するスイッチ素子は、配線群2201および2202の交差部に配置される。また、比較器203は、スイッチ素子に印加される電圧が基準電圧より大きいか否かを示す判断信号を出力する。
このため、出力された判断信号に基づいて、交差部に配置されたスイッチ素子の抵抗値を制御することが可能になる。よって、スイッチ素子に電圧を必要以上に印加することを軽減するが可能になる。したがって、スイッチ素子の疲弊を軽減することが可能になる。
また、本実施例では、電圧源は、抵抗値を制御すべきスイッチ素子2503bに接続された配線2201bおよび2202aへ電圧を印加する。制御回路は、電圧源が印加する電圧を大きくさせていき、その後、スイッチ素子2503bが所定の状態になると、制御回路は、電圧源に、電圧の印加を停止させる。
この場合、抵抗値を制御すべきスイッチ素子2503bの疲弊を軽減することが可能になる。
また、本実施例では、電圧源は、抵抗値を制御すべきスイッチ素子2503bに接続された配線2201bおよび2202aへ、電圧を印加する。制御回路が電圧源に断続的に電圧を印加させ、その後、スイッチ素子2503bの抵抗値が所定の抵抗値になると、制御回路104は、電圧源に、電圧の印加を停止させる。
この場合、抵抗値を制御すべきスイッチ素子2503bのジュール熱による疲弊を軽減することが可能になる。
また、本実施例では、配線群2201および2202は、駆動回路2203aないし2203fおよび2204aないし2204hのいずれか1つの接続された上層配線および下層配線を含む。また、セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dを形成するスイッチ素子の第一電極は、上層配線および下層配線の一の配線と接続され、該スイッチ素子の第二電極は、上層配線および下層配線の他の配線と接続される。電圧源は、セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dに電圧を印加する。また、比較器203は、セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dに印加された電圧が、基準電圧より大きいか否かを示す判断信号を出力する。
この場合、配線群2201および2202は、セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dにて接続または切断される。また、セグメント分離スイッチ2206aないし2206cおよび2207aないし2207dに印加された電圧が基準電圧より大きいか否かを示す判断信号が出力される。
このため、配線群2201および2202の各配線を接続または切断するスイッチ素子の疲弊を軽減することが可能になる。
また、本実施例では、駆動回路2203aおよび2203bの電圧源は、抵抗値を制御すべきセグメント分離スイッチ2206aに接続された配線へ、電圧を印加する。その後、制御回路は、電圧源が印加する電圧を大きくしていき、セグメント分離スイッチ素子2206aが所定の状態になると、制御回路は、駆動回路2203aおよび2203bの電圧源に電圧の印加を停止させる。
この場合、抵抗値を制御すべきセグメント分離スイッチ2206aの疲弊を軽減することが可能になる。
また、本実施例では、駆動回路2203aおよび2203bの電圧源は、抵抗値を制御すべきセグメント分離スイッチ2206aに接続された配線へ、電圧を印加する。制御回路は、駆動回路2203aおよび2203bの電圧源に断続的に電圧を印加させ、その後、セグメント分離スイッチ素子2206aが所定の状態になると、制御回路は、駆動回路2203aおよび2203bの電圧源に電圧の印加を停止させる。
この場合、抵抗値を制御すべきスイッチ素子2503bのジュール熱による疲弊を軽減することが可能になる。
次に、クロスバススイッチを形成するスイッチ素子が破損した場合の対処法について説明する。
図29は、クロスバススイッチを形成するスイッチ素子が破損した場合の対処法を説明するための図である。
図29において、半導体集積回路は、配線2601aないし2601dおよび2602aないし2602eと、クロスバススイッチ2603と、駆動回路2606および2607とを含む。
配線2601aないし2601dは、縦方向に配置され、配線2602aないし2602eは、横方向に配置される。
クロスバススイッチ2603は、スイッチ素子2604と、スイッチ素子2605とを含む。
スイッチ素子2604は、配線2601cと配線2602cとの交差部に配置される。スイッチ素子2065は、配線2061cと配線2602eとの交差部に配置される。
駆動回路2606および2607は、例えば、図27または図28で示した駆動回路2401または2402であり、制御回路104と接続される。
制御回路104は、電圧の印加を開始してから終了時間が経過してもスイッチ素子が所望の状態になっていないと、スイッチ素子2604が破損していると判断する。
スイッチ素子2604が破損していると、制御回路104は、電圧の印加を停止する。
制御回路104は、電圧の印加を停止すると、他のスイッチ素子に電圧を印加して、クロスバススイッチ263をプログラムする。
例えば、スイッチ素子2604が破損していると、制御回路104は、配線2601cおよび配線2602eに電圧を印加して、配線2601cおよび配線2602eを所望の状態にする。
これにより、スイッチ素子が破損してスイッチ素子をプログラムすることができない場合、破損したスイッチ素子の代わりに他のスイッチ素子をプログラムして、配線の接続または切断をすることが可能になる。
以上説明した実施例において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。

Claims (24)

  1. 互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電圧を印加して、該スイッチ素子の抵抗値を制御するプログラム回路であって、
    前記第一電極および第二電極間に電圧を印加する電源部と、
    前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する測定部と、
    前記測定部が測定したパラメータが所定値になるまで、前記電源部に前記第一電極および第二電極間に電圧を断続的に印加させ、該パラメータが該所定値になると、前記電源部による電圧の印加を停止させる制御部と、を含むプログラム回路。
  2. 請求項1に記載のプログラム回路において、
    前記第一電極を形成する金属は、前記第二電極を形成する金属よりイオン化傾向が低く、
    前記所定値は、前記スイッチ素子が所定の導通状態になったことを示す値であり、
    前記制御部は、前記電源部に、前記第一電極の電位が前記第二電極の電位より低くなる電圧を前記第一電極および第二電極間に印加させる、プログラム回路。
  3. 請求項1に記載のプログラム回路において、
    基準時間を記憶する基準時間記憶部をさらに含み、
    前記第一電極を形成する金属は、前記第二電極を形成する金属よりイオン化傾向が低く、
    前記所定値は、前記スイッチ素子が絶縁状態になったことを示す値であり、
    前記制御部は、前記電源部に、前記第一電極の電位が前記第二電極の電位より高くなる電圧を前記第一電極および第二電極間に印加させ、前記パラメータが前記所定値になってから前記基準時間記憶部に記憶された基準時間が経過すると、前記電源部による電圧の印加を停止させる、プログラム回路。
  4. 請求項1に記載のプログラム回路において、
    前記スイッチ素子は、前記第一電極を形成する金属よりイオン化傾向が高い金属で形成される第三電極をさらに含み、
    前記第一電極を形成する金属は、前記第二電極を形成する金属よりイオン化傾向が低く、
    前記所定値として、
    前記スイッチ素子が第一導通状態になったことを示す第一所定値と、
    前記スイッチ素子が前記第一導通状態より抵抗値が小さい第二導通状態になったことを示す第二所定値と、があり、
    前記制御部は、前記電源部に、前記第一電極の電位が前記第二電極の電位より低くなる電圧を前記第一電極および第二電極間に印加させ、前記パラメータが前記第一所定値になると、前記電源部に、前記第一電極および第二電極間に印加された電圧を低下させ、かつ、前記第三電極と前記第一電極または第二電極との間に、前記第三電極の電位が前記第一電極および前記第二電極の電位より高くなる電圧を印加させ、その後、前記パラメータが前記第二所定値になると、前記電源部による電圧の印加を停止させる、プログラム回路。
  5. 請求項1に記載のプログラム回路において、
    基準時間を記憶する基準時間記憶部をさらに含み、
    前記スイッチ素子は、前記第一電極を形成する金属よりイオン化傾向が高い金属で形成される第三電極をさらに含み、
    前記第一電極を形成する金属は、前記第二電極を形成する金属より、イオン化傾向が低く、
    前記所定値は、前記スイッチ素子が絶縁状態になったことを示す値であり、
    前記制御部は、前記電源部に、前記第三電極の電位が前記第一電極および第二電極の電位より低くなる電圧を、前記第三電極と前記第一電極または第二電極と間に印加させ、その後、前記パラメータが前記所定値になってから前記基準時間記憶部に記憶された基準時間が経過すると、前記電源部による電圧の印加を停止させる、プログラム回路。
  6. 請求項1ないし5のいずれか1項に記載のプログラム回路において、
    前記スイッチ素子に流れる電流の電流値を所定の電流値以下に制限する制限部、をさらに含むプログラム回路。
  7. 請求項1ないし6のいずれか1項に記載のプログラム回路において、
    終了時間を記憶する終了記憶部をさらに含み、
    前記制御部は、前記電圧源による電圧の印加が開始されてから前記終了記憶部に記憶された終了時間が経過すると、前記電源部による電圧の印加を停止させる、プログラム回路。
  8. 互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電流を印加して、該スイッチ素子の抵抗値を制御するプログラム回路であって、
    前記第一電極および第二電極間に電流を印加する電源部と、
    前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する測定部と、
    前記測定部が測定したパラメータが所定値になるまで、前記電源部に前記第一電極および第二電極間に電流を断続的に印加させ、該パラメータが該所定値になると、前記電源部による電流を停止させる制御部と、を含むプログラム回路。
  9. 複数の第一配線と、各第一配線と交差する複数の第二配線と、各第一配線および各第二配線の交差部にそれぞれ配置され、前記第一配線に接続された第一電極と前記第二配線に接続され前記第一配線を形成する金属とイオン化傾向の異なる金属で形成された第二電極と該第一電極および該第二電極間に介在された電解質とで形成されるスイッチ素子と、前記スイッチ素子の抵抗値を制御するプログラム回路と、を含む半導体集積回路において、
    前記プログラム回路は、
    各第一配線および各第二配線に電圧を印加する電源部と、
    前記スイッチ素子に印加された電圧と所定の状態のスイッチ素子に印加されるべき基準電圧とを比較して、該電圧が該基準電圧以上か否かを示す判断信号を出力する測定部と、を含み、
    前記電源部は、抵抗値を制御すべきスイッチ素子に接続された第一配線および第二配線に電圧を印加し、
    前記プログラム回路は、前記測定部にて出力された判断信号が該スイッチ素子が所定の状態になったことを示すまで、前記電源部に電圧を断続的に印加させ、該スイッチ素子が所定の状態になると、前記電源部による電圧の印加を停止させる制御部、をさらに含む半導体集積回路。
  10. 請求項9に記載の半導体集積回路において、
    各第一配線は、前記プログラム回路と接続された第一電極配線および第二電極配線を含み、
    各第二配線は、前記プログラム回路と接続された第三電極配線および第四電極配線を含み、
    前記第一電極配線に接続された第三電極と、前記第二電極配線に接続され、該第三電極を形成する金属とイオン化傾向の異なる金属で形成された第四電極と、該第三電極および該第四電極間に介在された電解質と、で形成される配線分離スイッチ素子と、
    前記第三電極配線に接続された第五電極と、前記第四電極配線に接続され、該第五電極を形成する金属とイオン化傾向の異なる金属で形成された第六電極と、該第五電極および該第六電極間に介在された電解質と、で形成される配線分離スイッチ素子と、を含み、
    前記電源部は、前記配線分離スイッチ素子に電圧を印加し、
    前記測定部は、前記配線分離スイッチ素子に印加された電圧と、所定の状態の配線分離スイッチ素子に印加されるべき基準電圧とを比較して、該電圧が該基準電圧以上か否かを示す判断信号を出力する、半導体集積回路。
  11. 請求項10に記載の半導体集積回路において、
    前記電源部は、抵抗値を制御すべき配線分離スイッチ素子に電圧を印加し、
    前記プログラム回路は、前記測定部にて出力された判断信号が該配線分離スイッチ素子が所定の状態になったことを示すまで、前記電源部が印加する電圧を大きくしていき、該配線分離スイッチ素子が前記所定の状態になると、前記電源部による電圧の印加を停止させる制御部、をさらに含む半導体集積回路。
  12. 請求項10に記載の半導体集積回路において、
    前記電源部は、抵抗値を制御すべき配線分離スイッチ素子に電圧を印加させ、
    前記プログラム回路は、前記測定部にて出力された判断信号が該配線分離スイッチ素子が前記所定の状態になったことを示すまで、前記電源部に電圧を断続的に印加させ、該配線分離スイッチ素子が所定の状態になると、前記電源部による電圧の印加を停止させる制御部、をさらに含む半導体集積回路。
  13. 互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電圧を印加して、該スイッチ素子の抵抗値を制御するプログラム回路が行なう電圧印加方法であって、
    前記第一電極および第二電極間に電圧を印加する印加ステップと、
    前記スイッチ素子の抵抗値に応じて変化するパラメータを測定する増加測定ステップと、
    前記測定されたパラメータが所定値になるまで、前記第一電極および第二電極間に電圧を断続的に印加するステップと、
    該パラメータが該所定値になると、電圧の印加を停止する増加停止ステップと、を含む電圧印加方法。
  14. 請求項13に記載の電圧印加方法において、
    前記第一電極を形成する金属は、前記第二電極を形成する金属よりイオン化傾向が低く、
    前記所定値は、前記スイッチ素子が所定の導通状態になったことを示す値であり、
    前記第一電極の電位が前記第二電極の電位より低くなる電圧を前記第一電極および第二電極間に印加する低印加ステップ、をさらに含む電圧印加方法。
  15. 請求項13に記載の電圧印加方法において、
    前記プログラム回路は、基準時間を記憶する基準時間記憶部を含み、
    前記第一電極を形成する金属は、前記第二電極を形成する金属よりイオン化傾向が低く、
    前記所定値は、前記スイッチ素子が絶縁状態になったことを示す値であり、
    前記第一電極の電位が前記第二電極の電位より高くなる電圧を前記第一電極および第二電極間に印加する高印加ステップと、
    前記パラメータが前記所定値になってから前記基準時間記憶部に記憶された基準時間が経過すると、電圧の印加を停止する時間停止ステップと、をさらに含む電圧印加方法。
  16. 請求項13に記載の電圧印加方法において、
    前記スイッチ素子は、前記第一電極を形成する金属よりイオン化傾向が高い金属で形成される第三電極をさらに含み、
    前記第一電極を形成する金属は、前記第二電極を形成する金属よりイオン化傾向が低く、
    前記所定値として、
    前記スイッチ素子が第一導通状態になったことを示す第一所定値と、
    前記スイッチ素子が前記第一導通状態より抵抗値が小さい第二導通状態になったことを示す第二所定値と、があり、
    前記第一電極の電位が前記第二電極の電位より低くなる電圧を前記第一電極および第二電極間に印加する3端子低印加ステップと、
    前記パラメータが前記第一所定値になると、前記第一電極および第二電極間に印加された電圧を低下させ、かつ、前記第三電極と前記第一電極または第二電極との間に、前記第三電極の電位が前記第一電極および前記第二電極の電位より高くなる電圧を印加する低下後高印加ステップと、
    前記パラメータが前記第二所定値になると、電圧の印加を停止する3端子停止ステップと、をさらに含む電圧印加方法。
  17. 請求項13に記載の電圧印加方法において、
    前記プログラム回路は、基準時間を記憶する基準時間記憶部を含み、
    前記スイッチ素子は、前記第一電極を形成する金属よりイオン化傾向が高い金属で形成される第三電極をさらに含み、
    前記所定値は、前記スイッチ素子が絶縁状態になったことを示す値であり、
    前記第三電極の電位が前記第一電極および第二電極の電位より低くなる電圧を、前記第三電極と前記第一電極または第二電極と間に印加する第三高印加ステップと、
    前記パラメータが前記所定値になってから前記基準時間記憶部に記憶された基準時間が経過すると、電圧の印加を停止する3端子時間停止ステップと、をさらに含む電圧印加方法。
  18. 請求項13ないし17のいずれか1項に記載の電圧印加方法において、
    前記スイッチ素子に流れる電流の電流値を所定の電流値以下に制限する制限ステップ、をさらに含む電圧印加方法。
  19. 請求項13ないし18のいずれか1項に記載の電圧印加方法において、
    前記プログラム回路は、終了時間を記憶する終了記憶部を含み、
    電圧の印加が開始されてから前記終了記憶部に記憶された終了時間が経過すると、電圧の印加を停止する破損停止ステップと、をさらに含む電圧印加方法。
  20. 互いにイオン化傾向の異なる金属で形成された第一電極および第二電極と、前記第一電極および第二電極間に介在された電解質と、で形成されるスイッチ素子に、電流を印加して、該スイッチ素子の抵抗値を制御するプログラム回路が行なう電流印加方法であって、
    前記第一電極および第二電極間に電流を印加する電流印加ステップと、
    前記スイッチ素子の抵抗値に応じて変化するパラメータを測定するパラメータ測定ステップと、
    前記測定されたパラメータが所定値になるまで、前記第一電極および第二電極間に電流を断続的に印加するステップと、
    該パラメータが該所定値になると、電流の印加を停止する電流停止ステップと、を含む電流印加方法。
  21. 複数の第一配線と、各第一配線と交差する複数の第二配線と、各第一配線および各第二配線の交差部にそれぞれ配置され、前記第一配線に接続された第一電極と前記第二配線に接続され前記第一配線を形成する金属とイオン化傾向の異なる金属で形成された第二電極と該第一電極および該第二電極間に介在された電解質とで形成されるスイッチ素子と、前記スイッチ素子の抵抗値を制御するプログラム回路と、を含む半導体集積回路が行なう比較方法であって、
    各第一配線および各第二配線に電圧を印加する電圧印加ステップと、
    前記スイッチ素子に印加された電圧と前記スイッチ素子が所定の状態になったときに該スイッチ素子に印加されるべき基準電圧とを比較する比較ステップと、
    該電圧が該基準電圧以上か否かを示す判断信号を出力する出力ステップと、
    前記出力された判断信号が前記スイッチ素子が所定の状態になったことを示すまで、断続的に電圧を印加するステップと、
    前記スイッチ素子が所定の状態になると、電圧の印加を停止する停止ステップと、を含む比較方法。
  22. 請求項21に記載の比較方法において、
    各第一配線は、前記プログラム回路と接続された第一電極配線および第二電極配線を含み、
    各第二配線は、前記プログラム回路と接続された第三電極配線および第四電極配線を含み、
    前記半導体集積回路は、
    前記第一電極配線に接続された第三電極と、前記第二電極配線に接続され、該第三電極を形成する金属とイオン化傾向の異なる金属で形成された第四電極と、該第三電極および該第四電極間に介在された電解質と、で形成される配線分離スイッチ素子と、
    前記第三電極配線に接続された第五電極と、前記第四電極配線に接続され、該第五電極を形成する金属とイオン化傾向の異なる金属で形成された第六電極と、該第五電極および該第六電極間に介在された電解質と、で形成される配線分離スイッチ素子と、をさらに含み、
    前記配線分離スイッチ素子に電圧を印加する分離印加ステップと、
    前記配線分離スイッチに印加された電圧と所定の状態の配線分離スイッチ素子に印加されるべき基準電圧とを比較する分離比較ステップと、
    該電圧が該基準電圧以上か否かを示す判断信号を出力する信号出力ステップと、をさらに含む比較方法。
  23. 請求項22に記載の比較方法において、
    抵抗値を制御すべき配線分離スイッチ素子に電圧を印加する分離印加ステップと、
    前記出力された判断信号が該配線分離スイッチ素子が所定の状態になったことを示すまで、電圧を大きくしていく分離増加ステップと、
    該配線分離スイッチ素子が前記所定の状態になると、電圧の印加を停止する分離停止ステップと、をさらに含む比較方法。
  24. 請求項22に記載の比較方法において、
    抵抗値を制御すべき配線分離スイッチ素子離スイッチ素子に電圧を印加する配線印加ステップと、
    前記出力された判断信号が該配線分離スイッチ素子が所定の状態になったことを示すまで、断続的に電圧を印加する配線断続ステップと、
    該配線分離スイッチ素子が前記所定の状態になると、電圧の印加を停止する配線停止ステップと、をさらに含む比較方法。
JP2007547871A 2005-11-29 2006-10-24 プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法 Expired - Fee Related JP5157452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007547871A JP5157452B2 (ja) 2005-11-29 2006-10-24 プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005344458 2005-11-29
JP2005344458 2005-11-29
PCT/JP2006/321105 WO2007063655A1 (ja) 2005-11-29 2006-10-24 プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法
JP2007547871A JP5157452B2 (ja) 2005-11-29 2006-10-24 プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法

Publications (2)

Publication Number Publication Date
JPWO2007063655A1 JPWO2007063655A1 (ja) 2009-05-07
JP5157452B2 true JP5157452B2 (ja) 2013-03-06

Family

ID=38091994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007547871A Expired - Fee Related JP5157452B2 (ja) 2005-11-29 2006-10-24 プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法

Country Status (3)

Country Link
US (1) US7893711B2 (ja)
JP (1) JP5157452B2 (ja)
WO (1) WO2007063655A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102425951B (zh) * 2011-09-23 2014-06-18 中国科学院上海硅酸盐研究所 可快速预热起动的氧化锆超高温电炉炉体结构和使用方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063655A1 (ja) * 2005-11-29 2007-06-07 Nec Corporation プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法
JP5012312B2 (ja) * 2007-08-15 2012-08-29 ソニー株式会社 記憶装置の駆動方法
US8189365B2 (en) 2007-11-21 2012-05-29 Nec Corporation Semiconductor device configuration method
US7920407B2 (en) * 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
US8498141B2 (en) * 2010-03-24 2013-07-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
JP5300798B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 半導体記憶装置
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101535A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628841A (ja) 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
JPH09260514A (ja) 1996-03-25 1997-10-03 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
JPH10228786A (ja) 1997-02-17 1998-08-25 Mitsubishi Electric Corp 不揮発性半導体記憶装置及びその閾値制御方法
CN100448049C (zh) 2001-09-25 2008-12-31 独立行政法人科学技术振兴机构 使用固体电解质的电气元件和存储装置及其制造方法
WO2007063655A1 (ja) * 2005-11-29 2007-06-07 Nec Corporation プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101535A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6011041092; 帰山ほか: '「A Nonvolatile Programmable Solid-Electrolyte Nanometer Switch」' IEEE Journal of Solid-State Circuits Vol.40、NO.1, 200501, 168頁〜176頁, IEEE *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102425951B (zh) * 2011-09-23 2014-06-18 中国科学院上海硅酸盐研究所 可快速预热起动的氧化锆超高温电炉炉体结构和使用方法

Also Published As

Publication number Publication date
US7893711B2 (en) 2011-02-22
WO2007063655A1 (ja) 2007-06-07
US20100134140A1 (en) 2010-06-03
JPWO2007063655A1 (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5157452B2 (ja) プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法
JP5790660B2 (ja) 半導体装置
US7985646B2 (en) Method of fabricating nanowire memory device and system of controlling nanowire formation used in the same
TWI293179B (en) Mos type electric fuse and its programming method and semiconductor device of applying the electric fuse
US9754998B2 (en) Semiconductor device and operation method for same
EP3238282A1 (en) Geometrically enhanced resistive random access memory (rram) cell and method of forming same
US20140003126A1 (en) Circuit arrangment and a method of writing states to a memory cell
TWI508085B (zh) 電熔絲電路及其操作方法
CN109493909B (zh) 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法
CN101794769A (zh) 熔丝电路及其布线设计方法
DE10358324A1 (de) Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
US10971547B2 (en) Switch element, switching method and semiconductor device
US7414257B2 (en) Switching device for configurable interconnect and method for preparing the same
JP7463942B2 (ja) 断線異常診断装置
US20090196088A1 (en) Resistance control in conductive bridging memories
US10074801B2 (en) Resistive random access memory device
US10878900B2 (en) Method for using electrochemical components for storage of energy and information and associated electronic circuit
JP5167744B2 (ja) スイッチング素子の状態設定方法
US11270768B2 (en) Failure prevention of chip power network
JP5023615B2 (ja) スイッチング素子の駆動方法
JP5842912B2 (ja) 抵抗記憶装置およびその書き込み方法
TWI815345B (zh) 印刷電路板阻抗檢測裝置
JP2013004668A (ja) 半導体装置および判定方法
JP2010147277A (ja) 半導体評価装置
KR100739264B1 (ko) 반도체 메모리 소자의 퓨즈 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees