CN103177761A - 阻变存储设备及其操作方法 - Google Patents

阻变存储设备及其操作方法 Download PDF

Info

Publication number
CN103177761A
CN103177761A CN2011104399055A CN201110439905A CN103177761A CN 103177761 A CN103177761 A CN 103177761A CN 2011104399055 A CN2011104399055 A CN 2011104399055A CN 201110439905 A CN201110439905 A CN 201110439905A CN 103177761 A CN103177761 A CN 103177761A
Authority
CN
China
Prior art keywords
resistance
change memory
pulse
resistive device
potential pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104399055A
Other languages
English (en)
Inventor
康晋锋
陈冰
傅亦晗
高滨
吕阳
张飞飞
刘力锋
刘晓彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2011104399055A priority Critical patent/CN103177761A/zh
Priority to PCT/CN2012/087090 priority patent/WO2013091564A1/zh
Priority to US14/367,195 priority patent/US9111614B2/en
Publication of CN103177761A publication Critical patent/CN103177761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

公开了一种阻变存储设备及其操作方法。该设备包括：设置成矩阵形式的多个阻变存储单元，每个阻变存储单元包括开关元件和阻变器件，所述开关元件控制端连接字线，一端连接阻变器件，另一端连接位线；字线解码器，对输入的地址信号进行解码，导通至少一个阻变存储单元中的开关元件；驱动电路，通过位线与所述开关元件的导通同步地向所述阻变器件两端施加前沿缓慢变化的电压脉冲。利用上述实施例的方案，能够提高阻变器件耐久特性，例如减小高低阻值窗口退化和器件随转变次数失效。

Description

阻变存储设备及其操作方法
技术领域
本技术的实施例涉及半导体集成电路，具体涉及一种可以存储信息的阻变存储设备及其操作方法。
背景技术
目前，阻变存储器(ReRAM)是一种利用电阻值变化来存储信息的新型非挥发性存储器，它具有高速度(＜5ns)、低操作电压(＜1V)，高存储密度、易于集成等优点，因此成为了下一代半导体存储器的强有力竞争者。
这种阻变存储器的存储单元一般具有金属-绝缘体-金属(MIM)的结构，即在两层金属电极之间加入一层具有阻变特性的介质薄膜材料。这些阻变材料一般是金属氧化物，常见的有NiO，TiO2，HfO2，ZrO2，WO3，Ta2O5等。阻变存储器的工作方式包括单极性和双极性两种。单极性工作方式是指在器件两端施加单一极性的电压，利用外加电压大小不同控制阻变材料的电阻值在高低电阻态之间转换，以实现数据的写入和/或擦除。双极性工作方式是通过施加不同极性的电压来控制阻变材料电阻值的转换。通常，将阻变材料由高阻态到低阻态的转变称为编程(program)或者设置(SET)，由低阻态到高阻态的转变称为擦除(erase)或者重置(RESET)。
尽管阻变存储器具有诸多优点，但是为了满足通用存储器的要求，需要其擦写(转换)次数达到一定的数量级，例如1012以上。但是目前的阻变存储器的擦写(转换)次数在109以下。
发明内容
本技术的目的是提出一种能够提高擦写次数的阻变存储设备及其操作方法。
根据本技术的实施例，提出了一种阻变存储设备，包括：设置成矩阵形式的多个阻变存储单元，每个阻变存储单元包括开关元件和阻变器件，所述开关元件控制端连接字线，一端连接阻变器件，另一端连接位线；字线解码器，对输入的地址信号进行解码，导通至少一个阻变存储单元中的开关元件；驱动电路，通过位线与所述开关元件的导通同步地向所述阻变器件两端施加前沿缓慢变化的电压脉冲。
根据本技术的实施例，提出了一种操作阻变存储设备的方法，所述阻变存储设备包括设置成矩阵形式的多个阻变存储单元，每个阻变存储单元包括开关元件和阻变器件，所述开关元件控制端连接字线，一端连接阻变器件，另一端连接位线，所述方法包括步骤：对输入的地址信号进行解码，导通至少一个阻变存储单元中的开关元件；通过位线与所述开关元件的导通同步地向所述阻变器件两端施加前沿缓慢变化的电压脉冲。
利用上述实施例的方案，能够提高阻变器件耐久特性，例如减小高低阻值窗口退化和器件随转变次数失效。
附图说明
通过结合附图对本技术的实施例进行详细描述，本技术的上述和其他目的、特性和优点将会变得更加清楚，其中相同的标号指定相同结构的单元，并且在其中：
图1示意性地示出了根据本技术的实施例中所用的阻变器件的结构示意图；
图2是描述如图1所示的阻变器件的特性的示意图；
图3是描述根据本技术实施例的阻变存储设备的示意性结构框图；
图4示意性地示出了根据本技术实施例的阻变存储器中的阻变存储单元的结构图；
图5是描述根据本技术实施例的阻变存储设备的结构示意图；
图6是描述电压脉冲波形对阻变器件耐久特性影响的示意图；
图7是描述使用传统的方法操作阻变存储设备所表现出的阻变特性的变化；以及
图8是描述使用根据本技术实施例的方法操作阻变存储设备所表现处的阻变特性的变化。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接到”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1示意性地示出了根据本技术的实施例中所用的阻变器件的结构示意图。
如图1所示，根据本技术实施例的阻变器件包括第一电极层13、阻变材料层12和第二电极层11。
根据本技术的一个实施例，上述双极性阻变器件可以通过如下工艺来制备：
(1)在硅片的衬底上物理气相淀积(PVD)一层金属作为第二电极层11，如铂(Pt)，厚度为5-100nm；
(2)PVD或者原子层淀积(ALD)一层或多层金属氧化物作为阻变材料层，如氧化铪(HfO2)，氧化钛(TiO2)，厚度5-30nm；
(3)通过离子注入的方法向氧化物中注入杂质元素，如钆(Gd)来增加缺陷，使转变更稳定，其浓度为0.1～10％(钆在单位体积阻变层中所占的原子数比例)；
(4)PVD一层金属或者其它导电材料作为第一电极层13，如氮化钛(TiN)；
(5)通过例如光刻刻蚀的方法得到隔离的器件。
金属氧化物的阻变现象，是由其内部存在的细丝形导电通道的连通和断开导致的。导电通道是由氧缺陷排列而成。如图2所示，在外界电压的作用下，氧化物内部生成新的氧缺陷，从而导致了器件从高阻态到低阻态的转变。当外加反向脉冲电压时，存储在电极界面附近的氧离子受电场作用会漂移到导电通道附近使被电场耗尽的氧空位复合，此时形成的氧空位导电通道就会断裂，从而导致了器件从低阻态到高阻态的转变。
阻变器件耐久性退化的主要原因有：1)电极在器件长工作时在高温下被氧化形成影响电荷输运的势垒，从而使高低阻窗口变小；2)氧空位导电通道断裂需要氧离子对其进行复合，随着转变次数的增加储存在电极和界面处的氧离子会被逐渐消耗掉，最后不足以提供氧空位导电通道断裂需要的氧离子数量，从而使器件高阻态特性退化；3)在对器件施加正向脉冲产生氧空位使其导通时，会随机在通道周围形成额外的氧空位使得在施加负向电压时通道变得难以断开造成器件失效。
本技术的发明人发现，当使用不同的脉冲波形的电压去操作器件时，器件特性不同。在使用调整过的脉冲波形(三角波、正弦波、余弦波、升余弦波、梯形波等)替代方波脉冲去操作器件时，能很好地控制器件的内部电场，且由于寄生的串联电阻影响在器件高阻态退化时本技术提出的用前沿缓慢变化的脉冲波形会自动地加大在阻变层的电压来产生足够的氧离子去复合氧空位，从而使器件耐久特性提高。
根据本技术一个实施例的方法或者阻变存储设备能够提高阻变器件耐久特性，例如减小高低阻值窗口退化和器件随转变次数失效。
图3是描述根据本技术实施例的阻变存储设备的示意性结构框图。根据该实施例的阻变存储设备300包括字线解码器310、控制信号处理单元330、阻变存储单元阵列320和读写和缓冲单元340.
阻变存储单元阵列320包括排列成矩阵形式的多个阻变存储单元，每个阻变存储单元包括上述的阻变器件和开关元件。当选择信号或者寻址信号施加到开关元件的控制端时，开关元件导通。同时，阻变器件两端施加前沿缓慢变化的电压脉冲来进行编程操作或者擦除操作。根据一个实施例，上述的电压脉冲例如峰值为2.2V的三角正脉冲。
图4示意性地示出了根据本技术实施例的阻变存储器中的阻变存储单元的结构图。如图4所示，每个阻变存储单元Cn包括开关元件Sn和阻变器件RSDn，开关元件Sn的控制端子连接到字线WLn，一个端子连接到位线BLn，另一端子连接到阻变器件RSDn的一端，阻变器件RSD的另一端连接到另一导电轨WL′n。这样，当通过字线WLn的信号选择Cn，使得开关元件Sn导通时，可以通过位线BLn和另一导电轨WL′n向阻变器件RSD施加前沿缓慢变化的电压脉冲，来进行编程操作或者擦除操作。
再次回到图3，字线解码器310对输入的地址信号进行解码，从而选择与该地址信号相对应的字线，并且输出解码后的地址信号到阻变单元阵列320。控制信号处理单元330响应于控制信号，通过字线解码器310来控制字线WLn和导电轨WL′n。
另外，控制信号处理单元330控制读写和缓冲单元340对阻变存储阵列320进行读写操作、编程操作或者擦除操作。例如，在控制信号的控制下，将数据信号写入相应地址的阻变存储单元，或者从相应地址的阻变存储单元中读取存储的信息。根据本技术的实施例，在编程或者擦除操作过程中，向阻变存储单元的阻变器件两端施加前沿缓慢变化的电压脉冲来提高阻变器件的转换次数，从而提高阻变存储设备的寿命。
图5是描述根据本技术实施例的阻变存储设备的结构示意图。如图5所示，阻变存储阵列520中的每个阻变存储单元Cn包括阻变器件和两个NMOS晶体管。两个NMOS晶体管形成上述的开关元件S1，一个NMOS晶体管T1的栅极与字线WLn连接，漏极与位线BLn连接、源极连接阻变器件的一端；另一NMOS晶体管T2的栅极与字线WLn连接，源极与位线BLn连接、漏极连接阻变器件的一端。阻变器件的另一端连接到导电轨WL′n。
读写和缓冲单元540包括写入电路543、读出电路542、控制电路541以及缓冲器(未示出)。当字线解码器310输出的解码信号选择相应的阻变存储单元，开关元件S1导通时，写入电路543在控制信号的控制下，通过位线BLn向阻变器件两端施加前沿缓慢变化的电压脉冲来进行编程操作或者擦除操作。
根据本技术的另一实施例，写入电路543使用的电压脉冲为前沿缓慢上升的正脉冲。根据又一实施例，写入电路543使用的电压脉冲为前沿缓慢下降的负脉冲。
根据本技术的另一实施例，所述电压脉冲从起始点到脉冲峰值或谷值之间的时间大于电压脉冲的持续时间的20％。
根据本技术的另一实施例，所述电压脉冲波形为三角波、或正弦波、或余弦波、或升余弦波、或梯形波。
另一方面，读出电路542在控制信号的控制下从已经存储信息的阻变存储单元中读取相关的信息。控制电路541包括开关元件T3和电流源Is。开关元件T3例如为NMOS晶体管，漏极连接到电流源Is的一端，源极连接到位线BLn。开关元件T3在其栅极端子接收读控制信号。在读取操作中，读控制信号为高电平时，开关元件T3导通，因此通过电流源Is将一偏置电压施加到字线BLn上。这样，当读出电542处于读模式的情况下，读出电路542读取并放大感测的流过位线BLn的电流Isen，得到感测电压信号，并且将其与参考电压REF进行比较从而将阻变存储单元中存储的信息读出。
根据本技术的一个实施例，在操作阻变存储设备中使用前沿缓慢变化的电压脉冲。例如，该阻变存储设备包括设置成矩阵形式的多个阻变存储单元，每个阻变存储单元包括开关元件和阻变器件，开关元件控制端连接字线，一端连接阻变器件，另一端连接位线。根据该方法，对输入的地址信号进行解码，导通至少一个阻变存储单元中的开关元件。然后通过位线与开关元件的导通同步地向所述阻变器件两端施加前沿缓慢变化的电压脉冲。
图6是描述电压脉冲波形对阻变器件耐久特性影响的示意图。通常，在阻变器件翻转过程中会不断积累缺陷，RESET(擦除)需要的电压增大，这会导致器件失效。如图6所示，当使用现有技术的方波脉冲时，SET(编程)过程会有电流过冲效应使每次转变缺陷生成数量增加，由于缺陷积累RESET(擦除)电压会不够。但是，使用根据本技术的方案，例如三角波脉冲(最高电压范围0.1V-40V)时，在SET(编程)过程由于有一个较缓的上升沿从而抑制电流过冲效应使缺陷可控性上升。而在使用三角波的RESET(擦除)过程能自动调整RESET(擦除)电压点，又能使器件内部的电场更可控。
图7是描述使用传统的方法操作阻变存储设备所表现出的阻变特性的变化。图8是描述使用根据本技术实施例的方法操作阻变存储设备所表现处的阻变特性的变化。比较图7和图8所示的转换次数可知，使用本技术实施例的方案，转换次数显着提高，从原来的107次增加到109也没有明显退化。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种阻变存储设备，包括：
设置成矩阵形式的多个阻变存储单元，每个阻变存储单元包括开关元件和阻变器件，所述开关元件控制端连接字线，一端连接阻变器件，另一端连接位线；
字线解码器，对输入的地址信号进行解码，导通至少一个阻变存储单元中的开关元件；
驱动电路，通过位线与所述开关元件的导通同步地向所述阻变器件两端施加前沿缓慢变化的电压脉冲。
2.如权利要求1所述的阻变存储设备，其中所述电压脉冲为前沿缓慢上升的正脉冲。
3.如权利要求1所述的阻变存储设备，其中所述电压脉冲为前沿缓慢下降的负脉冲。
4.如权利要求1所述的阻变存储设备，其中所述电压脉冲从起始点到脉冲峰值或谷值之间的时间大于电压脉冲的持续时间的20％。
5.如权利要求1所述的阻变存储设备，其中所述电压脉冲波形为三角波、或正弦波、或余弦波、或升余弦波、或梯形波。
6.一种操作阻变存储设备的方法，所述阻变存储设备包括设置成矩阵形式的多个阻变存储单元，每个阻变存储单元包括开关元件和阻变器件，所述开关元件控制端连接字线，一端连接阻变器件，另一端连接位线，所述方法包括步骤：
对输入的地址信号进行解码，导通至少一个阻变存储单元中的开关元件；
通过位线与所述开关元件的导通同步地向所述阻变器件两端施加前沿缓慢变化的电压脉冲。
7.如权利要求6所述的方法，其中所述电压脉冲为前沿缓慢上升的正脉冲。
8.如权利要求6所述的方法，其中所述电压脉冲为前沿缓慢下降的负脉冲。
9.如权利要求6所述的方法，其中所述电压脉冲从起始点到脉冲峰值或谷值之间的时间大于电压脉冲的持续时间的20％。
10.如权利要求6所述的方法，其中所述电压脉冲波形为三角波、或正弦波、或余弦波、或升余弦波、或梯形波。
CN2011104399055A 2011-12-23 2011-12-23 阻变存储设备及其操作方法 Pending CN103177761A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011104399055A CN103177761A (zh) 2011-12-23 2011-12-23 阻变存储设备及其操作方法
PCT/CN2012/087090 WO2013091564A1 (zh) 2011-12-23 2012-12-21 阻变存储设备及其操作方法
US14/367,195 US9111614B2 (en) 2011-12-23 2012-12-21 Resistive switching memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104399055A CN103177761A (zh) 2011-12-23 2011-12-23 阻变存储设备及其操作方法

Publications (1)

Publication Number Publication Date
CN103177761A true CN103177761A (zh) 2013-06-26

Family

ID=48637560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104399055A Pending CN103177761A (zh) 2011-12-23 2011-12-23 阻变存储设备及其操作方法

Country Status (3)

Country Link
US (1) US9111614B2 (zh)
CN (1) CN103177761A (zh)
WO (1) WO2013091564A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108922961A (zh) * 2018-07-04 2018-11-30 中国科学院微电子研究所 非易失性存储方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312001B1 (en) 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090262568A1 (en) * 2007-07-19 2009-10-22 Hitachi , Ltd. Semiconductor memory device
US20100226168A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Programming methods for phase-change memory
CN101872643A (zh) * 2009-04-22 2010-10-27 索尼公司 可变电阻存储器器件及其操作方法
CN102034539A (zh) * 2010-10-25 2011-04-27 上海宏力半导体制造有限公司 纳米晶体器件编程/擦除的方法
WO2011121971A1 (ja) * 2010-03-30 2011-10-06 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850441B2 (en) 2002-01-18 2005-02-01 Sandisk Corporation Noise reduction technique for transistors and small devices utilizing an episodic agitation
JP2003223774A (ja) 2002-01-28 2003-08-08 Sony Corp 磁気テープカートリッジおよび磁気テープカートリッジの記録再生装置
CN102117811A (zh) 2009-12-31 2011-07-06 中国科学院微电子研究所 一种基于纳米晶的平行栅otp存储器
US8441836B2 (en) * 2010-09-17 2013-05-14 Ovonyx, Inc. Sector array addressing for ECC management
US8934317B2 (en) * 2012-01-13 2015-01-13 Samsung Electronics Co., Ltd. Semiconductor memory devices having internal clock signals and memory systems including such memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090262568A1 (en) * 2007-07-19 2009-10-22 Hitachi , Ltd. Semiconductor memory device
US20100226168A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Programming methods for phase-change memory
CN101872643A (zh) * 2009-04-22 2010-10-27 索尼公司 可变电阻存储器器件及其操作方法
WO2011121971A1 (ja) * 2010-03-30 2011-10-06 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
CN102034539A (zh) * 2010-10-25 2011-04-27 上海宏力半导体制造有限公司 纳米晶体器件编程/擦除的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108922961A (zh) * 2018-07-04 2018-11-30 中国科学院微电子研究所 非易失性存储方法及装置
CN108922961B (zh) * 2018-07-04 2022-05-13 中国科学院微电子研究所 非易失性存储方法及装置

Also Published As

Publication number Publication date
WO2013091564A1 (zh) 2013-06-27
US20140347913A1 (en) 2014-11-27
US9111614B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
JP5133471B2 (ja) 抵抗変化型不揮発性素子の書き込み方法および記憶装置
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
JP5250726B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP4774109B2 (ja) 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP5400253B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP2014032724A (ja) 半導体記憶装置
JP5069339B2 (ja) 不揮発性可変抵抗素子の抵抗制御方法
JP5450911B2 (ja) 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
JP2014211937A (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US8514607B2 (en) Semiconductor memory device
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
CN103177761A (zh) 阻变存储设备及其操作方法
CN102148328B (zh) 一种氧化物电阻存储器件及其制备方法
US9001553B1 (en) Resistive devices and methods of operation thereof
Chen et al. Doped Gd-O based RRAM for embedded application
KR101307253B1 (ko) 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
KR20110072452A (ko) 저항 변화 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130626

RJ01 Rejection of invention patent application after publication