CN105789297A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105789297A
CN105789297A CN201610021314.9A CN201610021314A CN105789297A CN 105789297 A CN105789297 A CN 105789297A CN 201610021314 A CN201610021314 A CN 201610021314A CN 105789297 A CN105789297 A CN 105789297A
Authority
CN
China
Prior art keywords
layer
electron supply
supply layer
type layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610021314.9A
Other languages
English (en)
Other versions
CN105789297B (zh
Inventor
富田英幹
兼近将
兼近将一
上田博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN105789297A publication Critical patent/CN105789297A/zh
Application granted granted Critical
Publication of CN105789297B publication Critical patent/CN105789297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
    • A47G1/06—Picture frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
    • A47G1/12—Frames or housings for storing medals, badges, or the like
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
    • A47G1/16—Devices for hanging or supporting pictures, mirrors, or the like
    • A47G1/162—Picture members for connection to a conventional wall hook or nail
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
    • A47G1/06—Picture frames
    • A47G2001/0677—Picture frames having means for fixing the picture or backing to the frame, e.g. clips, nails or the like
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
    • A47G1/06—Picture frames
    • A47G2001/0694—Picture frames comprising means allowing the frame to be supported on a horizontal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本发明提供一种半导体装置。在利用GaN的电子传输层与AlGaN等的电子供给层的异质结的半导体装置中，虽然能够通过在电子供给层与栅电极之间形成p型层而成为常闭，但在局部的范围内形成p型层时电子供给层的表面粗糙，从而电阻较高。使在对在源极电极与p型层之间露出的电子供给层的表面和在漏极电极与p型层之间露出的电子供给层的表面进行覆盖的绝缘层带正电。在异质结面处感生出的二维电子气浓度上升，从而导通电阻降低。

Description

半导体装置
技术领域
本说明书公开一种半导体装置，其为利用在氮化物半导体层的异质结界面处产生的二维电子气的半导体装置，并且被调节为常闭的特性。
背景技术
当将Inx1Aly1Ga1-x1-y1N(0≤x1≤1，0≤y1≤1，0≤1-x1-y1＜1)层层叠在GaN层上时，将在GaN层中的沿着异质结界面的区域内产生二维电子气。在本说明书中，将该产生二维电子气的GaN层称为电子传输层，将造出二维电子气的Inx1Aly1Ga1-x1-y1N层称为电子供给层。电子供给层可以含有或不含有In。同样，可以含有或不含有Al。但是，需要含有In与Al中的至少一方，从而通过GaN并不能满足。当在电子供给层的表面上的相互分离的位置处形成源极电极与漏极电极时，能够通过二维电子气而实现源极与漏极间电阻降低的半导体装置。
根据半导体装置的用途，有时希望调节为常闭的特性。因此开发了一种如下的技术，即，在源极电极与漏极电极之间露出的电子供给层的表面上的一部分处形成p型层。当形成p型层时，耗尽层将从p型层与电子供给层的界面朝向电子传输层扩展，与p型层对置的范围内的异质结界面将耗尽化，从而二维电子气消失。二维电子气成为不使源极与漏极之间导通的状态，从而源极与漏极之间成为高电阻。在该技术中，在p型层的表面上形成栅电极。当向栅电极施加正电压时，从p型层延伸的耗尽层将消失，二维电子气恢复活性，从而二维电子气成为使源极与漏极之间导通的状态，由此源极与漏极之间成为低电阻。能够调节为常闭的特性。
在先技术文献
非专利文献
非专利文献1：InjunHwangetal.ISPSD(2012)p41
非专利文献2：Y.Uemotoetal.IEEETrans.OnElectronDevicesVol.54(2007)p3393
发明内容
在上述技术中调节为常闭的特性的半导体装置残留有导通电阻较高的课题。
在本说明书中，公开了使在上述技术中调节为常闭的特性的半导体装置的导通电阻降低的技术。
在本说明书中公开的半导体装置具备：由GaN形成的电子传输层与由Inx1Aly1Ga1-x1-y1N(0≤x1≤1，0≤y1≤1，0≤1-x1-y1＜1)形成的电子供给层的异质结结构。形成电子供给层的氮化物半导体层至少含有In与Al中的一方，从而不是GaN。在含有In与Al中的一方或双方和Ga的氮化物半导体中存在有具有与GaN相比较大的带隙的氮化物半导体，当将其设为电子供给层时，在电子传输层与电子供给层的异质结界面处将产生二维电子气。在本说明书中公开的半导体装置中，在电子供给层的表面上的相互分离的位置处，形成有源极电极与漏极电极。在位于源极电极与漏极电极之间的电子供给层的表面上形成有Inx2Aly2Ga1-x2-y2N(0≤x2≤1，0≤y2≤1，0≤1-x2-y2≤1)的p型层。p型层只需能够形成在电子供给层的表面上即可，并且只需为含有In、Al、Ga中的至少1种的氮化物半导体即可。栅电极与该p型层相接。在源极电极与p型层之间、漏极电极与p型层之间露出有电子供给层，该露出表面被绝缘层所覆盖。在本说明书中公开的半导体装置中，使用固定有正电荷的绝缘层。该技术既可以应用于源极电极与p型层之间，也可以应用于漏极电极与p型层之间，还可以应用于双方。虽然优选为应用于双方，但仅应用于一方也能够使导通电阻降低。此外，既可以应用于源极电极与p型层之间的整个区域，也可以应用于一部分区域。同样，既可以应用于漏极电极与p型层之间的整个区域，也可以应用于一部分区域。
例如，当对源极电极与p型层之间进行覆盖的绝缘层带正电时，在与该绝缘层对置的范围内的异质结界面处将感应有电子，从而二维电子气浓度增大，导通电阻降低。当对漏极电极与p型层之间进行覆盖的绝缘层带正电时，在与该绝缘层对置的范围内的异质结界面处将感应有电子，从而二维电子气浓度增大，导通电阻降低。当应用于源极电极与p型层之间、漏极电极与p型层之间双方时，可同时获得两者的效果，从而导通电阻进一步降低。
上述技术在应用于将p型宽域层形成在电子供给层的表面上的较宽的范围内并对该p型宽域层的一部分进行蚀刻从而对p型层的形成范围进行规定的技术中的情况下较为有效。当对p型宽域层的一部分进行蚀刻时，在该蚀刻范围内电子供给层的表面露出。因此，在电子供给层的表面上施加有蚀刻损伤。决定源极与漏极之间的电阻的是产生在异质结界面处的二维电子气，并认为电子供给层的表面不会产生影响。然而，实际上明确了当在电子供给层的表面上施加有蚀刻损伤时，电子供给层将带电而使产生在异质结界面处的二维电子气的浓度减少。根据本技术，能够通过由带正电的绝缘层带来的二维电子气浓度的上升效果对由蚀刻损伤引起的二维电子气浓度的减少效果进行补偿，从而能够使导通电阻降低。
如上所述，该技术不仅在应用于源极电极与p型层之间、漏极电极与p型层之间双方的情况下发挥有用性，在仅应用于一方时也会发挥有用性。同样，不仅在应用于在漏极电极与p型层之间露出的电子供给层的整个区域的情况下发挥有用性，在应用于一部分的区域的情况下也会发挥有用性。在应用于一部分的区域的情况下，优选为，使用在漏极电极侧固定有正电荷，在p型层侧未固定有正电荷的绝缘层。
在该情况下，能够在维持耐压的同时使导通电阻降低。
同样，也可以应用于在源极电极与p型层之间露出的电子供给层的一部分区域。在应用于一部分区域的情况下，优选为，使用在源极电极侧固定有正电荷，在p型层侧未固定有正电荷的绝缘层。
在该情况下，能够在维持耐压的同时使导通电阻降低。
在固定有正电荷的绝缘层的制造方法中能够利用各种技术。例如，在电子供给层含有Ga的情况下，当对该电子供给层的表面进行高温处理而形成SiO2层时，电子供给层中所含有的Ga的一部分将被拉入到SiO2层中并被固定。从而能够获得带正电的Ga离子分散地存在于SiO2层中的绝缘层。
根据该技术，解决了当利用p型层来实现常闭化时导通电阻增大的课题，从而能够实现导通电阻较低的常闭的半导体装置。
附图说明
图1为第一实施例的半导体装置的剖视图。
图2为第二实施例的半导体装置的剖视图。
图3为第三实施例的半导体装置的剖视图。
图4为第四实施例的半导体装置的剖视图。
具体实施方式
下面，对在本说明书中公开的技术的特征进行整理。另外，下面记载的事项各自单独地具有技术上的有用性。
(特征1)电子传输层由GaN形成，电子供给层由AlGaN形成。
(特征2)绝缘层由SiO2层形成。SiO2层在形成电子供给层的AlGaN的Ga向SiO2层中移动的温度区域内形成。
(特征3)源极电极与p型层之间的距离小于漏极电极与p型层之间的距离，源极电极与p型层之间的绝缘层在整个区域带正电，漏极电极与p型层之间的绝缘层在漏极电极侧带正电，而在p型层侧未带正电。
(特征4)电子传输层使用GaN，电子供给层使用含有In与Al中的至少一方和Ga并具有与GaN相比较大的带隙的氮化物半导体。即，电子供给层使用Inx1Aly1Ga1-x1-y1N(0≤x1＜1，0≤y1＜1，0＜1-x1-y1＜1)。
(特征5)电子传输层使用GaN，电子供给层使用含有Al与Ga并具有与GaN相比较大的带隙的氮化物半导体。即，电子供给层使用Inx1Aly1Ga1-x1-y1N(0≤x1＜1，0＜y1＜1，0＜1-x1-y1＜1)。
【实施例】
图1为第一实施例的半导体装置(常闭型的场效应晶体管)的剖视图，在基板2上结晶生长有缓冲层4，在缓冲层4上结晶生长有i型的GaN层6，在i型的GaN层6上结晶生长有i型的Aly1Ga1-y1N层8(0＜y1＜1)。在本实施例中，y1＝0.18，Aly1Ga1-y1N层8的膜厚为20nm。在未含有Al的GaN层6上结晶生长有含有Al的AlGaN层8的异质结界面中，由于与前者的带隙相比后者的带隙较宽，因此在面向GaN层6的异质结界面的区域内生成二维电子气。在本实施例中，将产生二维电子气的GaN层6称为电子传输层，将生成二维电子气的AlGaN层8称为电子供给层。在电子供给层8的表面上形成有源极电极10与漏极电极20。源极电极10与漏极电极20被形成在相互分离的位置处。介于源极电极10与异质结界面之间的范围内的电子供给层8和介于漏极电极20与异质结界面之间的范围内的电子供给层8，通过例如形成电极10、20的金属扩散等而成为低电阻。
在电子供给层8的表面且在位于源极电极10与漏极电极20之间的范围内形成有p型的Aly2Ga1-y2N层16(0＜y2＜1，以下称为p型层16)，其表面上形成有栅电极14。栅电极14由金属形成。
当在电子供给层8的表面上形成有p型层16时，在未向栅电极14施加电压的期间内，耗尽层从p型层16与电子供给层8的界面经由电子供给层8而朝向电子传输层6扩展，从而与p型层16对置的范围内的异质结面耗尽化，由此二维电子气消失。无法通过二维电子气而使源极电极10与漏极电极20之间导通，从而源极和漏极之间成为高电阻。当向栅电极14施加正电压时，从p型层16延伸的耗尽层将消失，从而二维电子气恢复活性，通过二维电子气而使源极电极10与漏极电极20之间导通，由此源极和漏极之间成为低电阻。由于电子传输层6为i型，电子的迁移率较高，因此源极电极10与漏极电极20之间成为低电阻。图1的半导体装置为被调节为常闭的特性的场效应晶体管。
在图1中，附图标记12为对在源极电极10与p型层16之间露出的电子供给层8的表面进行覆盖的绝缘层，附图标记18为对在漏极电极20与p型层16之间露出的电子供给层8的表面进行覆盖的绝缘层。在绝缘层12、18中固定有正电荷。即带正电。
由于绝缘层12、18带正电，因此，电子被吸引到与绝缘层12、18对置的范围内的异质结界面处，从而在与绝缘层12、18对置的范围内的异质结界面处产生的二维电子气的浓度较高。因此，异质结界面的源极电极10与p型层16之间的电阻较低，异质结界面的漏极电极20与p型层16之间的电阻较低。向栅电极施加了正电压时的源极电极10与漏极电极20之间的电阻(导通电阻)较低。
p型层16通过下述的方法被制造。最初，在电子供给层8的表面上的较宽的范围内形成p型宽域层。接着，在图1的p型层16与源极电极10之间，以及图1的p型层16与漏极电极20之间，对p型宽域层进行蚀刻而将其去除。其结果为，形成图1所示的p型层16。
当在图1所示的p型层16与源极电极10之间以及图1所示的p型层16与漏极电极20之间对p型宽域层进行蚀刻时，在图1所示的p型层16与源极电极10之间以及图1所示的p型层16与漏极电极20之间露出的电子供给层8的表面上会施加有蚀刻损伤。该蚀刻损伤使产生在异质结界面处的二维电子气的浓度减少。在图1的半导体装置中，通过由带正电的绝缘层12、18带来的二维电子气浓度的上升效果对由蚀刻损伤引起的二维电子气浓度的减少效果进行补偿，从而能够使导通电阻降低。
在图1的半导体装置中，通过带正电的绝缘层12、18而使二维电子气的浓度上升的效果与电子进行传输的电子传输层6为i型的情况相辅相成，从而导通电阻非常低。
(第二实施例)
如图2所示，也可以由带正电的绝缘层18b对在漏极电极20与p型层16之间露出的电子供给层8的一部分的区域进行覆盖，而其他区域由未带正电的绝缘层18a覆盖。在这种情况下，由固定有正电荷的绝缘层18b对漏极电极20侧进行覆盖，而由未固定有正电荷的绝缘层18a对p型层16侧进行覆盖。
在该情况下，在由带正电的绝缘层18b覆盖的漏极电极20侧，导通电阻降低。与此相对，在栅电极14的附近，断开时从栅电极14侧朝向漏极电极20侧延伸的耗尽层中的电场被大幅缓和，从而实现高耐压与低电阻。
在图2中，存在源极电极10与p型层16之间的距离小于漏极电极20与p型层16之间的距离的关系，并且仅在漏极电极侧，应用由带正电的绝缘层对一部分区域进行覆盖的技术。也能够将该技术利用于源极电极侧。
(第三实施例)
如图3所示，通过将形成电子供给层8a的AlGaN的Al浓度设置为较低，从而能够将阈值电压设定为较高。有利于防止误动作。
另一方面，当将Al浓度设置为较低时，例如将Aly1Ga1-y1N的y1设为0.1以下时，在异质结界面处产生的二维电子气的浓度将降低，从而导通电阻将增大。本实施例为针对该问题的方案，通过带正电的绝缘层12、18而使导通电阻减小。该技术在将形成电子供给层8a的AlGaN的Al浓度设置为较低以将阈值电压设定为较高的情况下特别有用。
(第四实施例)
图4表示第四实施例，绝缘层12c、18c使用分散地混入有Ga离子的SiO2层。Ga离子带正电荷，从而绝缘层12c、18c带正电。该SiO2层通过热CVD(ChemicalVaporDeposition，化学气相沉积)法将SiO2堆积在电子供给层8的表面上而被形成。当提高热CVD法的实施温度时，电子供给层8中所含有的Ga向SiO2内移动的量将增加。通过在使相当于需要的电荷量的Ga移动的温度下实施热CVD法，从而能够形成带正电的绝缘层12c、18c。通过等离子CVD法也能够形成分散地存在有Ga离子的SiO2层。也可以向不含有正离子的绝缘层中注入例如Na正离子或Ga正离子。Na离子或Ga离子等在绝缘层中难以移动，从而形成固定有正电荷的绝缘层。
虽然以上对本发明的具体示例进行了详细说明，但这些只不过是例示，并不对权利要求书进行限定。在权利要求书所记载的技术中包含对以上所例示的具体示例进行了各种改变、变更的技术。此外，在本说明书或附图中所说明的技术要素以单独或各种组合的方式来发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图所例示的技术能够同时实现多个目的，并且实现其中一个目的本身便具有技术上的有用性。
符号说明
2：基板；
4：缓冲层；
6：电子传输层；
8：电子供给层；
10：源极电极；
12：绝缘层；
14：栅电极；
16：p型层；
18：绝缘层；
20：漏极电极。

Claims (4)

1.一种半导体装置，具备：
异质结结构，其具有由GaN形成的电子传输层与由Inx1Aly1Ga1-x1-y1N形成的电子供给层，其中，0≤x1≤1，0≤y1≤1，0≤1-x1-y1＜1；
源极电极，其被设置在所述电子供给层的表面上；
漏极电极，其被设置在所述电子供给层的表面上，并且被配置在从所述源极电极分离的位置处；
Inx2Aly2Ga1-x2-y2N的p型层，其被设置在位于所述源极电极与所述漏极电极之间的所述电子供给层的表面上，其中，0≤x2≤1，0≤y2≤1，0≤1-x2-y2≤1；
栅电极，其与所述p型层相接；
绝缘层，其对在所述源极电极与所述p型层之间露出的所述电子供给层的表面和/或在所述漏极电极与所述p型层之间露出的所述电子供给层的表面进行覆盖，
在所述绝缘层的至少一部分中固定有正电荷。
2.如权利要求1所述的半导体装置，其中，
在对在所述漏极电极与所述p型层之间露出的所述电子供给层的表面进行覆盖的所述绝缘层的所述漏极电极侧固定有正电荷，在所述绝缘层的所述p型层侧未固定有正电荷。
3.如权利要求1或2所述的半导体装置，其中，
在所述绝缘层中分散地存在有Ga。
4.一种制造方法，其为权利要求1至3中的任意一项所述的半导体装置的制造方法，包括：
将Inx2Aly2Ga1-x2-y2N的p型宽域层形成在所述电子供给层上的工序，其中，0≤x2≤1，0≤y2≤1，0≤1-x2-y2≤1；
通过对所述p型宽域层的一部分进行蚀刻而使所述电子供给层的表面露出，从而在所述电子供给层上形成所述p型层的工序；
形成所述绝缘层的工序，所述绝缘层对在所述源极电极与所述p型层之间露出的所述电子供给层的表面和在所述漏极电极与所述p型层之间露出的所述电子供给层的表面中的至少一方进行覆盖。
CN201610021314.9A 2015-01-14 2016-01-13 半导体装置 Active CN105789297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015004733A JP6023825B2 (ja) 2015-01-14 2015-01-14 半導体装置
JP2015-004733 2015-03-04

Publications (2)

Publication Number Publication Date
CN105789297A true CN105789297A (zh) 2016-07-20
CN105789297B CN105789297B (zh) 2020-09-15

Family

ID=56233938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610021314.9A Active CN105789297B (zh) 2015-01-14 2016-01-13 半导体装置

Country Status (5)

Country Link
US (1) US20160204254A1 (zh)
JP (1) JP6023825B2 (zh)
KR (1) KR101756580B1 (zh)
CN (1) CN105789297B (zh)
DE (1) DE102016100116B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707709A (zh) * 2021-07-26 2021-11-26 西安电子科技大学 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法
CN115938939A (zh) * 2022-10-14 2023-04-07 北京镓纳光电科技有限公司 一种提高氮化镓基高电子迁移率晶体管的二维电子气浓度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070007547A1 (en) * 2005-07-06 2007-01-11 Robert Beach III-Nitride enhancement mode devices
CN102184943A (zh) * 2011-04-18 2011-09-14 电子科技大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN103493188A (zh) * 2011-03-04 2014-01-01 夏普株式会社 常闭型异质结场效应晶体管
CN104009076A (zh) * 2014-05-29 2014-08-27 西安电子科技大学 一种AlGaN/GaN异质结场效应晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533135B2 (ja) * 1987-09-18 1996-09-11 富士通株式会社 微粒子トランジスタ
JP5169515B2 (ja) * 2008-06-16 2013-03-27 富士通株式会社 化合物半導体装置
JP2008034438A (ja) * 2006-07-26 2008-02-14 Sanken Electric Co Ltd 半導体装置
JP2009111204A (ja) * 2007-10-31 2009-05-21 Panasonic Corp 電界効果トランジスタ及びその製造方法
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US20110248283A1 (en) * 2010-04-07 2011-10-13 Jianjun Cao Via structure of a semiconductor device and method for fabricating the same
JP2013080794A (ja) * 2011-10-03 2013-05-02 Sharp Corp 高電子移動度トランジスタ
JP2014045174A (ja) * 2012-08-01 2014-03-13 Sharp Corp 窒化物半導体装置
US8933461B2 (en) * 2012-08-09 2015-01-13 Texas Instruments Incorporated III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US20140335666A1 (en) * 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
JP6223010B2 (ja) 2013-06-19 2017-11-01 オリンパス株式会社 顕微鏡システム
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP2015177069A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6223938B2 (ja) * 2014-09-19 2017-11-01 株式会社東芝 ゲート制御装置、半導体装置、及び半導体装置の制御方法
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070007547A1 (en) * 2005-07-06 2007-01-11 Robert Beach III-Nitride enhancement mode devices
CN103493188A (zh) * 2011-03-04 2014-01-01 夏普株式会社 常闭型异质结场效应晶体管
CN102184943A (zh) * 2011-04-18 2011-09-14 电子科技大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN104009076A (zh) * 2014-05-29 2014-08-27 西安电子科技大学 一种AlGaN/GaN异质结场效应晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707709A (zh) * 2021-07-26 2021-11-26 西安电子科技大学 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法
CN113707709B (zh) * 2021-07-26 2023-03-14 西安电子科技大学 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法
CN115938939A (zh) * 2022-10-14 2023-04-07 北京镓纳光电科技有限公司 一种提高氮化镓基高电子迁移率晶体管的二维电子气浓度的方法

Also Published As

Publication number Publication date
DE102016100116A1 (de) 2016-07-14
CN105789297B (zh) 2020-09-15
DE102016100116B4 (de) 2021-04-29
KR20160087752A (ko) 2016-07-22
US20160204254A1 (en) 2016-07-14
JP2016131205A (ja) 2016-07-21
KR101756580B1 (ko) 2017-07-10
JP6023825B2 (ja) 2016-11-09

Similar Documents

Publication Publication Date Title
US8940593B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
CN105226101B (zh) 结型场效应晶体管及其制造方法
CN105702736B (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
US9159795B2 (en) High side DMOS and the method for forming thereof
CN104332498A (zh) 一种斜场板功率器件及斜场板功率器件的制备方法
JP2021526308A (ja) 半導体デバイス及びその製造方法
CN105655395A (zh) 一种增强型高电子迁移率晶体管及其制作方法
CN105190896A (zh) Resurf iii-n高电子迁移率晶体管
KR101770489B1 (ko) 질화물 고전압 소자 및 그 제조 방법
CN103855001A (zh) 晶体管及其制造方法
US10381469B2 (en) Semiconductor device and method of manufacturing the same
CN106935646B (zh) 埋藏沟道晶体管及其形成方法
CN105226093A (zh) GaN HEMT器件及其制作方法
WO2016092896A1 (ja) 半導体装置とその製造方法
CN105810728A (zh) 增强型鳍式绝缘栅高电子迁移率晶体管
JP2015056640A (ja) 半導体装置の製造方法
CN102916046A (zh) 硅衬底上氮化物高压器件及其制造方法
CN104517848A (zh) Ldmos晶体管结构及其形成方法
CN103227199B (zh) 半导体电子器件
CN103681846A (zh) 半导体装置及其制造方法
TWI577010B (zh) 功率金氧半導體場效電晶體
CN105789297A (zh) 半导体装置
JP2012049466A5 (zh)
CN109103249A (zh) 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管
CN103681831B (zh) 高电子迁移率晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200923

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right