JP2013080794A - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタ Download PDFInfo
- Publication number
- JP2013080794A JP2013080794A JP2011219524A JP2011219524A JP2013080794A JP 2013080794 A JP2013080794 A JP 2013080794A JP 2011219524 A JP2011219524 A JP 2011219524A JP 2011219524 A JP2011219524 A JP 2011219524A JP 2013080794 A JP2013080794 A JP 2013080794A
- Authority
- JP
- Japan
- Prior art keywords
- electron mobility
- layer
- algan layer
- mobility transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】電子移動度を低下させることなく、電子密度を高くできる高電子移動度トランジスタを提供する。
【解決手段】Si基板100上に形成されたバッファ層10と、バッファ層10上に形成されたGaN層11と、GaN層11上に形成されたAlGaN層12と、AlGaN層12内に形成されると共に、互いに間隔をあけて形成されたソース電極13とドレイン電極14と、AlGaN層12上かつソース電極13とドレイン電極14との間に形成されたゲート電極15と、ソース電極13とドレイン電極14およびゲート電極15が形成されたAlGaN層12の一部を覆うように形成された絶縁膜16とを備える。上記絶縁膜16中にCsの原子が2×1013cm−2以上存在する。
【選択図】図1
【解決手段】Si基板100上に形成されたバッファ層10と、バッファ層10上に形成されたGaN層11と、GaN層11上に形成されたAlGaN層12と、AlGaN層12内に形成されると共に、互いに間隔をあけて形成されたソース電極13とドレイン電極14と、AlGaN層12上かつソース電極13とドレイン電極14との間に形成されたゲート電極15と、ソース電極13とドレイン電極14およびゲート電極15が形成されたAlGaN層12の一部を覆うように形成された絶縁膜16とを備える。上記絶縁膜16中にCsの原子が2×1013cm−2以上存在する。
【選択図】図1
Description
この発明は、高電子移動度トランジスタに関する。
従来、高電子移動度トランジスタとしては、ヘテロ界面を形成するGaN層とAlGaN層とを備え、チャネル濃度すなわちチャネルにおける電子密度を増やすためにAlGaN層のAl組成比を大きくしたものがある(例えば、非特許文献1参照)。
ところで、上記高電子移動度トランジスタでは、チャネルにおける電子密度を増やすためにAlGaN層のAl組成比を大きくすると、GaN層との歪が大きくなってクラックが発生するため、チャネルにおける電子密度を高くすることができないという問題がある。
また、上記高電子移動度トランジスタでは、チャネルにおける電子密度を部分的に変化させるために、AlGaN層にSiをイオン注入していたが、Siが導入されると電子移動度が下がるという問題がある。
ジェフリー・エス・フリン(Jeffrey S. Flynn)著他,「デルタドープAlGaNとAlGaN/GaN HEMTs:性能向上への途か?("Delta doped AlGaN and AlGaN/GaN HEMTs : Pathway to improved performance?")」,(米国),フィジカ・ステイタス・ソリッディc(physica status solidi(c)),2006年12月,Volume0, No.7, p2327-2330
そこで、この発明の課題は、電子移動度を低下させることなく、電子密度を高くできる高電子移動度トランジスタを提供することにある。
上記課題を解決するため、この発明の高電子移動度トランジスタは、
GaN層と、
上記GaN層上に形成され、上記GaN層とヘテロ界面を形成するAlGaN層と、
上記AlGaN層上に互いに間隔をあけて形成されるか、または、上記AlGaN層内と上記GaN層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極とドレイン電極と、
上記AlGaN層上かつ上記ソース電極と上記ドレイン電極との間に形成されたゲート電極と、
上記AlGaN層上に形成された絶縁膜と
を備え、
上記絶縁膜中に、上記GaN層中に電子を供給するドナーとなるアルカリ金属の原子が1011cm−2以上存在することを特徴とする。
GaN層と、
上記GaN層上に形成され、上記GaN層とヘテロ界面を形成するAlGaN層と、
上記AlGaN層上に互いに間隔をあけて形成されるか、または、上記AlGaN層内と上記GaN層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極とドレイン電極と、
上記AlGaN層上かつ上記ソース電極と上記ドレイン電極との間に形成されたゲート電極と、
上記AlGaN層上に形成された絶縁膜と
を備え、
上記絶縁膜中に、上記GaN層中に電子を供給するドナーとなるアルカリ金属の原子が1011cm−2以上存在することを特徴とする。
上記構成によれば、自発分極とピエゾ効果によってAlGaN層とGaN層との間のヘテロ界面近傍に1012cm−2程度の濃度の二次元電子ガスが誘起される。絶縁膜中にアルカリ金属(例えばCs)の原子を1011cm−2以上導入すると、絶縁膜中のアルカリ金属(例えばCs)の原子が1価の陽イオンとなって二次元電子ガスに電子が供給され、GaN層のヘテロ界面近傍の二次元電子ガスの濃度を増やすことができる。また、絶縁膜とGaN層との間にAlGaN層があることにより絶縁膜とチャネルが離れているため、絶縁膜中にドープされたアルカリ金属に起因する移動度劣化が小さい。これに対して、絶縁膜中にアルカリ金属(例えばCs)の原子が1011cm−2未満であると、二次元電子ガスの濃度を増やす効果はなくなる。
また、一実施形態の高電子移動度トランジスタでは、
上記アルカリ金属はCsである。
上記アルカリ金属はCsである。
上記実施形態によれば、アルカリ金属のうちでイオン化エネルギーが最も低いCsを用いることによって、電子を放出しやすいドナーとして最適である。
また、一実施形態の高電子移動度トランジスタでは、
上記AlGaN層は、AlとGaのモル比率が0.3:0.7のときよりもAlが少ない。
上記AlGaN層は、AlとGaのモル比率が0.3:0.7のときよりもAlが少ない。
上記実施形態によれば、AlGaN層のAlとGaのモル比率を0.3:0.7のときよりもAlを少なくすることによって、GaN層とAlGaN層とのピエゾ効果が高まり、二次元電子ガスの濃度が高くなる。なお、AlGaN層のAlの組成比を高くすると、GaN層との応力が大きくなって転移やクラックが生じるので、転移やクラックが生じない範囲でAlGaN層のAlの組成比を適宜設定すればよい。
また、一実施形態の高電子移動度トランジスタでは、
ノーマリーオフ型のトランジスタである。
ノーマリーオフ型のトランジスタである。
上記実施形態によれば、ゲート電極のポテンシャルによりGaN層のヘテロ界面近傍の二次元電子ガスが遮断されるノーマリーオフ型のトランジスタであることによって、例えば、AlGaN層のAl組成を少なくして二次元電子ガス濃度を低くしてノーマリーオフとしても、絶縁膜中にアルカリ金属(例えばCs)の原子を1011cm−2以上導入することで、二次元電子ガス濃度が高くなり、チャネルを低抵抗にできる。これにより、低抵抗なノーマリーオフタイプの高電子移動度トランジスタを実現できる。
以上より明らかなように、この発明の高電子移動度トランジスタによれば、電子移動度を低下させることなく、電子密度を高くできる高電子移動度トランジスタを実現することができる。
以下、この発明の高電子移動度トランジスタを図示の実施の形態により詳細に説明する。
〔第1実施形態〕
図1はこの発明の第1実施形態の高電子移動度トランジスタの断面図を示している。
図1はこの発明の第1実施形態の高電子移動度トランジスタの断面図を示している。
この第1実施形態の高電子移動度トランジスタは、図1に示すように、Si基板100と、Si基板100上に形成されたバッファ層10と、バッファ層10上に形成されたGaN層11と、GaN層11上に形成されたAlGaN層12と、AlGaN層12内に形成されると共に、互いに間隔をあけて形成されたソース電極13とドレイン電極14と、AlGaN層12上かつソース電極13とドレイン電極14との間に形成されたゲート電極15と、ソース電極13とドレイン電極14およびゲート電極15が形成されたAlGaN層12の一部を覆うように形成されたTa2O5からなる絶縁膜16とを備えている。上記GaN層11とAlGaN層12でヘテロ界面を形成している。
上記絶縁膜16中にアルカリ金属の一例としてのCs原子が2×1013cm−2以上存在する。この絶縁膜16にCsを導入することで、Csが半導体に対するドナーとして働き電子を半導体中に放出する。すなわち、Csから放出された電子は、AlGaN層12を介してGaN層11とAlGaN層12との界面に供給される。
例えば、Al0.2Ga0.8N層をGaN層11の上に堆積した構造では、GaN層11とAlGaN層12との界面にできる二次元電子ガス濃度は、0.5×1013cm−2である。二次元電子ガスの濃度は、ヘテロ界面に生じる自発分極とGaN層11とAlGaN層12とのピエゾ効果によって決まる。したがって、二次元電子ガス濃度は、AlとGaの組成比によって決まる。すなわち、Alの組成比を高くすると、二次元電子ガスの濃度が高くなる。しかし、Alの組成比を高くすると、GaN層11との応力が大きくなり、転移やクラックの原因となるため、Alの組成比を大きくして、二次元電子ガス濃度を増やすには限界がある。
また、AlGaN層12との界面付近の絶縁膜16中に2×1013cm−2のCs原子を導入すると、GaN層11とAlGaN層12との界面二次元電子ガスにCsから放出される電子が加えられ、二次元電子ガス濃度は1013cm−2以上になり、チャネルを低抵抗にすることができる。
図2は絶縁膜16中にCsをドープしない比較例としての高電子移動度トランジスタのエネルギーバンド図を示し、図3はこの第1実施形態のCsをドープした高電子移動度トランジスタのエネルギーバンド図を示している。図2,図3において、左側は自発分極とピエゾ効果による二次元電子ガスの発生前の状態を示し、右側に二次元電子ガスが生じた状態を示している。
図3に示すように、絶縁膜16中にCsを導入すると、自発分極とピエゾ効果による電子にCsから半導体中にドープされた電子が加わり、二次元電子ガス濃度が上昇する。
図4〜図11にこの第1実施形態の高電子移動度トランジスタ(CsドープGaN系HEMT)の製造方法を説明するための各製造工程における断面図を示している。
まず、図4に示すように、Si基板100上に、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法を用いて、500ÅのAlN/GaNを堆積してバッファ層10を形成する。次に、バッファ層10上にGaNを堆積して、膜厚5μmのGaN層11を形成する。
次に、図5に示すように、GaN層11上にMOCVD法を用いてAl0.2Ga0.8Nを堆積して、AlGaN層12を形成する。
次に、図6に示すように、AlGaN層12上にフォトレジストパターンをマスクにしてTi/Al/Auを堆積させて、ソース電極13とドレイン電極14を所定の間隔をあけて形成した後、フォトレジストパターンを除去する。なお、ソース電極13とドレイン電極14の材料としては、少なくともTi/Alからなり、その上にTiNのキャップ層を積層してもよいし、Alの上にAu,Ag,Ptなどを積層してもよい。
次に、図7に示すように、アニールを行うことにより、ソース電極13とドレイン電極14がスパイクを起こしてAlGaN層12を貫通し、GaN層11の上側の一部に入る。この熱処理によって、2次元電子ガス(2DEG)とソース電極13との間および2次元電子ガス(2DEG)とドレイン電極14との間にオーミックコンタクトが得られる。
次に、図8に示すように、AlGaN層12上に、ソース電極13とドレイン電極14との間かつソース電極13側に、WN/Auからなるゲート電極15を形成する。このゲート電極15は、AlGaN層12とショットキー接合される。ゲート電極15には、AlGaN層12とショットキー接合する材料として例えばWN/WやTiN/Tiなどを用いてもよい。
次に、図9に示すように、ソース電極13とドレイン電極14とゲート電極15が形成されたAlGaN層12を覆うように、Ta2O5を堆積させて絶縁膜16を形成する。
次に、図10に示すように、絶縁膜16中にCsイオンを注入して、絶縁膜16のAlGaN層12近傍にCs原子を配置する。ここで、Csイオンが絶縁膜16のAlGaN層12近傍に配置されるように、イオン注入装置においてCsイオンの注入エネルギーを操作する。
次に、図11に示すように、活性化アニールを行うことにより、絶縁膜16中のCs原子が陽イオンとなる。
図12は絶縁膜16中にドーズしたCsの量と二次元電子ガス濃度との関係およびCsのドーズ量と抵抗との関係を示す。図12において、横軸はCsドーズ量[cm−2]を表し、縦軸は二次元電子ガス濃度[cm−2]を表している。なお、図12では、横軸のCsドーズ量および縦軸の二次元電子ガス濃度は、指数底10を記号Eで表す浮動小数点形式の表現であり、例えば、1.E+12は1×1012を表す。
図12から明らかなように、絶縁膜16中へのCsのドーズにより1013cm−2を超える高濃度の二次元電子ガスが得られる。ここでは、Csドーズ前から自発分極とピエゾ効果によって、濃度が約0.5×1013cm−2の二次元電子ガスが存在している。
また、図12では、1015cm−2以上で二次元電子ガス濃度が飽和しており、Csドーズ量は、1016cm−2以下であればよく、1015cm−2以下がより好ましい。
上記構成の高電子移動度トランジスタによれば、絶縁膜16中にアルカリ金属としてCsを1011cm−2以上導入すると、自発分極とピエゾ効果によってAlGaN層12とGaN層11との間のヘテロ界面近傍に誘起される二次元電子ガスに対して、絶縁膜16中のアルカリ金属(例えばCs)の原子が1価の陽イオンとなってAlGaN層12を介してGaN層11中に電子が供給される。これによって、GaN層11のヘテロ界面近傍の二次元電子ガスの濃度を増やすことができる。また、絶縁膜16とGaN層11との間にAlGaN層12があることにより絶縁膜16とチャネルが離れているため、絶縁膜16中にドープされたアルカリ金属に起因する移動度劣化を小さくできる。
また、上記アルカリ金属のうちのイオン化エネルギーが最も低いCsを用いることによって、電子を放出しやすいドナーとして最適である。例えば、他のアルカリ金属は、イオン化エネルギーは次のとおりであり、これらよりもCsは3.89[kJ/mol]と低い。
Li:5.39
Na:5.15
K :4.34
Rb:4.18
Li:5.39
Na:5.15
K :4.34
Rb:4.18
また、上記AlGaN層12のAlとGaのモル比率を0.3:0.7のときよりもAlを少なくすることによって、GaN層11とAlGaN層12とのピエゾ効果が高まり、二次元電子ガスの濃度が高くなる。なお、AlGaN層12のAlの組成比を高くすると、GaN層11との応力が大きくなって転移やクラックが生じるので、転移やクラックが生じない範囲でAlGaN層12のAlの組成比を適宜設定すればよい。
このように、AlGaN層12のAlの比率が下がり、応力が下がるためにウェハの反りやクラックの発生を抑えることができる。また、低抵抗化のために二次元電子ガス濃度は1013cm−2以上が望ましく、AlGaN層の膜厚によらずに1013cm−2以上の濃度を得るためにはAl組成比が0.3以上必要である。しかしながら、絶縁膜16中にCsをドープすることにより、Al組成比が0.3以下であっても1013cm−2以上の濃度を実現することができ、ウェハの反りも少なくできる。AlGaN層のAl組成比が0.05以下では二次元電子ガスがほとんど発生しないため、Al組成比は0.05よりも大きいことが望ましい。
〔第2実施形態〕
図13はこの発明の第2実施形態の高電子移動度トランジスタの断面図を示している。
図13はこの発明の第2実施形態の高電子移動度トランジスタの断面図を示している。
この第2実施形態の高電子移動度トランジスタは、図13に示すように、Si基板200と、Si基板200上に形成されたバッファ層20と、バッファ層20上に形成されたGaN層21と、GaN層21上に形成されたAlGaN層22と、AlGaN層22内に形成されると共に、互いに間隔をあけて形成されたソース電極23とドレイン電極24と、AlGaN層22上かつソース電極23とドレイン電極24との間に形成されたゲート電極25と、ソース電極23とドレイン電極24およびゲート電極25が形成されたAlGaN層22の一部を覆うように形成された絶縁膜26とを備えている。上記GaN層21とAlGaN層22でヘテロ界面を形成している。
上記絶縁膜26中にアルカリ金属の一例としてのCsが2×1013cm−2以上存在する。この絶縁膜26にCsを導入することで、Csが半導体に対するドナーとして働き電子を半導体中に放出する。すなわち、Csから放出された電子は、AlGaN層22を介してGaN層21とAlGaN層22との界面に供給される。
例えば、Al0.1Ga0.9N層22をGaN層21上に堆積した構造では、界面にできる二次元電子ガス濃度は低くなり、ゲート電極25のポテンシャルによってノーマリーオフが可能である。しかし、ゲート電極25−ドレイン電極24の二次元電子ガス濃度も低くなり、抵抗が増大する。
AlGaN層22との界面付近の絶縁膜26中に2×1013cm−2のCs原子を導入すると、二次元電子ガス濃度は1013cm−2以上になり、チャネルを低抵抗にすることができる。これにより、低抵抗なノーマリーオフGaN系HEMTの製造が可能となる
図14にCsのドープ量とシート抵抗との関係およびCsのドープ量と閾値電圧との関係を示している。図14において、横軸はCsドーズ量[cm−2]を表し、縦軸はシート抵抗[kΩ/sq]と閾値電圧[V]を表し、黒丸のグラフがシート抵抗であり、黒四角のグラフがCsドーズ量である。なお、図14では、横軸のCsドーズ量は、指数底10を記号Eで表す浮動小数点形式の表現であり、例えば、1.E+12は1×1012を表す。
図14にCsのドープ量とシート抵抗との関係およびCsのドープ量と閾値電圧との関係を示している。図14において、横軸はCsドーズ量[cm−2]を表し、縦軸はシート抵抗[kΩ/sq]と閾値電圧[V]を表し、黒丸のグラフがシート抵抗であり、黒四角のグラフがCsドーズ量である。なお、図14では、横軸のCsドーズ量は、指数底10を記号Eで表す浮動小数点形式の表現であり、例えば、1.E+12は1×1012を表す。
図14に示すように、Csドーズ量を増やすとシート抵抗が下がり、低抵抗になっている。また、Csドーズ量を増やしても閾値電圧はほとんど変化せず、ノーマリーオフを維持していることがわかる。
上記第2実施形態の高電子移動度トランジスタは、第1実施形態の高電子移動度トランジスタと同様の効果を有する。
また、上記ゲート電極15のポテンシャルによりGaN層11のヘテロ界面近傍の二次元電子ガスが遮断されるノーマリーオフ型のトランジスタであることによって、例えば、AlGaN層12のAl組成を少なくして二次元電子ガス濃度を低くしてノーマリーオフとしても、絶縁膜16中にアルカリ金属(例えばCs)の原子を1011cm−2以上導入することで、二次元電子ガス濃度が高くなり、チャネルを低抵抗にできる。これにより、低抵抗なノーマリーオフタイプの高電子移動度トランジスタを実現できる。
〔第3実施形態〕
図15はこの発明の第3実施形態の高電子移動度トランジスタのオフ状態の断面図を示し、図16は高電子移動度トランジスタのオン状態の断面図を示している。図15,図16では、Si基板とバッファ層を省略している。
図15はこの発明の第3実施形態の高電子移動度トランジスタのオフ状態の断面図を示し、図16は高電子移動度トランジスタのオン状態の断面図を示している。図15,図16では、Si基板とバッファ層を省略している。
この第3実施形態の高電子移動度トランジスタは、図15に示すように、GaN層31と、GaN層31上に形成されたAlGaN層32と、AlGaN層32内に形成されると共に、互いに間隔をあけて形成されたソース電極33とドレイン電極34と、AlGaN層上かつソース電極33とドレイン電極34との間に形成されたゲート電極35と、ソース電極23とドレイン電極34およびゲート電極35が形成されたAlGaN層32の一部を覆うように形成された絶縁膜36とを備えている。上記GaN層31とAlGaN層32でヘテロ界面を形成している。
上記絶縁膜36中にアルカリ金属の一例としてのCsが2×1013cm−2以上存在する。
図15に示すように、ソース電極33とゲート電極35を0Vとしたオフ状態で大きなドレイン電圧(ドレイン電極34に500V印加)がGaN系HEMTに印加されると、ゲート電極35から電子が注入され、注入された電子が絶縁膜36にトラップされる。
次に、図16に示すように、ソース電極33を0Vとし、ドレイン電極34に3Vを印加すると共に、ゲート電極35に10Vを印加してオン状態になった直後は、絶縁膜36にトラップされた電子によってチャネルに高抵抗部分ができる。このときの絶縁膜36中にCsをドープしない高電子移動度トランジスタのエネルギーバンド図を図17に示す。このように、高電圧動作でのトランジスタのオン抵抗が、低電圧動作でのトランジスタのオン抵抗に比べて高くなってしまう現象を「コラプス」という。
これに対して、この第3実施形態の高電子移動度トランジスタでは、絶縁膜36にトラップされる電荷以上のCsを絶縁膜36中に導入することによって、図18のエネルギーバンド図に示すように、絶縁膜36にトラップされた電子の影響が減少し、コラプスを抑制することができる。
上記第3実施形態の高電子移動度トランジスタは、第1実施形態の高電子移動度トランジスタと同様の効果を有する。
上記第1〜第3実施形態では、絶縁膜にTa2O5からなる誘電体膜を用いたが、これに限らず、SiN、HfO、TaO、SiON、ZrO、AlO、AlN、TEOS(テトラ・エトキシ・シラン)などからなる膜を用いてもよい。
なお、この発明の高電子移動度トランジスタは、AlGaN層の上部にゲート電極の少なくとも一部が埋め込まれていてもよい。
この場合、AlGaN層の上部にゲート電極の少なくとも一部が埋め込まれていることによって、ゲート電極下のヘテロ界面に形成される二次元電子ガス濃度を低下させるか、または、ゲート電極によりGaN層とAlGaN層とのヘテロ界面が遮断されて2次元電子ガスが存在しないようにするので、閾値電圧が高くなってトランジスタのノーマリーオフ動作が可能になる。したがって、電子移動度を低下させることなく、電子密度を高くできるノーマリーオフ動作の高電子移動度トランジスタを実現できる
また、上記第1〜第3実施の形態では、Si基板を用いた高電子移動度トランジスタについて説明したが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上にGaN層,AlGaN層を成長させてもよいし、GaN基板上にGaN層,AlGaN層を成長させてもよい。また、基板とGaN層との間にバッファ層を形成しなくてもよいし、GaN層とAlGaN層との間にヘテロ改善層を形成してもよい。
また、上記第1〜第3実施の形態では、Si基板を用いた高電子移動度トランジスタについて説明したが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上にGaN層,AlGaN層を成長させてもよいし、GaN基板上にGaN層,AlGaN層を成長させてもよい。また、基板とGaN層との間にバッファ層を形成しなくてもよいし、GaN層とAlGaN層との間にヘテロ改善層を形成してもよい。
この発明の具体的な実施の形態について説明したが、この発明は上記第1〜第3実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
10,20…バッファ層
11,21,31…GaN層
12,22,32…AlGaN層
13,23,33…ソース電極
14,24,34…ドレイン電極
15,25,35…ゲート電極
16,26,36…絶縁膜
100,200…Si基板
11,21,31…GaN層
12,22,32…AlGaN層
13,23,33…ソース電極
14,24,34…ドレイン電極
15,25,35…ゲート電極
16,26,36…絶縁膜
100,200…Si基板
Claims (4)
- GaN層と、
上記GaN層上に形成され、上記GaN層とヘテロ界面を形成するAlGaN層と、
上記AlGaN層上に互いに間隔をあけて形成されるか、または、上記AlGaN層内と上記GaN層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極とドレイン電極と、
上記AlGaN層上かつ上記ソース電極と上記ドレイン電極との間に形成されたゲート電極と、
上記AlGaN層上に形成された絶縁膜と
を備え、
上記絶縁膜中に、上記GaN層中に電子を供給するドナーとなるアルカリ金属の原子が1011cm−2以上存在することを特徴とする高電子移動度トランジスタ。 - 請求項1に記載の高電子移動度トランジスタにおいて、
上記アルカリ金属はCsであることを特徴とする高電子移動度トランジスタ。 - 請求項1または2に記載の高電子移動度トランジスタにおいて、
上記AlGaN層は、AlとGaのモル比率が0.3:0.7のときよりもAlが少ないことを特徴とする高電子移動度トランジスタ。 - 請求項1から3までのいずれか1つに記載の高電子移動度トランジスタにおいて、
ノーマリーオフ型のトランジスタであることを特徴とする高電子移動度トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011219524A JP2013080794A (ja) | 2011-10-03 | 2011-10-03 | 高電子移動度トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011219524A JP2013080794A (ja) | 2011-10-03 | 2011-10-03 | 高電子移動度トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013080794A true JP2013080794A (ja) | 2013-05-02 |
Family
ID=48526960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011219524A Pending JP2013080794A (ja) | 2011-10-03 | 2011-10-03 | 高電子移動度トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013080794A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101756580B1 (ko) * | 2015-01-14 | 2017-07-10 | 도요타 지도샤(주) | 반도체 장치 |
KR101985897B1 (ko) * | 2017-12-15 | 2019-06-04 | 국방과학연구소 | Hemt 제조방법 |
-
2011
- 2011-10-03 JP JP2011219524A patent/JP2013080794A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101756580B1 (ko) * | 2015-01-14 | 2017-07-10 | 도요타 지도샤(주) | 반도체 장치 |
KR101985897B1 (ko) * | 2017-12-15 | 2019-06-04 | 국방과학연구소 | Hemt 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9837519B2 (en) | Semiconductor device | |
JP6591168B2 (ja) | 半導体装置及びその製造方法 | |
TWI512993B (zh) | 電晶體與其形成方法與半導體元件 | |
US11222969B2 (en) | Normally-off transistor with reduced on-state resistance and manufacturing method | |
JP5670427B2 (ja) | GaNバッファ層におけるドーパント拡散変調 | |
JP6368197B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8344422B2 (en) | Semiconductor device | |
JP6462456B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8330187B2 (en) | GaN-based field effect transistor | |
US10784361B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2017073506A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2015115582A (ja) | 半導体装置 | |
US20150263155A1 (en) | Semiconductor device | |
JP2017037982A (ja) | 半導体装置およびその製造方法 | |
JP2016181632A (ja) | 半導体装置及びその製造方法 | |
JP2014078537A (ja) | 横型半導体装置 | |
JP2014045174A (ja) | 窒化物半導体装置 | |
KR20190112526A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
JP2010206125A (ja) | 窒化ガリウム系高電子移動度トランジスタ | |
JPWO2014148255A1 (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
US20150349108A1 (en) | Electrode structure for nitride semiconductor device, and nitride semiconductor field effect transistor | |
JP6639260B2 (ja) | 半導体装置 | |
JP2013080794A (ja) | 高電子移動度トランジスタ | |
KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
CN110663105B (zh) | 半导体装置的制造方法 |