CN105531818A - 半导体装置的制造方法以及半导体装置 - Google Patents

半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN105531818A
CN105531818A CN201580001844.0A CN201580001844A CN105531818A CN 105531818 A CN105531818 A CN 105531818A CN 201580001844 A CN201580001844 A CN 201580001844A CN 105531818 A CN105531818 A CN 105531818A
Authority
CN
China
Prior art keywords
interarea
cooler
semiconductor device
semiconductor
semiconductor unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580001844.0A
Other languages
English (en)
Other versions
CN105531818B (zh
Inventor
坂本阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105531818A publication Critical patent/CN105531818A/zh
Application granted granted Critical
Publication of CN105531818B publication Critical patent/CN105531818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明提供一种半导体装置的制造方法，包含以下工序。准备半导体单元的工序，该半导体单元具有具备散热部的第一主面和与第一主面对置的第二主面，并且搭载有半导体芯片；准备具有平坦面的冷却器的工序；在半导体单元的第一主面或者冷却器的平坦面涂布含有金属纳米粒子的糊料的工序；隔着糊料使半导体单元的第一主面与冷却器的平坦面接触的工序；以及在将糊料升温的同时向半导体单元的第二主面施加在平面内均匀的加压力，将糊料烧结而形成接合层的工序。

Description

半导体装置的制造方法以及半导体装置
技术领域
本发明涉及一种半导体装置的制造方法以及半导体装置。
背景技术
图10是现有的半导体模块500的主要部分截面图。在图10中示出将该半导体模块500固定在金属制的冷却器62的状态。
现有的半导体模块500具备金属基板51；绝缘基板54，用焊料53将背面的金属板52固着在金属基板51；以及半导体芯片57，用焊料56固着在该绝缘基板54的正面的电路板55。另外，具备固着在金属基板51的树脂制的壳体58、与壳体58一体成型的外部端子59以及与半导体芯片57、电路板55和外部端子59连接的导线60。进一步地，还具备填充壳体58的胶等密封材料61。并且，在金属板52和冷却器62之间夹有导热性良好的复合物63而将冷却器62固定。
图11是其他的现有的半导体模块600的主要部分截面图。
与上述半导体模块500不同，在绝缘基板54的正面的电路板55具备用焊料56固着的半导体芯片57和外部端子65(金属条)。另外，具备使折弯的外部端子65的前端部65a与金属板52的背面52a和侧面52b的一部分露出而密封的模压树脂66。外部端子65的前端部65a配置在从模压树脂66的表面形成的凹部中埋入了金属制的螺母67的螺母套68之上。利用在上述外部端子65的前端部65a形成的未图示的贯通孔和该螺母套，用螺栓将外部端子65和未图示的外部布线条固定。
通过半导体模块500或半导体模块600，能够形成逆变电路的单相电路、双相电路或者三相电路。
在该半导体模块500以及半导体模块600中，在金属基板51的背面51a与冷却器62的平坦面62a之间，由于翘曲等的影响而形成间隙。于是涂布流动性良好的复合物63或涂布厚的复合物63等，在间隙内使复合物63浸润扩展。并且通过使复合物63容易浸润扩展来提高金属基板51与冷却器62的密合性。
另外，在专利文献1中记载了关于通过金属纳米粒子固着了半导体装置和冷却器的电子工业用设备。
现有技术文献
专利文献
专利文献1：日本特开2010-232366号公报
发明内容
技术问题
然而，流动性高的复合物63由于金属基板51的反复的热变形而被挤出至间隙的外侧。因此，金属基板51的背面51a与冷却器62的平坦面62a的密合性容易降低。另外，复合物63的导热率为大约1W/m·k的程度，与铜的导热率390W/m·k或铝的导热率240W/m·k相比，是非常低的。因此复合物63涂布得越厚，冷却性能越低。另外，接合绝缘基板54和金属基板51的焊料53的导热率为50W/m·k的程度，与铜或铝相比也为低的值。需要应用代替该复合物63和焊料53的导热率高的材料，以提高半导体模块的冷却性能。
另外，在专利文献1中记载了在半导体装置和冷却器之间隔着金属纳米粒子进行加压，从而固着半导体装置和冷却器的方法。但没有关于为了获得良好的接合性而施加均匀的加压力和/或关于接合面的形状的记载。
技术方案
在本发明的一个形态中，半导体装置的制造方法包括以下工序。准备半导体单元的工序，该半导体单元具有具备散热部的第一主面和与上述第一主面对置的第二主面，并且搭载有半导体芯片；准备具有平坦面的冷却器的工序；在上述半导体单元的第一主面或者上述冷却器的平坦面涂布含有金属纳米粒子的糊料的工序；隔着上述糊料使上述半导体单元的第一主面和上述冷却器的平坦面接触的工序；以及在将上述糊料升温的同时向上述半导体单元的上述第二主面施加在平面内均匀的加压力，将上述糊料烧结而形成接合层的工序。
另外，在本发明的另一个形态中，半导体装置为以下结构，具备：半导体单元，具有具备散热部的第一主面和与上述第一主面对置的第二主面，并且搭载有半导体芯片；冷却器，具有平坦面，且上述平坦面位于与上述半导体单元的第一主面对置的位置；以及接合层，由金属纳米粒子的烧结体构成，将上述半导体单元的第一主面与上述冷却器的平坦面接合，且周边部比中央部厚。
附图说明
图1是本发明的第一实施例的半导体装置100的结构图。图1的(a)是主要部分截面图，图1的(b)是将图1的(a)的纵向放大了的金属板3c与冷却器2的接合部的放大的截面图。
图2是本发明的第二实施例的半导体装置100的制造工序图。图2的(a)是半导体单元1的截面图，图2的(b)是冷却器2的截面图，图2的(c)是将纵向放大了的作为半导体单元1的散热部的一部分的金属板3c的截面图，图2的(d)是放大了纵向的冷却器2的截面图。
图3接着图2，是本发明的第二实施例的半导体装置100的制造工序图。图3的(a)是半导体单元1的截面图，图3的(b)是冷却器2的截面图，图3的(c)是将纵向放大了的作为半导体单元1的散热部的一部分的金属板3c的截面图，图3的(d)是放大了纵向的冷却器2的截面图。
图4接着图3，是本发明的第二实施例的半导体装置100的制造工序图。图4的(a)是半导体单元1以及冷却器2的截面图，图4的(b)是金属板3c以及冷却器2的截面图。
图5接着图4，是本发明的第二实施例的半导体装置100的制造工序图。图5的(a)是加热炉9、加压机构20、半导体单元1以及冷却器2的截面图，图5的(b)是金属板3c以及冷却器2的截面图。
图6接着图5，是本发明的第二实施例的半导体装置100的制造工序图。图6的(a)是半导体单元1以及冷却器2的截面图，图6的(b)是金属板3c以及冷却器2的截面图。
图7是对使用加压机构20a向半导体单元1的第二主面1b施加均匀的加压力P的方法进行说明的说明图。
图8是对使用加压机构20b向半导体单元1的第二主面1b施加均匀的加压力P的方法进行说明的说明图。
图9是对由金属纳米粒子构成的糊料5的结构进行说明的说明图。
图10是现有的半导体模块500的主要部分截面图。
图11是其他的现有的半导体模块600的主要部分截面图。
符号说明
1：半导体单元
2：冷却器
2a：冷却板
2b：散热片
3：绝缘基板(散热部)
3a：电路板
3b：绝缘板
3c：金属板
4：接合层
5：糊料
6：金属纳米粒子
7：有机膜
8：溶剂
9：加热炉
11：模压树脂
12：外部端子
13：半导体芯片
14：焊料
15：导线
20、20a、20b：加压机构
21：加压块
22：托座
23：球
24、33：加压棒
31：袋
32：碳粉
100：半导体装置
具体实施方式
(一般公开)
半导体装置的制造方法可以包含准备半导体单元的工序，该半导体单元具有具备散热部的第一主面和与第一主面对置的第二主面并搭载有半导体芯片。半导体装置的制造方法可以包含准备具有平坦面的冷却器的工序。半导体装置的制造方法可以包含在半导体单元的第一主面或冷却器的平坦面涂布含有金属纳米粒子的糊料的工序。半导体装置的制造方法可以包含使半导体单元的第一主面和冷却器的平坦面隔着糊料而接触的工序。半导体装置的制造方法可以包含在使糊料升温的同时向半导体单元的第二主面施加在平面内均匀的加压力，将糊料烧结而形成接合层的工序。
加压力在第二主面的平面内可以为±10％以内的偏差。在半导体单元的准备工序中，可以使散热部呈凸状翘曲。散热部的周边部和冷却器之间的间隙可以在10μm以上且300μm以下。散热部的周边部和冷却器之间的间隙可以在20μm以上且100μm以下。散热部的中央部可以与冷却器相接。
加压力可以在5MPa以上且20MPa。升温温度可以在150℃以上且350℃以下。
半导体装置可以具备半导体单元，该半导体单元具有具备散热部的第一主面和与第一主面对置的第二主面，并且搭载了半导体芯片。半导体装置可以具备冷却器，该冷却器具有平坦面，且平坦面位于与半导体单元的第一主面对置的位置；以及接合层，该接合层由金属纳米粒子的烧结体构成，将半导体单元的第一主面与上述冷却器的平坦面接合，且周边部比中央部厚。
接合层的周边部的厚度可以为10μm以上且300μm以下。接合层的周边部的厚度也可以为20μm以上且100μm以下。散热部的中央部可以与冷却器相接。
散热部可以是电路板、绝缘板和金属板层叠而构成的绝缘基板。冷却器可以与金属板接合。半导体芯片可以固定于电路板。金属纳米粒子可以由银或者铜构成。
通过以下的实施例对实施方式进行说明。
在实施方式中，对共同的构成标记相同的符号，省略重复的说明。
应予说明，该实施例并不限于所说明的实施方式，只要不超出本发明的技术思想的范围就能够改变为各种方式。
(实施例1)
图1是本发明的第一实施例的半导体装置100的结构图。图1的(a)是主要部分截面图，图1的(b)是将图1的(a)的纵向放大了的金属板3c与冷却器2的接合部的放大的截面图。
该半导体装置100包括金属制的冷却器2，和隔着接合层4固着于该冷却器2的半导体单元1。该接合层4是烧结了糊料5而成的层，该糊料5是使用了金属纳米粒子例如银纳米粒子的接合材料。
半导体单元1在第一主面(在图中为下表面)具备作为散热部的绝缘基板3。绝缘基板3包括例如陶瓷等绝缘板3b、形成在该绝缘板3b的背面的金属板3c以及形成在绝缘板3b的正面的电路板3a。
具备通过焊料14固着在电路板3a的IGBT(绝缘栅型双极晶体管)等的半导体芯片13和外部端子12。另外，具备将半导体芯片13以及电路板3a电连接的导线15。进一步具备使折弯的外部端子12的前端部12a和金属板3c的背面以及侧面的一部分露出而密封的模压树脂11。在此，在前端部12a之下配置有未图示的螺母套。
由金属板3c的露出面形成半导体单元1的第一主面1a。另外，由模压树脂11以及外部端子12的前端部12a形成了半导体单元1的第二主面1b。
所述半导体装置100还具备金属制的冷却器2，所述冷却器2隔着接合层4固着于半导体单元1的具备散热部的第一主面1a。冷却器2由具有平坦面2c的冷却板2a和配置在与平坦面2c对置的面的散热片2b构成。
在本实施例中，如图1的(b)所示，在冷却器2的平坦面2c配置有向下方呈凸状弯曲的绝缘基板3(图中为金属板3c)。并且，使配置在平坦面2c与绝缘基板3之间的接合层4的周边部的厚度比中央部厚。中央部以及周边部是指在与平坦面2c平行的面内的位置。另外，接合层4的中央部可以指与绝缘基板3的中心相对的区域。在本例中，将与绝缘基板3的凸部的前端相对的区域称为接合层4的中央部。另外，可以将与第一主面1a的周边部(例如绝缘基板3的边缘)相对的区域作为接合层4的周边部。也就是说，与绝缘基板3的凸部相对的接合层4的区域相比，与绝缘基板3的边缘相对的接合层4的区域可以比较厚。与绝缘基板3的边缘相对的接合层4的厚度可以指整个绝缘基板3的边缘的厚度的平均值，也可以指最小值。这时，将在第一主面1a的周边部的接合层4的厚度K设为10μm～300μm。另外，优选设为20μm～100μm。该厚度K的值可以通过绝缘基板3的大小、电路板3a和/或金属板3c的体积、模压树脂11的体积以及焊料14的体积等来控制。厚度K设定为与金属板3c和冷却器2之间的间隙T为几乎相同的值。应予说明，接合层4的厚度在中央部为最小，在周边部为最大较好。优选从中央部至周边部，接合层4的厚度逐渐增加。
详细情况将在以后进行描述，在糊料5中含有包覆金属纳米粒子的有机膜和/或用于分散粒子的溶剂等有机物，这些有机物在烧结时成为气体。因此通过将周边部的间隙T的长度设为10μm～300μm，能够使在糊料内产生的气体有效地从间隙T向外部散出。因此，能够得到不含有过剩的气体且可靠性高的接合层4。
应予说明，半导体装置100为例如形成有二合一的单相电路的半导体模块。通过排列多个形成有二合一的单相电路的半导体模块并隔着接合层与共同的冷却器接合，能够制成形成有双向或三相电路的半导体装置。也就是说，成为以四合一、六合一、十二合一的方式构成的半导体装置。
(实施例2)
图2～图6是按工序顺序示出本发明的第二实施例的半导体装置100的制造方法的主要部分工序图。
图2的(a)是半导体单元1的截面图，图2的(b)是冷却器2的截面图，图2的(c)是将纵向放大了的作为半导体单元1的散热部的一部分的金属板3c的截面图，图2的(d)是放大了纵向的冷却器2的截面图。
首先，准备半导体单元1和冷却器2。这时，半导体单元1为，以中央部向下成为凸状的方式使作为散热部的绝缘基板3弯曲。也就是说，以使半导体单元1的第一主面1a的中央部向下成为凸状的方式弯曲。以第一主面1a的中央部为基准的周边部的高度H设为10μm～300μm(优选为20μm～100μm)。
图3为示出图2所示的工序的后续工序的图。
在半导体单元1的第一主面1a，将作为使用了金属纳米粒子的接合材料的糊料5涂布成厚度在100μm～200μm的程度。糊料5如图9所示，例如通过由银等构成的金属纳米粒子6、包覆金属纳米粒子6的有机膜7和使金属纳米粒子6分散的溶剂8构成。溶剂8包含乙二醇、甲苯、十四烷、丁二醇、低级醇中的一种或多种。
图4为示出图3所示的工序的后续工序的图。
使半导体单元1的第一主面1a隔着糊料5与冷却器2的平坦面2c接触，将半导体单元1载置在冷却器2上。半导体单元1的第一主面1a的周边部与冷却器2的平坦面2c的间隙T在第一主面1a的中央部与平坦面2c几乎相接的情况下，与H相同。间隙T优选在10μm～300μm，更优选在20μm～100μm。
应予说明，在本实施例中，虽然在第一主面1a涂布了糊料5，但也可以在平坦面2c涂布糊料5，然后使半导体单元1和冷却器2接触。
图5为示出图4所示的工序的后续工序的图。
将冷却器2和载置在冷却器2上的半导体单元1放入到加热炉9中，提高加热炉内的温度烧结糊料5。同时，使用加压机构20向半导体单元1的第二主面1b施加均匀的加压力P。这时，由糊料5内的有机膜7以及溶剂8产生的气体从外周部被除去，金属纳米粒子6相互接触。并且，通过施加预定的加压力P，金属纳米粒子6相互接合，能够获得良好的接合层4。
在该工序中，如果加压力P在第二主面1b的平面内不均匀(例如从单侧按压等)，在金属纳米粒子6彼此之间的接合力产生不均，难以在整个接合面的区域获得良好的接合性。因此，在第二主面1b的平面内均匀地进行加压是很重要的。该加压力的偏差在平面内控制在±10％以内即可。
当在第一主面1a的周边部的接合层4的厚度K小于10μm时，平均厚度过薄，接合强度降低，热循环耐量(Heatcyclecapability)降低。另外，当厚度K超过300μm时，接合层4的热阻增大，散热性降低。因此，优选接合层4的厚度K为10μm～300μm。另外，更优选厚度K为20μm～100μm。由于接合层4的导热率(170W/m·k以上)比复合物和/或焊料大，因此即使接合层4的厚度K在周边部变厚，如果在300μm以下，则对热阻的影响小。
加热炉9的内部温度在小于150℃的情况下，烧结不充分，接合强度降低。另外，当内部温度超过350℃，冷却器2等的金属部材(例如铝和/或铜)氧化，因此不优选。因此，加热炉9的内部温度优选在150℃～350℃。当使加热炉9的温度在250℃以上时，接合电路板3a和半导体芯片13之间的焊料14可以使用高温焊料。
在加压力P小于5MPa的情况下，施加于金属纳米粒子6的加压力P不充分，烧结不充分，接合强度下降。另外，当加压力P超过20MPa时，会在绝缘基板3产生裂纹。因此，加压力P适合在5MPa～20MPa。
在加热和加压时间小于20分钟的情况下，烧结不充分，不能得到充分的接合强度。另一方面，即使该时间超过60分钟，烧结状态的变化少，效率低。因此，加热和加压时间可以设为20分钟～60分钟。
图6为示出图5所示的工序的后续工序的图。将半导体单元1以及冷却器2从加热炉9中取出，完成半导体装置100。
图7是示出加压机构20a作为图5所示的加压机构20的具体例的图。
加压机构20a由加压块21、例如由钢铁构成的球23和加压棒24构成。在半导体单元1的第二主面1b平坦的情况下，与该面接触的加压块21的背面也平坦。为了防止由于加压而引起变形，将加压块21的厚度设为较厚(例如1cm左右)。加压块21的材质使用不易引起塑性变形的铁、钼、钨等。另外，在加压块21的正面的中央设置承受球23的托座22。在该托座22配置球23，由柱状的加压棒24向球23加压。该加压使用通常的冲压装置等进行。
在该加压机构20a中，即使从加压棒24向球23传递的力F1从垂线倾斜，从球23传递至加压块21的托座22的力F2也集中于一点。该集中于一点的力F2变成在加压块21内分散的力F3，在加压块21的背面成为均匀的加压力P。该均匀的加压力P被传递至半导体单元1的第二主面1b，进一步隔着作为半导体单元1的散热部的绝缘基板3而将均匀的加压力P传递至金属纳米粒子6。因此，金属纳米粒子6彼此的接触压力在接合面内是均匀的，形成良好的接合层4，在整个接合面得到良好的接合性。应予说明，在此，均匀的加压力P是指加压力P在平面内的偏差在±10％以下。
图8是示出不同的加压机构20b的图。该加压机构20b包括具有耐热性和柔软性的袋31(耐热性橡胶袋等)、填充在其中的碳粉32和加压棒33。通过隔着该袋31按压半导体单元1的第二主面1b，根据流体静压的原理，能够均匀地向第二主面1b加压。由于利用流体静压进行加压，即使被加压的第二主面1b有凹凸，也能将均匀的加压力P传递至半导体单元1。应予说明，上述的袋31除了上述的耐热性橡胶袋以外，也可以是由具有耐热性和柔软性的环氧树脂片等形成的袋。
应予说明，上述的冷却器2示出了风冷或自冷的情况，但水冷情况下的冷却器当然也可以适用于本实施例。另外，在希望冷却器2小型化等的情况下，也可以不设置散热片2b。
另外，以银纳米粒子作为金属纳米粒子6为例进行了说明，但不限于此，也可以为例如铜纳米粒子等。
根据以上的实施例，能够提供一种通过隔着含有金属纳米粒子的金属纳米接合层并以均匀的加压力将半导体单元与冷却器接合，从而具有良好的接合性且冷却性能高的半导体装置及其制造方法。
另外，根据以上的实施例，因为不使用像现有结构那样的金属基板51和复合物63，所以能够降低使用部件的成本。进一步地，因为不使用金属基板51，所以减少金属基板51这一部分的厚度，能够使半导体装置100小型化。

Claims (10)

1.一种半导体装置的制造方法，其特征在于，包括：
准备半导体单元的工序，所述半导体单元具有具备散热部的第一主面和与所述第一主面对置的第二主面，并且搭载有半导体芯片；
准备具有平坦面的冷却器的工序；
在所述半导体单元的第一主面或者所述冷却器的平坦面涂布含有金属纳米粒子的糊料的工序；
隔着所述糊料使所述半导体单元的第一主面和所述冷却器的平坦面接触的工序；以及
在将所述糊料升温的同时向所述半导体单元的所述第二主面施加在平面内均匀的加压力，将所述糊料烧结而形成接合层的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述加压力在所述第二主面的平面内具有±10％以内的偏差。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述准备半导体单元的工序中，使所述散热部呈凸状翘曲。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
所述散热部的周边部与所述冷却器之间的间隙为10μm以上且300μm以下。
5.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述加压力为5MPa以上且20MPa以下。
6.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述升温的温度为150℃以上且350℃以下。
7.一种半导体装置，其特征在于，具备：
半导体单元，具有具备散热部的第一主面和与所述第一主面对置的第二主面，并且搭载有半导体芯片；
冷却器，具有平坦面，且所述平坦面位于与所述半导体单元的第一主面对置的位置；以及
接合层，由金属纳米粒子的烧结体构成，将所述半导体单元的第一主面与所述冷却器的平坦面接合，且周边部比中央部厚。
8.根据权利要求7所述的半导体装置，其特征在于，
所述接合层的周边部的厚度为10μm以上且300μm以下。
9.根据权利要求7或8所述的半导体装置，其特征在于，
所述散热部是电路板、绝缘板和金属板层叠而构成的绝缘基板，
所述冷却器与所述金属板接合，
所述半导体芯片固定于所述电路板。
10.根据权利要求7或8所述的半导体装置，其特征在于，
所述金属纳米粒子由银或者铜构成。
CN201580001844.0A 2014-03-11 2015-02-24 半导体装置的制造方法以及半导体装置 Active CN105531818B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014047344 2014-03-11
JP2014-047344 2014-03-11
PCT/JP2015/055237 WO2015137109A1 (ja) 2014-03-11 2015-02-24 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN105531818A true CN105531818A (zh) 2016-04-27
CN105531818B CN105531818B (zh) 2019-07-05

Family

ID=54071558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580001844.0A Active CN105531818B (zh) 2014-03-11 2015-02-24 半导体装置的制造方法以及半导体装置

Country Status (4)

Country Link
US (1) US9960097B2 (zh)
JP (1) JP6508193B2 (zh)
CN (1) CN105531818B (zh)
WO (1) WO2015137109A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252307A (zh) * 2015-06-10 2016-12-21 富士电机株式会社 半导体装置
WO2018233672A1 (zh) * 2017-06-21 2018-12-27 华为技术有限公司 一种芯片封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11406005B2 (en) * 2018-05-29 2022-08-02 Kyocera Corporation Substrate for mounting electronic element, electronic device, and electronic module
JP2020141056A (ja) * 2019-02-28 2020-09-03 トヨタ自動車株式会社 電力変換装置
CN115394689B (zh) * 2022-09-05 2023-09-01 江苏富乐华功率半导体研究院有限公司 一种功率半导体器件热压烧结装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245437A (ja) * 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2007109833A (ja) * 2005-10-13 2007-04-26 Fuji Electric Device Technology Co Ltd 金属部材の接合方法およびその組立治具
CN102438776A (zh) * 2009-07-16 2012-05-02 应用纳米粒子研究所株式会社 二类金属成分型复合纳米金属软膏剂、接合方法及电子部件
US20130112993A1 (en) * 2011-11-04 2013-05-09 Sumitomo Electric Industries, Ltd. Semiconductor device and wiring substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682850U (ja) * 1993-05-10 1994-11-25 日本アビオニクス株式会社 面接着装置
JP3811407B2 (ja) * 2002-01-15 2006-08-23 京セラ株式会社 半導体素子搭載用基板
JP2005332874A (ja) * 2004-05-18 2005-12-02 Hitachi Metals Ltd 回路基板及びこれを用いた半導体装置
JP4728755B2 (ja) * 2005-09-22 2011-07-20 ハリマ化成株式会社 導電性接合の形成方法
JP2006352166A (ja) * 2006-09-22 2006-12-28 Hitachi Chem Co Ltd マルチチップ実装法
WO2009090748A1 (ja) 2008-01-17 2009-07-23 Applied Nanoparticle Laboratory Corporation 複合銀ナノ粒子、その製法及び製造装置
JP5256281B2 (ja) 2008-03-18 2013-08-07 株式会社応用ナノ粒子研究所 複合銀ナノペースト、その製法及びナノペースト接合方法
JP2010232366A (ja) * 2009-03-26 2010-10-14 Honda Motor Co Ltd パワーエレクトロニクス用デバイス
JP5171777B2 (ja) * 2009-09-30 2013-03-27 三菱電機株式会社 電力用半導体装置
JP5383717B2 (ja) * 2011-01-04 2014-01-08 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245437A (ja) * 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2007109833A (ja) * 2005-10-13 2007-04-26 Fuji Electric Device Technology Co Ltd 金属部材の接合方法およびその組立治具
CN102438776A (zh) * 2009-07-16 2012-05-02 应用纳米粒子研究所株式会社 二类金属成分型复合纳米金属软膏剂、接合方法及电子部件
US20130112993A1 (en) * 2011-11-04 2013-05-09 Sumitomo Electric Industries, Ltd. Semiconductor device and wiring substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252307A (zh) * 2015-06-10 2016-12-21 富士电机株式会社 半导体装置
WO2018233672A1 (zh) * 2017-06-21 2018-12-27 华为技术有限公司 一种芯片封装结构

Also Published As

Publication number Publication date
US20160197024A1 (en) 2016-07-07
JP6508193B2 (ja) 2019-05-08
CN105531818B (zh) 2019-07-05
JPWO2015137109A1 (ja) 2017-04-06
WO2015137109A1 (ja) 2015-09-17
US9960097B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
US10462921B2 (en) Method for producing an electronic module assembly and electronic module assembly
US20170092611A1 (en) Porous metallic film as die attach and interconnect
US9520377B2 (en) Semiconductor device package including bonding layer having Ag3Sn
CN105531818A (zh) 半导体装置的制造方法以及半导体装置
US20080292874A1 (en) Sintered power semiconductor substrate and method of producing the substrate
US11495517B2 (en) Packaging method and joint technology for an electronic device
JP2010536168A5 (zh)
JP6147176B2 (ja) 半導体素子の基板への接合方法
US10806021B2 (en) Packaged microelectronic component mounting using sinter attachment
JP5668216B2 (ja) 電子電力モジュール、および前記モジュールを製造するための方法
JP6643975B2 (ja) 半導体装置の製造方法
JP5509461B2 (ja) パワー半導体装置およびその製造方法
US9768036B2 (en) Power semiconductor substrates with metal contact layer and method of manufacture thereof
TWI494038B (zh) Method of manufacturing a connecting structure
JP7351134B2 (ja) 半導体装置及び半導体装置の製造方法
KR20180073767A (ko) 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
JP2018006377A (ja) 複合基板、電子装置および電子モジュール
JP5613100B2 (ja) 半導体装置の製造方法
KR101468920B1 (ko) 세라믹판과 금속기지 복합재료 방열판이 접합된 가압합침 일체형 다층방열기판 및 그 제조방법
JP2015153881A (ja) 半導体接合方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
US20230197665A1 (en) Height adaptable multilayer spacer
TWI733011B (zh) 電子零件安裝模組之製造方法
KR101429429B1 (ko) 가압함침형 다층방열기판 및 그 제조방법
JP3398290B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant