KR20180073767A - 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법 - Google Patents

고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법 Download PDF

Info

Publication number
KR20180073767A
KR20180073767A KR1020160176728A KR20160176728A KR20180073767A KR 20180073767 A KR20180073767 A KR 20180073767A KR 1020160176728 A KR1020160176728 A KR 1020160176728A KR 20160176728 A KR20160176728 A KR 20160176728A KR 20180073767 A KR20180073767 A KR 20180073767A
Authority
KR
South Korea
Prior art keywords
silver
bonding
copper particles
coated copper
bonded
Prior art date
Application number
KR1020160176728A
Other languages
English (en)
Other versions
KR101929750B1 (ko
Inventor
이종현
이창현
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020160176728A priority Critical patent/KR101929750B1/ko
Publication of KR20180073767A publication Critical patent/KR20180073767A/ko
Application granted granted Critical
Publication of KR101929750B1 publication Critical patent/KR101929750B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Powder Metallurgy (AREA)

Abstract

본 발명은 고온용 접합 페이스트 및 이를 이용한 접합 방법에 관한 것으로서, 구리 입자 표면에 은 셀층이 형성된 은코팅 구리 입자를 포함하는 페이스트에 있어서, 상기 은코팅 구리 입자는 서브마이크론급 크기를 가지며, 상기 은코팅 구리 입자에서의 은 셀층의 디웨팅(dewetting)에 의해 인 시츄(in situ) 미세 은 범프(bump)가 형성되어, 상기 은코팅 구리 입자 간이 상기 미세 은 범프에 의해 접합되어, 전기적 그리고 열적 접합부를 형성하는 것을 특징으로 하는 고온용 접합 페이스트를 기술적 요지로 한다. 이에 의해 본 발명은 서브마이크론급 크기의 은코팅 구리 입자를 사용함으로써, 접합 공정 시간을 단축시키는 한편, 접합부가 전기전도도 및 열전도도 특성이 우수한 은과 구리로만 이루어져 기본적으로 전기적, 열적 특성이 매우 우수하며, 이들은 종래의 솔더 재료에 비해 융점이 월등히 높아 소자 작동시의 고온 발열 환경에서도 소자 및 모듈의 열-기계적 손상이 최소화되므로 소자 및 모듈의 신뢰성을 확보하는 접합재를 제공하는 이점이 있다.

Description

고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법{Bonding paste for high temperature applications and bonding method using the in situ formation of fine Ag bumps}
본 발명은 고온용 접합 페이스트 및 이를 이용한 접합 방법에 관한 것으로서, 서브마이크론급 크기의 은코팅 구리 입자를 포함하는 페이스트를 사용하여 페이스트의 가격 및 공정 경쟁력을 확보하며, 소자 또는 칩 등의 접합 후 지속적으로 접합부의 신뢰성을 확보할 수 있는 인 시츄 미세 은 범프 형성을 이용한 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법에 관한 것이다.
절연게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT)는 스위칭 기능을 빠르게 수행할 수 있도록 구성된 고전력 스위칭용 반도체로, 전류 변화량의 증가로 인하여 IGBT 소자에는 상당히 많은 열이 발생하게 된다.
이러한 IGBT와 같은 고발열 소자의 실장에 솔더와 같은 전통적인 접합 소재가 사용될 수 있으나, 이 경우 작동 중 최대 발열 온도(약 220℃ 이상)를 견딜 수 있는 조성이어야 하므로, 고온용 솔더를 적용해야 한다.
그러나 현재까지의 고온용 솔더는 각 조성마다 치명적인 단점을 가지고 있고, 실장 공정 온도가 그 융점에 비례하여 증가해야 하기 때문에 실장 공정 중에 소자 및 부품에 열 데미지가 가해질 수 있고, 접합 후 접합부에 큰 잔류 응력을 형성하는 문제점을 나타내게 된다.
따라서, 장, 단기 신뢰성 문제로 인하여 고온 솔더를 사용한 고발열 소자의 실장법은 점차 인기가 하락하는 추세이다.
최근 들어 고발열 소자의 실장에는 은 나노입자를 사용한 페이스트 소재의 적용이 활발히 진행되고 있으나, 이 경우 우수한 방열특성과 신뢰성에도 불구하고 은 나노입자의 비싼 가격과 30~60분의 긴 소결시간은 공정의 가격 경쟁력을 크게 떨어뜨리므로 산업적 경쟁력이 매우 낮은 문제점이 있다.
대한민국특허청 공개특허공보 공개번호 10-2014-0058893호. 대한민국특허청 등록특허공보 등록번호 10-1617717호.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 서브마이크론급 크기의 은코팅 구리 입자를 포함하는 페이스트를 사용하여 페이스트의 가격 및 공정 경쟁력을 확보하며, 접합 후 지속적으로 접합부이 신뢰성을 확보할 수 있는 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법의 제공을 그 목적으로 한다.
또한, 인 시츄 미세 은 범프 형성을 이용한 접합 공정 중에 예열 단계를 삽입시켜 페이스트 내 용제 또는 용매를 기화로 충분히 선 제거함으로써 접합 강도를 향상시키는 인 시츄 미세 은 범프 형성을 이용한 접합 방법의 제공을 또 다른 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 구리 입자 표면에 은 셀층이 형성된 은코팅 구리 입자를 포함하는 페이스트에 있어서, 상기 은코팅 구리 입자는 서브마이크론급 크기를 가지며, 상기 은코팅 구리 입자에서의 은 셀층의 디웨팅(dewetting)에 의해 인 시츄(in situ) 미세 은 범프(bump)가 형성되어, 상기 은코팅 구리 입자 간이 상기 미세 은 범프에 의해 접합되어, 전기적 그리고 열적으로 우수한 접합부를 형성하는 것을 특징으로 하는 고온용 접합 페이스트를 기술적 요지로 한다.
또한, 본 발명은 제1피접합체와 제2피접합체를 서로 접합시키는 방법에 있어서, 제1피접합체의 일측면에 서브마이크론급 크기를 가지는 구리 입자 표면에 은 셀층이 형성된 은코팅 구리 입자를 포함하는 페이스트를 소정 두께로 인쇄하고, 제2피접합체를 상기 페이스트 상측에 정렬 적층한 후, 상기 페이스트를 200~250℃의 온도로 가열하여 상기 은 셀층의 디웨팅에 의해 인 시츄(in situ) 미세 은 범프(bump)를 형성한 다음, 제2피접합체를 프레스 가압하여, 상기 은코팅 구리 입자 간 및 상기 은코팅 구리 입자와 상기 제1피접합체 및 제2피접합체 간을 상기 미세 은 범프에 의해 전기적 그리고 열적 접합부를 형성하는 것을 특징으로 하는 인 시츄 미세 은 범프 형성을 이용한 접합 방법을 또 다른 기술적 요지로 한다.
여기에서, 상기 제2피접합체를 상기 페이스트 상측에 정렬 적층하기 직전에 150~225℃의 예열 공정이 더 이루어져, 상기 페이스트 내 용제 또는 용매를 선 제거하는 것이 바람직하다.
이러한 본 발명에 따른 고온용 페이스트 접합재는 서브마이크론급 크기의 은코팅 구리 입자를 사용함으로써, 접합 공정 시간을 수분 이내로 단축시키는 한편, 접합부에 전기전도도 및 열전도도 특성이 나쁜 다른 소재가 잔존하지 않고 전기전도도 및 열전도도 특성이 우수한 열 은과 구리로만 이루어져 기본적으로 전기적, 열적 특성이 매우 우수하며, 소자 동작 동안의 고온 발열시에도 발생된 열을 주변으로 잘 배출시키므로 소자 및 모듈에 열적, 기계적 손상이 가해지는 것을 최소화시켜 소자 및 모듈의 신뢰성을 향상시키는 접합재를 제공하는 효과가 있다.
아울러 접합부를 구성하는 구리와 은은 종래의 솔더에 비해 융점이 월등히 높아 소자 동작 동안의 고온 발열시에도 결코 용융 조건에 다가가지 않으므로 접합부의 신뢰성이 충분히 확보될 수 있는 고온 접합재를 제공하는 효과가 있다.
또한, 서브마이크론급 크기의 은코팅 구리 입자를 포함하는 페이스트의 접합 공정 온도가 비교적 낮고 공정 시간이 상대적으로 짧아 공정 경쟁력을 확보할 수 있는 효과가 있다.
또한, 주재료가 코어를 이루는 구리로 구현되어, 은이나 은 나노입자를 이용한 고온 접합 소재에 비해 가격이 매우 저렴하여 가격 경쟁력을 확보할 수 있는 효과가 있다.
또한, 인 시츄 미세 은 범프 형성을 이용한 접합 공정 중에 예열 단계를 삽입시켜 페이스트 내 용제 또는 용매를 기화로 충분히 선 제거함으로써 후속 소자 또는 칩 접합 공정 후 접합 강도를 향상시키는 효과가 있다.
또한, 은코팅 구리 입자의 크기, 프레스 압력, 접합 온도 및 접합 시간 등의 조절을 통해 접합부의 미세 조직을 조절할 수 있어, 접합강도와 전기전도도 및 열적 특성의 제어가 가능하여, 이에 다양한 분야에 적용할 수 있는 효과가 있다.
특히, 본 발명은 IGBT 소자와 같이 고발열 소자의 실장에 적용할 수 있어, 고발열 소자의 방출열에 대하여 우수한 고열 신뢰성을 가지면서도 전기적 특성 및 방열이 우수하고, 가격이 저렴한 고온용 접합 페이스트를 제공할 수 있는 효과가 있다.
도 1(a) - 본 발명에 따른 은코팅 구리 입자에 대한 모식도, 도 1(b) - 본 발명에 따른 은코팅 구리 입자에서의 은 셀층의 디웨팅(dewetting)에 의해 구리 입자 표면에 인 시츄(in situ) 미세 은 범프가 형성된 상태를 나타낸 모식도.
도 2 - 본 발명에 따른 고온용 접합 페이스를 이용한 접합 공정에 대한 모식도.
도 3 - 본 발명의 일실시예로 가열 온도에 따른 평균 크기 900nm급 은코팅 구리 입자의 표면 상태 변화를 보여주는 주사전자현미경(SEM) 사진을 나타낸 도.
도 4 - 본 발명의 일실시예로 가열 온도에 따른 평균 크기 900nm급 은코팅 구리 입자의 단면 상태 변화를 보여주는 주사전자현미경(SEM) 사진을 나타낸 도.
도 5 - 본 발명의 일실시예로 200℃까지 가열한 경우 은코팅 구리 입자의 크기에 따른 표면 상태 변화를 보여주는 주사전자현미경(SEM) 사진을 나타낸 도.
도 6 - 본 발명의 일실시예로 평균 크기 900nm급 은코팅 동 입자 함유 페이스트 사용 시 무가압 조건에서 가열 온도 및 가열 시간에 따른 제2피접합체의 전단 강도 변화 그래프를 나타낸 도.
도 7 - 본 발명의 일실시예로 평균 크기 900nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 200℃에서 3분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여주는 보여주는 주사전자현미경(SEM) 사진을 나타낸 도.
도 8 - 본 발명의 일실시예로 평균 크기 900 nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 200℃에서 10분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여주는 보여주는 주사전자현미경(SEM) 사진을 나타낸 도.
도 9 - 본 발명의 일실시예로 평균 크기 900 nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 250℃에서 3분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여주는 보여주는 주사전자현미경(SEM) 사진을 나타낸 도.
도 10 - 본 발명의 일실시예로 평균 크기 900 nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 250℃에서 10분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여주는 보여주는 주사전자현미경(SEM) 사진을 나타낸 도.
도 11 - 본 발명의 일실시예로 5MPa의 가압을 실시하면서 200℃ 및 250℃에서 20분간 제2피접합체를 접합시킨 경우 은코팅 구리 입자의 크기에 따른 접합부의 미세조직을 보여주는 주사전자현미경(SEM) 사진을 나타낸 도.
도 12 - 본 발명의 일실시예로 평균 크기 350nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 225℃에서 제2피접합체를 접합 시 접합 시간에 따른 접합부의 전단 강도값 변화 그래프를 나타낸 도.
도 13 - 본 발명의 일실시예로 평균 크기 200nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 225℃에서 제2피접합체를 접합 시 접합 시간에 따른 접합부의 전단 강도값 변화 그래프를 나타낸 도.
본 발명은 IGBT 소자와 같이 고발열 소자의 실장에 적용하여 고발열 소자의 방출열에 대해 우수한 고열 신뢰성을 가지면서도 전기전도도 및 열전도도가 우수한 고온용 접합 페이스트에 관한 것이다.
특히, 서브마이크론급 크기의 구리 입자 표면에 은 셀층이 코팅된 코어-셀 구조의 은코팅 구리 입자를 포함하는 페이스트를 사용함으로써, 접합 공정 온도 200~250℃ 수준으로 비교적 낮고 접합 공정 시간이 1~20분 수준으로 상대적으로 짧아 공정 경쟁력을 확보할 수 있다.
또한, 금속 중 전기전도도 및 열전도도가 우수한 은 및 구리로만 접합부를 형성하도록 하여, 우수한 전기전도도 및 특히 최고 수준의 열전도도 특성을 나타내어 고발열 소자에의 적용시 열의 방출이 효율적으로 일어날 수 있도록 한 것으로, 이를 통해 고발열 소자 및 이와 연관된 접합부의 신뢰성 및 안정성을 보장하고자 한 것이다.
또한, 인 시츄 미세 은 범프 형성을 이용한 접합 공정 중에 예열 단계를 삽입시켜 페이스트 내 용제 또는 용매를 기화로 충분히 선 제거함으로써 접합 강도를 향상시키고자 하는 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다. 도 1(a)은 본 발명에 따른 은코팅 구리 입자에 대한 모식도, 도 1(b) - 본 발명에 따른 은코팅 구리 입자에서의 은 셀층의 디웨팅(dewetting)에 의해 구리 입자 표면에 인 시츄(in situ) 미세 은 범프가 형성된 상태를 나타낸 모식도이고, 도 2는 본 발명에 따른 고온용 접합 페이스를 이용한 접합 공정에 대한 모식도이고, 도 3은 본 발명의 일실시예로 가열 온도에 따른 평균 크기 900nm급 은코팅 구리 입자의 표면 상태 변화를 보여주는 주사전자현미경(SEM) 사진을 나타낸 도이고, 도 4는 본 발명의 일실시예로 가열 온도에 따른 평균 크기 900nm급 은코팅 구리 입자의 단면 상태 변화를 보여주는 주사전자현미경(SEM) 사진을 나타낸 도이고, 도 5는 본 발명의 일실시예로 200℃까지 가열한 경우 은코팅 구리 입자의 크기에 따른 표면 상태 변화를 보여주는 주사전자현미경(SEM) 사진을 나타낸 도이고, 도 6은 본 발명의 일실시예로 평균 크기 900nm급 은코팅 동 입자 함유 페이스트 사용 시 무가압 조건에서 가열 온도 및 가열 시간에 따른 제2피접합체의 전단 강도 변화 그래프를 나타낸 도이고, 도 7은 본 발명의 일실시예로 평균 크기 900nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 200℃에서 3분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여주는 보여주는 주사전자현미경(SEM) 사진을 나타낸 도이고, 도 8은 본 발명의 일실시예로 평균 크기 900 nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 200℃에서 10분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여주는 보여주는 주사전자현미경(SEM) 사진을 나타낸 도이고, 도 9는 본 발명의 일실시예로 평균 크기 900 nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 250℃에서 3분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여주는 보여주는 주사전자현미경(SEM) 사진을 나타낸 도이고, 도 10은 본 발명의 일실시예로 평균 크기 900 nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 250℃에서 10분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여주는 보여주는 주사전자현미경(SEM) 사진을 나타낸 도이고, 도 11은 본 발명의 일실시예로 5MPa의 가압을 실시하면서 200℃ 및 250℃에서 20분간 제2피접합체를 접합시킨 경우 은코팅 구리 입자의 크기에 따른 접합부의 미세조직을 보여주는 주사전자현미경(SEM) 사진을 나타낸 도이고, 도 12는 본 발명의 일실시예로 평균 크기 350nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 225℃에서 제2피접합체를 접합 시 접합 시간에 따른 접합부의 전단 강도값 변화 그래프를 나타낸 도이며, 도 13은 본 발명의 일실시예로 평균 크기 200nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 225℃에서 제2피접합체를 접합 시 접합 시간에 따른 접합부의 전단 강도값 변화 그래프를 나타낸 도이다.
도시된 바와 같이, 본 발명은 구리 입자 표면에 은 셀층이 코팅된 은코팅 구리 입자를 포함하는 페이스트에 있어서, 상기 은코팅 구리 입자는 서브마이크론급 크기를 가지며, 200~250℃의 온도에서 상기 은코팅 구리 입자에서의 은 셀층의 디웨팅(dewetting)에 의해 인 시츄(in situ) 미세 은 범프(bump)가 형성되어, 상기 은코팅 구리 입자 간이 상기 미세 은 범프에 의해 서로 접합, 연결되면서 전기적, 열적 통전이 구현되는 것을 특징으로 한다.
일반적으로, 구리(Cu)는 가격이 저렴하고 열적, 전기적 특성이 우수하나, 표면이 쉽게 산화됨에 따라 열전도성 및 전기전도성이 떨어지게 되어 전도성 재료로 사용하기 부적합한 면이 있었다.
또한, 은(Ag)은 열적, 전기적 특성이 우수하고, 페이스트 상태로 제조되어 전극 및 배선 재료 등으로 널리 활용되고 있으나, 은(Ag)은 가격이 비싸고, 전기적 또는 화학적 마이그레이션(migration)이 일어나기 쉬운 단점이 있다.
따라서, 이러한 단점들을 보완하면서, 전기적, 열적 특성이 우수한 구리와 은의 장점은 그대로 사용하기 위해 구리 입자 표면에 은 셀층이 코팅된 코어-셀 구조의 은코팅 구리 입자에 대한 연구가 활발하게 이루어지고 있다.
이러한 은코팅 구리 입자에서 은으로 이루어진 셀층에 의해 코어부 구리의 산화가 방지되고, 또한 이후 200℃ 이상의 가열 과정에서 은 셀층이 디웨팅(dewetting)되는 현상을 이용하여 상기 은코팅 구리 입자 간의 접합 및 물리적 연결을 유도하는 한편, 저가의 구리를 주 재료로 사용함으로써 가격 경쟁력이 충분히 확보되도록 하는 것이다.
상기의 은코팅 구리 입자는 일반적으로 구리 입자를 선제조 한 후 전해도금법(electro plating), 무전해도금법(electroless plating), 침지도금법(immersion plating) 및 기상 코팅법 등을 통해 은을 코팅하는 방식으로 은 셀층이 제조되고 있다.
그러나 본 발명에 따른 은코팅 구리 입자는 서브마이크론급이기 때문에 구리 전구체를 용해시킨 용액 상에서 서브마이크론급 구리 입자를 환원 형성시키는 습식 합성법으로 구리 입자를 선제조하고, 이 구리 입자를 포함하는 용액에 은 전구체가 용해된 용액만을 투입하는 침지도금법 또는 은 전구체가 용해된 용액과 환원제를 함께 투입하는 무전해도금법의 연속적인 공정으로 구리 표면에 은 셀층을 형성시키는 것이 바람직하며, 구리 입자의 크기 및 은 셀층의 두께 조절은 공지된 방법에 의해 당업자가 용이하게 조절할 수 있었다.
상기 서브마이크론급 구리 입자의 합성 공정과 은 셀층 형성 공정을 하나의 반응조에서 연속적으로 수행할 경우에는 대기 노출에 의한 구리 입자들의 산화를 최소화시킬 수 있어 구리 입자의 총 표면적에 대한 은 셀층의 커버리지(coverage)를 높일 수 있는 장점이 있다. 상기 은 셀층 형성법 중 전해도금법의 경우는 코팅 후 입자들 간의 응집이 일어나기 쉬운 단점이 있어 상대적으로 바람직하지 않다.
한편, 은 셀층의 두께와 관련하여 은 전구체가 용해된 용액만을 투입하는 침지도금 조건에서는 주로 갈바닉 치환반응(galvanic displacement reaction)에 의해 구리 표면에서 구리의 산화와 은의 환원반응이 동시에 진행되므로 일정 두께 이상으로는 은 셀층의 코팅이 이루어지지 않는 특징이 있다.
반면에 은 전구체가 용해된 용액과 환원제를 함께 투입하는 무전해도금 조건에서는 환원제 효과로 인하여 전구체 및 환원제가 소모될 때까지 은 코팅이 지속적으로 이루어지게 되므로 전구체 및 환원제가 충분히 첨가된다면 은 셀층, 즉 은 코팅의 두께는 AgNO3 등의 은 전구체의 첨가양에 비례하여 증가하게 된다.
또한, 구리 입자의 합성 과정에서 입자 크기의 미세화에 따른 입자 간의 응집을 억제하기 위해 캡핑제(capping agent) 또는 표면개질제(surfactant)를 첨가할 수도 있다. 아울러 상기 은 셀층 형성 공정에서도 입자 간의 응집을 억제하기 위해 캡핑제 및 표면개질제를 첨가할 수 있으나, 보통의 캡핑제 및 표면개질제가 유기물 성분이기 때문에 입자 표면에 다량 잔존 시 최종적으로 접합부의 전기전도도 및 열전도도를 떨어뜨릴 수도 있는 바, 은 셀층 형성 공정에서의 캡핑제 및 표면개질제의 첨가는 피하는 것이 보다 바람직하다.
이러한 방법에 의해 구리 입자의 크기는 서브마이크론급, 바람직하게는 100nm∼900 nm 정도의 크기를 가지도록 하며, 은 셀층의 두께는 50 nm 이하, 바람직하게는 2∼50 nm의 크기를 가지도록 하여, 본 발명에 따른 은코팅 구리 입자의 크기는 서브마이크론급을 갖는 것이 바람직하다.
이러한 구리 입자의 크기 및 은 셀층의 두께는 본 발명에 따른 디웨팅(dewetting) 현상이 가장 직접적이고도 효과적으로 나타나도록 하는 것으로서, 은 셀층의 두께가 동일한 상황에서 구리 입자가 900nm보다 크게 되면 은 셀층의 디웨팅 거동이 늦게 진행되면서 궁극적으로 접합 특성이 저하되거나 상대적으로 큰 입자 크기에 의하여 접합 후 큰 기공(void)이 많이 형성된 접합부 미세조직이 나타나면서 접합부의 기계적 특성이 저하되며, 구리 입자의 크기가 100nm보다 작게 되면 응집이 없는 입자를 대량으로 제조하기가 더욱 힘들게 되고 제조 단가도 크게 증가하는 단점을 가지게 된다.
즉, 서브마이크론급 구리 입자를 사용하게 되면 구리와 은 계면의 불안정성이 더 커지게 되어 이에 의한 디웨팅 현상의 속도 및 발생이 증가하게 되나, 구리 입자가 마이크론급 크기이거나 플레이크(flake) 형태를 가지게 되면 구리 입자의 곡률반경의 증가로 구리와 은 계면에서의 안정성이 증가하게 되어 디웨팅 현상이 느리게 일어나고 잘 발생하지 않게 되는 것이다.
또한, 또한 동일한 상기 구리 입자 크기에서 은 셀층의 두께가 50nm보다 크게 되면 은 셀층의 디웨팅 속도가 느려지는 한편 은코팅 구리 입자의 가격도 크게 증가하게 되며, 은 셀층의 두께가 2nm보다 작게 되면 디웨팅(dewetting)되는 미세 은 범프의 체적이 너무 작아져 주변 입자 및 금속층과 견고한 접합을 형성할 수 없으므로 전기적, 열적 특성 및 접합 강도가 크게 감소하는 단점을 가지게 된다.
이와 같이 제조된 은코팅 구리 입자는 용제 또는 용매와 혼합되어 페이스트 형태로 제공되며, 본 발명에서는 전체 고온용 접합 페이스트에 대해 용제 또는 용매 10∼30중량부와 은코팅 구리 입자 70∼90중량부로 혼합하여 사용한다.
여기에서 용제 또는 용매에 대해 상기 은코팅 구리 입자의 첨가량이 너무 적으면 접합공정 후 입자 간의 접합이 충분히 이루어지지 않아 접합부의 전기적, 열적 전도도 특성이 떨어지게 되며, 은코팅 구리 입자의 첨가량이 너무 많으면 페이스트의 점도가 지나치게 증가하여 인쇄성이 크게 떨어지게 되므로, 상기의 혼합비 범위 안에서 용도에 맞게 은코팅 구리 입자의 첨가량을 과감하여 사용하도록 한다.
상기 용제 또는 용매로는 은코팅 구리 입자와 반응성이 없으면서 상온에서는 휘발성이 낮고, 가열 시 잘 증발되는 소재, 예컨대 ethylene grycol, diethylene grycol, Triethylene glycol, tetraethylene grycol, polyethylene grycol, propylene grycol, dipropylene glycol, Tripropylene glycol, polypropylene grycol, grycerol, 1,4 butane diol, 1,5-pentanediol, α-terpineol, Diethyl toluene diamine, Diethanol amine, Triethanol amine 등과 같은 것이 바람직하게 사용될 수 있다.
이러한 본 발명에 따른 은코팅 구리 입자를 포함하는 페이스트는 200∼250℃의 온도로 가열 시 용제 또는 용매가 증발되는 한편, 상기 은 셀층의 디웨팅(dewetting)에 의해 미세 은 범프(bump)가 인 시츄(in situ)로 은코팅 구리 입자 표면에 형성되어 상기 은코팅 구리 입자 간의 접합이 상기 미세 은 범프 간의 결합을 통해 이루어지며, 이러한 입자 간의 접합을 통해 전기적, 열적 연결 통로가 형성되게 된다.
도 1(a)는 본 발명에 따른 은코팅 구리 입자에 대한 모식도, 도 1(b)는 본 발명에 따른 은코팅 구리 입자에서의 은 셀층의 디웨팅(dewetting)에 의해 구리 입자 표면에 인 시츄(in situ) 미세 은 범프가 형성된 상태를 나타낸 모식도를 나타낸 것이다.
도 1(b)에 도시된 바와 같이, 본 발명에 따른 은코팅 구리 입자는 가열에 의해, 은 셀층의 디웨팅이 발생하게 되는데, 이 디웨팅이 일어나는 온도는 은코팅 구리 입자의 크기에 의존하게 된다. 즉, 입자의 크기가 작아질수록 디웨팅의 온도는 낮아지는 특징을 지닌다. 그럼에도 불구하고 이 디웨팅에 의한 미세 은 범프의 형성은 200℃ 이상의 온도에서 주도적으로 진행된다.
이러한 상기 인 시츄(in situ) 미세 은 범프는 그 작은 크기에 기인한 활발한 소결 특성으로 인하여 주변의 인접 은코팅 구리 입자 표면의 미세 범프와 접촉 시 급속 소결 결합이 가능하게 되고, 소결 결합 후에는 미세 은 범프의 크기가 더욱 커지게 되면서 소결 특성은 감소하게 된다.
이러한 소결 중에 외부에서 프레스 가압을 하게 되면 은코팅 구리 입자 간의 접촉 면적이 확대되는 한편, 미세 은 범프 간의 소결 접합도 더욱 촉진되며, 소결되어 커진 미세 은 범프들이 모양이 납작해지면서 은코팅 구리 입자 사이의 공극을 채워주게 되므로 접합부의 밀도를 증가시키게 된다.
이상의 거동으로 결국 빠른 접합공정을 유도하는 공정 온도는 200∼250℃임에도 불구하고, 접합공정 후 접합부는 250℃는 물론이고 은과 구리의 공정(eutectic) 온도인 779℃까지 용융될 가능성이 없으므로 상기 페이스트는 열방출이 많아 접합부의 온도를 220℃ 이상까지도 올릴 수 있는 고발열 소자의 접합 재료로 사용 시 소자의 극한 구동 조건 하에서 우수한 접합부 신뢰성을 보이는 특징을 지니게 된다.
아울러 은과 구리로만 이루어진 접합부는 우수한 전기적 특성과 함께 우수한 열전도도 특성을 나타내므로 열화 등에 의한 소자 및 소자를 포함하는 모듈의 신뢰성 저하를 크게 억제시키게 되는 것이다.
따라서, 본 발명에서의 디웨팅에 의한 인 시츄(in situ) 미세 은 범프의 형성을 위한 최적 온도는 200∼250℃가 바람직하다. 즉, 200℃ 미만의 경우에는 미세 은 범프의 형성이 원활하지 않게 되며, 250℃ 이상의 경우에는 접합을 위한 에너지의 낭비가 심할 뿐만 아니라 디웨팅 후 구리가 산화되면서 접합부의 전기전도도 및 열전도도가 크게 감소할 수 있다.
즉, 본 발명은 서브마이크론급 은 코팅 구리 입자를 사용하는 경우, 구리와 은 계면의 불안정성이 더 커지게 되고, 온도를 200∼250℃로 구현하는 경우 상기 불안전성에 기인한 은 셀층의 디웨팅 현상이 가속되므로, 이를 활용한 접합 공정 시간의 단축 및 성공적인 접합부의 형성이 가능하게 되는 것이다.
이와 같이, 본 발명에 따른 페이스트는 용제 또는 용매에 서브마이크론급 은코팅 구리 입자가 혼합되어 제공되며, 공정 온도 250℃ 부근에서 솔더링하는 종래의 솔더 소재가 가지는 낮은 신뢰성은 779℃의 융점을 가지는 은-구리 공정(eutectic) 합금계로 대체할 수 있으므로 기존 솔더 소재에 비해 공정 후 접합부의 고열 신뢰성이 현저히 향상되는 장점을 취할 수 있게 된다.
또한 은 나노입자 함유 페이스트와의 또 다른 비교로서, 은 나노입자가 가지는 비싼 가격 문제는 본 발명에 따른 서브마이크론급 은코팅 구리 입자로 대체하여 현저히 저하시킬 수 있으며, 은 나노입자가 가지는 긴 공정 시간은 서브마이크론급 은코팅 구리 입자로 대체하여 무려 67∼90% 이상 단축시킬 수 있게 된다. 아울러 공정 온도 또한 25℃ 가량 낮출 수 있다.
한편, 본 발명에 따른 은코팅 구리 입자들을 사용하여 접합부를 형성할 경우에는 입자의 형태 및 접합의 원리 상 접합 부 내부에 기공들이 존재하게 되는데, 이는 접합부의 기계적, 전기적, 열적 특성을 저하시킬 수 있다.
따라서 접합 공정 시 1∼10MPa 압력으로 1∼20분 동안 프레스 가압하여 내부 기공도를 감소시키면서 접합 강도를 향상시키는 것이 바람직하며, 은코팅 구리 입자의 크기를 900nm급이 아닌 100∼400nm급의 작은 크기로 사용할수록 접합부 내 기공의 크기가 작아지면서 접합부의 밀도가 향상되는 장점을 얻을 수 있다.
또한 접합 후 접합부의 밀도를 보다 효과적으로 증가시키기 위해서 크기가 다른 도전성 금속 입자나 은코팅 구리 입자를 2∼3종 혼합하여 사용하는 방법도 사용될 수 있는데, 일예로 직경 900nm급 입자들에 직경 370nm 이하의 입자들을 부피비로 최대 5.3%까지 첨가할 경우 접합 후 접합부 내의 기공도를 크게 감소시킬 수 있다.
이러한 본 발명에 따른 서브마이크론급 은코팅 구리 입자를 포함하는 페이스트는 특히 고발열 소자와 기판 간의 접합 시 사용될 때 그 장점을 최대로 발휘하게 되며, 접합하고자 하는 피접합체를 제1접합체와 제2접합체라고 하였을 때, 본 발명에 따른 고온용 접합 페이스트를 사용하여 제1피접합체와 제2피접합체를 서로 접합시키는 방법은, 도 2에 도시된 바와 같이, 제1피접합체와 제2피접합체를 서로 접합시키는 방법에 있어서, 제1피접합체의 일측면에 서브마이크론급 크기를 가지는 구리 입자 표면에 은 셀층이 형성된 은코팅 구리 입자를 포함하는 페이스트를 소정 두께로 인쇄하고, 제2피접합체를 상기 페이스트 상측에 정렬 적층한 후, 상기 페이스트를 200~250℃의 온도로 가열하여 상기 은 셀층의 디웨팅에 의해 인 시츄(in situ) 미세 은 범프(bump)를 형성한 다음, 제2피접합체를 프레스 가압하여, 상기 은코팅 구리 입자 간 및 상기 은코팅 구리 입자와 상기 제1피접합체 및 제2피접합체 간을 상기 미세 은 범프에 의해 전기적 그리고 열적 접합부를 형성하는 것이다.
여기에서 안정적인 접합부의 형성을 위해 접합하고자 하는 측의 제1피접합체 및 제2피접합체의 일면에는 금속층이 코팅될 수 있다.
즉, 제1피접합체와 제2피접합체를 서로 접합시키는 방법에 있어서, 제1피접합체의 금속층 상부에 서브마이크론급 크기를 가지는 구리 입자 표면에 은 셀층이 형성된 은코팅 구리 입자를 포함하는 페이스트를 소정 두께로 인쇄하고, 제2피접합체의 금속층이 상기 페이스트 상측에 닿도록 정렬 적층한 후, 상기 페이스트를 200~250℃의 온도로 가열하여 상기 은 셀층의 디웨팅에 의해 인 시츄(in situ) 미세 은 범프(bump)를 형성한 다음, 상기 제2피접합체를 프레스 가압하여, 상기 은코팅 구리 입자 간 및 상기 은코팅 구리 입자와 상기 금속층 간이 상기 미세 은 범프에 의해 접합시켜 전기적 그리고 열적 특성이 우수한 접합부를 형성하는 것이다.
아울러 상기 제2피접합체의 정렬 적층 단계 직전에 150∼225℃의 예열 단계를 삽입시켜 페이스트 내 용제 또는 용매를 기화로 충분히 선 제거함으로써 후속 소자 또는 칩 접합 공정 후 접합 강도의 향상을 유도하는 접합 과정을 적용할 수도 있다.
여기에서, 상기 제2피접합체는 IGBT와 같은 고발열 소자에 해당할 수 있으며, 상기 제1피접합체는 direct bonded copper(DBC) 기판이나 실리콘(silicon)과 같은 기타 소재의 기판 또는 인터포저(interposer) 등이 될 수 있다.
보다 구체적으로 설명하자면, 먼저 은, 금, 구리, 니켈 또는 주석 등의 금속층 finish로 코팅된 상기 제1피접합체의 일측면(상부면)에 본 발명에 따른 서브마이크론급 크기를 가지는 은코팅 구리 입자를 포함하는 페이스트를 소정 두께로 인쇄하게 된다. 상기 페이스트는 용제 또는 용매 10∼30중량부와 은코팅 구리 입자 70∼90중량부를 혼합하여 사용하게 된다.
그리고, 상기 제2접합체 예컨대, IGBT와 같은 고발열 소자의 일면(하부면)을 은, 금, 구리, 니켈 또는 주석 등의 금속층 finish로 코팅하여 이 면이 상기 인쇄 페이스트와 접하게끔 고발열 소자를 적층한 후, 상기 제2피접합체를 200∼250℃의 온도에서 1∼20분 동안 프레스 가압하게 되면, 페이스트 내부에 포함된 용제 또는 용매는 증발되고, 상기 은 셀층이 인 시츄 (in situ) 디웨팅에 의해 미세 범프로 전이되며, 이후 인접한 은코팅 구리 입자 표면의 미세 은 범프와 결합되어 접합이 일어나게 된다.
아울러 공정 시 상기 제2피접합체를 누르는 압력을 가해줌으로써 은코팅 구리 입자 간의 접합이 보다 용이하게 일어나게 하는 한편 접합 후 접합부 내부의 기공도가 감소되도록 하여 접합부의 전기적, 열적 특성이 개선뿐만이 아니라 접합부의 기계적 특성 향상되도록 한다.
이에 의해 제1접합체와 제2접합체 예컨대, DBC 기판과 IGBT 소자가 접합되게 된다.
본 발명의 다양한 실시예로 본 발명에서 제시한 은코팅 구리 입자의 가열 온도에 따른 은 셀층의 인 시츄(in situ) 디웨팅(dewetting) 거동의 변화 결과를 도 3 내지 도 5에 나타내었다.
도 3은 가열 온도에 따른 평균 크기 900nm급 은코팅 구리 입자의 표면 상태 변화를 보여준다. 200℃까지 가열한 경우(a 및 b) 가열 전과 대비하여 표면 상태의 변화가 미미한 반면, 225℃까지 가열한 경우(c 및 d)에서는 입자 표면에 미세한 범프들이 생성된 것을 확인할 수 있었다. 아울러 250℃까지 온도를 증가시킨 경우(e 및 f)에서는 입자 표면이 더욱 거칠어지면서 무가압 상태임에도 불구하고 입자들간의 접합이 눈에 띄게 진행된 것을 확인할 수 있었다.
도 4는 가열 온도에 따른 평균 크기 900nm급 은코팅 구리 입자의 단면 상태 변화를 보여준다. 200℃까지 가열한 경우(a 및 b) 가열 전과 대비하여 표면 상태의 변화가 미미한 반면, 225℃까지 가열한 경우(c 및 d)에서는 입자 표면에 미세한 은 범프들이 생성되었고, 일부 입자들간에 접합이 이루어졌음을 관찰할 수 있었다. 250℃까지 온도를 증가시킨 경우(e 및 f)에서는 입자들간의 접합이 완전하게 진행된 한편 동의 일부가 코어(core)부에서 은 셀층을 뚫고 나와 입자의 최외각 부에 분포하고 있는 것을 확인할 수 있었다.
이러한 최외각 구리 성분은 Cu2O 조성의 구리 산화물로 분석되었는데, 코어부 구리 원자들이 산화되기 위해 미세 은 범프 사이에 존재하는 두께가 매우 얇은 은 셀층 사이로 확산되어 나온 결과로 해석되었다. 이상의 결과들은 가열 온도가 증가함에 따라 인 시츄 디웨팅 거동에 의한 미세 은 범프의 형성 및 이에 의한 입자들간의 접합이 증진되는 경향을 보여준다.
도 5는 200℃까지 가열한 경우 은코팅 구리 입자의 크기에 따른 표면 상태 변화를 보여준다. 평균 크기 900nm급의 은코팅 구리 입자의 경우(a) 가열 전과 대비하여 표면 상태의 변화가 미미한 반면, 평균 크기 350nm급의 은코팅 구리 입자의 경우(b) 입자들마다 다소 불규칙하지만 미세 은범프가 형성된 입자들이 다수 관찰되었다.
그러나 평균 크기 200nm급의 은코팅 구리 입자의 경우(b) 입자들마다 미세 은 범프가 형성되었고, 무가압 상태이지만 일부 입자들 간의 접합도 눈에 띄게 진행된 것이 관찰되었다. 이러한 결과는 사용된 은코팅 구리 입자의 크기가 감소함에 따라 인 시츄 디웨팅 거동에 의한 미세 은 범프의 형성 및 이에 의한 입자들 간의 접합이 증진되는 경향을 보여준다.
또한 본 발명의 다양한 실시예로 은코팅 구리 입자의 크기, 공정 압력, 공정 온도, 공정 시간을 달리하며 소자의 접합을 실시한 것으로, 본 발명에 따른 고온용 접합 페이스트 100중량비에 대해 서브마이크론급 크기를 가지는 은코팅 구리 입자 80중량비 및 용제로 α-terpineol 20중량비를 사용하였다.
은 finish 10x10mm 제1피접합체에 본 발명에 따른 페이스트를 4x4mm로 인쇄하고, 은 finish 4x4 mm 제2피접합체를 상기 페이스트 인쇄 패턴 위에 정렬하여 놓은 다음 페이스트 인쇄 패턴을 소정의 공정 온도 및 시간동안 가열하면서 제2피접합체를 무가압하거나 5MPa로 가압하였다. 승온속도는 100 ℃/sec로 설정되었고, 공정 온도 200℃, 225℃, 250℃, 공정 시간 3분, 10분, 20분 동안 실시하였다.
또한 상기 제2피접합체의 정렬 적층 단계 직전에 200℃의 예열 단계를 삽입시켜 페이스트 내 용제 또는 용매를 충분히 선 제거한 후 제2피접합체의 정렬 적층부터의 후속 소자 또는 칩 접합 과정을 동일하게 수행한 접합 공정도 실시해 보았다.
이러한 조건에서의 각 실시예에 대한 제2피접합체의 전단 강도 변화는 도 6과 같다. 도 6은 평균 크기 900nm급 은코팅 구리 입자 함유 페이스트 사용 시 무가압 조건에서 가열 온도 및 가열 시간에 따른 제2피접합체의 전단 강도 변화를 보여준다. 200℃ 가열 조건의 경우 3min 및 10min의 접합 시간 후에는 0MPa의 전단 강도값을 나타내었으나, 20min의 접합 시간 후에는 0.626MPa의 전단 강도값을 나타내었다. 또한 225℃로 가열 시 3min의 접합 시간을 적용한 경우는 0.346MPa을, 20min의 접합 시간을 적용한 경우는 0.867MPa의 전단 강도값을 나타내었고, 250℃로 가열 시 3min의 접합 시간을 적용한 경우는 0.917MPa을, 20min의 접합 시간을 적용한 경우는 2.250MPa의 전단 강도값을 나타내었다. 이러한 결과들은 적용된 접합 온도 및 접합 시간이 증가할수록 입자들간의 접합 및 입자들과 은 finish 층과의 접합이 증진되면서 전단 강도값이 향상되는 경향을 보여주나, 전체적으로 낮은 전단 강도값을 나타내어 접합 과정 중에 가압이 필요함을 의미하였다.
상기 접합 과정 중에 가압을 실시한 각 실시예에 대한 전자 현미경 사진을 도 7 내지 도 12에 나타내었다.
도 7은 평균 크기 900nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5 MPa의 가압을 실시하면서 200℃에서 3분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여준다. 은코팅 구리 입자들 간의 접합 및 은코팅 구리 입자들과 은 finish와의 접합이 관찰되었지만, 접합부의 밀도가 낮아 다수의 큰 기공들이 관찰되었다.
도 8은 평균 크기 900nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 200℃에서 10분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여준다. 마찬가지로 은코팅 구리 입자들간의 접합 및 은코팅 구리 입자들과 은 finish와의 접합이 관찰되었지만, 접합부의 밀도가 개선되지 않아 여전히 다수의 큰 기공들이 관찰되었다.
도 9는 평균 크기 900nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 250℃에서 3분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여준다. 은 셀층의 인 시츄(in situ) 디웨팅(dewetting) 형상이 활발히 발생하면서 은코팅 구리 입자들 간의 접합 및 은코팅 구리 입자들과 은 finish와의 접합이 보다 증진된 미세조직이 관찰되었지만, 접합부의 밀도가 크게 개선되지 않아 여전히 다수의 큰 기공들이 관찰되었다.
도 10은 평균 크기 900nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 250℃에서 10분간 제2피접합체를 접합시킨 조건에서 접합부의 미세조직을 보여준다. 은코팅 구리 입자들간의 접합 및 은코팅 구리 입자들과 은 finish와의 접합이 매우 증진된 미세조직이 관찰되었고, 접합부의 밀도가 크게 개선되어 기공들의 크기와 수가 크게 감소한 결과를 얻을 수 있었다.
이상의 결과들은 공정 온도가 높을수록, 공정 시간이 길수록 은코팅 구리 입자들 간의 접합 및 은코팅 구리 입자들과 은 finish와의 접합이 더욱 증진되어 접합부 내 기공들의 크기 및 수가 감소하면서 접합부의 밀도가 개선됨을 보여준다.
도 11은 5MPa의 가압을 실시하면서 200℃ 및 250℃에서 20분간 제2피접합체를 접합시킨 경우 은코팅 구리 입자의 크기에 따른 접합부의 미세조직을 보여준다. 평균 크기 900nm급의 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 200℃ 접합(a)보다 250℃ 접합(b) 후 접합부의 밀도가 개선됨을 확인할 수 있었으나 입자 사이에 존재하는 기공의 크기는 상대적으로 큰 것을 관찰할 수 있었다.
이에 비해 평균 크기 350nm급의 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 200℃ 접합(a)보다 250℃ 접합(b)후 접합부의 밀도가 개선됨과 동시에 입자 사이에 존재하는 기공의 크기가 매우 미세해진 조직을 관찰할 수 있었다. 마지막으로 평균 크기 200nm급의 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 200℃ 접합(a)보다 250℃ 접합(b)후 접합부의 밀도가 개선됨과 동시에 입자 사이에 존재하는 기공의 크기가 극도로 미세해지는 결과를 관찰할 수 있었다.
이러한 미세조직적 변화는 상기 여러 크기의 은코팅 구리 입자 중 350nm급 및 200nm급 은코팅 구리 입자가 상대적으로 우수한 접합부 미세조직을 형성시킬 수 있음을 보여준다.
상기 접합 과정 후 두 피접합체 간의 접합력 평가를 위해 전단 응력(shear stress)에 의한 강도값을 측정하여 본 발명의 일실시예에 따른 전단 강도 측정 데이타를 도 12 및 도 13에 나타내었다. 전단 시험 시 전단 툴(tool)의 바닥으로부터의 높이는 50㎛였으며, 전단 속도는 200㎛/s였다.
도 12는 평균 크기 350nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5MPa의 가압을 실시하면서 225℃에서 제2피접합체를 접합 시 접합 시간에 따른 접합부의 전단 강도값 변화를 보여준다. 접합 시간이 3min에서 20min까지 증가함에 따라 전단 강도값이 1.564MPa로부터 2.190MPa까지 다소 증가하였으나 큰 접합 강도값을 얻을 수 없었다. 그러나 예열 과정(Pre-heating)을 삽입한 경우 접합 시간이 3min이었을 때 접합 강도값은 5.300MPa로 증가하였고, 접합 시간이 10min으로 증가함에 따라 접합 강도값이 11.542MPa까지 증가하는 것을 관찰할 수 있었다. 이러한 결과는 적절한 예열 과정의 삽입을 통해 용제 및 용매를 제거한 후 가압 접합을 실시할 경우 접합 강도값이 크게 향상됨을 보여준다.
도 13은 평균 크기 200nm급 은코팅 구리 입자를 함유한 페이스트를 사용한 경우 5 MPa의 가압을 실시하면서 225℃에서 제2피접합체를 접합 시 접합 시간에 따른 접합부의 전단 강도값 변화를 보여준다. 접합 시간이 3 min에서 20min까지 증가함에 따라 전단 강도값이 2.326MPa로부터 6.138MPa까지 지속적으로 증가하였으나 10MPa에 이르는 전단 강도값을 얻을 수는 없었다.
그러나 예열 과정을 삽입한 경우 접합 시간이 3min이었을 때 접합 강도값이 11.542MPa로 증가하였고, 접합 시간이 10min으로 증가함에 따라 접합 강도값은 14.836MPa로 증가하였다. 이 경우 접합 시간이 20min까지 증가함에 따라 접합 강도값은 15.301MPa까지 증가하였다. 이러한 결과는 마찬가지로 적절한 예열 과정의 필요성을 보여주며, 평균 크기 200nm급 은코팅 구리 입자를 함유한 페이스트를 사용할 경우 예열 및 5MPa의 압력 하에서 단 3min간의 225℃ 접합 공정으로 11MPa을 상회하는 접합 강도값을 얻을 수 있음을 보여준다.
이와 같이, 은코팅 구리 입자의 크기, 공정 압력, 공정 온도 및 공정 시간을 조절하여, 고온용 접합 페이스트의 접합력 제어가 가능하였는데, 이는 접합부 내부의 기공도 수준 또는 밀도에 크게 의존하였다. 아울러 접합부 내부의 기공도 수준 또는 밀도는 접합부의 전기적, 열적 특성에도 큰 영향을 미치게 된다.
이러한 본 발명에 따른 고온용 접합 페이스트 접합재는 서브마이크론급 크기의 구리 입자 표면에 은 셀층이 코팅된 코어-셀 구조의 은코팅 구리 입자를 사용함으로써, 접합 후 접합부에는 다른 재료가 포함되지 않고 전기전도도 및 열전도도 특성이 우수한 은과 구리로만 이루어지게 되므로, 상기 접합부는 전기적, 열적 특성이 매우 우수하게 되며, Sn-Ag(-Cu) 합금계와 같은 종래의 솔더 조성에 비해 접합부의 융점이 월등히 높아 고발열 소자의 작동시에도 접합부의 열적 변형이 미미하므로 접합부의 신뢰성이 월등히 향상되게 된다.
또한 은 및 구리로만 이루어진 접합부의 우수한 열전도도는 고발열 소자 및 모듈에서의 발생열을 신속히 배출시키게 되므로 동시에 소자 및 모듈의 신뢰성을 향상시키는 특징을 제공하게 된다.
또한, 주재료가 코어부를 구성하는 구리이므로, 순수 은이나 은 나노입자를 이용한 접합 소재에 비해 가격이 매우 저렴하고, 공정 시간이 월등히 짧아 공정 경쟁력을 확보할 수 있게 된다.
또한, 압력, 온도 및 공정 시간의 조절을 통해 접합부 내부의 기공도를 조절할 수 있어, 전기전도도 및 열전도도 특성의 제어가 가능하여, 이에 다양한 분야에서 소자의 접합 소재로 적용할 수 있게 된다.
이와 같이 본 발명은 IGBT 소자와 같이 고발열 소자의 실장에 적용할 수 있어, 접합부 형성 시 우수한 고열 신뢰성을 가지면서도 전기적, 열적 특성이 우수하여 고발열 소자 및 모듈의 신뢰성 향상에도 매우 효과적인 기술이며, 소재 가격 또한 매우 저렴한 고온용 접합 페이스트를 제공할 수 있고, 공정 시간이 수분 수준으로 매우 짧은 우수한 공정 특성을 제공하게 된다.

Claims (10)

  1. 구리 입자 표면에 은 셀층이 형성된 은코팅 구리 입자를 포함하는 페이스트에 있어서,
    상기 은코팅 구리 입자는 서브마이크론급 크기를 가지며,
    상기 은코팅 구리 입자에서의 은 셀층의 디웨팅(dewetting)에 의해 인 시츄(in situ) 미세 은 범프(bump)가 형성되어, 상기 은코팅 구리 입자 간이 상기 미세 은 범프에 의해 접합되어, 전기적 그리고 열적 접합부를 형성하는 것을 특징으로 하는 고온용 접합 페이스트.
  2. 제 1항에 있어서, 상기 은 셀층의 디웨팅 온도는,
    200~250℃인 것을 특징으로 하는 고온용 접합 페이스트.
  3. 제 1항에 있어서, 상기 은 셀층의 두께는,
    2~50nm인 것을 특징으로 하는 고온용 접합 페이스트.
  4. 제 1항에 있어서, 상기 고온용 접합 페이스트는,
    소자 또는 칩과 기판 사이에 위치하며, 1~10MPa 압력으로 소자 또는 칩을 1~20분 동안 프레스 가압하여 내부 기공도 및 접합 강도가 조절되는 것을 특징으로 하는 고온용 접합 페이스트.
  5. 제 1항에 있어서, 상기 고온용 접합 페이스트는,
    전체 고온용 접합 페이스트에 대해 용제 10~30중량부와 상기 은코팅 구리 입자 70~90중량부로 이루어진 것을 특징으로 하는 고온용 접합 페이스트.
  6. 제 1항 내지 제 5항 중의 어느 한 항에 있어서, 상기 고온용 접합 페이스트는,
    접합 조직의 밀도를 증가시키기 위해 서로 크기가 다른 도전성 금속 입자 또는 은코팅 구리 입자를 2~3종 혼합된 것을 특징으로 하는 고온용 접합 페이스트.
  7. 제1피접합체와 제2피접합체를 서로 접합시키는 방법에 있어서,
    제1피접합체의 일측면에 서브마이크론급 크기를 가지는 구리 입자 표면에 은 셀층이 형성된 은코팅 구리 입자를 포함하는 페이스트를 소정 두께로 인쇄하고,
    제2피접합체를 상기 페이스트 상측에 정렬 적층한 후,
    상기 페이스트를 200~250℃의 온도로 가열하여 상기 은 셀층의 디웨팅에 의해 인 시츄(in situ) 미세 은 범프(bump)를 형성한 다음,
    제2피접합체를 프레스 가압하여,
    상기 은코팅 구리 입자 간 및 상기 은코팅 구리 입자와 상기 제1피접합체 및 제2피접합체 간이 상기 미세 은 범프에 의해 접합되면서, 전기적 그리고 열적 접합부를 형성하는 것을 특징으로 하는 인 시츄 미세 은 범프 형성을 이용한 접합 방법.
  8. 제 7항에 있어서, 상기 고온용 접합 페이스트는,
    소자 또는 칩과 기판 사이에 위치하며, 1~10MPa 압력으로 소자 또는 칩을 1~20분 동안 프레스 가압하여 내부 기공도 및 접합 강도를 조절하는 것을 특징으로 하는 인 시츄 미세 은 범프 형성을 이용한 접합 방법.
  9. 제 8항에 있어서, 상기 제2피접합체를 상기 페이스트 상측에 정렬 적층하기 직전에 150~225℃의 예열 공정이 더 이루어져, 상기 페이스트 내 용제 또는 용매를 선 제거하는 것을 특징으로 하는 인 시츄 미세 은 범프 형성을 이용한 접합 방법.
  10. 제 7항 내지 제 11항 중의 어느 한 항에 있어서, 상기 제2피접합체는 IGBT 소자와 같은 고발열 소자인 것을 특징으로 하는 인 시츄 미세 은 범프 형성을 이용한 접합 방법.
KR1020160176728A 2016-12-22 2016-12-22 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법 KR101929750B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160176728A KR101929750B1 (ko) 2016-12-22 2016-12-22 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160176728A KR101929750B1 (ko) 2016-12-22 2016-12-22 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법

Publications (2)

Publication Number Publication Date
KR20180073767A true KR20180073767A (ko) 2018-07-03
KR101929750B1 KR101929750B1 (ko) 2018-12-18

Family

ID=62918615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160176728A KR101929750B1 (ko) 2016-12-22 2016-12-22 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법

Country Status (1)

Country Link
KR (1) KR101929750B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029896A (ko) * 2018-09-11 2020-03-19 엔트리움 주식회사 방열 입자 및 이를 이용한 열 계면 물질
US20240021574A1 (en) * 2020-12-16 2024-01-18 The University Of Hong Kong Cu-cu direct welding for packaging application in semiconductor industry

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102338480B1 (ko) * 2018-12-20 2021-12-13 한국전자기술연구원 소자실장방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4412072B2 (ja) * 2003-10-09 2010-02-10 株式会社日立製作所 電子部品の実装方法,半導体モジュール及び半導体装置
JP2008111175A (ja) * 2006-10-31 2008-05-15 Fujikura Kasei Co Ltd 複合金属粉とその製造方法および導電性ペースト

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029896A (ko) * 2018-09-11 2020-03-19 엔트리움 주식회사 방열 입자 및 이를 이용한 열 계면 물질
US20240021574A1 (en) * 2020-12-16 2024-01-18 The University Of Hong Kong Cu-cu direct welding for packaging application in semiconductor industry

Also Published As

Publication number Publication date
KR101929750B1 (ko) 2018-12-18

Similar Documents

Publication Publication Date Title
US9860989B2 (en) Electronic component module and method for manufacturing electronic component module
JP4635230B2 (ja) 接合方法及び接合構造
KR20190123727A (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
KR102280653B1 (ko) 전자 부품 탑재 기판 및 그 제조 방법
TWI624356B (zh) Metal joint structure using metal nanoparticle, metal joint method, and metal joint material
US20140111956A1 (en) Joining method using metal foam, method of manufacturing semiconductor device, and semiconductor device
US20070183920A1 (en) Nanoscale metal paste for interconnect and method of use
JP2017514995A (ja) 低圧焼結用粉末
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
KR20130061671A (ko) 도전성 페이스트, 및 이 페이스트로부터 얻어지는 도전접속부재
US20140234649A1 (en) Layered composite of a substrate film and of a layer assembly comprising a sinterable layer made of at least one metal powder and a solder layer
KR101929750B1 (ko) 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
JP2007019360A (ja) 電子部品の実装方法
KR102423021B1 (ko) 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부
CN102610537B (zh) 一种半导体器件低温固态键合的方法
TW201246401A (en) Method of manufacturing semiconductor device
JP2016167527A (ja) 半導体モジュール及びその製造方法
JP2021107569A (ja) 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法
WO2015029152A1 (ja) 半導体装置
KR102142269B1 (ko) 벼이삭형 구리 입자 함유 페이스트
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
JP2012038790A (ja) 電子部材ならびに電子部品とその製造方法
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
CN102543783B (zh) 一种使用铟和微针锥结构的热压缩芯片低温互连方法
JP6347385B2 (ja) 銅材の接合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant