CN105529358B - 包含负温度系数热敏电阻器的绝缘栅双极晶体管 - Google Patents

包含负温度系数热敏电阻器的绝缘栅双极晶体管 Download PDF

Info

Publication number
CN105529358B
CN105529358B CN201510681924.7A CN201510681924A CN105529358B CN 105529358 B CN105529358 B CN 105529358B CN 201510681924 A CN201510681924 A CN 201510681924A CN 105529358 B CN105529358 B CN 105529358B
Authority
CN
China
Prior art keywords
insulated gate
bipolar transistor
gate bipolar
negative temperature
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510681924.7A
Other languages
English (en)
Other versions
CN105529358A (zh
Inventor
T.巴斯勒
E.格里布尔
J.马勒
D.佩多内
W.肖尔茨
P.森格
P.蒂尔克斯
S.福斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105529358A publication Critical patent/CN105529358A/zh
Application granted granted Critical
Publication of CN105529358B publication Critical patent/CN105529358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明涉及一种包含负温度系数热敏电阻器的绝缘栅双极晶体管。IGBT（100）的实施例包含：在半导体主体（105）的第一表面（103）处的发射极端子（E）。IGBT（100）进一步包含：在半导体主体（105）的第二表面（107）处的集电极端子（C）。第一导电性类型的第一区（108）在第一和第二表面（107，103）之间的半导体主体（105）中。集电极注入结构（110）邻接第二表面（107），集电极注入结构（110）是第二导电性类型，并且包含在离彼此第一横向距离（d1）处的第一部分（1101）和第二部分（1102）。IGBT（100）进一步包含：邻接在第一和第二部分（1101，1102）之间的区（112）中的第一区（108）的负温度系数热敏电阻器。

Description

包含负温度系数热敏电阻器的绝缘栅双极晶体管
背景技术
在半导体功率应用中，低电感中间短路可能由高电流伴随发生。例如，这样的中间短路可能由驱动扰动、半导体故障或负载的短路引起。诸如绝缘栅双极晶体管（IGBT）之类的半导体开关、诸如金属氧化物半导体场效应晶体管（MOSFET）之类的绝缘栅场效应晶体管（IGFET）、或者双极结型晶体管可有效地限制短路电流，以用于保护整个应用和外围设备免受损坏。避免半导体开关的损坏需要在短路模式中快速关断，因为在半导体中由于施加的完整中间电压的高的电损耗。
理想的是提供一种具有改善的短路鲁棒性的IGBT。
发明内容
通过独立权利要求的教导来实现该目的。在从属权利要求中限定进一步的实施例。
根据IGBT的实施例，该IGBT包含：在半导体主体的第一表面处的发射极端子。IGBT进一步包含：在半导体主体的第二表面处的集电极端子。第一导电性类型的第一区在第一和第二表面之间的半导体主体中。集电极注入结构邻接第二表面，集电极注入结构是第二导电性类型，并且包含在离彼此第一横向距离处的第一部分和第二部分。IGBT进一步包含：邻接在第一和第二部分之间的区中的第一区的负温度系数热敏电阻器。
根据制造IGBT的方法，该方法包含：在具有相对的第一和第二表面的半导体主体的第二表面处形成集电极注入结构，其中半导体主体包括第一导电性类型的第一区，并且集电极注入结构是包含在离彼此第一横向距离处的第一部分和第二部分的第二导电性类型。该方法进一步包含：形成邻接在第一和第二部分之间的区中的第一区的负温度系数热敏电阻器。
在阅读下面的具体实施方式时和在查看附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
附图被包括以提供对发明的进一步理解，并且被并入在本说明书中并构成本说明书的一部分。附图图示本发明的实施例，并且连同说明书起到解释发明原理的作用。发明和预期的优点的其它实施例将被容易理解，因为它们通过参考下面的具体实施方式而被更好地理解。
图1是根据包括的实施例图示绝缘栅双极晶体管的示意性截面图。
图2至6图示在IGBT的集电极端子和漂移区之间的负温度系数热敏电阻器的不同布置的截面图。
图7至9图示包括邻接结终止区中集电极侧的掺杂区域的IGBT的实施例的截面图。
图10是用于图示制造IGBT的方法的图。
图11A和11B是用于图示形成集电极注入结构的分离部分的工艺的半导体主体的截面图。
具体实施方式
在下面的具体实施方式中，对形成其一部分的附图做出参考，并且在所述附图中通过说明的方式示出可在其中实施本发明的具体实施例。应理解的是：可利用其它实施例，并且可做出结构或逻辑改变而不脱离本发明的范围。例如，为一个实施例图示或描述的特征可用于其它实施例上或与其它实施例结合使用，以产生又一个进一步的实施例。其意图是：本发明包括这样的修改和变型。使用具体语言描述示例，具体语言不应被解释为限制所附权利要求的范围。附图并不按比例，并且仅用于说明目的。为了清楚起见，如果没有另外说明，相同的元件已经由不同附图中对应的参考指定。
术语“具有”、“含有”、“包括”、“包含”等是开放的，并且术语指示存在所述的结构、元件或特征，但是不排除存在附加的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另有明确说明。
术语“电连接”描述：在电连接的元件之间的永久低欧姆连接，例如在有关元件之间的直接接触，或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括：适用于信号传输的一个或多个中间元件（例如暂时提供第一状态中的低欧姆连接和第二状态中的高欧姆电去耦的元件）可存在于电耦合的元件之间。
通过靠近掺杂类型“n”或“p”指示“-”或“+”，附图图示相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可具有相同或不同的绝对掺杂浓度。
在下面描述中使用的术语“晶圆”、“衬底”、“半导体主体”或“半导体衬底”可包括具有半导体表面的任何基于半导体的结构。晶圆和结构应被理解为包括硅（Si）、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂的半导体、由基底半导体基础支撑的硅的外延层、以及其它半导体结构。半导体无需是基于硅的。半导体也可以是锗化硅（SiGe）、锗（Ge）或砷化镓（GaAs）。根据其它实施例，碳化硅（SiC）或氮化镓（GaN）可形成半导体衬底材料。
如在本说明书中使用的术语“水平”意图描述基本上平行于半导体衬底或主体的第一或主表面的取向。这例如可以是晶圆或管芯的表面。
如在本说明书中使用的术语“垂直”意图描述基本上垂直于第一表面布置的取向，即平行于半导体衬底或主体的第一表面的正交方向。
在本说明书中，半导体衬底或半导体主体的第二表面被认为是由下表面或背侧表面形成，而第一表面被认为是由半导体衬底的上表面、前表面或主表面形成。如在本说明书中使用的术语“上方”和“下方”因此描述结构特征与另一结构特征的相对位置。
在本说明书中，n掺杂被称为第一导电性类型，而p掺杂被称为第二导电性类型。可替代地，可用相反的掺杂关系形成半导体器件，使得第一导电性类型可以是p掺杂的，而第二导电性类型可以是n掺杂的。
在图1的示意性截面图中图示绝缘栅双极晶体管100的实施例。
IGBT 100包括在半导体主体105的第一表面103处的发射极端子E。集电极端子C在半导体主体105的第二表面107处。例如n型的第一导电性类型的第一区108在第一和第二表面103、107之间的半导体主体105中。集电极注入结构110邻接第二表面107。集电极注入结构110是第二导电性类型，例如p型，并且包含在离彼此第一横向距离d处的第一部分1101和第二部分1102。负温度系数热敏电阻器邻接在集电极注入结构110的第一和第二部分1101、1102之间的区112中的第一区108。
IGBT 100进一步包括栅极端子G。IGBT 100的发射极的结构元件，例如源极和主体区域，位于邻接第一表面103的半导体主体105的功能区域114中。源极区域是类似于第一区108的第一导电性类型。主体区域是类似于集电极注入结构110的第二导电性类型。根据实施例，IGBT 100的栅极包括栅极电介质和栅极电极，栅极电极位于从第一表面103延伸到半导体主体105中的栅极沟槽中。根据另一个实施例，IGBT 100的栅极是平面栅极，平面栅极包括在第一表面103上布置的栅极电介质和栅极电极。在功能区域中，可以在单元阵列中布置IGBT单元。单元阵列可以是IGBT单元的二维布置。IGBT单元几何形状的示例是正方形IGBT单元、矩形IGBT单元、圆形IGBT单元、椭圆IGBT单元、多边形IGBT单元，例如六边形或八边形IGBT单元。
第一导电性类型的漂移区位于功能区域114和第二表面107之间，并且构成第一区108的一部分。第一区108是第一导电性类型的连续区域，并且可包括多个第一导电性类型的相关联的半导体区域，例如漂移区，邻接第二表面107的在集电极注入结构110的第一和第二部分1101、1102之间的可选场阑区和短区域。
根据实施例，在区112中的负温度系数热敏电阻器是其特征在于在临界温度从非晶相相变成结晶相的材料。根据实施例，该材料是硫族化物。例如，硫族化物包括GeTe和Ge2Sb2Te5中的至少一个。
其它合适的硫族化物是在GeSbTe系统的其它原子组成中的Sb2Te3。为了更好的性能和可制造性，那些相变材料可被集成在高度热传导的基质中，如单壁碳纳米管（SWNT）。用于相变温度的调节的其它选项是用聚合物、陶瓷或半导体材料混合或掺杂。根据一个方面，相变可以是可逆的。根据另一个实施例，负温度系数热敏电阻器是具有小于半导体主体的带隙能量的带隙能量的半导体材料。对于由具有1.12eV带隙能量的硅制成的半导体主体，负温度系数热敏电阻器可包括具有0.67eV带隙能量的锗（Ge）。
在图1中图示的实施例包括用于改善IGBT 100的短路鲁棒性的优化的集电极。IGBT 100的短路鲁棒性通过减少短路期间的饱和电流而被改善，由此减少短路期间的电损耗并减少温度增加。此外，双极电流增益保持低，这有利于减少在短路关断之后的泄漏电流。包括漂移区的第一区108经由区112中的负温度系数热敏电阻器电耦合到集电极端子C。在正常操作模式中，例如在小于175℃的操作温度，区112中的负温度系数热敏电阻器具有高电阻。从而，第一区108中的电子不具有到集电极端子C的直接电路径，并且IGBT 100在双极模式中工作。在短路期间，高温发生，例如高于175℃的温度，并且区112中的负温度系数材料变成低电阻。这为从第一区108流动的电子提供直接电路径，例如通过第一和第二部分1101、1102之间的区112中的负温度系数材料到集电极端子C的漂移区。因而，减少IGBT 100的双极模式，并且IGBT 100甚至可以切换到单极模式。这分别导致短路电流和饱和电流的减少。从而，在IGBT 100中流动的整体电流由经由栅极端子G控制的沟道电流确定。短路电流和饱和电流的减少分别抑制或减少温度的进一步增加，由此抵制或抑制热器件破坏，并且因此改善短路鲁棒性。此外，双极电流增益保持低，这有利于减少在短路关断之后的泄漏电流。
根据实施例，在集电极注入结构110的第一和第二部分1101、1102之间的第一横向距离d是在0.5μm和500μm之间的范围，例如在1μm和50μm之间。
根据一个方面，可布置邻接第一区108的多个分离的负温度系数热敏电阻器。关于彼此的多个分离的负温度系数热敏电阻器的尺寸和/或几何形状和/或距离可以不同或部分不同。
根据实施例，在晶体管单元区117中布置第一和第二部分1101、1102。在晶体管单元区117中，发射极端子E和/或栅极端子G与半导体主体105的第一表面103电接触。通过示例的方式，发射极端子E可经由第一表面103上的接触插塞和/或接触线电连接到功能区域114中的源极区域。同样地，栅极端子G可电连接到栅极电极G。关于功能和结构，结终止区不同于晶体管单元区117。而IGBT 100的负载端子，即发射极端子E和集电极端子C，是为了晶体管单元区117中的电流传导的目的，结终止区的目的是在IGBT 100的周边处减少电场峰值所必要的边缘终止。例如，结终止区的典型结构元件包括场板、诸如浮置保护环或环段之类的环结构、结终止扩展（JTE）结构和横向掺杂的变型（VLD）结构中的一个或多个。
在图2中图示的IGBT 100的示意性截面图中，在第二表面107处布置负温度系数热敏电阻器120。负温度系数热敏电阻器120的第一部分1201被布置在区112中，并且负温度系数热敏电阻器120的第二部分1202、1203被布置在区112外部，并且覆盖集电极注入结构110的第一和第二部分1101、1102。根据其它实施例，负温度系数热敏电阻器120的第二部分1202、1203可被省略。
第一区108的短区域121沿着横向方向x被夹在集电极注入结构110的第一和第二部分1101、1102之间。根据实施例，第一区108包括具有比短区域121小的掺杂浓度的漂移区。根据实施例，短区域121是n掺杂或n+掺杂。
在图3中图示的IGBT 100的示意性截面图中，负温度系数热敏电阻器120沿着横向方向x被夹在集电极注入结构110的第一和第二部分1101、1102之间。根据图示的实施例，在负温度系数热敏电阻器120和第一区108的第一部分124之间的接口123沿着横向方向x被夹在集电极注入结构110的第一和第二部分1101、1102之间。从而，被夹在第一和第二部分1101、1102之间的区112的底部部分包括负温度系数热敏电阻器120。在第一和第二部分1101、1102之间的区112的顶部部分包括第一区108的第一部分124。根据实施例，第一区108的第一部分124具有比第一区108的漂移区域大的掺杂浓度。通过示例的方式，第一区108的第一部分124可以是由通过第二表面107的扩散工艺以及通过第二表面107的离子注入工艺中的一个或多个限定的场阑区的部分，离子注入工艺诸如是通过第二表面107注入质子和/或磷和/或硒的工艺。
根据在图4的示意性截面图中图示的IGBT 100的另一个实施例，用负温度系数热敏电阻器120完全覆盖在集电极注入结构110的第一和第二部分1101、1102之间的区112。
如在图5中图示的IGBT 100的另一个实施例的示意性截面图中所图示，负温度系数热敏电阻器120不仅可完全覆盖在集电极注入结构110的第一和第二部分1101、1102之间的区112，而且负温度系数热敏电阻器120甚至可延伸至比集电极注入结构110大的从第二表面107到半导体主体105中的深度。
正如根据图6的实施例在IGBT 100的示意性截面图中所图示，仅仅在集电极注入结构110中的第一和第二部分1101、1102之间的区112的顶部部分由负温度系数热敏电阻器120覆盖，而区112的底部部分由导电材料覆盖，所述导电材料诸如是由一个或多个导电材料或层（诸如一种或多种金属和/或一种或多种高度掺杂的半导体）制成的集电极接触126。
在参照图1至6所述的实施例中，负温度系数热敏电阻器120邻接在集电极注入结构110的第一和第二部分1101、1102之间的区中的第一区108。根据实施例，负温度系数热敏电阻器120的顶部侧与第一区108（例如第一区108的第一部分）接触，而负温度系数热敏电阻器120的底部侧与集电极接触（诸如在图6中图示的集电极接触126）接触。集电极注入结构110和负温度系数热敏电阻器120的平行连接电连接在第一区108和集电极端子C之间。
在图7中图示的IGBT 100的示意性截面图中，图示平面栅极IGBT。在IGBT 100的功能区域114中，主体和源极区域130、131电连接到发射极端子E。可选高度掺杂的主体接触区可被布置在主体区域和发射极端子E的接触之间，用于改善接触电阻。栅极电介质134被布置在半导体主体105的第一表面103和栅极电极135之间。栅极电极135电连接到栅极端子G。在结终止区118中的晶体管单元区117外部，可布置包括场板、诸如浮置保护环或环段之类的环结构、结终止扩展（JTE）结构和横向掺杂的变型（VLD）结构中的一个或多个的结终止结构119。
在结终止区118中，掺杂区域150邻接第二表面107。掺杂区域150中的掺杂浓度不同于集电极注入结构110的掺杂浓度。在图7中图示的实施例中，掺杂区域150的导电性类型等于集电极注入结构110的导电性类型，而掺杂区域150的掺杂浓度小于集电极注入结构110的掺杂浓度。掺杂区域150允许高动态稳定性。
根据图7中图示的实施例，集电极注入结构110的图示的部分包括第一至第四部分1101、1102、1103、1104，并且第一部分1101的横向尺寸d1大于第二部分1102的横向尺寸d2。在图7中图示的实施例的负温度系数热敏电阻器120和集电极注入结构110的平行连接类似于图2中图示的实施例。
在图8中图示的IGBT 100的示意性截面图中，图示沟槽栅极IGBT。在IGBT 100的功能区域114中，主体和源极区域130、131电连接到发射极端子E。可选高度掺杂的主体接触区可被布置在主体区域和发射极端子E的接触之间，用于改善接触电阻。栅极电介质134和栅极电极135被布置在从半导体主体105的第一表面103延伸到半导体主体105中的沟槽137中。栅极电极135电连接到栅极端子G。在结终止区118中的晶体管单元区117外部，可布置包括场板、诸如浮置保护环或环段之类的环结构、结终止扩展（JTE）结构和横向掺杂的变型（VLD）结构中的一个或多个的结终止结构119。
在结终止区118中，掺杂区域151邻接第二表面107。根据实施例，掺杂区域151中的掺杂轮廓和导电性类型可对应于短区域121中的掺杂轮廓和导电性类型。根据另一个实施例，掺杂区域151中的导电性类型可对应于短区域121中的导电性类型，但在掺杂区域151中的掺杂浓度或掺杂剂量可能小于在短区域121中。掺杂区域151允许高动态鲁棒性。
根据在图8中图示的实施例，集电极注入结构110的图示的部分包括第一至第四部分1101、1102、1103、1104，并且第一部分1101的横向尺寸d1大于第二部分1102的横向尺寸d2。在图7中图示的实施例的负温度系数热敏电阻器120和集电极注入结构110的平行连接类似于在图2中图示的实施例。
在图9中图示的IGBT 100的示意性截面图中，图示沟槽栅极IGBT的实施例。由于在图8和9中图示的IGBT关于许多结构元件类似，对以上关于图8给出的细节做出参考。在图9中图示的IGBT 100中，沿着横向方向x夹在集电极注入结构110的第三和第四部分1103、1104之间以及第二和第三部分1102、1103之间的短区域121与电连接到集电极注入结构110的集电极接触126相接触。从而，在图9中图示的IGBT 100是逆导（RC）IGBT。
在图1至9中图示的IGBT 100中的每一个可包括平面栅极（例如如图7中所图示），或者沟槽栅极（例如如图8中所图示）。
图10是用于图示制造绝缘栅双极晶体管的方法的图。
工艺特征S100包括：在具有相对的第一和第二表面的半导体主体的第二表面处形成集电极注入结构，其中半导体主体包括第一导电性的第一区，而集电极注入结构是包含在离彼此横向距离处的第一部分和第二部分的第二导电性类型。
工艺特征S110包括：形成邻接在第一和第二部分之间的区中的第一区的负温度系数热敏电阻器。
除了其它以外，进一步的工艺（例如用于在第一和第二表面103、107处形成栅极电极、栅极电介质、源极区域、主体区域或其它功能半导体区域、接触和/或布线的工艺）可以在工艺特征S100、S110之前、之间或之后被执行。
根据在图11A中图示的实施例，集电极注入结构110和负温度系数热敏电阻器120通过将沟槽153从第二表面107蚀刻到半导体主体105中而形成，其中沟槽153分离第一和第二部分1101、1102。例如，负温度系数热敏电阻器120在沟槽153中形成，导致如在图3中图示的结构。
根据在图11B中图示的另一个实施例，集电极注入结构110和负温度系数热敏电阻器120通过将掺杂剂从第二表面107通过图案化的掩模155引入到半导体主体105中（例如通过扩散工艺和/或离子注入工艺）而形成。例如，负温度系数热敏电阻器120在邻接第一和第二部分1101、1102之间的区中的第一区108的第二表面107处形成，导致如在图2中图示的结构。
虽然已经在本文中图示和描述了具体实施例，但是将由本领域技术人员理解的是：各种各样的替代和/或等同实现方式可代替所示和所述的具体实施例，而不脱离本发明的范围。本申请意图覆盖本文讨论的具体实施例的任何改编或变型。因此，意图是：本发明仅由权利要求及其等同物来限定。

Claims (23)

1.一种绝缘栅双极晶体管（100），包含：
在半导体主体（105）的第一表面（103）处的发射极端子（E）；
在半导体主体（105）的第二表面（107）处的集电极端子（C）；
在第一和第二表面（107，103）之间的半导体主体（105）中的第一导电性类型的第一区（108）；
邻接第二表面（107）的集电极注入结构（110），集电极注入结构（110）是第二导电性类型，并且包含在离彼此第一横向距离（d）处的第一部分（1101）和第二部分（1102）；
邻接在第一和第二部分（1101，1102）之间的区（112）中的第一区（108）的负温度系数热敏电阻器，
其中所述负温度系数热敏电阻器包含与所述集电极注入结构（110）不同的材料。
2.根据权利要求1所述的绝缘栅双极晶体管（100），其中第一区（108）的短区域（121）沿着横向方向（x）被夹在第一和第二部分（1101，1102）之间。
3.根据权利要求2所述的绝缘栅双极晶体管（100），其中第一区（108）包括具有小于短区域（121）的掺杂浓度的漂移区域。
4.根据权利要求3所述的绝缘栅双极晶体管（100），进一步包含：在结终止区（118）中邻接第二表面（107）的掺杂区（150，151），结终止区（118）围绕包括第一和第二部分（1101，1102）的晶体管单元区（117），其中掺杂区域（150）中的掺杂浓度不同于漂移区域的掺杂浓度。
5.根据权利要求4所述的绝缘栅双极晶体管（100），其中掺杂区域（150）是具有比第一和第二部分（1101，1102）掺杂浓度小的第二导电性类型。
6.根据权利要求4所述的绝缘栅双极晶体管（100），其中掺杂区域（151）是第一导电性类型，第一导电性类型具有与第一和第二部分（1101，1102）之间的区（112）相同的沿着垂直方向的掺杂浓度的轮廓。
7.根据权利要求1所述的绝缘栅双极晶体管（100），其中负温度系数热敏电阻器（120）沿着横向方向（x）被夹在第一和第二部分（1101，1102）之间。
8.根据权利要求1所述的绝缘栅双极晶体管（100），其中在负温度系数热敏电阻器（120）和第一区（108）的第一部分（124）之间的接口（123）沿着横向方向（x）被夹在第一和第二部分（1101，1102）之间。
9.根据前述权利要求中任一项所述的绝缘栅双极晶体管（100），其中负温度系数热敏电阻器（120）被布置在第一区（108）的第一部分（124）和电连接到集电极注入结构（110）的集电极接触（126）之间。
10.根据前述权利要求1-8中任一项所述的绝缘栅双极晶体管（100），其中在第一和第二部分（1101，1102）之间的第一横向距离（d）在0.5μm和500μm之间的范围中。
11.根据前述权利要求1-8中任一项所述的绝缘栅双极晶体管（100），其中集电极注入结构（110）进一步包含在离彼此第二横向距离处的第三部分（1103）和第四部分（1104）；并且沿着横向方向（x）夹在第三和第四部分（1103，1104）之间的第一区（108）的第二部分与电连接到集电极注入结构（110）的集电极接触（126）相接触。
12.根据前述权利要求1-8中任一项所述的绝缘栅双极晶体管，其中第一和第二部分被布置在晶体管单元区中。
13.根据前述权利要求1-8中任一项所述的绝缘栅双极晶体管（100），其中第一部分（1101）的横向尺寸大于第二部分（1102）的横向尺寸。
14.根据前述权利要求1-8中任一项所述的绝缘栅双极晶体管（100），其中负温度系数热敏电阻器（120）是其特征在于在临界温度从非晶相相变成结晶相的材料。
15.根据权利要求14所述的绝缘栅双极晶体管（100），其中该材料是硫族化物。
16.根据权利要求15所述的绝缘栅双极晶体管（100），其中硫族化物包括GeTe和Ge2Sb2Te5中的至少一个。
17.根据权利要求15所述的绝缘栅双极晶体管（100），其中硫族化物至少包括在GeSbTe系统的任何原子组成中的Sb2Te3。
18.根据权利要求15所述的绝缘栅双极晶体管（100），其中硫族化物是碳管或层的热传导基质。
19.根据权利要求15所述的绝缘栅双极晶体管（100），其中用聚合物、陶瓷或半导体材料混合或掺杂硫族化物。
20.根据权利要求1至权利要求8中任一项所述的绝缘栅双极晶体管（100），其中负温度系数热敏电阻器（120）是具有比半导体主体的半导体材料的带隙小的带隙的半导体材料。
21.一种制造绝缘栅双极晶体管（100）的方法，包含：
在具有相对的第一和第二表面（103，107）的半导体主体（105）的第二表面（107）处形成集电极注入结构（110），其中半导体主体（105）包括第一导电性的第一区（108），并且集电极注入结构（110）是包含在离彼此第一横向距离（d）处的第一部分（1101）和第二部分（1102）的第二导电性类型；以及
形成邻接在第一和第二部分（1101，1102）之间的区（112）中的第一区（108）的负温度系数热敏电阻器，
其中所述负温度系数热敏电阻器包含与所述集电极注入结构（110）不同的材料。
22.根据权利要求21所述的方法，其中集电极注入结构（110）和负温度系数热敏电阻器通过以下形成：
将沟槽（153）从第二表面（107）蚀刻到半导体主体（105）中，其中沟槽（153）分离第一和第二部分；以及
在沟槽（153）中形成负温度系数热敏电阻器。
23.根据权利要求21所述的方法，其中第一部分（1101）和第二部分（1102）通过将掺杂剂从第二表面（107）通过图案化的掩模（155）引入到半导体主体（105）中而形成。
CN201510681924.7A 2014-10-21 2015-10-21 包含负温度系数热敏电阻器的绝缘栅双极晶体管 Active CN105529358B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014115314.6 2014-10-21
DE102014115314.6A DE102014115314B4 (de) 2014-10-21 2014-10-21 Bipolartransistor mit isoliertem gate mit einem thermistor mit negativem temperaturkoeffizienten und herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN105529358A CN105529358A (zh) 2016-04-27
CN105529358B true CN105529358B (zh) 2019-06-18

Family

ID=55637760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510681924.7A Active CN105529358B (zh) 2014-10-21 2015-10-21 包含负温度系数热敏电阻器的绝缘栅双极晶体管

Country Status (3)

Country Link
US (1) US9825023B2 (zh)
CN (1) CN105529358B (zh)
DE (1) DE102014115314B4 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990408A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管
DE102015102130B4 (de) * 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015112919B4 (de) 2015-08-06 2019-12-24 Infineon Technologies Ag Halbleiterbauelemente, eine Halbleiterdiode und ein Verfahren zum Bilden eines Halbleiterbauelements
US10833021B2 (en) 2017-06-29 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Method for precisely aligning backside pattern to frontside pattern of a semiconductor wafer
US10170559B1 (en) * 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
US20190006461A1 (en) 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
US10663355B2 (en) * 2017-06-30 2020-05-26 Texas Instruments Incorporated Thermistor with tunable resistance
CN108123139B (zh) * 2017-12-26 2020-02-21 成都新柯力化工科技有限公司 一种锂电池专用的耐高温粘结剂及其制备方法
CN111834336B (zh) * 2019-04-22 2022-02-11 珠海零边界集成电路有限公司 一种igbt芯片及其制备方法、ipm模块
CN112768503B (zh) * 2019-10-21 2022-08-19 珠海格力电器股份有限公司 Igbt芯片、其制造方法及功率模块

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361714B4 (de) 2003-12-30 2009-06-10 Infineon Technologies Ag Halbleiterbauelement
KR100825738B1 (ko) * 2006-03-28 2008-04-29 한국전자통신연구원 급격한 금속-절연체 전이를 이용한 전압조정 시스템
US20100327314A1 (en) * 2009-06-28 2010-12-30 Ping Huang Insulated Gate Bipolar Transistor (IGBT) Collector Formed with Ge/A1 and Production Method
JP2011181612A (ja) * 2010-02-26 2011-09-15 Elpida Memory Inc 半導体装置
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
WO2013002129A1 (ja) * 2011-06-30 2013-01-03 富士電機株式会社 半導体装置の製造方法
CN202434507U (zh) * 2011-12-28 2012-09-12 嘉兴斯达微电子有限公司 一种高可靠性的大功率绝缘栅双极性晶体管模块
US9281359B2 (en) 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches
US9117748B2 (en) * 2013-01-31 2015-08-25 Infineon Technologies Ag Semiconductor device including a phase change material
CN105393362A (zh) 2013-03-13 2016-03-09 D3半导体有限公司 用于垂直场效应器件的温度补偿的器件架构和方法

Also Published As

Publication number Publication date
CN105529358A (zh) 2016-04-27
US9825023B2 (en) 2017-11-21
DE102014115314A1 (de) 2016-04-21
US20160111415A1 (en) 2016-04-21
DE102014115314B4 (de) 2018-10-11

Similar Documents

Publication Publication Date Title
CN105529358B (zh) 包含负温度系数热敏电阻器的绝缘栅双极晶体管
CN105431946B (zh) 具有平面状通道的垂直功率金氧半场效晶体管元胞
US11038016B2 (en) Insulated gate bipolar transistor device having a fin structure
CN103986447B (zh) 双极半导体开关及其制造方法
CN105940496B (zh) 电力用半导体装置
CN105940495B (zh) 电力用半导体装置
CN104716168B (zh) 带有复合区的半导体器件
CN104952925B (zh) 沟槽晶体管器件
CN104299997A (zh) 电荷补偿半导体器件
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
JP5781383B2 (ja) パワー半導体デバイス
CN105609542B (zh) 包括正温度系数结构的半导体器件
CN103531632B (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
CN204155935U (zh) 半导体器件
CN104091828B (zh) 一种半导体器件及用于制作高雪崩能量ldmos器件的方法
CN103367412A (zh) 反向导通绝缘栅双极型晶体管
JP5463725B2 (ja) 炭化珪素半導体装置およびその製造方法
CN104282739B (zh) 双极晶体管以及制造双极晶体管的方法
JP2016111207A (ja) 電力用半導体装置
CN105336764A (zh) 半导体器件和制造方法
CN114864677A (zh) 晶体管器件及其制造方法
JPS61281557A (ja) 絶縁ゲ−ト半導体装置
CN109994549A (zh) 半导体功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant