CN105489653A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN105489653A
CN105489653A CN201510626949.7A CN201510626949A CN105489653A CN 105489653 A CN105489653 A CN 105489653A CN 201510626949 A CN201510626949 A CN 201510626949A CN 105489653 A CN105489653 A CN 105489653A
Authority
CN
China
Prior art keywords
layer
type
impurity concentration
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510626949.7A
Other languages
English (en)
Other versions
CN105489653B (zh
Inventor
新井耕一
久田贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105489653A publication Critical patent/CN105489653A/zh
Application granted granted Critical
Publication of CN105489653B publication Critical patent/CN105489653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件及其制造方法。在具有沟槽型MOS栅结构的碳化硅半导体器件中，本发明能抑制操作特性改变。在沟槽形成之后，通过实施将p型杂质倾斜离子注入到由具有彼此不同的注入能量的离子注入两次以上而形成的p-型体层中，来形成在沟槽的侧壁部在深度方向上具有均匀杂质浓度分布的p型沟道层。此外，当通过倾斜离子注入形成p型沟道层时，虽然p型杂质也引入到沟槽的底部的n-型漂移层中，但是通过在p-型体层和n-型漂移层之间形成具有杂质浓度高于p型沟道层、p-型体层以及n-型漂移层的n型层来规定沟道长度。通过这些措施，能抑制操作特性改变。

Description

半导体器件及其制造方法
相关申请交叉引用
将2014年10月3日提交的日本专利申请No.2014-205070的公开内容整体并入本文作为参考，所述公开内容包括说明书、附图和摘要。
技术领域
本发明涉及一种半导体器件及其制造技术，并且例如涉及一种具有沟槽型MOS(金属氧化物半导体)栅结构的碳化硅半导体器件以及有效地适用于制造该半导体器件的技术。
背景技术
在日本未审专利申请公布No.2013-219161(专利文献1)中，描述了一种半导体器件，其具有形成在阱区的表面部的第一导电类型源区、形成在源区的预定区中以便在漂移层至少暴露底表面的沟槽、以及作为阱区并且沿沟槽的侧表面形成的第一导电类型沟道层。沟道层仅形成在漂移层和源区之间，并且沟道层中的第一导电类型杂质的浓度整体均匀。
此外，在日本未审专利申请公布No.2012-099834(专利文献2)中，描述了一种MOS栅型碳化硅半导体器件，其具有形成在与沟槽的侧壁接触的栅氧化膜和沟道反型层表面之间的另一导电类型的硅半导体层。公开了一种用非晶硅层、在不与MOS栅型碳化硅半导体器件的沟道电流流动的方向相交的方向上用激光扫描非晶硅层、以及将非晶硅层转化成多晶硅而形成另一导电类型的硅半导体层的技术。
此外，在日本未审专利申请公布No.2008-016747(专利文献3)中，描述了一种沟槽MOS型碳化硅半导体器件，其具有依次堆叠在第一导电类型半导体衬底上的第一导电类型漂移层、第二导电类型基层、以及第一导电类型源极层，条形沟槽从第一导电类型源极层的表面延伸并到达漂移层，并且第二导电类型层形成在沟槽的底部。形成在沟槽的底部的第二导电类型层以及第二导电类型基层通过在条形沟槽的两端处的形成在沟槽宽度方向上的侧壁表面的第二导电类型区导电地连接。
此外，在日本未审专利申请公布No.2006-351744(专利文献4)中，描述了一种制造碳化硅半导体器件的方法，该方法通过在碳化硅半导体衬底上形成栅氧化膜的步骤之前，通过在1,500℃或更高的温度的减压反应炉中提供氢而将半导体衬底表面蚀刻约几个nm至0.1μm，来实施表面加工步骤。
此外，在日本未审专利申请公布No.2006-351743(专利文献5)中，描述了一种MOS栅型碳化硅半导体器件，其具有通过经由栅氧化膜插入一种导电类型的区域而形成在另一导电类型的区域的表面上的多晶硅栅电极，并且与栅氧化膜接触的另一导电类型的区域包括另一导电类型的硅半导体层。
引用文献列表
专利文献
专利文献1：日本未审专利申请公布No.2013-219161
专利文献2：日本未审专利申请公布No.2012-099834
专利文献3：日本未审专利申请公布No.2008-016747
专利文献4：日本未审专利申请公布No.2006-351744
专利文献5：日本未审专利申请公布No.2006-351743
发明内容
在具有沟槽型MOS栅结构的碳化硅半导体器件中，作为沟道区的p-型体层是通过两次或更多次地注入彼此具有不同的注入能量的离子来形成的。结果，p-型体层的杂质浓度沿沟槽的侧表面在深度方向上改变，并且暴露于沟槽的侧表面的p-型体层的杂质浓度，即沟道表面(沟道反型层表面)，变成不均匀的。为了解决这个问题，在沟槽形成于p-型体层中之后，通过对暴露于沟槽的侧表面的p-型体层实施p型杂质的倾斜离子注入，来均匀化沟道表面处的杂质浓度。
但是在倾斜离子注入中，因为p型杂质也引入沟槽的底部处的n-型漂移层中，因此产生的问题是沟道长度难以控制并且具有沟槽型MOS栅结构的碳化硅半导体器件的操作特性会改变。
从本说明书的说明以及附图将使其他问题和新颖特征显而易见。
根据实施例，在沟槽形成之后，通过对p-型体层实施p型杂质的倾斜离子注入，在沟槽的侧壁部处形成沿沟槽的侧表面在深度方向上具有均匀杂质浓度分布的p型沟道层，其中p-型体层是通过两次或更多次地注入具有彼此不同的注入能量的离子来形成的。此外，通过形成具有杂质浓度高于p型沟道层、p-型体层以及p-型体层和n-型漂移层之间的n-型漂移层的n型层来规定沟道长度。通过这些手段，抑制操作特性改变。
根据实施例，在具有沟槽型MOS栅结构的碳化硅半导体器件中，能抑制操作特性改变。
附图说明
图1是根据一个实施例的具有沟槽型MOS栅结构的碳化硅半导体器件的基本部分的截面图。
图2是示出根据一个实施例的具有沟槽型MOS栅结构的碳化硅半导体器件的制造步骤的基本部分的截面图。
图3是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图2的后续制造步骤的基本部分的截面图。
图4是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图3的后续制造步骤的基本部分的截面图。
图5是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图4的后续制造步骤的基本部分的截面图。
图6是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图5的后续制造步骤的基本部分的截面图。
图7是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图6的后续制造步骤的基本部分的截面图。
图8是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图7的后续制造步骤的基本部分的截面图。
图9是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图8的后续制造步骤的基本部分的截面图。
图10是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图9的后续制造步骤的基本部分的截面图。
图11是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图10的后续制造步骤的基本部分的截面图。
图12是示出具有沟槽型MOS栅结构的碳化硅半导体器件的图11的后续制造步骤的基本部分的截面图。
图13是本发明人进行研究的具有沟槽型MOS栅结构的碳化硅半导体器件的基本部分的截面图。
具体实施方式
在以下实施例中，出于方便考虑，如果需要，则通过分成多个部分或实施例来解释各个实施例，但是，除非另外说明，否则它们不是彼此无关且为一个是另一个的一部分或整体的变型实例、细节、补充说明等的关系。
此外，在以下实施例中，当涉及元件的数等(包括个数、数值、量、范围等)时，除了说明且原理上明显限于规定数目的情况及其他情况之外，则该数不限于规定的数目且可以大于或小于规定数目。
此外，在以下实施例中，不言而喻的是组成部件(包括组成步骤等)不是必要的，除进行规定且明显在原理上必要等情况及其他情况之外。
此外，当涉及“包含A”，“由A制成”，“具有A”或“包括A”时，不言而喻的是不排除除了A之外的部件，除非仅指该部件的情况以及其他情况之外。同样地，在以下实施例中，当涉及组成部件等的形状、位置关系等，它们基本上包括接近或类似于该形状等，除非进行规定且明显在原理上不是如此的情况以及其他情况之外，对于数值和范围也适用上述情况。
此外，在用于解释以下实施例的所有附图中，具有相同功能的构件原则上由相同的符号表示且不再重复解释。参考附图在下文详细解释实施例。
同时，本文采用的表述“+”或“-”是代表具有n型或p型的导电类型的杂质的相对浓度的符号，并且例如n型杂质的浓度以“n-”,“n”和“n+”的依次增大，且p型杂质的浓度以“p-”,“p”和“p+”的依次增大。
(问题的详细解释)
首先，参考图13在下文解释本发明人发现具有沟槽型MOS栅结构的碳化硅半导体器件中要解决的问题，因为根据本实施例的具有沟槽型MOS栅结构的碳化硅半导体器件的构造和制造方法似乎通过说明而更能显而易见。图13是本发明人研究的具有沟槽型MOS栅结构的碳化硅半导体器件的基本部分的截面图。
通过在显示n型导电性的衬底SB的主表面上依次形成显示n型导电性的n-型漂移层NEa、显示p型导电性的p-型体层PB以及n+型源极层NS来构造碳化硅半导体器件。衬底SB用作漏极层，且p-型体层PB用作沟道区。衬底SB的杂质浓度例如为1×1018cm-3或更大，n-型漂移层NEa的杂质浓度例如约为8×1015cm-3，p-型体层PB的杂质浓度例如约为1×1016cm-3，且n+型源极层NS的杂质浓度例如约为1×1019cm-3或更大。
此外，形成穿过n+型源极层NS以及p-型体层PB并到达n-型漂移层NEa的沟槽TR，沿包括沟槽TR的侧表面和底表面的内壁形成栅极绝缘膜GI，以及形成第一栅电极GE1以便填充沟槽TR的内部。因此，暴露于插入在n+型源极层NS和n-型漂移层NEa之间的p-型体层PB的沟槽TR的侧壁部的表面变成沟道表面。
在近来的碳化硅半导体器件中，作为沟道区的p-型体层PB通过离子注入方法以取代之前的外延生长方法来形成，以便提高价格竞争力。但是因为杂质不会扩散进入碳化硅(SiC)，因此通过在彼此不同的注入条件下(例如注入能量和剂量)多次注入离子来形成p-型体层PB。例如，通过两次或更多次(例如约十次)地注入具有彼此不同的注入能量的离子来形成p-型体层PB。结果，p-型体层PB具有高杂质浓度和低杂质浓度沿沟槽TR的侧表面在深度方向上交替重复的杂质浓度分布。
同时，在碳化硅半导体器件中，沟槽TR形成在p-型体层PB中且暴露在沟槽TR的侧壁部的p-型体层PB的表面变成沟道表面。但是在p-型体层PB中，杂质浓度如前所述沿沟槽TR的侧表面在深度方向上变化且沟道表面处的杂质浓度在这种情况下变得不均匀。为了解决这个问题，在沟槽TR形成在p-型体层PB中之后，通过对暴露在沟槽TR的侧表面处的p-型体层PB而实施p型杂质的倾斜离子注入来形成p型层PR。结果，均匀化了沟道表面上的杂质浓度。
但是通过倾斜离子注入，p型杂质也引入沟槽TR的底部的n-型漂移层NEa。因为n-型漂移层NEa的杂质浓度例如为8×1015cm-3且p型层PR的杂质浓度例如是2×1017cm-3，因此p型层PR不仅形成在侧壁部而且也形成在沟槽TR的底部。结果，出现的问题是沟道长度难以控制且碳化硅半导体器件的操作特性会改变。
(实施例)
《碳化硅半导体器件》
参考图1解释根据本实施例的碳化硅半导体器件的构造。这里，解释作为具有沟槽型MOS栅结构的碳化硅半导体器件的沟槽栅型MOSFET(金属氧化物半导体场效应晶体管)的构造。图1是具有沟槽型MOS栅结构的碳化硅半导体器件(沟槽栅型MOSFET)的基本部分的截面图。
根据本实施例的碳化硅半导体器件具有包括显示n型导电性的碳化硅(SiC)的衬底SB。在主表面上，形成n-型漂移层NEa、n型层NI、p-型体层PB、n+型源极层NS、p+型接触层PC、沟槽TR、p型沟道层CH、p型层PI、栅极绝缘膜GI、栅电极(第一栅电极GE1以及第二栅电极GE2)以及源电极SE。此外，在主表面的另一侧的底表面上形成漏电极DE。
衬底SB用作漏极层且包括具有4H多型的碳化硅(SiC)并且例如显示n型的导电性。衬底SB的厚度例如约为350μm且杂质浓度例如是1×1018cm-3或更大。
n-型漂移层NEa具有保持耐压的功能并且包括形成在衬底SB的主表面上并显示n型导电性的碳化硅(SiC)。例如通过外延生长方法形成n-型漂移层NEa。n-型漂移层NEa的厚度例如约为10至13μm且杂质浓度例如约为8×1015cm-3。
n型层NI形成在n-型漂移层NEa的顶表面(与衬底SB接触的表面的另一侧的表面)上且用作规定沟道长度的层。通过将n型杂质引入到形成在衬底SB的主表面上并例如显示n型导电性的碳化硅(SiC)中来形成n型层NI。n型层NI的厚度例如约为0.2至0.4μm且杂质浓度例如约为1×1018cm-3。
p-型体层PB形成在n型层NI的顶表面(与n-型漂移层NEa接触的表面的另一侧的表面)上且用作沟道区。通过将p型杂质引入到形成在衬底SB的主表面上并例如显示n型导电性的碳化硅(SiC)中来形成p-型体层PB。p-型体层PB的厚度例如约为0.5μm且杂质浓度例如约为1×1016cm-3。
通过两次或更多次(例如约十次)地将具有彼此不同的注入能量的离子注入到碳化硅(SiC)中来形成p-型体层PB，因此具有高杂质浓度和低杂质浓度沿沟槽的侧表面在深度方向上交替重复的杂质浓度分布。
n+型源极层NS形成在p-型体层PB的顶表面(与n型层NI接触的表面的另一侧的表面)上。通过将n型杂质引入到形成在衬底SB的主表面上且例如显示n型导电性的碳化硅(SiC)中来形成n+型源极层NS。n+型源极层NS的厚度例如约为0.3μm且杂质浓度例如约为1×1019cm-3。
p+型接触层PC形成在与n+型源极层NS形成在p-型体层PB的顶表面(与n型层NI接触的表面的另一侧的表面)上的区域不同的区域中，且电连接至p-型体层PB。通过将p型杂质引入到形成在衬底SB的主表面上并且例如显示n型导电性的碳化硅(SiC)中来形成p+型接触层PC。p+型接触层PC的杂质浓度例如为1×1021cm-3以上。
形成沟槽TR以便在深度方向上穿透n+型源极层NS、p-型体层PB以及n型层NI且底部到达n-型漂移层NEa。形成沟槽TR以便实现沟槽型MOS栅结构。这里，在本实施例中，如将在下文说明的，p型沟道层CH形成在位于沟槽TR的侧壁部处的p-型体层PB中，且p型层PI形成在位于沟槽TR底部处的n-型漂移层NEa中。结果，n+型源极层NS、p型沟道层CH以及n型层NI暴露在沟槽TR的侧表面且p型层PI暴露在底表面。从沟槽TR的底表面至衬底SB和n-型漂移层NEa之间的界面的距离例如约为10至12μm。
p型沟道层CH形成在暴露于沟槽的侧表面的p-型体层PB中并且用作沟道区。通过实施将p型杂质倾斜离子注入到暴露于沟槽TR的侧表面的p-型体层PB来形成p型沟道层CH，因此沿沟槽TR的侧表面在深度方向上具有均匀的杂质浓度分布。p型沟道层CH的杂质浓度例如约为2×1017cm-3且设定为大于p-型体层PB的杂质浓度(例如约1×1016cm-3)的十倍的值。
p-型体层PB和p型沟道层CH同时用作沟道区。同时，当p-型体层PB暴露于将作为沟道表面的沟槽TR的侧表面时，p-型体层PB具有高杂质浓度和低杂质浓度沿沟槽侧表面在深度方向上交替重复的杂质浓度分布，因此碳化硅半导体器件的操作特性由于杂质浓度分布而改变。相反，当p型沟道层CH暴露于将作为沟道表面的沟槽TR的侧表面时，p型沟道层CH具有沿沟槽侧表面在深度方向上均匀的杂质浓度分布，因此能抑制碳化硅半导体器件的操作特性改变。因此在本实施例中，在深度方向上具有均匀杂质浓度分布的p型沟道层CH形成在将作为沟道表面的沟槽TR的侧表面处。
p型层PI形成在暴露于沟槽的底表面的n-型漂移层NEa处。通过实施将p型杂质倾斜离子注入到暴露于沟槽TR底表面的n-型漂移层NEa来形成p型层PI，且p型层PI与p型沟道层CH同时形成。因此，p型层PI的杂质浓度等于p型沟道层CH的杂质浓度且例如约为2×1017cm-3。通过在暴露于沟槽TR的底表面的n-型漂移层NEa处形成p型层PI，能提高碳化硅半导体器件的截止性能。
栅极绝缘膜GI沿包括沟槽TR的侧表面和底表面的内壁形成。栅极绝缘膜GI例如包括氧化膜。栅极绝缘膜GI的厚度例如约为30至100nm。
栅电极(第一栅电极GE1和第二栅电极GE2)包括：包括多晶硅膜且形成为在插入有栅极绝缘膜GI时填充沟槽TR内部的第一栅电极GE1；以及包括金属膜且电连接至第一栅电极GE1的第二栅电极GE2。构成第一栅电极GE1的多晶硅膜的杂质浓度例如约为1×1020cm-3。第二栅电极GE2包括例如通过依次堆叠钛(Ti)膜、氮化钛(TiN)膜以及铝(Al)膜而形成的多层膜。钛(Ti)膜的厚度例如约为30nm，氮化钛(TiN)膜的厚度例如约为100nm，且铝(Al)膜的厚度例如约为5μm。钛(Ti)膜和氮化钛(TiN)膜用作防止铝(Al)扩散的阻挡层。
层间绝缘膜IL形成在第一栅电极GE1、n+型源极层NS以及p+型接触层PC的顶表面处，以便覆盖第一栅电极GE1以及栅极绝缘膜GI。在层间绝缘膜IL中，形成暴露第一栅电极GE1的顶表面的一部分的开口(接触孔CT2)以及暴露n+型源极层NS以及p+型接触层PC的顶表面的部分的开口(接触孔CT1)。第二栅电极GE2形成为穿过开口(接触孔CT2)以暴露第一栅电极GE1的顶表面的一部分。
源电极SE通过层间绝缘膜IL中形成的开口(接触孔CT1)电连接至n+型源极层NS以及p+型接触层PC的顶表面的部分。源电极SE包括与第二栅电极GE2相同的金属膜且例如包括通过依次堆叠钛(Ti)膜、氮化钛(TiN)膜以及铝(Al)膜而形成的多层膜。为了降低接触电阻，硅化物层SL，例如镍(Ni)硅化物层可形成在n+型源极层NS以及p+型接触层PC的顶表面的部分以及源电极SE之间的界面处。
漏电极DE形成在衬底SB的主表面的另一侧的底表面上且例如包括通过依次层叠镍(Ni)硅化物层、钛(Ti)膜、氮化钛(TiN)膜以及金(Au)膜而形成的多层膜。
在根据本实施例的碳化硅半导体器件中，通过在如上所述的彼此不同的注入条件(例如注入能量和剂量)下，将离子多次注入碳化硅(SiC)来形成p-型体层PB。例如，两次或更多次(例如约十次)地注入具有彼此不同注入能量的离子来形成p-型体层PB。结果，p-型体层PB具有高杂质浓度和低杂质浓度沿沟槽TR侧表面在深度方向上交替重复的杂质浓度分布。为了解决这个问题，在沟槽TR形成在p-型体层PB中之后，通过实施将p型杂质倾斜离子注入到暴露于沟槽TR的侧表面的p-型体层PB，来在沟槽TR的侧壁部处形成具有在沿沟槽TR的侧表面在深度方向上具有均匀杂质浓度分布且具有高于p-型体层PB十倍或更多倍的杂质浓度的p型沟道层CH。结果，能抑制碳化硅半导体器件的操作特性改变。
此外，具有高于p型沟道层CH(2×1017cm-3)、p-型体层PB(1×1016cm-3)以及n-型漂移层NEa(8×1015cm-3)的杂质浓度的n型层NI(1×1018cm-3)形成在p-型体层PB以及n-型漂移层NEa之间。虽然在通过倾斜离子注入形成p-型体层PB时，p型杂质也引入到沟槽TR的底部处的n-型漂移层NEa中，但是碳化硅半导体器件的沟道长度能够通过形成n型层NI(1×1018cm-3)来容易地控制。具体地，插入在n+型源极层NS和n型层NI之间的p型沟道层CH以及p-型体层PB变成沟道区，且n+型源极层NS和n型层NI之间的距离(p-型体层PB的厚度)变成沟道长度。因此，通过形成n型层NI，来控制p-型体层PB的厚度，能够可规定沟道长度，因此能抑制碳化硅半导体器件的操作特性改变。
《碳化硅半导体器件的制造方法》
以下按照参考图2至12的步骤依次解释根据本实施例的碳化硅半导体器件的制造方法。这里，解释作为具有沟槽型MOS栅结构的碳化硅半导体器件的沟槽栅型MOSFET的制造方法。图2至12是具有沟槽型MOS栅结构的碳化硅半导体器件(沟槽栅型MOSFET)的基本部分的截面图。
<漏极层和n-型漂移层>
首先，如图2中所示，制备晶片，该晶片包括：包括显示n型导电性的碳化硅(SiC)的衬底SB；以及包括显示n型导电性的碳化硅(SiC)并通过外延生长方法形成在衬底SB的主表面上的n-型层NE。衬底SB用作漏极层。衬底SB的厚度例如约为350μm且杂质浓度例如为1×1018cm-3或更大。则n-型层NE的厚度例如约为10至13μm且杂质浓度例如为8×1015cm-3。
随后，如图3中所示，通过将例如氮(N)的n型杂质通过离子注入方法引入到n-型层NE中来形成n型层NI。n型层NI例如形成在从n-型层NE的顶表面(与衬底SB接触的表面的另一侧的表面)在深度方向上处于0.8μm(可包括0.8μm)的位置和1.0μm(可包括1.0μm)的位置之间的范围上且用作规定沟道长度的层。n型层NI的杂质浓度高于n-型层NE的杂质浓度且例如约为1×1018cm-3。
通过在n-型层NE中形成n型层NI，n-型层NE被分成n型层NI的顶表面侧以及底表面侧，并且衬底SB和n型层NI之间的n-型层NE构成n-型漂移层NEa，以保持耐压。
结果，形成了在衬底(漏极层)SB的主表面上依次形成有n-型漂移层NEa、n型层NI以及n-型层NE的层叠结构。这里，层叠结构也可通过在衬底SB的主表面上例如通过外延生长方法依次生长n-型漂移层NEa、n型层NI以及n-型层NE来形成。
<p-型体层>
随后，如图4中所示，通过将例如铝(Al)的p型杂质通过离子注入方法引入到n型层NI的顶表面侧的n-型层NE中来形成p-型体层PB。p-型体层PB例如形成在从n-型层NE的顶表面(与n型层NI接触的表面的另一侧的表面)在深度方向上处于0.3μm(可包括0.3μm)的位置和例如n-型层NE与n型层NI之间的界面之间的范围上。即，p-型体层PB既不形成在从n-型层NE的顶表面的0.3μm的范围内，也不超出n型层NI而形成n-型漂移层NEa中。
这里，通过两次或更多次地(例如约十次)注入具有彼此不同的注入能量的离子来形成p-型体层PB。因此，p-型体层PB包括多个p型层，所述多个p型层形成在从n-型层NE的顶表面在深度方向上处于0.3μm的位置和例如n-型层NE与n型层NI之间的界面之间的范围上。结果，能通过形成p-型体层PB来将n-型层NE转变为p型，但是p-型体层PB的杂质浓度在深度方向上改变。例如在200至1,000keV的范围内选择离子注入的注入能量。此外，p-型体层PB的杂质浓度例如约为1×1016cm-3。
结果，在衬底(漏极层)SB的主表面上，形成层叠结构，在该层叠结构中依次形成了n-型漂移层NEa、n型层NI、p-型体层PB以及n-型层NE。
<N+型源极层>
随后，如图5中所示，通过将例如氮(N)的n型杂质通过离子注入方法引入到n-型层NE来形成n+型源极层NS。n+型源极层NS例如形成在n-型层NE的顶表面与深度方向上的0.3μm(可包括0.3μm)的位置之间的范围上。
这里，通过两次或更多次地注入具有彼此不同的注入能量的离子来形成n+型源极层NS。因此，n+型源极层NS包括多个n型层，该多个n型层形成在n-型层NE的顶表面与例如在深度方向上在0.3μm的位置之间的范围上。离子注入的注入能量例如在50至150keV的范围内进行选择。此外，n+型源极层NS的杂质浓度例如约1×1019cm-3或更大。
结果，在衬底(漏极层)SB的主表面上，形成了层叠结构，在该层叠结构中依次形成有n-型漂移层NEa、n型层NI，p-型体层PB以及n+型源极层NS。
<P+型接触层>
随后，如图6中所示，抗蚀剂图案RP1通过光刻技术形成在n+型源极层NS的顶表面(与p-型体层PB接触的表面的另一侧的表面上)上。然后，通过例如将铝(Al)的p型杂质通过离子注入方法以抗蚀剂图案RP1作为掩膜引入到n+型源极层NS中，来在所需区域中形成到达p-型体层PB的p+型接触层PC。具体地，p+型接触层PC形成在n+型源极层NS的顶表面与例如在深度方向上在0.5μm(可包括0.5μm)的位置之间的范围上。p+型接触层PC的杂质浓度高于n+型源极层NS约两个数量级且例如为1×1021cm-3或更大。
随后，在去除抗蚀剂图案RP1之后，例如通过CVD(化学气相沉积)方法在n+型源极层NS以及p+型接触层PC的顶表面上形成碳(C)层(图中未示出)。碳(C)层的厚度例如约为4nm。随后，对晶片实施活化退火并且活化通过上述步骤离子注入的n型杂质和p型杂质。活化退火的气氛是惰性气体，例如氩(Ar)，且温度例如约为1,700℃。随后，通过采用氧(O2)等离子体去除碳(C)层。如果活化退火在n+型源极层NS以及p+型接触层PC的顶表面没有覆盖有碳(C)层时实施，则n+型源极层NS以及p+型接触层PC的顶表面(暴露的表面)变粗糙。为了防止这种情况，希望的是在实施活化退火时以碳(C)层覆盖n+型源极层NS以及p+型接触层PC的顶表面。
<沟槽>
随后，如图7中所示，氧化膜SOM例如通过CVD方法形成在n+型源极层NS以及p+型接触层PC的顶表面上。氧化膜SOM例如是TEOS(原硅酸四乙酯；Si(OC2H5)4)膜，且厚度例如约为0.5至1μm。
随后，抗蚀剂图案RP2通过光刻技术形成在氧化膜SOM的顶表面(与n+型源极层NS以及p+型接触层PC接触的表面的另一侧的表面)上。随后通过干法蚀刻方法，以抗蚀剂图案RP2用作掩膜加工氧化膜SOM，由此去除了在后续步骤中形成沟槽的区域中的氧化膜SOM。结果，形成了包括氧化膜SOM的硬掩膜HM。
随后，如图8中所示，在去除抗蚀剂图案RP2之后，通过反应离子蚀刻方法，以硬掩膜HM作为掩膜加工n+型源极层NS、p-型体层PB以及n型层NI，由此在所需区域中形成到达n-型漂移层NEa的沟槽TR。沟槽TR的宽度b例如约为1μm且深度c例如约为1.2μm。沟槽TR的底部和肩部为圆形。
这里，沟槽TR形成为使得从沟槽TR的底表面至衬底SB与n-型漂移层NEa之间的界面的距离L1例如约为10至12μm。在这种情况下，获得约1,200V的耐压。这里，依照碳化硅半导体器件的耐压来确定距离L1。因此，当例如要求约600V的耐压时，沟槽TR形成为使得距离L1例如约为5至6μm。
同时，p-型体层PB暴露于沟槽TR的侧表面。如前述参考图4解释的，p-型体层PB包括通过两次或更多次(例如约十次)地注入具有彼此不同的注入能量的离子形成的多个p型层。因为杂质不会扩散进入碳化硅(SiC)，因此通过离子注入方法引入到碳化硅(SiC)中的杂质在该范围附近具有杂质浓度峰值。因此，高杂质浓度的区域和低杂质浓度的区域在p-型体层PB中在深度方向上交替重复，因此高杂质浓度和低杂质浓度在暴露于沟槽TR的侧壁部处的p-型体层PB的表面处沿沟槽TR的侧表面在深度方向上交替出现。
暴露于沟槽TR的侧壁部的p-型体层PB的表面变成碳化硅半导体器件的沟道表面。结果，碳化硅半导体器件的沟道表面处的杂质浓度在这种状态下变得不均匀。为了解决这个问题，在后续步骤中形成在沿沟槽TR的侧表面在深度方向上具有均匀杂质浓度的p型沟道层CH。
<p型沟道层>
随后，如图9中所示，通过实施从氧化膜SOM的开口将例如铝(Al)的p型杂质倾斜离子注入到暴露于沟槽TR的侧表面的p-型体层PB，来形成p型沟道层CH。因为沟槽TR通常在平面图中具有矩形形状，因此在晶片旋转90度的角度且方向改变四次时，通过实施倾斜离子注入来在平面图中的矩形形状的四侧中每一侧形成p型沟道层CH。
倾斜离子注入的离子注入角度(相对于晶片的法线的角度)用基于氧化膜SOM的厚度d与沟槽TR的深度c的和a以及TR的宽度b的表达式(1)来计算。
θ＝tan-1(b/2a)表达式(1)
在本实施例中，因为氧化膜SOM的厚度d例如约为0.5至1μm且沟槽TR的深度c例如约为1.0至1.2μm，因此离子注入角度可被确定为3至15度。
p型沟道层CH的杂质浓度例如设定为约2×1017cm-3，其高于p-型体层PB的杂质浓度(例如约1×1016cm-3)的十倍或更多倍，且沿沟槽TR的侧表面在深度方向上的p型沟道层CH的杂质浓度变得均匀。
此外，在倾斜离子注入中也将p型杂质引入n型层NI中。但是，n型层NI的杂质浓度例如约为1×1018cm-3，且高于p型沟道层CH的杂质浓度(例如2×1017cm-3)十倍或更多倍，因此即使实施p型杂质的倾斜离子注入也不会影响n型层NI的杂质浓度。即，通过形成n型层NI，能规定碳化硅半导体器件的沟道长度且暴露于沟槽TR的侧表面并插入在n+型源极层NS以及n型层NI之间的区域变成碳化硅半导体器件的沟道表面。
此外，在倾斜离子注入中，p型杂质也引入到沟槽TR的底部中，并且形成p型层PI。即，沟槽TR的侧壁部处的p型沟道层CH以及沟槽TR的底部处的p型层PI都通过同一步骤形成。但是，因为n型层NI形成在p型沟道层CH以及p型层PI之间，因此它们电分离且p型层PI绝不构成碳化硅半导体器件的沟道区的一部分。此外，通过在沟槽TR的底部形成p型层PI，能提高碳化硅半导体器件的截止耐压。
至此已经形成在n-型层NE中的n-型漂移层NEa、n型层NI、p-型体层PB，n+型源极层NS以及p型沟道层CH的杂质浓度关系总结如下。
n+型源极层NS(1×1019cm-3或更大)＞＞n型层NI(1×1018cm-3)＞p型沟道层CH(2×1017cm-3)＞p-型体层PB(1×1016cm-3)＞n-型漂移层NEa(8×1015cm-3)。
<栅极绝缘膜，栅电极>
随后，如图10中所示，在通过湿法蚀刻方法、通过热氧化方法以及CVD方法去除硬掩膜HM之后，氧化膜SOG形成在沟槽TR的内壁(侧表面和底表面)以及n+型源极层NS和p+型接触层PC的顶表面上，随后，例如包含n型杂质的多晶硅膜PS沉积在氧化膜SOG上，以便填充沟槽TR内部。氧化膜SOG的厚度例如约为30至100nm且多晶硅膜PS的杂质浓度例如约为1×1020cm-3。
随后，抗蚀剂图案RP3通过光刻技术形成在多晶硅膜PS的顶表面(与氧化膜SOG接触的表面的另一侧的表面)上。然后，通过干法蚀刻方法，以抗蚀剂图案RP3用作掩膜加工多晶硅膜PS和氧化膜SOG，由此在沟槽TR内部形成包括多晶硅膜PS的第一栅电极GE1以及包括氧化膜SOG的栅极绝缘膜GI。考虑到抗蚀剂图案RP3的对准偏移、由干法蚀刻等造成的工艺变化等等，第一栅电极GE1和栅极绝缘膜GI形成为在平面图中具有大于沟槽TR的宽度的宽度。
<电极>
随后，如图11中所示，在去除抗蚀剂图案RP3之后，层间绝缘膜IL通过CVD方法形成在第一栅电极GE1、n+型源极层NS和p+型接触层PC的顶表面上，以便覆盖第一栅电极GE1和栅极绝缘膜GI。
随后，虽然在附图中未示出，但是抗蚀剂图案通过光刻技术形成在层间绝缘膜IL的顶表面(与第一栅电极GE1、n+型源极层NS和p+型接触层PC接触的表面的另一侧的表面)上，且通过干法蚀刻方法以抗蚀剂图案作为掩膜加工层间绝缘膜IL。结果，形成暴露n+型源极层NS和p+型接触层PC的顶表面的部分的接触孔CT1。随后，镍(Ni)硅化物层SL通过自对准方法形成在接触孔CT1的底表面上。
随后，虽然在附图中未示出，但是抗蚀剂图案通过光刻技术形成在层间绝缘膜IL的顶表面上，且通过干法蚀刻方法以抗蚀剂图案用作掩膜加工层间绝缘膜IL。结果，形成暴露第一栅电极GE1的顶表面的一部分的接触孔CT2。
随后，例如通过溅射方法在包括接触孔CT1和CT2的内部的层间绝缘膜IL上依次沉积钛(Ti)膜、氮化钛(TiN)膜以及铝(Al)膜。钛(Ti)膜的厚度例如约为30nm，氮化钛(TiN)膜的厚度例如约为100nm，铝(Al)膜的厚度例如约为5μm。钛(Ti)膜和氮化钛(TiN)膜用作防止铝(Al)扩散的阻挡层。
随后，虽然在附图中未示出，但是在抗蚀剂图案通过光刻技术形成在铝(Al)膜的顶表面(与氮化钛(TiN)接触的表面的另一侧的表面)上之后，通过干法蚀刻方法以抗蚀剂图案用作掩膜加工铝(Al)膜、氮化钛(TiN)膜以及钛(Ti)膜。结果，形成具有铝(Al)膜作为主要导电层的源电极SE和第二栅电极GE2。源电极SE通过形成在层间绝缘膜IL中的接触孔CT1电连接至n+型源极层NS和p+型接触层PC。此外，第二栅电极GE2通过形成在层间绝缘膜IL中的接触孔CT2电连接至第一栅电极GE1。
随后，如图12中所示，在镍(Ni)硅化物层例如形成在衬底SB的主表面的另一侧的底表面上之后，通过溅射方法在镍(Ni)硅化物层上依次沉积钛(Ti)膜、氮化钛(TiN)膜以及金(Au)膜。结果，包括镍(Ni)硅化物层、钛(Ti)膜、氮化钛(TiN)膜以及金(Au)膜的层叠结构的漏电极DE形成在用作漏极层的衬底SB的底表面上。钛(Ti)膜的厚度例如约为100nm，镍(Ni)膜的厚度例如约为200nm，且金(Au)膜的厚度例如约为100nm。
通过上述制造步骤，几乎完成具有图1中所示的沟槽型MOS栅结构的碳化硅半导体器件。
以此方式，在根据本实施例的具有沟槽型MOS栅结构的碳化硅半导体器件中，即使要作为沟道区的p-型体层PB通过两次或更多次地注入具有彼此不同的注入能量的离子来形成时，在深度方向上具有均匀杂质浓度分布的p型沟道层CH也形成在沟槽TR的侧表面处。此外，能规定沟道长度的n型层NI形成在p-型体层PB和n-型漂移层NEa之间。通过这些措施，能抑制碳化硅半导体器件的操作特性改变。
至此，虽然已经基于实施例具体解释了本发明人建立的本发明，但是不言而喻的是，本发明不限于实施例且可在不脱离本发明要旨的范围内进行各种变型。

Claims (15)

1.一种半导体器件，包括：
包含碳化硅的第一导电类型的衬底；
形成在所述衬底的主表面上方的所述第一导电类型的漂移层；
形成在所述漂移层上方的所述第一导电类型的第一层；
形成在所述第一层上方的与所述第一导电类型不同的第二导电类型的体层；
形成在所述体层上方的所述第一导电类型的源极层；
被形成为穿透所述源极层、所述体层以及所述第一层并且到达所述漂移层的沟槽；
在所述沟槽的侧壁部暴露的所述体层中沿所述沟槽的侧表面形成的所述第二导电类型的沟道层；
在所述沟槽的底部暴露的所述漂移层中沿所述沟槽的底表面形成的所述第二导电类型的第二层；
被形成为覆盖所述沟槽的侧表面和底表面的栅极绝缘膜；
经由所述栅极绝缘膜而形成在所述沟槽的内部的栅电极；
与所述源极层和所述体层电连接的源电极；以及
与所述衬底的所述主表面的另一侧上的底表面电连接的漏电极，并且
其中，
所述第一层的杂质浓度高于所述漂移层的杂质浓度以及所述沟道层的杂质浓度，并且所述沟道层的杂质浓度高于所述体层的杂质浓度。
2.根据权利要求1所述的半导体器件，其中，
所述沟道层的杂质浓度比所述体层的杂质浓度高十倍或更多倍。
3.根据权利要求1所述的半导体器件，其中，
所述漂移层、所述第一层、所述体层以及所述源极层被形成在所述衬底的主表面上方的碳化硅中。
4.根据权利要求3所述的半导体器件，其中，
通过两次或更多次地将彼此具有不同的注入能量的离子注入到所述衬底的主表面上方的碳化硅中，来形成所述体层。
5.根据权利要求1所述的半导体器件，其中，
所述沟道层的杂质浓度沿所述沟槽的侧表面是均匀的。
6.根据权利要求1所述的半导体器件，其中，
所述沟道层的杂质浓度与所述第二层的杂质浓度相同。
7.根据权利要求1所述的半导体器件，其中，
所述第一层被形成在所述沟道层和所述第二层之间。
8.一种半导体器件的制造方法，包括以下步骤：
(a)在包含碳化硅的第一导电类型的衬底的主表面上方，形成依次堆叠有所述第一导电类型的漂移层、所述第一导电类型的第一层、与所述第一导电类型不同的第二导电类型的体层、以及所述第一导电类型的源极层的结构；
(b)形成掩膜，所述掩膜在所述源极层上方的预定区域中具有开口；
(c)使用所述掩膜来加工所述源极层、所述体层以及所述第一层，并且形成穿透所述源极层、所述体层以及所述第一层并且到达所述漂移层的沟槽；
(d)通过从与所述衬底的主表面的法线方向形成第一角度的方向注入所述第二导电类型的杂质的离子，在所述沟槽的侧表面暴露的所述体层中沿所述沟槽的侧表面来形成所述第二导电类型的沟道层，并且在所述沟槽的底表面暴露的所述漂移层中沿所述沟槽的底表面来形成所述第二导电类型的第二层；
(e)形成栅极绝缘膜，以覆盖所述沟槽的侧表面和底表面；以及
(f)经由所述栅极绝缘膜在所述沟槽的内部形成栅电极。
9.根据权利要求8所述的半导体器件的制造方法，其中，
在所述步骤(d)中的所述第一角度为3至15度。
10.根据权利要求8所述的半导体器件的制造方法，所述步骤(a)包括以下步骤：
(a1)在所述衬底的主表面上方形成包含碳化硅的所述第一导电类型的第三层；
(a2)通过在所述第三层中的第一位置和所述第三层中的第二位置之间注入所述第一导电类型的杂质的离子来形成所述第一层，其中，所述第三层中的所述第一位置相距所述第三层的顶表面具有第一距离，所述第三层中的所述第二位置相距所述第三层的顶表面具有大于所述第一距离的第二距离；
(a3)通过在所述第一位置和所述第三层中的第三位置之间注入所述第二导电类型的杂质的离子来形成所述体层，其中，所述第三层中的所述第三位置相距所述第三层的顶表面具有小于所述第一距离的第三距离；以及
(a4)通过在所述第三层的顶表面和所述第三位置之间注入所述第一导电类型的杂质的离子来形成所述源极层；并且
其中，
在所述步骤(a3)，两次或更多次地注入彼此具有不同的注入能量的离子。
11.根据权利要求8所述的半导体器件的制造方法，其中，
所述第一层的杂质浓度高于所述漂移层的杂质浓度以及所述沟道层的杂质浓度，并且所述沟道层的杂质浓度高于所述体层的杂质浓度。
12.根据权利要求8所述的半导体器件的制造方法，其中，
所述沟道层的杂质浓度比所述体层的杂质浓度高十倍或更多倍。
13.根据权利要求8所述的半导体器件的制造方法，其中，
所述沟道层的杂质浓度沿所述沟槽的侧表面是均匀的。
14.根据权利要求8所述的半导体器件的制造方法，其中，
所述沟道层的杂质浓度与所述第二层的杂质浓度相同。
15.根据权利要求8所述的半导体器件的制造方法，其中，
所述第一层被形成在所述沟道层和所述第二层之间。
CN201510626949.7A 2014-10-03 2015-09-28 半导体器件及其制造方法 Active CN105489653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014205070A JP6335089B2 (ja) 2014-10-03 2014-10-03 半導体装置の製造方法
JP2014-205070 2014-10-03

Publications (2)

Publication Number Publication Date
CN105489653A true CN105489653A (zh) 2016-04-13
CN105489653B CN105489653B (zh) 2021-01-08

Family

ID=54105729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510626949.7A Active CN105489653B (zh) 2014-10-03 2015-09-28 半导体器件及其制造方法

Country Status (6)

Country Link
US (2) US9412819B2 (zh)
EP (1) EP3002777A3 (zh)
JP (1) JP6335089B2 (zh)
KR (1) KR20160040431A (zh)
CN (1) CN105489653B (zh)
TW (1) TWI643336B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242769A (zh) * 2021-11-24 2022-03-25 深圳真茂佳半导体有限公司 超结梯形槽碳化硅mosfet器件及制作方法
CN114242768A (zh) * 2021-11-18 2022-03-25 深圳真茂佳半导体有限公司 栅底电荷平衡改善的碳化硅mosfet器件及制造方法
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6335089B2 (ja) * 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
DE102016226237A1 (de) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6918302B2 (ja) * 2016-12-20 2021-08-11 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7017733B2 (ja) * 2017-09-07 2022-02-09 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP7135302B2 (ja) * 2017-11-08 2022-09-13 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
JP7139596B2 (ja) * 2017-12-06 2022-09-21 富士電機株式会社 半導体装置及びその製造方法
JP6998244B2 (ja) * 2018-03-14 2022-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7210182B2 (ja) * 2018-07-26 2023-01-23 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN111384171B (zh) * 2018-12-28 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 高沟道迁移率垂直型umosfet器件及其制备方法
US11282951B2 (en) * 2020-06-04 2022-03-22 Wolfspeed, Inc. Semiconductor power devices having graded lateral doping in the source region
JP7462587B2 (ja) 2021-03-25 2024-04-05 三菱電機株式会社 半導体装置の製造方法
US20230411446A1 (en) * 2022-06-21 2023-12-21 Wolfspeed, Inc. Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods
CN117558761B (zh) * 2024-01-10 2024-04-05 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102908A1 (en) * 2004-11-16 2006-05-18 Seiji Imai Semiconductor device
US20080012026A1 (en) * 2006-07-10 2008-01-17 Fuji Electric Holdings Co., Ltd. Trench mos type silicon carbide semiconductor device and method for manufacturing the same
CN102770960A (zh) * 2010-11-01 2012-11-07 住友电气工业株式会社 半导体器件及其制造方法
JP2013219161A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738394B1 (fr) * 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
JP4761942B2 (ja) * 2004-11-16 2011-08-31 株式会社東芝 半導体装置
JP2006351744A (ja) 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP4929621B2 (ja) * 2005-06-15 2012-05-09 富士電機株式会社 Ｍｏｓゲート型炭化珪素半導体装置
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP5444608B2 (ja) * 2007-11-07 2014-03-19 富士電機株式会社 半導体装置
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP5630114B2 (ja) * 2010-07-16 2014-11-26 トヨタ自動車株式会社 炭化珪素半導体装置
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP2012099834A (ja) 2011-12-19 2012-05-24 Fuji Electric Co Ltd Ｍｏｓゲート型炭化珪素半導体装置の製造方法
JP5844656B2 (ja) * 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9318558B2 (en) * 2012-07-09 2016-04-19 Hitachi, Ltd. MOS field effect transistor
US9337271B2 (en) * 2012-12-28 2016-05-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and manufacturing method therefor
DE112014000679B4 (de) * 2013-02-05 2019-01-17 Mitsubishi Electric Corporation Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
US9012984B2 (en) * 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9142668B2 (en) * 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
JP6335089B2 (ja) * 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102908A1 (en) * 2004-11-16 2006-05-18 Seiji Imai Semiconductor device
US20080012026A1 (en) * 2006-07-10 2008-01-17 Fuji Electric Holdings Co., Ltd. Trench mos type silicon carbide semiconductor device and method for manufacturing the same
CN102770960A (zh) * 2010-11-01 2012-11-07 住友电气工业株式会社 半导体器件及其制造方法
JP2013219161A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device
CN114242768A (zh) * 2021-11-18 2022-03-25 深圳真茂佳半导体有限公司 栅底电荷平衡改善的碳化硅mosfet器件及制造方法
CN114242769A (zh) * 2021-11-24 2022-03-25 深圳真茂佳半导体有限公司 超结梯形槽碳化硅mosfet器件及制作方法
CN114242769B (zh) * 2021-11-24 2022-08-26 深圳真茂佳半导体有限公司 超结梯形槽碳化硅mosfet器件及制作方法

Also Published As

Publication number Publication date
EP3002777A3 (en) 2016-04-20
TWI643336B (zh) 2018-12-01
US9922829B2 (en) 2018-03-20
EP3002777A2 (en) 2016-04-06
CN105489653B (zh) 2021-01-08
JP2016076553A (ja) 2016-05-12
US9412819B2 (en) 2016-08-09
TW201624698A (zh) 2016-07-01
JP6335089B2 (ja) 2018-05-30
US20160322227A1 (en) 2016-11-03
US20160099316A1 (en) 2016-04-07
KR20160040431A (ko) 2016-04-14

Similar Documents

Publication Publication Date Title
CN105489653A (zh) 半导体器件及其制造方法
US8541280B2 (en) Semiconductor structure and method for manufacturing the same
JP6588685B2 (ja) 炭化ケイ素ｍｏｓｆｅｔセルの形成方法
CN103996680B (zh) 高电压晶体管结构及其方法
CN101834141B (zh) 一种不对称型源漏场效应晶体管的制备方法
CN100477269C (zh) 半导体装置及其制作方法
CN102386234A (zh) 半导体元件与其形成方法
TWI502741B (zh) 具有高性能通道之半導體裝置
US9768054B2 (en) High voltage device with low Rdson
US10910493B2 (en) Semiconductor device and method of manufacturing the same
US9299616B1 (en) Integrated circuits with separate workfunction material layers and methods for fabricating the same
US10818495B2 (en) Semiconductor devices and methods of making the same
US9159797B2 (en) Electronic device comprising conductive structures and an insulating layer between the conductive structures and within a trench
US20150295024A1 (en) Semiconductor device having super-junction structures and fabrication thereof
US20110241156A1 (en) Semiconductor device and method for manufacturing the same
US20080026515A1 (en) Silicide block isolated junction field effect transistor source, drain and gate
JP6998244B2 (ja) 半導体装置の製造方法
US20200044079A1 (en) High Voltage Semiconductor Device and Method of Manufacturing Same
WO2014102916A1 (ja) 炭化珪素半導体装置
US11908933B2 (en) Designs for silicon carbide MOSFETs
CN106898637B (zh) 具有梯度注入区的半导体元件及其制造方法
US9472665B2 (en) MOS transistor and method for manufacturing MOS transistor
US8969928B2 (en) Transistors having a control gate and one or more conductive structures
CN115513285A (zh) 半导体器件及其制造方法
JP2019212902A (ja) 炭化ケイ素体を有する半導体デバイスおよび製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant