JP7462587B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7462587B2 JP7462587B2 JP2021051085A JP2021051085A JP7462587B2 JP 7462587 B2 JP7462587 B2 JP 7462587B2 JP 2021051085 A JP2021051085 A JP 2021051085A JP 2021051085 A JP2021051085 A JP 2021051085A JP 7462587 B2 JP7462587 B2 JP 7462587B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- main surface
- conductivity type
- semiconductor substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000012535 impurity Substances 0.000 claims description 125
- 239000000758 substrate Substances 0.000 claims description 83
- 150000002500 ions Chemical class 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 345
- 238000009825 accumulation Methods 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2225—Diffusion sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Description
<A-1.構成>
図1は、実施の形態1の半導体装置であるIGBT101の平面図である。図2は、IGBT101の図1に示す領域Pを拡大した平面図である。図3は、図2のA-A線に沿ったIGBT101の断面図である。図4は、図2のB-B線に沿ったIGBT101の断面図である。
図5は、実施の形態1のIGBT101の製造方法を示すフローチャートである。図6から図8は、IGBT101の製造途中の状態を示す平面図である。以下、図5から図8を参照してIGBT101の製造方法を説明する。なお、以下に説明するIGBT101の製造方法は、後述する実施の形態2のIGBT103にも適用される。
図10は、図2のB-B線に沿った実施の形態1の変形例のIGBT101Aの断面図である。IGBT101Aのその他の断面構成および平面構成は実施の形態1のIGBT101と同様である。IGBT101Aでは、第1コンタクト層14aが活性領域10だけでなく、境界領域50の活性領域10の一部にも形成される。このような構成は、キャリア蓄積層2、ベース層15、およびエミッタ層13を形成する際のイオン注入に用いられる第1マスクの開口が、活性領域10の全体だけでなく境界領域50の一部を含むことで実現する。すなわち、図10に示されるように、キャリア蓄積層2を構成するn型不純物イオンが注入される領域の端部ECと、ベース層15を構成するp型不純物イオンが注入される領域の端部EBは、いずれも境界領域50内に位置し、ウェル層31と重なる。このように、ウェル層31とベース層15とが重ねあわされることにより、製造バラツキによりウェル層31とベース層15が離間して耐圧が低下することが抑制される。
実施の形態1の半導体装置の製造方法は、(a)第1導電型のドリフト層1を有する半導体基板8の第1主面S1に第1マスクを形成する工程と、(b)第1マスクを用いて半導体基板8の第1主面S1に第2導電型不純物イオンを注入することにより、活性領域におけるドリフト層1の少なくとも一部の領域の第1主面S1側に第2導電型のベース層15を形成する工程と、(c)第1マスクを用いて半導体基板8の第1主面S1に第1導電型不純物イオンを注入することにより、ベース層15の第1主面S1側に第1導電型の不純物層を形成する工程と、(d)工程(b)および(c)の後に、半導体基板8の第1主面S1からドリフト層1に達するトレンチ11cを形成する工程と、(e)トレンチ11cの内部にゲート絶縁膜11bを介してゲート電極11aを埋め込む工程と、(f)半導体基板8の第1主面S1に、第1マスクと異なるパターンの第2マスクを形成する工程と、(g)工程(c)において注入される第1導電型不純物イオンより高ドーズ量の第2導電型不純物イオンを、第2マスクを用いて半導体基板8の第1主面S1に注入することにより、不純物層の一部を第2導電型の第1コンタクト層14aに変換する工程とを備える。これにより、エミッタ層13を形成するためのマスクを削減することができる。また、トレンチゲートを形成する前に、半導体基板8の平坦な第1主面S1にイオン注入を行い、ベース層15、キャリア蓄積層2、およびエミッタ層13を形成するため、半導体基板8の表面の段差により生じる不純物プロファイルのバラツキが抑制される。
<B-1.構成>
図11は、図2のB-B線に沿った実施の形態2のIGBT102の断面図である。IGBT102のその他の断面構成および平面構成は実施の形態1のIGBT101と同様である。
実施の形態2のIGBT102において、境界領域50の幅Wiはエミッタ層13の深さDeより大きい。従って、エミッタ層13を形成するために注入されたn型不純物イオンは、半導体基板8を横方向に拡散してもエッジ領域30に到達しない。その結果、エッジ領域30の表面に寄生エミッタ層が形成されることが抑制され、IGBT102の破壊耐量が向上する。
<C-1.構成>
図13は、図1の領域Pにおける実施の形態2のIGBT102の拡大平面図である。図14は、図13のC-C線に沿ったIGBT103の断面図である。図13および図14に示されるように、IGBT103は、活性領域10において両側を第1コンタクト層14aに挟まれたp型の第3コンタクト層14cを有しており、その他の点でIGBT101と同様である。
実施の形態3のIGBT103の製造工程は、<A-2>で説明した実施の形態1のIGBT101の製造工程と基本的に同様であるため、以下では主に相違点についてのみ説明する。
実施の形態3のIGBT103の製造方法によれば、不純物層であるエミッタ層13の一部を第1コンタクト層14aに変換すると同時に、活性領域10において半導体基板8の第1主面S1に接するドリフト層1に第2導電型の第3コンタクト層14cを形成する。第3コンタクト層14cは、ドリフト層1の第1導電型不純物濃度より高濃度の第1導電型不純物を含まず、第3コンタクト層14cのネット不純物濃度は第1コンタクト層14aのネット不純物濃度よりも高い。第3コンタクト層14cは、第1コンタクト層14aよりもIGBT103のターンオフ時にホールを引き抜く能力が高いため、IGBT103の破壊耐量が向上する。
<D-1.構成>
図15は、図1の領域Pにおける実施の形態4のIGBT104の拡大平面図である。図16は、図15のB-B線に沿ったIGBT104の断面図である。以下、図15および図16を参照してIGBT104の構成を説明する。
図17は、実施の形態4のIGBT104の製造方法を示すフローチャートである。図18から図20は、IGBT104の製造途中の状態を示す平面図である。以下、図17から図20を参照してIGBT101の製造方法を説明する。
実施の形態4に係る半導体装置の製造方法は、(a)第1導電型のドリフト層1を有する半導体基板8の第1主面S1に第1マスクを形成する工程と、(b)第1マスクを用いて半導体基板8の第1主面S1に第2導電型不純物イオンを注入することにより、活性領域(10)におけるドリフト層の第1主面S1側に第2導電型のベース層15を形成する工程と、(c)第1マスクを用いて半導体基板8の第1主面S1に第2導電型不純物イオンを注入することにより、ベース層15の第1主面S1側に第2導電型のコンタクト層14を形成する工程と、(d)工程(b)および(c)の後に、半導体基板8の第1主面S1からドリフト層1に達するトレンチ11cを形成する工程と、(e)トレンチ11cの内部にゲート絶縁膜11bを介してゲート電極11aを埋め込む工程と、(f)半導体基板8の第1主面S1に、第1マスクと異なるパターンの第2マスク62を形成する工程と、(g)工程(c)において注入される第2導電型不純物イオンより高ドーズ量の第1導電型不純物イオンを、第2マスク62を用いて半導体基板8の第1主面S1に注入することにより、コンタクト層14の一部を第1導電型の不純物層に変換する工程とを備える。従って、コンタクト層のマスクを削減することができる。
Claims (7)
- 平面視において、活性領域と、前記活性領域を囲む境界領域と、前記境界領域を囲むエッジ領域とに区分される半導体装置の製造方法であって、
(a)第1導電型のドリフト層を有する半導体基板の第1主面に第1マスクを形成する工程と、
(b)前記第1マスクを用いて前記半導体基板の前記第1主面に第2導電型不純物イオンを注入することにより、前記活性領域における前記ドリフト層の少なくとも一部の領域の前記第1主面側に第2導電型のベース層を形成する工程と、
(c)前記第1マスクを用いて前記半導体基板の前記第1主面に第1導電型不純物イオンを注入することにより、前記ベース層の前記第1主面側に第1導電型の不純物層を形成する工程と、
(d)前記工程(b)および(c)の後に、前記半導体基板の前記第1主面から前記ドリフト層に達するトレンチを形成する工程と、
(e)前記トレンチの内部に絶縁膜を介してゲート電極を埋め込む工程と、
(f)前記半導体基板の前記第1主面に、前記第1マスクと異なるパターンの第2マスクを形成する工程と、
(g)前記工程(c)において注入される前記第1導電型不純物イオンより高ドーズ量の第2導電型不純物イオンを、前記第2マスクを用いて前記半導体基板の前記第1主面に注入することにより、前記不純物層の一部を第2導電型の第1コンタクト層に変換する工程とを備え、
前記境界領域の幅は前記不純物層の深さより大きい、
半導体装置の製造方法。 - (h)前記境界領域および前記エッジ領域において前記半導体基板に第2導電型のウェル層を形成する工程をさらに備え、
前記工程(g)は、前記不純物層の一部を前記第1コンタクト層に変換すると同時に、前記境界領域において前記ウェル層の前記第1主面側に第2導電型の第2コンタクト層を形成する工程であり、
前記第2コンタクト層は前記第1コンタクト層よりネット不純物濃度が高い、
請求項1に記載の半導体装置の製造方法。 - 前記工程(b)で注入する第2導電型不純物イオンの前記半導体基板における拡散係数は、前記工程(c)で注入する第1導電型不純物イオンの前記半導体基板における拡散係数より大きい、
請求項1に記載の半導体装置の製造方法。 - 前記第1コンタクト層の深さは前記不純物層の深さより大きい、
請求項1から請求項3のいずれか1項に記載の半導体装置の製造方法。 - 前記工程(g)は、前記不純物層の一部を前記第1コンタクト層に変換すると同時に、前記活性領域において前記半導体基板の第1主面に接する前記ドリフト層に第2導電型の第3コンタクト層を形成する工程であり、
前記第3コンタクト層は、前記ドリフト層の第1導電型不純物濃度より高濃度の第1導電型不純物を含まず、
前記第3コンタクト層のネット不純物濃度は前記第1コンタクト層のネット不純物濃度よりも高い、
請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法。 - 平面視において、活性領域と、前記活性領域を囲む境界領域と、前記境界領域を囲むエッジ領域とに区分される半導体装置の製造方法であって、
(a)第1導電型のドリフト層を有する半導体基板の第1主面に第1マスクを形成する工程と、
(b)前記第1マスクを用いて前記半導体基板の前記第1主面に第2導電型不純物イオンを注入することにより、前記活性領域における前記ドリフト層の前記第1主面側に第2導電型のベース層を形成する工程と、
(c)前記第1マスクを用いて前記半導体基板の前記第1主面に第2導電型不純物イオンを注入することにより、前記ベース層の前記第1主面側に第2導電型のコンタクト層を形成する工程と、
(d)前記工程(b)および(c)の後に、前記半導体基板の前記第1主面から前記ドリフト層に達するトレンチを形成する工程と、
(e)前記トレンチの内部に絶縁膜を介してゲート電極を埋め込む工程と、
(f)前記半導体基板の前記第1主面に、前記第1マスクと異なるパターンの第2マスクを形成する工程と、
(g)前記工程(c)において注入される第2導電型不純物イオンより高ドーズ量の第1導電型不純物イオンを、前記第2マスクを用いて前記半導体基板の前記第1主面に注入することにより、前記コンタクト層の一部を第1導電型の不純物層に変換する工程とを備える、
半導体装置の製造方法。 - (h)前記境界領域および前記エッジ領域において前記半導体基板に第2導電型の第1ウェル層を形成する工程をさらに備え、
前記工程(b)は、前記ベース層を形成すると同時に、前記境界領域において前記第1ウェル層の前記第1主面側に第2導電型の第2ウェル層を形成する工程であり、
前記第2ウェル層は前記第1ウェル層よりネット不純物濃度が高い、
請求項6に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021051085A JP7462587B2 (ja) | 2021-03-25 | 2021-03-25 | 半導体装置の製造方法 |
US17/563,603 US12020935B2 (en) | 2021-03-25 | 2021-12-28 | Method of manufacturing semiconductor device |
DE102022104395.9A DE102022104395A1 (de) | 2021-03-25 | 2022-02-24 | Verfahren zum Herstellen einer Halbleitervorrichtung |
CN202210268777.0A CN115132575A (zh) | 2021-03-25 | 2022-03-18 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021051085A JP7462587B2 (ja) | 2021-03-25 | 2021-03-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022149101A JP2022149101A (ja) | 2022-10-06 |
JP7462587B2 true JP7462587B2 (ja) | 2024-04-05 |
Family
ID=83192687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021051085A Active JP7462587B2 (ja) | 2021-03-25 | 2021-03-25 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US12020935B2 (ja) |
JP (1) | JP7462587B2 (ja) |
CN (1) | CN115132575A (ja) |
DE (1) | DE102022104395A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170837A (ja) | 2014-03-11 | 2015-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2016076553A (ja) | 2014-10-03 | 2016-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2019134069A (ja) | 2018-01-31 | 2019-08-08 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
WO2020026401A1 (ja) | 2018-08-02 | 2020-02-06 | 三菱電機株式会社 | ワイドバンドギャップ半導体装置、および、電力変換装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3906184B2 (ja) * | 2003-06-11 | 2007-04-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
US8367536B2 (en) * | 2009-07-24 | 2013-02-05 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
JP6459304B2 (ja) | 2014-08-25 | 2019-01-30 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2016046455A (ja) | 2014-08-26 | 2016-04-04 | 京セラ株式会社 | 光電変換装置 |
JP2018026511A (ja) * | 2016-08-12 | 2018-02-15 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
-
2021
- 2021-03-25 JP JP2021051085A patent/JP7462587B2/ja active Active
- 2021-12-28 US US17/563,603 patent/US12020935B2/en active Active
-
2022
- 2022-02-24 DE DE102022104395.9A patent/DE102022104395A1/de active Pending
- 2022-03-18 CN CN202210268777.0A patent/CN115132575A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170837A (ja) | 2014-03-11 | 2015-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2016076553A (ja) | 2014-10-03 | 2016-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2019134069A (ja) | 2018-01-31 | 2019-08-08 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
WO2020026401A1 (ja) | 2018-08-02 | 2020-02-06 | 三菱電機株式会社 | ワイドバンドギャップ半導体装置、および、電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US20220310396A1 (en) | 2022-09-29 |
CN115132575A (zh) | 2022-09-30 |
US12020935B2 (en) | 2024-06-25 |
DE102022104395A1 (de) | 2022-09-29 |
JP2022149101A (ja) | 2022-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8617936B2 (en) | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device | |
JP4456013B2 (ja) | 半導体装置 | |
JP5985624B2 (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
EP2215659B1 (en) | Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method | |
US8735249B2 (en) | Trenched power semiconductor device and fabrication method thereof | |
JP7024626B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP2003324196A (ja) | 縦型mosfetとその製造方法 | |
JP2001284584A (ja) | 半導体装置及びその製造方法 | |
JP2011124464A (ja) | 半導体装置及びその製造方法 | |
CN103250254A (zh) | 沟槽栅极功率半导体装置及其制造方法 | |
JP2018014392A (ja) | 半導体装置およびその製造方法 | |
US20090206395A1 (en) | Trench mosfet with double epitaxial structure | |
US20110233607A1 (en) | Semiconductor device and method for manufacturing same | |
JP5027362B2 (ja) | 高電圧素子及びその製造方法 | |
CN104347614A (zh) | 功率半导体器件及其制造方法 | |
KR20230017983A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2010056432A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
EP4336561A1 (en) | Insulated gate bipolar transistor with super junction structure, and preparation method therefor | |
RU2510099C2 (ru) | Способ изготовления силового полупроводникового прибора | |
JP7462587B2 (ja) | 半導体装置の製造方法 | |
JP5520024B2 (ja) | 半導体装置、及びその製造方法 | |
JP5070668B2 (ja) | 半導体装置 | |
JPH11354788A (ja) | 半導体装置およびその製造方法 | |
JP2012248760A (ja) | トレンチゲートパワー半導体装置及びその製造方法 | |
CN107579109B (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7462587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |