JP2022149101A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2022149101A
JP2022149101A JP2021051085A JP2021051085A JP2022149101A JP 2022149101 A JP2022149101 A JP 2022149101A JP 2021051085 A JP2021051085 A JP 2021051085A JP 2021051085 A JP2021051085 A JP 2021051085A JP 2022149101 A JP2022149101 A JP 2022149101A
Authority
JP
Japan
Prior art keywords
layer
main surface
conductivity type
semiconductor substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021051085A
Other languages
English (en)
Other versions
JP7462587B2 (ja
Inventor
康一 西
Koichi Nishi
真也 曽根田
Shinya Soneda
和也 小西
Kazuya Konishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021051085A priority Critical patent/JP7462587B2/ja
Priority to US17/563,603 priority patent/US20220310396A1/en
Priority to DE102022104395.9A priority patent/DE102022104395A1/de
Priority to CN202210268777.0A priority patent/CN115132575A/zh
Publication of JP2022149101A publication Critical patent/JP2022149101A/ja
Application granted granted Critical
Publication of JP7462587B2 publication Critical patent/JP7462587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

【課題】本開示は、トレンチ型のＭＯＳゲート構造を有する半導体装置において、不純物層を形成するためのマスク数を削減すると共に、不純物層のプロファイルのばらつきを小さくすることを目的とする。【解決手段】半導体装置の製造方法は、（ｂ）第１マスクを用いてｐ型不純物イオンを注入することにより、活性領域１０におけるドリフト層１の第１主面Ｓ１側にベース層１５を形成する工程と、（ｃ）第１マスクを用いてｎ型不純物イオンを注入することにより、ベース層１５の第１主面Ｓ１側にエミッタ層１３を形成する工程と、（ｄ）工程（ｂ）および（ｃ）の後にトレンチ１１ｃを形成する工程と、（ｅ）トレンチ１１ｃ内にゲート絶縁膜１１ｂを介しゲート電極１１ａを埋め込む工程と、（ｇ）第２マスク６１を用いて高ドーズ量のｐ型不純物イオンを注入することにより、エミッタ層１３の一部を第１コンタクト層１４ａに変換する工程とを備える。【選択図】図５

Description

本開示は半導体装置の製造方法に関する。
省エネルギーの観点から、汎用インバータまたはＡＣサーボ等の分野で三相モータの可変速制御を行なうためのパワーモジュール等に、ＩＧＢＴまたはダイオードが使用されている。インバータ損失を減らすため、ＩＧＢＴまたはダイオードにはスイッチング損失とオン電圧が低いデバイスが求められている。
低いスイッチング損失を有するデバイスとしてトレンチゲート型ＩＧＢＴがある。Ｎチャネルトレンチゲート型ＩＧＢＴは、Ｐ型ベース層、Ｎ型エミッタ層、およびＰ型コンタクト層という３つの不純物層を有する。これら３つの不純物層は、それぞれ別々のマスクを用いて形成されるため、製造コストが高くなるという問題があった。この問題は、トレンチゲート型ＩＧＢＴに限らず、トレンチ型のＭＯＳゲート構造を有する他の半導体装置においても生じる。
この問題に対し、特許文献１では、トレンチゲート形成後に斜め注入を用いてＰ型コンタクト層をＮ型不純物イオンで打ち返すことによりＮ型エミッタ層を形成する方法が提案されている（段落００６４）。
特開２０１６－０４６４４５号公報
特許文献１で提案される製造方法によれば、トレンチゲート形成後に斜め注入を用いて不純物層を形成するため、半導体基板表面の段差の影響を受けて不純物層のプロファイルがばらつくという課題があった。
本開示は、上記の問題点を解決するためになされたものであり、トレンチ型のＭＯＳゲート構造を有する半導体装置において、不純物層を形成するためのマスク数を削減すると共に、不純物層のプロファイルのばらつきを小さくすることを目的とする。
本開示の第１の半導体装置の製造方法は、平面視において、活性領域と、活性領域を囲む境界領域と、境界領域を囲むエッジ領域とに区分される半導体装置の製造方法であって、（ａ）第１導電型のドリフト層を有する半導体基板の第１主面に第１マスクを形成する工程と、（ｂ）第１マスクを用いて半導体基板の第１主面に第２導電型不純物イオンを注入することにより、活性領域におけるドリフト層の少なくとも一部の領域の第１主面側に第２導電型のベース層を形成する工程と、（ｃ）第１マスクを用いて半導体基板の第１主面に第１導電型不純物イオンを注入することにより、ベース層の第１主面側に第１導電型の不純物層を形成する工程と、（ｄ）工程（ｂ）および（ｃ）の後に、半導体基板の第１主面からドリフト層に達するトレンチを形成する工程と、（ｅ）トレンチの内部に絶縁膜を介してゲート電極を埋め込む工程と、（ｆ）半導体基板の第１主面に、第１マスクと異なるパターンの第２マスクを形成する工程と、（ｇ）工程（ｃ）において注入される第１導電型不純物イオンより高ドーズ量の第２導電型不純物イオンを、第２マスクを用いて半導体基板の第１主面に注入することにより、不純物層の一部を第２導電型の第１コンタクト層に変換する工程とを備える。
本開示の第２の半導体装置の製造方法は、平面視において、活性領域と、活性領域を囲む境界領域と、境界領域を囲むエッジ領域とに区分される半導体装置の製造方法であって、（ａ）第１導電型のドリフト層を有する半導体基板の第１主面に第１マスクを形成する工程と、（ｂ）第１マスクを用いて半導体基板の第１主面に第２導電型不純物イオンを注入することにより、活性領域におけるドリフト層の第１主面側に第２導電型のベース層を形成する工程と、（ｃ）第１マスクを用いて半導体基板の第１主面に第２導電型不純物イオンを注入することにより、ベース層の第１主面側に第２導電型のコンタクト層を形成する工程と、（ｄ）工程（ｂ）および（ｃ）の後に、半導体基板の第１主面からドリフト層に達するトレンチを形成する工程と、（ｅ）トレンチの内部に絶縁膜を介してゲート電極を埋め込む工程と、（ｆ）半導体基板の第１主面に、第１マスクと異なるパターンの第２マスクを形成する工程と、（ｇ）工程（ｃ）において注入される第２導電型不純物イオンより高ドーズ量の第１導電型不純物イオンを、第２マスクを用いて半導体基板の第１主面に注入することにより、コンタクト層の一部を第１導電型の不純物層に変換する工程とを備える。
本開示の半導体装置の製造方法によれば、トレンチ型のＭＯＳゲート構造を有する半導体装置において、不純物層を形成するためのマスク数を削減すると共に、不純物層のプロファイルのばらつきを小さくすることができる。
実施の形態１のＩＧＢＴの平面図である。 図１の領域Ｐにおける実施の形態１のＩＧＢＴの拡大平面図である。 図２のＡ－Ａ線に沿った実施の形態１のＩＧＢＴの断面図である。 図２のＢ－Ｂ線に沿った実施の形態１のＩＧＢＴの断面図である。 実施の形態１のＩＧＢＴの製造工程を示すフローチャートである。 実施の形態１のＩＧＢＴの製造工程を示す平面図である。 実施の形態１のＩＧＢＴの製造工程を示す平面図である。 実施の形態１のＩＧＢＴの製造工程を示す平面図である。 比較例のＩＧＢＴの断面図である。 図２のＢ－Ｂ線に沿った実施の形態１の変形例のＩＧＢＴの断面図である。 図４に対応する実施の形態２のＩＧＢＴの断面図である。 第１コンタクト層がエミッタ層より浅い場合の問題点を示すＩＧＢＴの断面図である。 図２に対応する実施の形態３のＩＧＢＴの拡大平面図である。 図１２のＣ－Ｃ線に沿った実施の形態３のＩＧＢＴの断面図である。 図２に対応する実施の形態４のＩＧＢＴの拡大平面図である。 図１４のＢ－Ｂ線に沿った実施の形態４のＩＧＢＴの断面図である。 実施の形態４のＩＧＢＴの製造工程を示すフローチャートである。 実施の形態４のＩＧＢＴの製造工程を示す平面図である。 実施の形態４のＩＧＢＴの製造工程を示す平面図である。 実施の形態４のＩＧＢＴの製造工程を示す平面図である。
以下、添付の図面を参照しながら各実施の形態について説明する。図面は模式的に示されたものであるため、異なる図面にそれぞれ示されている構成のサイズおよび位置の相互関係は、必ずしも正確ではなく、適宜変更され得る。各図面において、同様の構成要素には同じ符号を付され、それらの名称および機能は同様のものである。よって、それらについての詳細な説明を省略する場合がある。
以下の説明では、第１導電型をｎ型、第２導電型をｐ型として説明が行われる。ｎ＋型はｎ型よりｎ型不純物の濃度が高いことを示し、ｐ＋型はｐ型よりｐ型不純物の濃度が高いことを示す。
また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合がある。しかし、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向を限定するものではない。
＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は、実施の形態１の半導体装置であるＩＧＢＴ１０１の平面図である。図２は、ＩＧＢＴ１０１の図１に示す領域Ｐを拡大した平面図である。図３は、図２のＡ－Ａ線に沿ったＩＧＢＴ１０１の断面図である。図４は、図２のＢ－Ｂ線に沿ったＩＧＢＴ１０１の断面図である。
まず、ＩＧＢＴ１０１の平面構造について説明する。図１に示されるように、ＩＧＢＴ１０１は、活性領域１０、境界領域５０、およびエッジ領域３０を備えている。すなわち、ＩＧＢＴ１０１は、平面視において、活性領域１０、境界領域５０、およびエッジ領域３０に区分される。境界領域５０は、平面視において活性領域１０を囲む。エッジ領域３０は、平面視において境界領域５０を囲む。平面視において境界領域５０とエッジ領域３０との間には、パッド４１を含むパッド領域４０が設けられていてもよい。
次に、図４を参照して、活性領域１０、境界領域５０、およびエッジ領域３０において共通のＩＧＢＴ１０１の断面構造について説明する。ＩＧＢＴ１０１は、半導体基板８を備える。半導体基板８は、第１主面Ｓ１と、第１主面Ｓ１に対向する第２主面Ｓ２とを有する。半導体基板８は、ｎ型のドリフト層１、ｎ型のバッファ層３、およびｐ型のコレクタ層１６を備えて構成される。
ドリフト層１の第２主面Ｓ２側にバッファ層３が形成される。バッファ層３の第２主面Ｓ２側にコレクタ層１６が形成される。コレクタ層１６の下面が第２主面Ｓ２を構成する。半導体基板８の第２主面Ｓ２上にはコレクタ電極７が設けられる。
次に、図２から図４を参照して、活性領域１０に特有のＩＧＢＴ１０１の断面構造について説明する。活性領域１０は、ｎ型のキャリア蓄積層２、ｐ型のベース層１５、ｎ型のエミッタ層１３、ｐ型の第１コンタクト層１４ａ、アクティブトレンチゲート１１、層間絶縁膜４、およびエミッタ電極６を備えている。
ドリフト層１の第１主面Ｓ１側にキャリア蓄積層２が形成される。キャリア蓄積層２の第１主面Ｓ１側にベース層１５が形成される。ベース層１５の第１主面Ｓ１側にエミッタ層１３および第１コンタクト層１４ａが形成される。エミッタ層１３および第１コンタクト層１４ａの上面が第１主面Ｓ１を構成する。エミッタ層１３は不純物層であり、半導体装置がＭＯＳＦＥＴである場合にはソース層である。
図２および図３に示されるように、活性領域１０には、第１主面Ｓ１からエミッタ層１３または第１コンタクト層１４ａ、ベース層１５、およびキャリア蓄積層２を貫通してドリフト層１に到達するトレンチ１１ｃが形成される。トレンチ１１ｃの内壁にはゲート絶縁膜１１ｂが形成され、さらにトレンチ１１ｃの内部にはゲート絶縁膜１１ｂを介してゲート電極１１ａが埋め込まれる。ゲート電極１１ａとゲート絶縁膜１１ｂをあわせてアクティブトレンチゲート１１と称する。また、活性領域１０には、ダミートレンチ電極１２ａとダミートレンチ絶縁膜１２ｂで構成されるダミートレンチゲート１２が形成されていてもよい。すなわち、活性領域１０には、第１主面Ｓ１からエミッタ層１３または第１コンタクト層１４ａ、ベース層１５、およびキャリア蓄積層２を貫通してドリフト層１に到達するトレンチ１２ｃが形成される。そして、トレンチ１２ｃの内壁にはダミートレンチ絶縁膜１２ｂが形成され、さらにトレンチ１２ｃの内部にはダミートレンチ絶縁膜１２ｂを介してダミートレンチ電極１２ａが埋め込まれる。
図３および図４に示されるように、エミッタ電極６と層間絶縁膜４、エミッタ層１３、第１コンタクト層１４ａ、第２コンタクト層１４ｂ、およびウェル層３１との間には、バリアメタル５が設けられていてもよい。エミッタ電極６は、例えばＡｌまたはＡｌＳｉ等の金属で構成される。バリアメタル５は、例えばＴｉ、ＴｉＮ、またはＴｉＳｉ等で構成され、Ｗ等で構成されるプラグを含んでいてもよい。
図３に示されるように、ゲート電極１１ａの上部には層間絶縁膜４を介してエミッタ電極６が形成される。そして、エミッタ層１３および第１コンタクト層１４ａは、コンタクトホールを介してエミッタ電極６に接続される。
次に、図２および図４を参照して、エッジ領域３０および境界領域５０に特有のＩＧＢＴ１０１の断面構造について説明する。エッジ領域３０および境界領域５０において、ドリフト層１の第１主面Ｓ１側にはｐ型のウェル層３１が形成される。境界領域５０においてウェル層３１の第１主面Ｓ１側にはｐ型の第２コンタクト層１４ｂが形成される。第２コンタクト層１４ｂは、活性領域１０の第１コンタクト層１４ａと連続する。エッジ領域３０においてウェル層３１の上面が第１主面Ｓ１を構成し、境界領域５０において第２コンタクト層１４ｂの上面が第１主面Ｓ１を構成する。
第２コンタクト層１４ｂのｎ型不純物濃度は、ドリフト層１のｎ型不純物濃度と同じである。一方、第１コンタクト層１４ａのｎ型不純物濃度は、ドリフト層１のｎ型不純物濃度以上である。そして、第１コンタクト層１４ａのネット不純物濃度は、第２コンタクト層１４ｂのネット不純物濃度より低い。ネット不純物濃度とは、ｎ型領域においては、当該領域のｎ型不純物濃度からｐ型不純物濃度を差し引いたものをいい、ｐ型領域のｐ型不純物濃度からｎ型不純物濃度を差し引いたものをいう。
＜Ａ－２．製造工程＞
図５は、実施の形態１のＩＧＢＴ１０１の製造方法を示すフローチャートである。図６から図８は、ＩＧＢＴ１０１の製造途中の状態を示す平面図である。以下、図５から図８を参照してＩＧＢＴ１０１の製造方法を説明する。なお、以下に説明するＩＧＢＴ１０１の製造方法は、後述する実施の形態２のＩＧＢＴ１０３にも適用される。
まず、ステップＳ１０１においてｎ型の半導体基板を準備する。この半導体基板は、第１主面Ｓ１および第２主面Ｓ２を有し、図３および図４に示す半導体基板８に相当するが、この段階ではドリフト層１のみを含んでおり、まだキャリア蓄積層２、バッファ層３、コレクタ層１６、ベース層１５、第１コンタクト層１４ａ、およびエミッタ層１３を含んでいない。
次に、ステップＳ１０２において、半導体基板の外周部の第１主面Ｓ１側にｐ型のウェル層３１を形成する。平面視において、半導体基板のウェル層３１が形成された領域がエッジ領域３０および境界領域５０となり、ウェル層３１が形成されていない領域が活性領域１０となる。
その後、ステップＳ１０３において、半導体基板の第１主面Ｓ１上に第１マスクを形成する。第１マスクはエッジ領域３０および境界領域５０を覆い、活性領域１０の全体に開口を有する。
次に、ステップＳ１０４において、第１マスクを用いて活性領域１０にｎ型不純物イオンを注入し、キャリア蓄積層２を形成する。次に、ステップＳ１０５において、第１マスクを用いて活性領域１０にｐ型不純物イオンを注入し、キャリア蓄積層２上にベース層１５を形成する。次に、ステップＳ１０６において、第１マスクを用いて活性領域１０にｎ型不純物イオンを注入し、ベース層１５上にエミッタ層１３を形成する。こうして、図６に示す平面構成が得られる。なお、ステップＳ１０４－Ｓ１０６における各イオン注入は、活性領域１０に加えて境界領域５０に行われてもよい。
次に、ステップＳ１０７において、境界領域５０および活性領域１０にアクティブトレンチゲート１１およびダミートレンチゲート１２を形成し、図７に示す平面構成を得る。
その後、ステップＳ１０８において、図８に示すように第２マスク６１を形成する。第２マスク６１は第１マスクと異なるパターンを持ち、境界領域５０と活性領域１０の一部とに開口を有する。
次に、ステップＳ１０９において、第２マスク６１を用いて活性領域１０の一部および境界領域５０にｐ型不純物イオンを注入する。ここで、単位面積あたりのイオン注入量をドーズ量と称する。本ステップにおけるｐ型不純物イオンのドーズ量は、ステップＳ１０６においてエミッタ層１３を形成するために注入されるｎ型不純物イオンのドーズ量よりも多い。従って、エミッタ層１３のうち本ステップでｐ型不純物イオンが注入された領域は、導電型がｐ型に変わり、第１コンタクト層１４ａとなる。エミッタ層１３のうち、第２マスク６１で覆われ、本ステップでｐ型不純物イオンが注入されなかった領域は、そのままエミッタ層１３として残る。こうして、図２に示す平面構成が得られる。
上記のように、キャリア蓄積層２およびベース層１５を形成するための第１マスクを用いてエミッタ層１３を形成した後、エミッタ層１３の一部を第１コンタクト層１４ａに変換することにより、エミッタ層１３を形成するためのマスクを削減することができる。
また、ステップＳ１０９において境界領域５０にｐ型不純物イオンが注入されることによって、ウェル層３１の第１主面Ｓ１側に第２コンタクト層１４ｂが形成される。第２コンタクト層１４ｂは、ｐ型のウェル層３１にｐ型不純物イオンを注入することにより形成されるため、第１コンタクト層１４ａよりネット不純物濃度が高い。境界領域５０に第２コンタクト層１４ｂが形成されることにより、製造バラツキによりエッジ領域３０にエミッタ層１３が形成されることが抑制され、破壊耐量が向上する。なお、本ステップにおいて、境界領域５０にはイオン注入が行われなくてもよい。
次に、ステップＳ１１０において、半導体基板の第１主面Ｓ１上に層間絶縁膜４を形成し、さらにコンタクトホールを形成する。
その後、ステップＳ１１１においてバリアメタル５およびエミッタ電極６を形成する。また、半導体基板の第２主面Ｓ２側の構成、すなわちバッファ層３、コレクタ層１６、およびコレクタ電極７の形成を適宜行う。
ステップＳ１０４－Ｓ１０６、およびステップＳ１０９ではイオン注入が行われた。注入したイオンを活性化させるための活性化アニールは、各イオン注入工程の後にその都度行われてもよいし、全てのイオン注入工程の完了後に一括して行われてもよい。また、ステップＳ１０７ではアクティブトレンチゲート１１およびダミートレンチゲート１２を形成するが、ゲート絶縁膜１１ｂおよびダミートレンチ絶縁膜１２ｂを形成する際の熱処理が、それより前に注入されたイオンの活性化アニールを兼ねてもよい。この場合、製造コストを低減することができる。
ステップＳ１０３からステップＳ１０６で説明した第１マスクの形成および第１マスクを用いたイオン注入は、ステップＳ１０２で説明したウェル層３１の形成より前に行われてもよい。また、ステップＳ１０８およびステップＳ１０９で説明した第２マスク６１の形成および第２マスク６１を用いたイオン注入は、ステップＳ１０７で説明したアクティブトレンチゲート１１およびダミートレンチゲート１２の形成より前に行われてもよい。アクティブトレンチゲート１１およびダミートレンチゲート１２をまとめてトレンチゲートと称する。
ステップＳ１０７においてトレンチゲートを形成することにより、半導体基板８の第１主面Ｓ１に段差が生じる。しかし、上記の製造方法によれば、トレンチゲートを形成する前のステップＳ１０４－Ｓ１０６において、半導体基板８の平坦な第１主面Ｓ１にイオン注入を行い、ベース層１５、キャリア蓄積層２、およびエミッタ層１３を形成することができる。そのため、半導体基板８の表面の段差により生じる不純物プロファイルのバラツキが抑制される。
上記の製造方法では、ベース層１５とエミッタ層１３は、同一の第１マスクを用いたイオン注入により形成される。そのため、各イオン注入後に加えられる熱処理は同一である。従って、ベース層１５を構成するｐ型不純物の半導体基板８中の拡散係数が、エミッタ層１３を構成するｎ型不純物の半導体基板８中の拡散係数よりも小さいと、図９に示されるようにベース層１５が全てエミッタ層１３に変わってしまい、ＩＧＢＴ動作しなくなる。そのため、ベース層１５を構成するｐ型不純物の半導体基板８中の拡散係数は、エミッタ層１３を構成するｎ型不純物の半導体基板８中の拡散係数より大きくなければならない。
＜Ａ－３．変形例＞
図１０は、図２のＢ－Ｂ線に沿った実施の形態１の変形例のＩＧＢＴ１０１Ａの断面図である。ＩＧＢＴ１０１Ａのその他の断面構成および平面構成は実施の形態１のＩＧＢＴ１０１と同様である。ＩＧＢＴ１０１Ａでは、第１コンタクト層１４ａが活性領域１０だけでなく、境界領域５０の活性領域１０の一部にも形成される。このような構成は、キャリア蓄積層２、ベース層１５、およびエミッタ層１３を形成する際のイオン注入に用いられる第１マスクの開口が、活性領域１０の全体だけでなく境界領域５０の一部を含むことで実現する。すなわち、図１０に示されるように、キャリア蓄積層２を構成するｎ型不純物イオンが注入される領域の端部ＥＣと、ベース層１５を構成するｐ型不純物イオンが注入される領域の端部ＥＢは、いずれも境界領域５０内に位置し、ウェル層３１と重なる。このように、ウェル層３１とベース層１５とが重ねあわされることにより、製造バラツキによりウェル層３１とベース層１５が離間して耐圧が低下することが抑制される。
＜Ａ－４．効果＞
実施の形態１の半導体装置の製造方法は、（ａ）第１導電型のドリフト層１を有する半導体基板８の第１主面Ｓ１に第１マスクを形成する工程と、（ｂ）第１マスクを用いて半導体基板８の第１主面Ｓ１に第２導電型不純物イオンを注入することにより、活性領域におけるドリフト層１の少なくとも一部の領域の第１主面Ｓ１側に第２導電型のベース層１５を形成する工程と、（ｃ）第１マスクを用いて半導体基板８の第１主面Ｓ１に第１導電型不純物イオンを注入することにより、ベース層１５の第１主面Ｓ１側に第１導電型の不純物層を形成する工程と、（ｄ）工程（ｂ）および（ｃ）の後に、半導体基板８の第１主面Ｓ１からドリフト層１に達するトレンチ１１ｃを形成する工程と、（ｅ）トレンチ１１ｃの内部にゲート絶縁膜１１ｂを介してゲート電極１１ａを埋め込む工程と、（ｆ）半導体基板８の第１主面Ｓ１に、第１マスクと異なるパターンの第２マスクを形成する工程と、（ｇ）工程（ｃ）において注入される第１導電型不純物イオンより高ドーズ量の第２導電型不純物イオンを、第２マスクを用いて半導体基板８の第１主面Ｓ１に注入することにより、不純物層の一部を第２導電型の第１コンタクト層１４ａに変換する工程とを備える。これにより、エミッタ層１３を形成するためのマスクを削減することができる。また、トレンチゲートを形成する前に、半導体基板８の平坦な第１主面Ｓ１にイオン注入を行い、ベース層１５、キャリア蓄積層２、およびエミッタ層１３を形成するため、半導体基板８の表面の段差により生じる不純物プロファイルのバラツキが抑制される。
実施の形態１の半導体装置の製造方法は、（ｈ）境界領域５０およびエッジ領域３０において半導体基板８に第２導電型のウェル層３１を形成する工程を備え、工程（ｇ）は、不純物層の一部を第１コンタクト層１４ａに変換すると同時に、境界領域５０においてウェル層３１の第１主面Ｓ１側に第２導電型の第２コンタクト層１４ｂを形成する工程であってもよい。そして、第２コンタクト層１４ｂは第１コンタクト層１４ａよりネット不純物濃度が高い。境界領域５０に第２コンタクト層１４ｂが形成されることにより、製造バラツキによりエッジ領域３０にエミッタ層１３が形成されることが抑制され、破壊耐量が向上する。
＜Ｂ．実施の形態２＞
＜Ｂ－１．構成＞
図１１は、図２のＢ－Ｂ線に沿った実施の形態２のＩＧＢＴ１０２の断面図である。ＩＧＢＴ１０２のその他の断面構成および平面構成は実施の形態１のＩＧＢＴ１０１と同様である。
ＩＧＢＴ１０２では、境界領域５０の幅Ｗｉがエミッタ層１３の深さＤｅよりも大きい。また、ＩＧＢＴ１０２では、第１コンタクト層１４ａおよび第２コンタクト層１４ｂの深さＤｈがエミッタ層１３の深さＤｅよりも深い。
＜Ｂ－２．効果＞
実施の形態２のＩＧＢＴ１０２において、境界領域５０の幅Ｗｉはエミッタ層１３の深さＤｅより大きい。従って、エミッタ層１３を形成するために注入されたｎ型不純物イオンは、半導体基板８を横方向に拡散してもエッジ領域３０に到達しない。その結果、エッジ領域３０の表面に寄生エミッタ層が形成されることが抑制され、ＩＧＢＴ１０２の破壊耐量が向上する。
また、実施の形態２のＩＧＢＴ１０２において、第１コンタクト層１４ａの深さＤｈはエミッタ層１３の深さＤｅより大きい。＜Ａ－２＞で説明したように、第１コンタクト層１４ａはエミッタ層１３にｐ型不純物イオンを注入し、導電型をｎ型からｐ型に変換することによって形成される。従って、仮に第１コンタクト層１４ａおよび第２コンタクト層１４ｂの深さＤｈがエミッタ層１３の深さＤｅよりも浅いとすると、図１２に示されるように、第１コンタクト層１４ａの第２主面Ｓ２側にエミッタ層１３が残り、ｎ型の寄生エミッタ層１７となってしまう。ＩＧＢＴ１０２によれば、上記の構成により寄生エミッタ層１７の形成が抑制されるため、破壊耐量が向上する。
＜Ｃ．実施の形態３＞
＜Ｃ－１．構成＞
図１３は、図１の領域Ｐにおける実施の形態２のＩＧＢＴ１０２の拡大平面図である。図１４は、図１３のＣ－Ｃ線に沿ったＩＧＢＴ１０３の断面図である。図１３および図１４に示されるように、ＩＧＢＴ１０３は、活性領域１０において両側を第１コンタクト層１４ａに挟まれたｐ型の第３コンタクト層１４ｃを有しており、その他の点でＩＧＢＴ１０１と同様である。
第３コンタクト層１４ｃは、ドリフト層１のｎ型不純物濃度以上の濃度のｎ型不純物を含まない。第３コンタクト層１４ｃのネット不純物濃度は、第１コンタクト層１４ａのネット不純物濃度より高い。図１４において、第３コンタクト層１４ｃの直下のベース層１５およびキャリア蓄積層２は、局所的に浅くなっているが、実施の形態１のＩＧＢＴ１０１と同様に一様に形成されていてもよい。
第３コンタクト層１４ｃの直下のベース層１５およびキャリア蓄積層２は、隣り合う第１コンタクト層１４ａの直下のベース層１５およびキャリア蓄積層２の横方向拡散により形成される。そのため、第３コンタクト層１４ｃの直下のベース層１５およびキャリア蓄積層２の深さは、ベース層１５およびキャリア蓄積層２の拡散深さ、ならびにトレンチゲートの間隔などで制御することができる。
＜Ｃ－２．製造工程＞
実施の形態３のＩＧＢＴ１０３の製造工程は、＜Ａ－２＞で説明した実施の形態１のＩＧＢＴ１０１の製造工程と基本的に同様であるため、以下では主に相違点についてのみ説明する。
半導体基板８のエッジ領域３０および境界領域５０にウェル層３１を形成した後、半導体基板８の第１主面Ｓ１に第１マスクを形成する。実施の形態１，２において第１マスクは活性領域１０の全体に開口を有した。これに対して、実施の形態３において第１マスクは活性領域１０のうち第３コンタクト層１４ｃの形成領域を覆い、それ以外の領域に開口を有する。
次に、第１マスクを用いてｎ型不純物イオンを注入し、キャリア蓄積層２を形成する。次に、第１マスクを用いてｐ型不純物イオンを注入し、キャリア蓄積層２上にベース層１５を形成する。次に、第１マスクを用いてｎ型不純物イオンを注入し、ベース層１５上にエミッタ層１３を形成する。上記のとおり、第１マスクは第３コンタクト層１４ｃの形成領域を覆っているため、これらのイオン注入工程で、第３コンタクト層１４ｃの形成領域およびその直下には、直接的にイオンは注入されない。しかし、注入されたイオンが半導体基板８の横方向に拡散することによって、第３コンタクト層１４ｃの形成領域およびその直下にもキャリア蓄積層２およびベース層１５が形成される。但し、エミッタ層１３については、ｎ型不純物イオンの拡散深さを調整し、第３コンタクト層１４ｃの形成領域にエミッタ層１３が形成されないようにする。
次に、第１マスクを除去し、半導体基板８の第１主面Ｓ１に第２マスクを形成する。第２マスクは、第１マスクと異なるパターンを有し、境界領域５０の全体および活性領域１０の一部に開口を有する。特に、活性領域１０のうち第１マスクで覆われていた領域に、第２マスクの開口が設けられる。
次に、第２マスクを用いてｐ型不純物イオンを注入し、第１コンタクト層１４ａ、第２コンタクト層１４ｂ、および第３コンタクト層１４ｃを形成する。具体的には、活性領域１０のうち第１マスクの開口に位置しエミッタ層１３が形成された領域にｐ型不純物イオンが注入され、第１コンタクト層１４ａが形成される。また、境界領域５０のウェル層３１にｐ型不純物イオンが注入され、第２コンタクト層１４ｂが形成される。また、活性領域１０のうち第１マスクにより覆われエミッタ層１３が形成されなかった領域にｐ型不純物イオンが注入され、第３コンタクト層１４ｃが形成される。こうして１度のイオン注入工程により、ネット不純物濃度の異なる第１コンタクト層１４ａ、第２コンタクト層１４ｂ、および第３コンタクト層１４ｃが形成される。第２コンタクト層１４ｂ、第３コンタクト層１４ｃ、第１コンタクト層１４ａの順に、ネット不純物濃度が高い。
＜Ｃ－３．効果＞
実施の形態３のＩＧＢＴ１０３の製造方法によれば、不純物層であるエミッタ層１３の一部を第１コンタクト層１４ａに変換すると同時に、活性領域１０において半導体基板８の第１主面Ｓ１に接するドリフト層１に第２導電型の第３コンタクト層１４ｃを形成する。第３コンタクト層１４ｃは、ドリフト層１の第１導電型不純物濃度より高濃度の第１導電型不純物を含まず、第３コンタクト層１４ｃのネット不純物濃度は第１コンタクト層１４ａのネット不純物濃度よりも高い。第３コンタクト層１４ｃは、第１コンタクト層１４ａよりもＩＧＢＴ１０３のターンオフ時にホールを引き抜く能力が高いため、ＩＧＢＴ１０３の破壊耐量が向上する。
＜Ｄ．実施の形態４＞
＜Ｄ－１．構成＞
図１５は、図１の領域Ｐにおける実施の形態４のＩＧＢＴ１０４の拡大平面図である。図１６は、図１５のＢ－Ｂ線に沿ったＩＧＢＴ１０４の断面図である。以下、図１５および図１６を参照してＩＧＢＴ１０４の構成を説明する。
ＩＧＢＴ１０４は、ＩＧＢＴ１０１と比較すると、ウェル層３１に代えて第１ウェル層３１ａ、第２ウェル層３１ｂ、および第３ウェル層３１ｃを備え、第１コンタクト層１４ａおよび第２コンタクト層１４ｂに代えてｐ型のコンタクト層１４を備えている。第１ウェル層３１ａ、第２ウェル層３１ｂ、第３ウェル層３１ｃ、およびコンタクト層１４はいずれもｐ型である。
活性領域１０において、ベース層１５の第１主面Ｓ１側にコンタクト層１４が形成される。
エッジ領域３０および境界領域５０において、ドリフト層１の第１主面Ｓ１側に第１ウェル層３１ａが形成される。
境界領域５０において、第１ウェル層３１ａの第１主面Ｓ１側に第２ウェル層３１ｂが形成される。第２ウェル層３１ｂと第１ウェル層３１ａとの間に第３ウェル層３１ｃが形成される。第２ウェル層３１ｂの第１主面Ｓ１側にコンタクト層１４が形成される。活性領域１０のコンタクト層１４と境界領域５０のコンタクト層１４は連続する。第２ウェル層３１ｂは、第１ウェル層３１ａよりネット濃度が高い。第３ウェル層３１ｃは、第１ウェル層３１ａよりネット濃度が低い。
エミッタ層１３は、ベース層１５より高濃度の第２導電型不純物を含む。エミッタ層１３のネット不純物濃度は、コンタクト層１４のネット不純物濃度より低い。
＜Ｄ－２．製造工程＞
図１７は、実施の形態４のＩＧＢＴ１０４の製造方法を示すフローチャートである。図１８から図２０は、ＩＧＢＴ１０４の製造途中の状態を示す平面図である。以下、図１７から図２０を参照してＩＧＢＴ１０１の製造方法を説明する。
まず、ステップＳ２０１においてｎ型の半導体基板を準備する。この半導体基板は、第１主面Ｓ１および第２主面Ｓ２を有し、図１６に示す半導体基板８に相当するが、この段階ではドリフト層１のみを含んでおり、まだキャリア蓄積層２、バッファ層３、コレクタ層１６、ベース層１５、第１コンタクト層１４ａ、およびエミッタ層１３を含んでいない。
次に、ステップＳ２０２において、半導体基板の外周部の第１主面Ｓ１側にｐ型の第１ウェル層３１ａを形成する。平面視において、半導体基板の第１ウェル層３１ａが形成された領域がエッジ領域３０および境界領域５０となり、第１ウェル層３１ａが形成されていない領域が活性領域１０となる。
その後、ステップＳ２０３において半導体基板の第１主面Ｓ１上に第１マスクを形成する。第１マスクはエッジ領域３０を覆い、活性領域１０および境界領域５０の全体に開口を有する。
次に、ステップＳ２０４において、第１マスクを用いて活性領域１０および境界領域５０にｎ型不純物イオンを注入し、活性領域１０にキャリア蓄積層２、境界領域５０に第３ウェル層３１ｃをそれぞれ形成する。
その後、ステップＳ２０５において、第１マスクを用いて活性領域１０および境界領域５０にｐ型不純物イオンを注入し、活性領域１０のキャリア蓄積層２上にベース層１５を、境界領域５０の第３ウェル層３１ｃ上に第２ウェル層３１ｂをそれぞれ形成する。
次に、ステップＳ２０６において、第１マスクを用いて活性領域１０および境界領域５０にｐ型不純物イオンを注入し、活性領域１０のベース層１５上および境界領域５０の第２ウェル層３１ｂ上にコンタクト層１４を形成する。こうして、図１８に示す平面構成が得られる。
次に、ステップＳ２０７において、境界領域５０および活性領域１０にアクティブトレンチゲート１１およびダミートレンチゲート１２を形成し、図１９に示す構成を得る。
その後、ステップＳ２０８において、図２０に示すように第２マスク６２を形成する。第２マスク６２は、第１マスクと異なるパターンを持ち、活性領域１０の一部に開口を有する。
次に、ステップＳ２０９において、第２マスク６２を用いて活性領域１０の一部にｎ型不純物イオンを注入する。本ステップにおけるｎ型不純物イオンのドーズ量は、ステップＳ２０６においてコンタクト層１４を形成するために注入されるｐ型不純物イオンのドーズ量よりも多い。従って、コンタクト層１４のうち本ステップでｎ型不純物イオンが注入された領域は、導電型がｎ型に変わり、エミッタ層１３となる。コンタクト層１４のうち、第２マスク６２で覆われ、本ステップでｎ型不純物イオンが注入されなかった領域は、そのままコンタクト層１４として残る。こうして、図１５に示す平面構成が得られる。
上記のように、キャリア蓄積層２およびベース層１５を形成するための第１マスクを用いてコンタクト層１４を形成した後、コンタクト層１４の一部をエミッタ層１３に変換することにより、コンタクト層１４を形成するためのマスクを削減することができる。
次に、ステップＳ２１０において、層間絶縁膜４を形成し、さらにコンタクトホールを形成する。
その後、ステップＳ２１１においてバリアメタル５およびエミッタ電極６を形成する。また、半導体基板の第２主面Ｓ２側の構成、すなわちバッファ層３、コレクタ層１６、およびコレクタ電極７の形成を適宜行う。
ステップＳ２０４－Ｓ１０６、およびステップＳ２０９ではイオン注入が行われた。注入したイオンを活性化させるための活性化アニールは、各イオン注入工程の後にその都度行われてもよいし、全てのイオン注入工程の完了後に一括して行われてもよい。また、ステップＳ２０７ではアクティブトレンチゲート１１およびダミートレンチゲート１２を形成するが、ゲート絶縁膜１１ｂおよびダミートレンチ絶縁膜１２ｂを形成する際の熱処理が、それより前に注入されたイオンの活性化アニールを兼ねてもよい。この場合、製造コストを低減することができる。
ステップＳ２０３からステップＳ２０６で説明した第１マスクの形成および第１マスクを用いたイオン注入は、ステップＳ２０２で説明したウェル層３１の形成より前に行われてもよい。また、ステップＳ２０８およびステップＳ２０９で説明した第２マスク６１の形成および第２マスク６１を用いたイオン注入は、ステップＳ２０７で説明したアクティブトレンチゲート１１およびダミートレンチゲート１２の形成より前に行われてもよい。
ステップＳ２０７においてトレンチゲートを形成することにより、半導体基板８の第１主面Ｓ１に段差が生じる。しかし、上記の製造方法によれば、トレンチゲートを形成する前のステップＳ２０４－Ｓ２０６において、半導体基板８の平坦な第１主面Ｓ１にイオン注入を行い、ベース層１５、キャリア蓄積層２、およびコンタクト層１４を形成することができる。そのため、半導体基板８の表面の段差により生じる不純物プロファイルのバラツキが抑制される。
＜Ｄ－３．効果＞
実施の形態４に係る半導体装置の製造方法は、（ａ）第１導電型のドリフト層１を有する半導体基板８の第１主面Ｓ１に第１マスクを形成する工程と、（ｂ）第１マスクを用いて半導体基板８の第１主面Ｓ１に第２導電型不純物イオンを注入することにより、活性領域（１０）におけるドリフト層の第１主面Ｓ１側に第２導電型のベース層１５を形成する工程と、（ｃ）第１マスクを用いて半導体基板８の第１主面Ｓ１に第２導電型不純物イオンを注入することにより、ベース層１５の第１主面Ｓ１側に第２導電型のコンタクト層１４を形成する工程と、（ｄ）工程（ｂ）および（ｃ）の後に、半導体基板８の第１主面Ｓ１からドリフト層１に達するトレンチ１１ｃを形成する工程と、（ｅ）トレンチ１１ｃの内部にゲート絶縁膜１１ｂを介してゲート電極１１ａを埋め込む工程と、（ｆ）半導体基板８の第１主面Ｓ１に、第１マスクと異なるパターンの第２マスク６２を形成する工程と、（ｇ）工程（ｃ）において注入される第２導電型不純物イオンより高ドーズ量の第１導電型不純物イオンを、第２マスク６２を用いて半導体基板８の第１主面Ｓ１に注入することにより、コンタクト層１４の一部を第１導電型の不純物層に変換する工程とを備える。従って、コンタクト層のマスクを削減することができる。
また、実施の形態４に係る半導体装置の製造方法は、（ｈ）境界領域５０およびエッジ領域３０において半導体基板８に第２導電型の第１ウェル層３１ａを形成する工程を備え、工程（ｂ）は、ベース層１５を形成すると同時に、境界領域５０において第１ウェル層３１ａの第１主面Ｓ１側に第２導電型の第２ウェル層３１ｂを形成する工程であってもよい。第２ウェル層３１ｂは第１ウェル層３１ａよりネット不純物濃度が高い。この場合、境界領域５０に第２ウェル層３１ｂを形成することで、ターンオフ時のホール引き抜き能力を高め、破壊耐量を向上させることができる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ドリフト層、２ キャリア蓄積層、３ バッファ層、４ 層間絶縁膜、５ バリアメタル、６ エミッタ電極、７ コレクタ電極、８ 半導体基板、１０ 活性領域、１１ アクティブトレンチゲート、１１ａ ゲート電極、１１ｂ ゲート絶縁膜、１１ｃ，１２ｃ トレンチ、１２ ダミートレンチゲート、１２ａ ダミートレンチ電極、１３ エミッタ層、１４ コンタクト層、１４ａ 第１コンタクト層、１４ｂ 第２コンタクト層、１４ｃ 第３コンタクト層、１５ ベース層、１６ コレクタ層、１７ 寄生エミッタ層、３０ エッジ領域、３１ ウェル層、３１ａ 第１ウェル層、３１ｂ 第２ウェル層、３１ｃ 第３ウェル層、４０ パッド領域、４１ パッド、５０ 境界領域、６１，６２ 第２マスク。

Claims (8)

  1. 平面視において、活性領域と、前記活性領域を囲む境界領域と、前記境界領域を囲むエッジ領域とに区分される半導体装置の製造方法であって、
    （ａ）第１導電型のドリフト層を有する半導体基板の第１主面に第１マスクを形成する工程と、
    （ｂ）前記第１マスクを用いて前記半導体基板の前記第１主面に第２導電型不純物イオンを注入することにより、前記活性領域における前記ドリフト層の少なくとも一部の領域の前記第１主面側に第２導電型のベース層を形成する工程と、
    （ｃ）前記第１マスクを用いて前記半導体基板の前記第１主面に第１導電型不純物イオンを注入することにより、前記ベース層の前記第１主面側に第１導電型の不純物層を形成する工程と、
    （ｄ）前記工程（ｂ）および（ｃ）の後に、前記半導体基板の前記第１主面から前記ドリフト層に達するトレンチを形成する工程と、
    （ｅ）前記トレンチの内部に絶縁膜を介してゲート電極を埋め込む工程と、
    （ｆ）前記半導体基板の前記第１主面に、前記第１マスクと異なるパターンの第２マスクを形成する工程と、
    （ｇ）前記工程（ｃ）において注入される前記第１導電型不純物イオンより高ドーズ量の第２導電型不純物イオンを、前記第２マスクを用いて前記半導体基板の前記第１主面に注入することにより、前記不純物層の一部を第２導電型の第１コンタクト層に変換する工程とを備える、
    半導体装置の製造方法。
  2. （ｈ）前記境界領域および前記エッジ領域において前記半導体基板に第２導電型のウェル層を形成する工程をさらに備え、
    前記工程（ｇ）は、前記不純物層の一部を前記第１コンタクト層に変換すると同時に、前記境界領域において前記ウェル層の前記第１主面側に第２導電型の第２コンタクト層を形成する工程であり、
    前記第２コンタクト層は前記第１コンタクト層よりネット不純物濃度が高い、
    請求項１に記載の半導体装置の製造方法。
  3. 前記工程（ｂ）で注入する第２導電型不純物イオンの前記半導体基板における拡散係数は、前記工程（ｃ）で注入する第１導電型不純物イオンの前記半導体基板における拡散係数より大きい、
    請求項１に記載の半導体装置の製造方法。
  4. 前記境界領域の幅は前記不純物層の深さより大きい、
    請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１コンタクト層の深さは前記不純物層の深さより大きい、
    請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記工程（ｇ）は、前記不純物層の一部を前記第１コンタクト層に変換すると同時に、前記活性領域において前記半導体基板の第１主面に接する前記ドリフト層に第２導電型の第３コンタクト層を形成する工程であり、
    前記第３コンタクト層は、前記ドリフト層の第１導電型不純物濃度より高濃度の第１導電型不純物を含まず、
    前記第３コンタクト層のネット不純物濃度は前記第１コンタクト層のネット不純物濃度よりも高い、
    請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 平面視において、活性領域と、前記活性領域を囲む境界領域と、前記境界領域を囲むエッジ領域とに区分される半導体装置の製造方法であって、
    （ａ）第１導電型のドリフト層を有する半導体基板の第１主面に第１マスクを形成する工程と、
    （ｂ）前記第１マスクを用いて前記半導体基板の前記第１主面に第２導電型不純物イオンを注入することにより、前記活性領域における前記ドリフト層の前記第１主面側に第２導電型のベース層を形成する工程と、
    （ｃ）前記第１マスクを用いて前記半導体基板の前記第１主面に第２導電型不純物イオンを注入することにより、前記ベース層の前記第１主面側に第２導電型のコンタクト層を形成する工程と、
    （ｄ）前記工程（ｂ）および（ｃ）の後に、前記半導体基板の前記第１主面から前記ドリフト層に達するトレンチを形成する工程と、
    （ｅ）前記トレンチの内部に絶縁膜を介してゲート電極を埋め込む工程と、
    （ｆ）前記半導体基板の前記第１主面に、前記第１マスクと異なるパターンの第２マスクを形成する工程と、
    （ｇ）前記工程（ｃ）において注入される第２導電型不純物イオンより高ドーズ量の第１導電型不純物イオンを、前記第２マスクを用いて前記半導体基板の前記第１主面に注入することにより、前記コンタクト層の一部を第１導電型の不純物層に変換する工程とを備える、
    半導体装置の製造方法。
  8. （ｈ）前記境界領域および前記エッジ領域において前記半導体基板に第２導電型の第１ウェル層を形成する工程をさらに備え、
    前記工程（ｂ）は、前記ベース層を形成すると同時に、前記境界領域において前記第１ウェル層の前記第１主面側に第２導電型の第２ウェル層を形成する工程であり、
    前記第２ウェル層は前記第１ウェル層よりネット不純物濃度が高い、
    請求項７に記載の半導体装置の製造方法。
JP2021051085A 2021-03-25 2021-03-25 半導体装置の製造方法 Active JP7462587B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021051085A JP7462587B2 (ja) 2021-03-25 2021-03-25 半導体装置の製造方法
US17/563,603 US20220310396A1 (en) 2021-03-25 2021-12-28 Method of manufacturing semiconductor device
DE102022104395.9A DE102022104395A1 (de) 2021-03-25 2022-02-24 Verfahren zum Herstellen einer Halbleitervorrichtung
CN202210268777.0A CN115132575A (zh) 2021-03-25 2022-03-18 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021051085A JP7462587B2 (ja) 2021-03-25 2021-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022149101A true JP2022149101A (ja) 2022-10-06
JP7462587B2 JP7462587B2 (ja) 2024-04-05

Family

ID=83192687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021051085A Active JP7462587B2 (ja) 2021-03-25 2021-03-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20220310396A1 (ja)
JP (1) JP7462587B2 (ja)
CN (1) CN115132575A (ja)
DE (1) DE102022104395A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906184B2 (ja) * 2003-06-11 2007-04-18 株式会社東芝 半導体装置およびその製造方法
US8367536B2 (en) * 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP2015170837A (ja) 2014-03-11 2015-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016046455A (ja) 2014-08-26 2016-04-04 京セラ株式会社 光電変換装置
JP6335089B2 (ja) * 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018026511A (ja) * 2016-08-12 2018-02-15 トヨタ自動車株式会社 半導体装置とその製造方法
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
WO2020026401A1 (ja) 2018-08-02 2020-02-06 三菱電機株式会社 ワイドバンドギャップ半導体装置、および、電力変換装置

Also Published As

Publication number Publication date
CN115132575A (zh) 2022-09-30
DE102022104395A1 (de) 2022-09-29
JP7462587B2 (ja) 2024-04-05
US20220310396A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
JP3506676B2 (ja) 半導体装置
US8617936B2 (en) Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device
EP2215659B1 (en) Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
US8735249B2 (en) Trenched power semiconductor device and fabrication method thereof
JP2003324196A (ja) 縦型ｍｏｓｆｅｔとその製造方法
US20020125542A1 (en) Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure and method of manufacturing the same
US8242537B2 (en) IGBT with fast reverse recovery time rectifier and manufacturing method thereof
JP6681238B2 (ja) 半導体装置および半導体装置の製造方法
JP5027362B2 (ja) 高電圧素子及びその製造方法
RU2510099C2 (ru) Способ изготовления силового полупроводникового прибора
US20100181596A1 (en) Semiconductor device and manufacturing method thereof
EP4336561A1 (en) Insulated gate bipolar transistor with super junction structure, and preparation method therefor
JP4000669B2 (ja) 半導体装置およびその製造方法
JP5520024B2 (ja) 半導体装置、及びその製造方法
JP5070668B2 (ja) 半導体装置
JP2022149101A (ja) 半導体装置の製造方法
US20030060014A1 (en) Field effect transistor configuration with high latch-up resistance, and method for its production
JP2012248760A (ja) トレンチゲートパワー半導体装置及びその製造方法
JP2007324361A (ja) 半導体装置及びその製造方法
TW201244087A (en) High voltage device and manufacturing method thereof
JP2007059722A (ja) 半導体装置及びその製造方法
JP2010186893A (ja) 半導体装置
JP2004214557A (ja) トレンチ構造を有する半導体装置及びその製造方法
JP2009038136A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240326

R150 Certificate of patent or registration of utility model

Ref document number: 7462587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150