CN105336613A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105336613A CN105336613A CN201410307265.6A CN201410307265A CN105336613A CN 105336613 A CN105336613 A CN 105336613A CN 201410307265 A CN201410307265 A CN 201410307265A CN 105336613 A CN105336613 A CN 105336613A
- Authority
- CN
- China
- Prior art keywords
- fin
- grid structure
- diffusing
- damaged
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体结构的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成鳍部;在所述半导体衬底上形成隔离层,所述隔离层表面低于鳍部的顶部表面,且覆盖鳍部的部分侧壁;在所述半导体衬底上形成栅极结构,所述栅极结构横跨所述鳍部,并覆盖所述鳍部的侧壁与顶部;对所述栅极结构两侧的鳍部进行无损伤扩散掺杂处理,在所述栅极结构两侧的鳍部内形成掺杂层。上述方法可以避免在形成掺杂层的过程中,对鳍部造成损伤。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(FinFET)作为一种多栅器件得到了广泛的关注。
图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示,包括:半导体衬底10,所述半导体衬底10上形成有凸出的鳍部11,鳍部11一般是通过对半导体衬底10刻蚀后得到的;介质层12,覆盖所述半导体衬底10的表面以及鳍部11的侧壁的一部分;栅极结构13,横跨在所述鳍部11上,覆盖所述鳍部11的部分顶部和侧壁,栅极结构13包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于鳍式场效应晶体管,鳍部11的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
现有技术通常通过离子注入工艺在所述栅极结构13两侧的鳍部11与晶体管类型相同的N型或P型掺杂的源漏极,但是所述离子注入工艺容易对鳍部造成损伤从而影响最终形成的鳍式场效应晶体管的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法,提高鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成鳍部;在所述半导体衬底上形成隔离层,所述隔离层表面低于鳍部的顶部表面,且覆盖鳍部的部分侧壁;在所述半导体衬底上形成栅极结构,所述栅极结构横跨所述鳍部,并覆盖所述鳍部的侧壁与顶部;对所述栅极结构两侧的鳍部进行无损伤扩散掺杂处理,在所述栅极结构两侧的鳍部内形成掺杂层。
可选的,所述无损伤扩散掺杂处理采用含有N型或P型掺杂离子的化合物气体作为掺杂气体,压强为3标准大气压~50标准大气压,温度为400℃~700℃。
可选的,所述掺杂层为N型掺杂时,所述无损伤扩散掺杂处理采用的掺杂气体包括PH3、AsH3或SbH3。
可选的,所述第一掺杂层为P型掺杂时,所述第一无损伤扩散掺杂处理采用的掺杂气体包括B2H6。
可选的,所述无损伤扩散掺杂处理的时间为1min~2h。
可选的,所述无损伤扩散掺杂处理中采用高频处理或微波处理将所述掺杂气体等离子体化。
可选的,所述半导体衬底包括第一区域和第二区域;所述鳍部包括位于第一区域上的第一鳍部和位于第二区域上的第二鳍部;所述栅极结构包括:横跨第一鳍部并覆盖所述第一鳍部侧壁与顶部的第一栅极结构、横跨第二鳍部并覆盖所述第二鳍部侧壁与顶部的第二栅极结构。
可选的,对所述栅极结构两侧的鳍部进行无损伤扩散掺杂处理,在所述栅极结构两侧的鳍部内形成掺杂层包括:对所述第一栅极结构两侧的第一鳍部进行第一无损伤扩散掺杂处理,在所述第一栅极结构两侧的第一鳍部内形成第一掺杂层;对所述第二栅极结构两侧的第二鳍部进行第二无损伤扩散掺杂处理,在所述第二栅极结构两侧的第二鳍部内形成第二掺杂层。
可选的,所述第一无损伤扩散掺杂处理采用含有N型掺杂离子的化合物气体作为掺杂气体,压强为3标准大气压~50标准大气压,温度为400℃~700℃,所述第一无损伤扩散掺杂处理的时间为1min~2h。
可选的,所述第一掺杂层的厚度为5nm~10nm。
可选的,所述第一掺杂层内的掺杂离子浓度为1E20atom/cm3~1E22atom/cm3。
可选的,所述第二无损伤扩散掺杂处理采用含有P型掺杂离子的化合物气体作为掺杂气体,压强为3标准大气压~50标准大气压,温度为400℃~700℃,所述第二无损伤扩散掺杂处理的时间为1min~2h。。
可选的,所述第二掺杂层的厚度为5nm~10nm。
可选的,所述第二掺杂层内的掺杂离子浓度为1E20atom/cm3~1E22atom/cm3。
可选的,形成覆盖第二区域及第一栅极结构的第一掩膜层,暴露出第一栅极结构两侧的第一鳍部的顶部和侧壁表面后,再对所述第一栅极结构两侧的第一鳍部进行所述第一无损伤扩散掺杂处理,然后去除所述第一掩膜层。
可选的,所述第一掩膜层的材料为无定形碳、氧化硅或氮化硅,厚度为
可选的,采用湿法刻蚀工艺或反应离子刻蚀工艺去除所述第一掩膜层。
可选的,形成覆盖第一区域及第二栅极结构的第二掩膜层,暴露出第二栅极结构两侧的第二鳍部的顶部和侧壁表面后,再对所述第二栅极结构两侧的第二鳍部进行所述第二无损伤扩散掺杂处理,然后去除所述第二掩膜层。
可选的,所述第二掩膜层的材料为无定形碳、氧化硅或氮化硅,厚度为
可选的,采用湿法刻蚀工艺或反应离子刻蚀工艺去除所述第二掩膜层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在半导体衬底上形成鳍部和隔离层之后,形成横跨所述鳍部的栅极结构,然后对所述栅极结构两侧的鳍部进行无损伤扩散掺杂处理,在所述栅极结构两侧的鳍部内形成掺杂层。由于所述无损伤扩散掺杂处理可以沿鳍部的顶部及侧壁表面对所述鳍部进行均匀掺杂,并且不会对鳍部表面造成损伤,从而与现有技术相比,可以提高形成的鳍式场效应晶体管的性能。
进一步的,所述无损伤扩散掺杂处理的压强为3标准大气压~50标准大气压,温度为400℃~700℃,所述无损伤扩散掺杂处理的压强较大,使得掺杂气体受到的压强较大,气体分子更趋向于向固态且具有较高固溶度的鳍部内扩散,使得掺杂气体具有较高的扩散速率,从而所述无损伤扩散处理可以在一个相对较低的温度(400℃~700℃)下进行,并且仍然保持较高的扩散速率。所述较低的温度可以避免掺杂离子扩散深度过深,而且可以降低掺杂工艺中的热预算,降低工艺成本,并且可以避免过高温度对于晶体管的其他部分性能的影响。
附图说明
图1为鳍式场效应晶体管的结构示意图;
图2至图11为本发明的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术所述,现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。
研究发现,由于鳍式场效应晶体管的尺寸较小,鳍部的缺陷和损伤对鳍式场效应晶体管的性能具有较大的影响。而在形成鳍式场效应晶体管的源漏极的过程中,由于源漏极的掺杂浓度一般较大,采用离子注入工艺形成鳍式场效应晶体管的源漏极时,掺杂离子的注入剂量较大,会导致鳍部材料成为无定形态,影响鳍部内的载流子迁移率,即便后续通过退火也无法完全修复,特别的在N型鳍式场效应晶体管中,一般注入的掺杂离子为As离子,具有较大的原子量,更容易使得鳍部发生无定形化;并且,采用离子注入的过程中,离子轰击鳍部的表面,容易使得鳍部表面产生溅射损伤,在鳍部表面形成大量缺陷,从而影响最终形成的鳍式场效应晶体管的性能。
可以通过在离子注入的同时对鳍部加热,在离子注入产生损伤的同时,通过对鳍部加热消除无定形态和损伤,但是,该方法也仅能够在一定程度上减少离子注入带来的无定形态和损伤,却无法完全消除。
本发明的实施例中,在高压低温环境下使掺杂气体扩散进入鳍部内形成源漏极,可以避免对源漏极表面造成损伤。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图2,提供半导体衬底100,在所述半导体衬底100上形成鳍部。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料,所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型,因此所述半导体衬底的类型不应限制本发明的保护范围。
本实施例中,所述半导体衬底100包括第一区域I和第二区域II,所述鳍部包括第一鳍部101和第二鳍部102。
本实施例中,所述半导体衬底100的第一区域I用于形成N型鳍式场效应晶体管,所述第二区域II用于形成P型鳍式场效应晶体管。本发明的其他实施例中,所述第一区域I上用于形成P型鳍式场效应晶体管,所述第二区域II用于形成N型鳍式场效应晶体管,或者所述第一区域I和第二区域II可以形成相同类型的鳍式场效应晶体管。本实施例中,所述第一区域I与第二区域II为相邻区域,本发明的其他实施例中,所述第一区域I与第二区域II也可以为不相邻区域。
本实施例中,通过刻蚀半导体衬底100形成所述第一鳍部101和第二鳍部102。在本发明的其他实施例中,还可以在所述半导体衬底100上形成外延层之后,刻蚀所述外延层以形成所述第一鳍部101和第二鳍部102。所述第一鳍部101和第二鳍部102高度相同。所述第一鳍部101和第二鳍部102中根据形成的鳍式场效应晶体管的类型不同可以掺杂有不同类型的杂质离子,用于调节所述鳍式场效应晶体管的阈值电压等电性参数。
请参考图3,在所述半导体衬底100上形成隔离层200,所述隔离层200的表面低于第一鳍部101和第二鳍部102的顶部表面,并且覆盖所述第一鳍部101和第二鳍部102的部分侧壁。
所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料,所述隔离层200作为相邻鳍部之间的隔离结构,以及后续形成的第一栅极结构、第二栅极结构与半导体衬底100之间的隔离结构。
形成所述隔离层200的方法包括:采用化学气相沉积工艺或旋涂工艺,在所述半导体衬底100表面形成隔离介质材料,所述隔离介质材料覆盖第一鳍部101和第二鳍部102;对所述隔离介质材料进行平坦化,形成隔离材料层,所述隔离材料层的表面与第一鳍部101和第二鳍部102的顶面齐平;回刻蚀所述隔离材料层,形成隔离层200,使所述隔离层200的表面低于第一鳍部101和第二鳍部102的顶面,暴露出第一鳍部101以及第二鳍部102的顶面和部分侧壁。
请参考图4,形成所述隔离层200之后,在所述半导体衬底100上形成栅极结构,所述栅极结构横跨所述鳍部,并覆盖所述鳍部的侧壁与顶部。
本实施例中,在半导体衬底100的第一区域I上形成横跨所述第一鳍部101的第一栅极结构111,在半导体衬底100的第二区域II上形成横跨所述第二鳍部102的第二栅极结构112。
本实施例中,所述第一栅极结构111包括位于第一鳍部101表面的第一伪栅介质层和位于所述第一伪栅介质层表面的第一伪栅极,所述第二栅极结构112包括位于第二鳍部102表面的第二伪栅介质层和位于所述第二伪栅介质层表面的第二伪栅极。所述第一伪栅介质层和第二伪栅介质层的材料为氧化硅,所述第一伪栅极和第二伪栅极的材料为多晶硅,后续采用后栅工艺,在第一鳍部101和第二鳍部102上分别形成金属栅极结构以取代所述第一栅极结构111和第二栅极结构112。
在本发明的其他实施例中,所述第一栅极结构111包括位于第一鳍部101表面的第一栅介质层和位于所述第一栅介质层表面的第一栅极,所述第二栅极结构112包括位于第二鳍部102表面的第二栅介质层和位于所述第二栅介质层表面的第二栅极。所述第一栅极和第二栅极的材料相同,可以是铝、钨、钛、氮化钛、钽或碳化钽等栅极金属材料,所述第一栅介质层和第二栅介质层的材料可以是氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料。所述第一栅极结构111作为第一区域I上待形成的晶体管的栅极结构,所述第二栅极结构112作为第二区域II上待形成的晶体管的栅极结构。
后续对所述第一栅极111两侧的第一鳍部101内进行掺杂形成第一掺杂层作为第一源漏极,对第二栅极112两侧的第二鳍部102内进行掺杂形成第二掺杂层作为第二源漏极。
请参考图5,在所述隔离层200、第一鳍部101和第二鳍部102表面形成第一掩膜材料层300和位于所述第一掩膜材料层300表面的第一图形化光刻胶层400。所述图5是在图4中沿割线AA’的剖面示意图基础上的结构示意图。
所述第一掩膜材料层300的材料可以是无定形碳、氧化硅或氮化硅等掩膜材料,可以采用等离子体增强化学气相沉积工艺或溅射工艺等形成所述第一掩膜材料层300。所述第一掩膜材料层300的厚度为
本实施例中,所述第一图形化光刻胶层400覆盖第二区域II上的第一掩膜材料层300。在本发明的其他实施例中,所述第一图形化光刻胶层400还可以覆盖第一区域I上的第一栅极结构111(请参考图4)表面的第一掩膜材料层300。
本发明的其他实施例中,在形成所述第一掩膜材料层300之前,可以在第一栅极结构111、第二栅极结构112侧壁表面形成侧墙,所述侧墙可以在后续工艺中保护所述第一栅极结构111和所述第二栅极结构112。
请参考图6,以所述第一图形化光刻胶层400(请参考图5)为掩膜,去除所述未被第一图形化光刻胶层400覆盖的部分第一掩膜材料层300(请参考图5)形成第一掩膜层301,然后去除所述第一图形化光刻胶层400。
可以采用湿法刻蚀或反应离子刻蚀工艺去除部分所述第一掩膜材料层300,形成覆盖第二区域II的第一掩膜层301,暴露出第一区域I上的隔离层200、第一鳍部101及第一栅极结构111(请参考图4),便于后续对所述第一栅极结构111两侧的第一鳍部101进行掺杂,以形成第一掺杂层。
本实施例中,所述第一掩膜材料层300的材料为无定形碳,所述湿法刻蚀工艺采用的刻蚀溶液可以是硫酸与双氧水混合溶液或者硫酸与含臭氧水的混合溶液,所述反应离子刻蚀工艺采用的刻蚀气体可以是氧气或臭氧。
形成所述第一掩膜层301之后,可以通过显影液清洗去除所述第一图形化光刻胶层400,或者可以通过灰化工艺去除所述第一图形化光刻胶层。
请参考图7,采用第一无损伤扩散掺杂处理,对所述第一栅极结构111两侧的第一鳍部101进行掺杂,形成第一掺杂层121。
所述第一无损伤扩散掺杂处理采用含有N型或P型掺杂离子的化合物气体作为掺杂气体。本实施例中,第一区域I上待形成的鳍式场效应晶体管为N型鳍式场效应晶体管,所述第一无损伤扩散掺杂处理采用含有N型掺杂离子的化合物气体作为掺杂气体,以形成N型掺杂的第一掺杂层121作为所述N型鳍式场效应晶体管的源漏极。所述含有N型掺杂离子的化合物气体包括PH3、AsH3或SbH3等。所述含有N型掺杂离子的化合物气体还可以是其他含有P、As或Sb的气体。
在本发明的其他实施例中,第一区域I上待形成的鳍式场效应晶体管为P型鳍式场效应晶体管,所述第一无损伤扩散掺杂处理采用含有P型掺杂离子的化合物气体作为掺杂气体,以形成P型掺杂的第一掺杂层121作为所述P型鳍式场效应晶体管的源漏极。所述含有P型掺杂离子的化合物气体包括B2H6,所述含有P型掺杂离子的化合物气体还可以是其他含有B、Ga或In的气体。
所述第一无损伤扩散掺杂处理的掺杂气体还可以是通过对含有掺杂离子的固态掺杂源进行加热挥发得到的掺杂气体。
所述第一无损伤扩散掺杂处理过程中,压强为3标准大气压~50标准大气压,温度为400℃~700℃,掺杂气体流量为1sccm~2000sccm。掺杂气体的分子量越大,扩散越慢,所以需要适当增大处理过程中的压强、温度和时间。由于所述第一鳍部101的材料为半导体材料对于掺杂离子具有较高的固溶度,所述掺杂气体容易扩散进入第一鳍部101内,使所述掺杂气体内的掺杂原子取代硅原子与第一鳍部101材料形成键合,形成第一掺杂层121,掺杂气体内的其他元素则易于从第一鳍部101内脱离。
所述第一无损伤扩散掺杂处理在较大的压强下进行,为3标准大气压~50标准大气压,由于所述掺杂气体受到的压强较大,气体分子更趋向于向固态且具有较高固溶度的第一鳍部101内扩散,使得掺杂气体具有较高的扩散速率,从而所述第一无损伤扩散处理可以在一个相对较低的温度(400℃~700℃)下进行,并且仍然保持较高的扩散速率。所述较低的温度可以避免掺杂离子扩散深度过深,而且可以降低掺杂工艺中的热预算,降低工艺成本,并且可以避免过长时间的高温处理对于晶体管的其他部分性能的影响,例如高温制程热应力容易造成第一鳍部101、第二鳍部102结构变形,或导致沟道内的掺杂离子,阈值调整注入的离子加速扩散,影响形成的晶体管的阈值电压等电学性能。
在本发明的一个实施例中,所述第一无损伤扩散掺杂处理采用的掺杂气体为AsH3,所述掺杂离子As具有较高的原子量,所述第一无损伤扩散掺杂处理过程中,压强为30标准大气压~50标准大气压,温度为500℃~700℃,掺杂气体流量为500sccm~1500sccm。上述条件下,所述掺杂离子As具有较高的扩散速率,并且较容易控制所述As的扩散深度。
所述掺杂气体的流量为1sccm~2000sccm,可以确保在进行所述第一无损伤扩散掺杂处理的过程中,所述第一鳍部101的表面与内部之间保持一定的掺杂离子的浓度梯度,从而保持掺杂离子扩散进入第一鳍部101内的扩散效率。在保持压力和温度不变的情况下,反应腔内的掺杂气体浓度是保持不变的,所以,可以尽量降低所述掺杂气体的流量,避免气体流动速度过大,降低第一鳍部101表面的浓度梯度。
所述第一无损伤扩散掺杂处理的时间为1min~2h,温度越高、压强越大、时间越长,最终形成的第一掺杂层121的掺杂浓度越高。可以根据实际需要形成的第一掺杂层121的厚度与所述第一掺杂层内111的掺杂离子的浓度,以及掺杂离子本身的扩散系数对所述第一无损伤扩散掺杂处理的参数进行调整。本实施例中,所述第一掺杂层121的厚度为5nm~10nm,所述第一掺杂层121内的掺杂离子浓度为1E20atom/cm3~1E22atom/cm3。
由于所述掺杂离子的扩散是从第一鳍部101的表面向内部扩散,第一鳍部101表面的掺杂气体浓度梯度最大,所以,所述第一掺杂层121内的掺杂离子浓度从表面向第一鳍部101内部之间降低,从而使得所述第一掺杂层121表面具有较高的掺杂浓度,所述第一掺杂层121作为第一区域I上形成的鳍式场效应晶体管的第一源漏极,可以降低所述第一源漏极的表面接触电阻,从而提高所述鳍式场效应晶体管的性能。并且,与现有技术采用离子注入工艺进行掺杂相比,所述第一无损伤扩散掺杂处理可以避免对第一鳍部101造成非晶化或溅射损伤,有利于提高形成的鳍式场效应晶体管的性能。
在进行所述第一无损伤扩散掺杂处理的过程中,所述第二区域II上覆盖有第一掩膜层301,所述第一区域I上形成有隔离层200。所述第一掩膜层301具有较低的掺杂离子固溶度,并且所述第一掩膜层301的厚度为 能够对第二区域II上的第二鳍部102起到足够的保护作用,避免掺杂气体扩散进入第二鳍部102内。所述隔离层200对掺杂离子的固溶度较小,在进行所述第一无损伤掺杂处理的过程中,仅可能有少量掺杂离子进入所述隔离层200内,并不会影响所述隔离层200的性能,所述隔离层200还可以保护其下方的半导体衬底100。
由于本实施例中,所述第一栅极结构111未被第一掩膜层覆盖,所以,所述第一栅极结构111内也会掺杂有所述掺杂离子,但是,由于所述第一栅极结构111为伪栅结构,后续需要被金属栅极结构取代,所以并不会影响最终形成的晶体管的性能。在本发明的其他实施例中,若所述第一栅极结构111直接作为第一区域I上形成的晶体管的栅极结构,则需要在所述第一栅极结构111表面也形成第一掩膜层301,以保护所述第一栅极结构111。
在本发明的其他实施例中,在进行所述第一无损伤扩散掺杂处理过程中,可以将所述掺杂气体等离子体化,然后再进行扩散掺杂。所述等离子体化的掺杂气体更容易解离成离子、活性分子或原子,从而具有更高的反应活性,更易于扩散进入第一鳍部101内,更易与第一鳍部101的材料之间形成键合,具有较高的扩散效率,可以降低工艺流程的时间,提高效率。将所述掺杂气体等离子体化的方法可以是高频处理或者微波处理。
请参考图8,去除所述第一掩膜层301(请参考图7)。
所述第一掩膜层301可以采用湿法刻蚀工艺或反应离子刻蚀工艺去除。本实施例中,所述第一掩膜层301的材料为无定形碳,采用刻蚀工艺去除所述第一掩膜层301的刻蚀溶液为硫酸与双氧水混合溶液或者硫酸或者含臭氧水。在本发明的其他实施例中,也可以采用反应离子刻蚀工艺去除所述第一掩膜层301,所述反应离子刻蚀工艺采用的刻蚀气体可以是氧气或者臭氧。
请参考图9,形成覆盖第一区域I的第二掩膜层302。
所述第二掩膜层302的材料可以是无定形碳、氧化硅或氮化硅等掩膜材料。形成所述第二掩膜层302的方法包括:在所述隔离层200、第一鳍部101和第二鳍部102表面形成第二掩膜材料层和位于所述第二掩膜材料层表面的第二图形化光刻胶层;所述第二图形化光刻胶层覆盖第一区域I上的第二掩膜材料层;以所述第二图形化光刻胶层为掩膜,去除所述未被第二图形化光刻胶层覆盖的部分第二掩膜材料层形成第二掩膜层302,然后去除所述第二图形化光刻胶层。
所述第二掩膜层302作为后续进行第二无损伤扩散掺杂处理的掩膜,保护所述第一鳍部101。
在本发明的其他实施例中,若所述第二栅极结构112(请参考图4)直接作为第二区域II上形成的晶体管的栅极结构,则需要在所述第二栅极结构112表面也形成第二掩膜层302,以保护所述第二栅极结构112。
请参考图10,采用第二无损伤扩散掺杂处理,对所述第二栅极结构112(请参考图4)两侧的第二鳍部102进行掺杂,形成第二掺杂层122。
所述第二掺杂层122的掺杂类型与第一掺杂层121的掺杂类型不同。所述第二均匀掺杂处理可以含有N型或P型掺杂离子的化合物气体作为掺杂气体,本实施例中,第二区域II上待形成的鳍式场效应晶体管为P型鳍式场效应晶体管,所述第二无损伤扩散掺杂处理采用含有P型掺杂离子的化合物气体作为掺杂气体,以形成P型掺杂的第二掺杂层122作为所述P型鳍式场效应晶体管的源漏极。所述含有P型掺杂离子的化合物气体包括B2H6,所述含有P型掺杂离子的化合物气体还可以是其他含有B、Ga或In的气体。
在本发明的其他实施例中,第二区域II上待形成的鳍式场效应晶体管为N型鳍式场效应晶体管,所述第二无损伤扩散掺杂处理采用含有N型掺杂离子的化合物气体作为掺杂气体,以形成N型掺杂的第二掺杂层122作为所述N型鳍式场效应晶体管的源漏极。所述含有N型掺杂离子的化合物气体包括PH3、AsH3或SbH3等。所述含有N型掺杂离子的化合物气体还可以是其他含有P、As或Sb的气体。
所述第二无损伤扩散掺杂处理的掺杂气体还可以是通过对含有掺杂离子的固态掺杂源进行加热挥发得到的掺杂气体。
所述第二无损伤扩散掺杂处理过程中,压强为3标准大气压~50标准大气压,温度为400℃~700℃,掺杂气体流量为1sccm~2000sccm。由于所述第一鳍部101的材料为半导体材料对于掺杂离子具有较高的固溶度,所述掺杂气体容易扩散进入第二鳍部102内,使所述掺杂气体内的掺杂原子取代硅原子与第二鳍部102材料形成键合,形成第二掺杂层122,掺杂气体内的其他元素则易于从第二鳍部102脱离。
所述第二无损伤扩散掺杂处理在较大的压强下进行,所以,所述第二无损伤扩散掺杂处理可以在较低的温度(400℃~700℃)下进行,既能保持较高的扩散速率,又可以降低掺杂工艺中的热预算,降低工艺成本,并且可以避免过高温度对于晶体管的其他部分性能的影响。
在本发明的一个实施例中,所述第二无损伤扩散掺杂处理采用的掺杂气体为B2H6,所述掺杂离子B的原子量较小,所述第二无损伤扩散掺杂处理过程中,压强为5标准大气压~20标准大气压,温度为400℃~500℃,掺杂气体流量为200sccm~1000sccm,上述条件下,所述掺杂离子B具有较高的扩散速率,并且较容易控制所述B的扩散深度。
所述第二无损伤扩散掺杂处理的时间为1min~2h,温度越高、压强越大、时间越长,最终形成的第二掺杂层122的掺杂浓度越高。本实施例中,所述第二掺杂层122的厚度为5nm~10nm,所述第二掺杂层122内的掺杂离子浓度为1E20atom/cm3~1E22atom/cm3。所述第二掺杂层122表面具有较高的掺杂浓度,所述第二掺杂层122作为第二区域II上形成的鳍式场效应晶体管的第二源漏极,可以降低所述第二源漏极的表面接触电阻,从而提高所述鳍式场效应晶体管的性能。并且,与现有技术采用离子注入工艺进行掺杂相比,所述第二无损伤扩散掺杂处理可以避免对第二鳍部102造成非晶化或溅射损伤,有利于提高形成的鳍式场效应晶体管的性能。
所述第二掩膜层302具有较低的掺杂离子固溶度,并且所述第二掩膜层302的厚度为能够对第一区域I上的第一鳍部101起到足够的保护作用,避免掺杂气体扩散进入第一鳍部101内;所述隔离层200可以保护其下方的半导体衬底100。
由于本实施例中,所述第二栅极结构112未被第二掩膜层302覆盖,所以,所述第二栅极结构112内也会掺杂有所述掺杂离子,但是,由于所述第二栅极结构112为伪栅结构,后续需要被金属栅极结构取代,所以并不会影响最终形成的晶体管的性能。在本发明的其他实施例中,若所述第二栅极结构112直接作为第二区域II上形成的晶体管的栅极结构,则需要在所述第二栅极结构112表面也形成第二掩膜层302,以保护所述第二栅极结构112。
在本发明的其他实施例中,在进行所述第二无损伤扩散掺杂处理过程中,可以将所述掺杂气体等离子体化,然后再进行扩散掺杂。所述等离子体化的掺杂气体更容易解离成离子、活性分子或原子,从而具有更高的反应活性,更易于扩散计入第二鳍部102内,更易与第二鳍部102的材料之间形成键合,具有更高的扩散效率,可以降低工艺流程的时间,提高效率。将所述掺杂气体等离子体化的方法可以是高频处理或者微波处理。
在本发明的其他实施例中,也可以先形成所述第二掺杂层122之后,再形成所述第一掺杂层121。
由于所述第一掺杂层121和第二掺杂层122通过气体扩散掺杂形成,掺杂离子基本上已经位于第一鳍部101和第二鳍部102的材料晶格内,为激活状态,可以不需要在进行高温退火激活。
在本发明的其他实施例中,在形成所述第一掺杂层121和第二掺杂层122之后,还可以进一步对所述第一掺杂层121和第二掺杂层122进行高温退火处理,进一步激活所述第一掺杂层121和第二掺杂层122,所述高温退火工艺可以是尖峰退火或毫秒级退火,温度为800℃~1000℃,时间较短,可以避免高温对晶体管的其他部分造成不良影响。
请参考图11,去除所述第二掩膜层302(请参考图10)。
所述第二掩膜层302可以采用湿法刻蚀工艺或反应离子刻蚀工艺去除。本实施例中,所述第二掩膜层302的材料为无定形碳,采用刻蚀工艺去除所述第二掩膜层302的刻蚀溶液为硫酸与双氧水混合溶液或者硫酸或者含臭氧水。在本发明的其他实施例中,也可以采用反应离子刻蚀工艺去除所述第二掩膜层302,所述反应离子刻蚀工艺采用的刻蚀气体可以是氧气或者臭氧。
在形成所述第一掺杂层121、第二掺杂层122之后,可以在半导体衬底100上形成覆盖隔离层200、第一鳍部101、第一栅极结构111、第二鳍部102、第二栅极结构112的介质材料层;然后对所述介质材料层进行平坦化,形成表面与第一栅极结构111、第二栅极结构112顶部齐平的介质层;然后去除所述第一栅极结构111,在第一区域I上形成第一凹槽,去除所述第二栅极结构112,在第二区域II上形成第二凹槽;然后在所述第一凹槽内形成第一金属栅极结构,在第二凹槽内形成第二金属栅极结构。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成鳍部;
在所述半导体衬底上形成隔离层,所述隔离层表面低于鳍部的顶部表面,且覆盖鳍部的部分侧壁;
在所述半导体衬底上形成栅极结构,所述栅极结构横跨所述鳍部,并覆盖所述鳍部的侧壁与顶部;
对所述栅极结构两侧的鳍部进行无损伤扩散掺杂处理,在所述栅极结构两侧的鳍部内形成掺杂层。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述无损伤扩散掺杂处理采用含有N型或P型掺杂离子的化合物气体作为掺杂气体,压强为3标准大气压~50标准大气压,温度为400℃~700℃。
3.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述掺杂层为N型掺杂时,所述无损伤扩散掺杂处理采用的掺杂气体包括PH3、AsH3或SbH3。
4.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述第一掺杂层为P型掺杂时,所述第一无损伤扩散掺杂处理采用的掺杂气体包括B2H6。
5.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述无损伤扩散掺杂处理的时间为1min~2h。
6.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述无损伤扩散掺杂处理中采用高频处理或微波处理将所述掺杂气体等离子体化。
7.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述半导体衬底包括第一区域和第二区域;所述鳍部包括位于第一区域上的第一鳍部和位于第二区域上的第二鳍部;所述栅极结构包括:横跨第一鳍部并覆盖所述第一鳍部侧壁与顶部的第一栅极结构、横跨第二鳍部并覆盖所述第二鳍部侧壁与顶部的第二栅极结构。
8.根据权利要求7所述的半导体结构的形成方法,其特征在于,对所述栅极结构两侧的鳍部进行无损伤扩散掺杂处理,在所述栅极结构两侧的鳍部内形成掺杂层包括:对所述第一栅极结构两侧的第一鳍部进行第一无损伤扩散掺杂处理,在所述第一栅极结构两侧的第一鳍部内形成第一掺杂层;对所述第二栅极结构两侧的第二鳍部进行第二无损伤扩散掺杂处理,在所述第二栅极结构两侧的第二鳍部内形成第二掺杂层。
9.根据权利要求8所述的半导体结构的形成方法,其特征在于,所述第一无损伤扩散掺杂处理采用含有N型掺杂离子的化合物气体作为掺杂气体,压强为3标准大气压~50标准大气压,温度为400℃~700℃,所述第一无损伤扩散掺杂处理的时间为1min~2h。
10.根据权利要求9所述的半导体结构的形成方法,其特征在于,所述第一掺杂层的厚度为5nm~10nm。
11.根据权利要求9所述的半导体结构的形成方法,其特征在于,所述第一掺杂层内的掺杂离子浓度为1E20atom/cm3~1E22atom/cm3。
12.根据权利要求8所述的半导体结构的形成方法,其特征在于,所述第二无损伤扩散掺杂处理采用含有P型掺杂离子的化合物气体作为掺杂气体,压强为3标准大气压~50标准大气压,温度为400℃~700℃,所述第二无损伤扩散掺杂处理的时间为1min~2h。
13.根据权利要求12所述的半导体结构的形成方法,其特征在于,所述第二掺杂层的厚度为5nm~10nm。
14.根据权利要求12所述的半导体结构的形成方法,其特征在于,所述第二掺杂层内的掺杂离子浓度为1E20atom/cm3~1E22atom/cm3。
15.根据权利要求8所述的半导体结构的形成方法,其特征在于,形成覆盖第二区域及第一栅极结构的第一掩膜层,暴露出第一栅极结构两侧的第一鳍部的顶部和侧壁表面后,再对所述第一栅极结构两侧的第一鳍部进行所述第一无损伤扩散掺杂处理,然后去除所述第一掩膜层。
16.根据权利要求15所述的半导体结构的形成方法,其特征在于,所述第一掩膜层的材料为无定形碳、氧化硅或氮化硅,厚度为
17.根据权利要求15所述的半导体结构的形成方法,其特征在于,采用湿法刻蚀工艺或反应离子刻蚀工艺去除所述第一掩膜层。
18.根据权利要求8所述的半导体结构的形成方法,其特征在于,形成覆盖第一区域及第二栅极结构的第二掩膜层,暴露出第二栅极结构两侧的第二鳍部的顶部和侧壁表面后,再对所述第二栅极结构两侧的第二鳍部进行所述第二无损伤扩散掺杂处理,然后去除所述第二掩膜层。
19.根据权利要求18所述的半导体结构的形成方法,其特征在于,所述第二掩膜层的材料为无定形碳、氧化硅或氮化硅,厚度为
20.根据权利要求18所述的半导体结构的形成方法,其特征在于,采用湿法刻蚀工艺或反应离子刻蚀工艺去除所述第二掩膜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410307265.6A CN105336613A (zh) | 2014-06-30 | 2014-06-30 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410307265.6A CN105336613A (zh) | 2014-06-30 | 2014-06-30 | 半导体结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105336613A true CN105336613A (zh) | 2016-02-17 |
Family
ID=55287057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410307265.6A Pending CN105336613A (zh) | 2014-06-30 | 2014-06-30 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336613A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107579108A (zh) * | 2016-07-04 | 2018-01-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN110648967A (zh) * | 2018-06-26 | 2020-01-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
CN110729341A (zh) * | 2018-07-16 | 2020-01-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN110890279A (zh) * | 2018-09-11 | 2020-03-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050269648A1 (en) * | 2004-06-04 | 2005-12-08 | Cem Basceri | Gated field effect devices |
US20050285149A1 (en) * | 2004-06-28 | 2005-12-29 | Chang Peter L | Methods for forming semiconductor wires and resulting devices |
CN101359622A (zh) * | 2007-07-31 | 2009-02-04 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管装置的制造方法 |
US20100244103A1 (en) * | 2009-03-30 | 2010-09-30 | International Business Machines Corporation | Structure and method of fabricating finfet |
-
2014
- 2014-06-30 CN CN201410307265.6A patent/CN105336613A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050269648A1 (en) * | 2004-06-04 | 2005-12-08 | Cem Basceri | Gated field effect devices |
US20050285149A1 (en) * | 2004-06-28 | 2005-12-29 | Chang Peter L | Methods for forming semiconductor wires and resulting devices |
CN101359622A (zh) * | 2007-07-31 | 2009-02-04 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管装置的制造方法 |
US20100244103A1 (en) * | 2009-03-30 | 2010-09-30 | International Business Machines Corporation | Structure and method of fabricating finfet |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107579108A (zh) * | 2016-07-04 | 2018-01-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN107579108B (zh) * | 2016-07-04 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN110648967A (zh) * | 2018-06-26 | 2020-01-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
CN110729341A (zh) * | 2018-07-16 | 2020-01-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN110729341B (zh) * | 2018-07-16 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN110890279A (zh) * | 2018-09-11 | 2020-03-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110890279B (zh) * | 2018-09-11 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105470132B (zh) | 鳍式场效应管的形成方法 | |
CN105448679B (zh) | 半导体器件的形成方法 | |
CN106847683B (zh) | 提高鳍式场效应管性能的方法 | |
CN107731918B (zh) | 半导体结构及其制造方法 | |
CN104701168A (zh) | 鳍式场效应晶体管的形成方法 | |
CN108074869A (zh) | 鳍式场效应晶体管及其形成方法 | |
CN106952810B (zh) | 半导体结构的制造方法 | |
CN107785266B (zh) | 半导体结构的制造方法 | |
CN105336613A (zh) | 半导体结构的形成方法 | |
CN105226023A (zh) | 半导体器件的形成方法 | |
CN106952806A (zh) | 改善鳍式场效应管性能的方法 | |
CN103014656B (zh) | 硅化镍层形成方法及半导体器件形成方法 | |
CN105448730A (zh) | 半导体结构及其形成方法 | |
CN104103502B (zh) | 晶体管的形成方法 | |
CN104681420B (zh) | 半导体器件的形成方法 | |
CN105226022B (zh) | 半导体结构的形成方法 | |
CN105097537B (zh) | 鳍式场效应管的形成方法 | |
CN102655092B (zh) | 晶体管的制备方法 | |
CN104253090A (zh) | Cmos晶体管的形成方法 | |
CN105826232B (zh) | 半导体结构的形成方法 | |
CN110098151B (zh) | 半导体器件及其形成方法 | |
CN108074870A (zh) | 晶体管及其形成方法 | |
CN103531541B (zh) | Cmos管的形成方法 | |
CN110323137B (zh) | 半导体结构及其形成方法 | |
US8143132B2 (en) | Transistor including a high-K metal gate electrode structure formed on the basis of a simplified spacer regime |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160217 |