CN105264644B - 硅系基板、半导体装置及半导体装置的制造方法 - Google Patents

硅系基板、半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN105264644B
CN105264644B CN201480031035.XA CN201480031035A CN105264644B CN 105264644 B CN105264644 B CN 105264644B CN 201480031035 A CN201480031035 A CN 201480031035A CN 105264644 B CN105264644 B CN 105264644B
Authority
CN
China
Prior art keywords
aforementioned
impurity concentration
silicon substrate
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480031035.XA
Other languages
English (en)
Other versions
CN105264644A (zh
Inventor
鹿内洋志
佐藤宪
后藤博
后藤博一
篠宫胜
土屋庆太郎
萩本和德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN105264644A publication Critical patent/CN105264644A/zh
Application granted granted Critical
Publication of CN105264644B publication Critical patent/CN105264644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明是一种硅系基板，其用以在表面形成氮化物系化合物半导体层，其特征在于，其具有：第一部分，该第一部分具有第一杂质浓度且位于所述硅系基板的表面侧；及，第二部分，该第二部分具有比前述第一杂质浓度高的第二杂质浓度，且位于所述硅系基板的比前述第一部分更内侧处；并且，前述第一杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3。由此，提供一种硅系基板，其可改善基板的翘曲，并良好地维持形成于上层的氮化物系化合物半导体层的结晶性。

Description

硅系基板、半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种硅系基板、半导体装置及半导体装置的制造方法，特别是涉及一种硅系基板、使用此硅系基板的半导体装置、及此半导体装置的制造方法，所述硅系基板用以在其上形成氮化物系化合物半导体层。
背景技术
氮化物系化合物半导体层，一般形成于廉价的硅基板或蓝宝石基板上，但在硅基板上成长厚的Ⅲ族(ⅢA族)氮化物半导体层的工序中，会因为施加在硅基板上的应力，滑移位错或缺陷等会被导入硅基板中。其结果，由于这些滑移位错或缺陷等，会产生所制作的基板的翘曲不安定这样的问题。
作为改善此基板的翘曲问题的手段，有将硅基板的厚度加厚的方法。然而，一般可制作出来的基板的厚度是1mm程度。制作在这厚度以上的厚度的基板，会因为基板的制作工序或在制作器件的生产线所使用的装置或治具等的限制而是困难的。
作为其它手段，考虑了提高硅基板的强度。作为此种方法，有下述报告：例如，若使硅基板中的硼浓度为1×1019原子/cm3(atoms/cm3)以上，则硅基板的强度会增加(参照专利文献1)。
进一步，在专利文献2中，公开了一种通过控制硅基板中的氧浓度来减低硅基板的翘曲的技术。
[现有技术文献]
(专利文献)
专利文献1：日本特开2010-153817号公报；
专利文献2：日本特开2011-103380号公报。
发明内容
[发明所要解决的课题]
如上所述，针对要形成氮化物系化合物半导体层于其上的基板，已有改 善该翘曲的提案。
然而，发明人发现了有以下的问题点。
即，如专利文献1所公开的，若提高硅基板中的硼浓度，则会产生已成长于硅基板上的氮化物系化合物半导体层的结晶性变差这样的问题。
图3是表示基板的翘曲量(最大值)和上层的氮化物系化合物半导体层的结晶性与基板的杂质浓度的关系的图表。如图3所示，对于基板的杂质浓度，基板的翘曲量(最大值)与上层的氮化物系化合物半导体层的结晶性，展示了完全相反的特性。
即，若提高基板的杂质浓度，则基板的翘曲量(最大值)会减低，但另一方面，上层的氮化物系化合物半导体层的结晶性会变差。相反地，若降低基板的杂质浓度，则上层的氮化物系化合物半导体层的结晶性会变好，但另一方面，基板的翘曲量(最大值)会增大。
又，如专利文献2所公开的，若欲控制硅基板中的氧浓度，则有必要使用具有特定范围的氧浓度的硅基板，而有材料成本变高这样的问题。再者，在此方法中，翘曲的改善并不充分。
本发明是有鉴于上述问题点而完成的，其目的在于，提供一种硅系基板、半导体装置及半导体装置的制造方法，可以改善基板的翘曲，并良好地维持形成于上层的氮化物系化合物半导体层的结晶性。
[解决课题的方法]
为了达成上述目的，本发明提供一种硅系基板，其用以在表面形成氮化物系化合物半导体层的硅系基板，其特征在于，其具有：第一部分，该第一部分具有第一杂质浓度且位于所述硅系基板的表面侧；及，第二部分，该第二部分具有比前述第一杂质浓度高的第二杂质浓度，且位于所述硅系基板的比前述第一部分更内侧处；并且，前述第一杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3。
如此，利用硅系基板的表面侧的第一部分的杂质浓度比硅系基板的内侧的第二部分低，且此第一部分的杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3，可良好地维持形成于其上层的氮化物系化合物半导体层的结晶性，并且，由于内侧的第二部分的杂质浓度高，因此可改善在形成氮化物系化合物半导体层时所发生的硅系基板的翘曲。
此处，优选为前述第二杂质浓度是1×1019原子/cm3以上且1×1020原子/cm3以下。
如此，利用硅系基板的内侧的第二部分的杂质浓度是1×1019原子/cm3以上且1×1020原子/cm3以下，可更有效地改善硅系基板的翘曲。
又，优选为前述第一部分的厚度是1μm以上且10μm以下，前述第一部分的厚度比前述第二部分的厚度薄。
如此，若硅系基板的表面侧的第一部分的厚度是1μm以上且10μm以下，即使在其上层形成氮化物系化合物半导体层时，也不会因为来自硅系基板的内侧的第二部分的杂质扩散而使硅系基板的表面的杂质浓度变高，因此可确实地使形成于其上层的氮化物系化合物半导体层的结晶性良好。
进一步，利用第一部分的厚度比第二部分的厚度薄，可充分确保第二部分的厚度，而可确实地改善硅系基板的翘曲。
此处，前述杂质可以是硼、磷、铝、镓、砷、氮、氧、碳中的任一种以上。
作为掺杂于硅系基板的杂质，可适宜地使用如上所述的元素，而可确实地提高基板的强度。
又，为了达成上述目的，提供了一种半导体装置，其特征在于，其具有：硅系基板，该硅系基板具有：第一部分，该第一部分具有第一杂质浓度且位于所述硅系基板的表面侧，及，第二部分，该第二部分具有比前述第一杂质浓度高的第二杂质浓度，且位于所述硅系基板的比前述第一部分更内侧处；氮化物系化合物半导体层，该氮化物系化合物半导体层以接触前述硅系基板的表面的方式而形成；及，电极，该电极形成于前述氮化物系化合物半导体层的与前述硅系基板为反对侧的面上，并且，前述第一部分具有1μm以上且10μm以下的厚度，前述第一杂质浓度向表面逐渐减少，并且，前述硅系基板的表面中的前述第一杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3。
如此，利用硅系基板的表面侧的第一部分的杂质浓度比硅系基板的内侧的第二部分低，此第一部分具有1μm以上且10μm以下的厚度，此第一部分的杂质浓度向表面逐渐减少，此第一部分的杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3，可良好地维持形成于其上层的氮化物系化合物半导体层的结晶性，并且，由于内侧的第二部分的杂质浓度高，因此可改善在形 成氮化物系化合物半导体时所发生的硅系基板的翘曲。
此处，优选为前述第二杂质浓度是1×1019原子/cm3以上且1×1020原子/cm3以下。
如此，利用硅系基板的内侧的第二部分的杂质浓度是1×1019原子/cm3以上且1×1020原子/cm3以下，可更确实地提高基板强度，而可更有效地改善硅系基板的翘曲。
又，前述杂质可以是硼、磷、铝、镓、砷、氮、氧、碳中的任一种以上。
作为掺杂于硅系基板的杂质，可适宜地使用如上所述的元素。
进一步，为了达成上述目的，提供了一种半导体装置的制造方法，其具有下述工序：制作硅系基板的工序，所述硅系基板具有：第一部分，该第一部分具有第一杂质浓度且位于所述硅系基板的表面侧；及，第二部分，该第二部分具有比前述第一杂质浓度高的第二杂质浓度，且位于所述硅系基板的比前述第一部分更内侧处；并且，前述第一杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3，前述第二部分的厚度比前述第一部分的厚度厚；以及，形成氮化物系化合物半导体层的工序，所述氮化物系化合物半导体层位于前述硅系基板的表面。
通过这样的方法，可制造前述本发明的半导体装置。特别是，由于具有在硅系基板的表面形成氮化物系化合物半导体层的工序，通过形成氮化物系化合物半导体层时的热历程，杂质会由硅系基板的内侧的第二部分热扩散至硅系基板的表面侧的第一部分，因此前述第一杂质浓度会变成向表面逐渐减少。
此处，优选为将前述第二杂质浓度设为1×1019原子/cm3以上且1×1020原子/cm3以下。
如此，利用将硅系基板内侧的第二部分设为1×1019原子/cm3以上且1×1020原子/cm3以下，可更确实地提高基板强度，而可更有效地改善硅系基板的翘曲。
又，前述制作硅系基板的工序可包括：准备硅系基板的阶段，所述硅系基板整体具有前述第二杂质浓度；及，形成硅系半导体层的阶段，所述硅系半导体层是通过外延成长而形成在该硅系基板上，且所述硅系半导体层具有前述第一杂质浓度。
通过这样的方法，可适宜地制作一种硅系基板，此硅系基板具有：第一 部分，该第一部分具有第一杂质浓度且位于所述硅系基板的表面侧；及，第二部分，该第二部分具有第二杂质浓度且位于所述硅系基板的内侧。
进一步，前述制作硅系基板的工序包括：准备硅系基板的阶段，所述硅系基板整体具有前述第二杂质浓度；及，通过将该硅系基板热处理，使基板表面的杂质向外扩散的阶段。
通过这样的方法，可适宜地制作一种硅系基板，此硅系基板具有：第一部分，该第一部分具有第一杂质浓度且位于所述硅系基板的表面侧；及，第二部分，该第二部分具有第二杂质浓度且位于所述硅系基板的内侧。
又，优选为将前述第一部分的厚度设为1μm以上且10μm以下。
如此，利用将硅系基板的表面侧的第一部分的厚度设为1μm以上且10μm以下，在形成氮化物系化合物半导体层时，不会因为来自硅系基板的内侧的第二部分的杂质热扩散而使硅系基板的表面的杂质浓度变高，因此可确实地使氮化物系化合物半导体层的结晶性良好。
此处，优选为使用硼、磷、铝、镓、砷、氮、氧、碳中的任一种以上来作为前述杂质。
作为掺杂于硅系基板的杂质，可适宜地使用如上所述的元素。
[发明的效果]
如上所述，若通过本发明，则可提供一种硅系基板，其能够改善基板的翘曲，并良好地维持形成于上层的氮化物系化合物半导体层的结晶性；且可提供一种使用此硅系基板的半导体装置、及此半导体装置的制造方法。
附图说明
图1是显示本发明的硅系基板的实施方案的一个实例的概要剖面图。
图2是显示本发明的半导体装置的实施方案的一个实例的概要剖面图。
图3是表示基板的翘曲量和上层的半导体层的结晶性与基板的杂质浓度的关系的图表。
图4是显示基板的翘曲量的定义的图。
具体实施方式
以下，针对本发明，作为实施方案的一个实例，一边参照附图一边详细 地说明，但本发明并不限定于此实施方案。
如上所述，若为了改善硅基板的翘曲而提高硅基板中的硼浓度，则会有成长于硅基板上的氮化物系化合物半导体层的结晶性变差这样的问题。
因此，本案发明人针对可以改善基板的翘曲，并良好地维持形成于上层的氮化物系化合物半导体层的结晶性的硅系基板，深入地进行研究。
其结果，发现了以下的技术而完成本发明，即，利用使硅系基板的表面侧的第一部分的杂质浓度比硅系基板的内侧的第二部分低，并将此第一部分的杂质浓度设为1×1014原子/cm3以上且未满1×1019原子/cm3，可良好地维持形成于其上层的氮化物系化合物半导体层的结晶性，并且由于内侧的第二部分的杂质浓度高，因此可改善在形成氮化物系化合物半导体层时所发生的硅系基板的翘曲。
图1是显示本发明的硅系基板的一例的概要剖面图。
图1(a)显示了在整体具有第二杂质浓度的硅系基板上，通过外延成长来形成具有第一杂质浓度的硅系半导体层时的硅系基板。
图1(b)显示了通过热处理来使基板表面的杂质向外扩散以形成整体具有第二杂质浓度的硅系基板时的硅系基板。
首先，针对图1(a)的硅系基板来说明。
如图1(a)所示，硅系基板12具有表面侧的第一部分14与比第一部分14位于更内侧的第二部分13。第一部分14仅设置于硅系基板12的单侧(在图中，仅顶面侧，也就是形成氮化物系化合物半导体层的一侧)。
此处，硅系基板12是由例如Si(硅)或SiC(碳化硅)所构成。
第一部分14的杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3。
若杂质浓度是未满1×1019原子/cm3，则可良好地维持形成于其上层的氮化物系化合物半导体层的结晶性。
又，若杂质浓度是1×1014原子/cm3以上，则可轻易地控制杂质浓度。
第一部分14的杂质浓度比第二部分13的杂质浓度低。即，第二部分13的杂质浓度比第一部分14的杂质浓度高。由此，可提高硅系基板12的强度，并可减低硅系基板12的翘曲。
第二部分13的杂质浓度，优选为1×1019原子/cm3以上且1×1020原子/cm3以下。利用杂质浓度是1×1019原子/cm3以上，可更有效地改善硅系基板的翘曲。又，利用杂质浓度是1×1020原子/cm3以下，可良好地维持硅系基板12的结晶性，由此，可良好地维持形成于其上层的氮化物系化合物半导体层的结晶性。
又，优选为第一部分14的厚度是1μm以上且10μm以下，第一部分14的厚度比第二部分13的厚度薄。
若第一部分14的厚度是1μm以上，即使在其上层形成氮化物系化合物半导体层时，也不会因为来自硅系基板的内侧的第二部分的杂质扩散而使硅系基板的表面的杂质浓度变高，因此可确实地使形成于其上层的氮化物系化合物半导体层的结晶性良好。
又，若第一部分14的厚度是10μm以下，则硅系基板12的厚度不会成为必要以上的厚度。
进一步，利用第一部分14的厚度比第二部分13的厚度薄，可确实地改善硅系基板12的翘曲。
此处，掺杂于硅系基板12中的杂质，例如可以是硼、磷、铝、镓、砷、氮、氧、碳中的任一种以上。
作为掺杂于硅系基板12中的杂质，可适宜地使用如上所述的元素。
其次，针对图1(b)的硅系基板来说明。
图1(b)所示的硅系基板12’与图1(a)所示的硅系基板12相似，但表面侧的第一部分14’是设置于硅系基板12’的全部表面(即，顶面、底面以及侧面)这点不同。
这是因为通过热处理所导致的向外扩散以形成第一部分14’的缘故。并且，基板的主体部成为第二部分13’。
其次，针对使用本发明的硅系基板的半导体装置来说明。
图2是显示本发明的半导体装置的一例的概要剖面图。
图2所示的本发明的半导体装置11具有：图1(a)的硅系基板12、设置于硅系基板12上的初始层15、设置于初始层15上的缓冲层16、及设置于缓冲层16上的有源层22。
有源层22具有信道层(channel layer)19与设置于信道层19上的障壁层20。
硅系基板12的表面侧的第一部分14，其杂质浓度比硅系基板的内侧的 第二部分13的杂质浓度低，此第一部分具有1μm以上且10μm以下的厚度，此第一部分的杂质浓度向表面逐渐减少，此第一部分的杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3。
半导体装置11，进一步具有设置于有源层22上的第一电极26、第二电极28、控制电极30。
在半导体装置11中，第一电极26和第二电极28是以使电流从第一电极26经由形成于信道层19内的二次元电子气24而流至第二电极28的方式来配置。
在第一电极26与第二电极28之间流动的电流，可通过施加于控制电极30上的电位来控制。
进一步，缓冲层16具有由第一层17、与第一层17的组成不同的第二层18交互积层而成的多层结构。
又，初始层15、缓冲层16、有源层22，构成氮化物系化合物半导体层25。
并且，在上述说明中是使用图1(a)所示的硅系基板12来作为硅系基板，但也可使用图1(b)所示的硅系基板12’来作为硅系基板。
在半导体装置11中，也可以改善基板的翘曲，并良好地维持形成于基板上层的氮化物系化合物半导体层的结晶性。
其次，说明本发明的半导体装置的制造方法。
首先，制作硅系基板。具体来说，制作图1(a)所示的硅系基板12或图1(b)所示的硅系基板12’。
在制作图1(a)所示的硅系基板12的情况中，可通过例如下述工序来制作：通过CZ法(Czochralski method，柴氏法)等制作具有第二杂质浓度的单晶硅晶棒，将此单晶硅晶棒切片并对切片而成的晶圆实施表面加工，以准备整体具有第二杂质浓度的硅系基板，在此硅系基板上，外延成长硅系半导体层，所述硅系半导体层具有比第二杂质浓度低的第一杂质浓度。
第一杂质浓度，可通过在外延成长中所导入的掺杂物气体的浓度来进行控制。又，第一部分14的厚度，可通过调整所成长的外延层的厚度来进行控制。
在制作图1(b)所示的硅系基板12’的情况中，可通过下述工序来制作： 准备与上述同样地制作的整体具有第二杂质浓度的硅系基板，利用将此硅系基板热处理，以使基板表面的杂质向外扩散。
第一杂质浓度及第一部分14’的厚度，可通过调整向外扩散的热处理的温度与时间来进行控制。
如上述，可制作一种硅系基板，所述硅系基板具有：第一部分，该第一部分具有第一杂质浓度且位于所述硅系基板的表面侧；及，第二部分，该第二部分具有比第一杂质浓度高的第二杂质浓度，且位于所述硅系基板的比前述第一部分更内侧处，并且，第一杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3，第二部分的厚度比第一部分的厚度厚。
以下，针对使用硅系基板12来制造半导体装置的情况进行叙述，但在使用硅系基板12’的情况中也可同样地进行制造。
其次，在硅系基板12上形成初始层15。具体来说，通过MOVPE(有机金属气相外延)法，使由AlN(氮化铝)所构成的初始层15成长10～300nm。
其次，在初始层15上形成缓冲层16。具体来说，通过MOVPE法交互成长由AlN所构成的第一层17与由GaN(氮化镓)所构成的第二层18。第一层17的膜厚例如是3～7nm，第二层18的膜厚例如是2～7nm。将此交互成长例如重复1～15次。
其次，在缓冲层16上形成有源层22。具体来说，在缓冲层16上通过MOVPE法依序成长由GaN所构成的信道层19、由AlGaN(氮化铝镓)所构成的障壁层20。信道层19的膜厚例如是1000～4000nm，障壁层20的膜厚例如是10～50nm。
其次，在障壁层20上形成第一电极26、第二电极28及控制电极30。第一电极26和第二电极28，可通过例如Ti/Al(钛/铝)的积层膜来形成；控制电极30，可通过例如由SiO(氧化硅)、SiN(氮化硅)等金属氧化物所构成的下层膜与由Ni(镍)、Au(金)、Mo(钼)、Pt(铂)等金属所构成的上层膜的积层膜来形成。
通过上述的制造方法，可得到图2所示的半导体装置11。
[实施例]
以下，显示实施例及比较例来进一步具体地说明本发明，但本发明并不 限于这些例子。
(实施例1)
使用第一部分14的硼浓度是3×1018原子/cm3、第二部分13的硼浓度是2×1019原子/cm3的硅基板12来作为硅系基板，并利用上述的制造方法来制作半导体装置。
针对实施例1的半导体装置，测定上层的氮化物系化合物半导体层的结晶性与基板的翘曲量。
并且，结晶性是通过XRD(X-ray Diffraction，X光衍射)的波峰波形的半高宽值(单位：arcsec)来测定。又，基板的翘曲量是如图4所示，将基板中央部的高度与基板最外缘的高度的差异，定义为翘曲量x。此处，在使氮化物系化合物半导体层位于上方的情况中，凸状翘曲是指如图4所示的以基板中央部变高的方式而翘曲。
将测定结果显示于表1中。
(比较例1)
与实施例1同样地制作半导体装置。但是，使用硼浓度是2×1019原子/cm3的单层硅基板来作为硅系基板。
针对比较例1的半导体装置，与实施例1同样地测定上层的氮化物系化合物半导体层的结晶性与基板的翘曲量。
将测定结果显示于表1中。
(比较例2)
与实施例1同样地制作半导体装置。但是，使用硼浓度是3×1018原子/cm3的单层硅基板来作为硅系基板。
针对比较例2的半导体装置，与实施例1同样地测定上层的氮化物系化合物半导体层的结晶性与基板的翘曲量。
将测定结果显示于表1中。
[表1]
＊XRD(X光衍射)的波峰波形的半高宽值。
由表1可知，基板中的整体硼浓度高的比较例1，其基板翘曲量的变动幅度减低，但另一方面，上层氮化物系化合物半导体层的结晶性则变差(XRD的半高宽值越大，表示结晶性越差)。
又，基板中的整体硼浓度低的比较例2，其上层氮化物系化合物半导体层的结晶性良好，但另一方面，基板翘曲量的变动幅度变大。
相对于上述，在实施例1中，使基板翘曲量的变动幅度减低，并良好地维持了上层氮化物系化合物半导体层的结晶性。
若参照反映表1的结果的图3，可知在单层结构的比较例1及比较例2中，并无法同时达成减低基板翘曲量的变动幅度与提高上层氮化物系化合物半导体层的结晶性，但在实施例1中，则同时达成了减低基板的翘曲量的变动幅度及提高上层氮化物系化合物半导体层的结晶性。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有与本发明的权利要求书所述的技术思想实质相同的结构并发挥相同作用效果的技术方案，均包含在本发明的技术范围内。

Claims (13)

1.一种硅基板，其用以在表面形成氮化物系化合物半导体层，其特征在于，其具有：
第一部分，该第一部分具有第一杂质浓度且位于所述硅基板的表面侧；及，
第二部分，该第二部分具有比前述第一杂质浓度高的第二杂质浓度，且位于前述硅基板的比前述第一部分更内侧处；
并且，前述第一杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3；
并且，前述第一部分的厚度是1μm以上且10μm以下，前述第一部分的厚度比前述第二部分的厚度薄，且前述第一杂质浓度具有自前述第二部分向前述第一部分的表面逐渐减少的浓度梯度。
2.如权利要求1所述的硅基板，其中，前述第二杂质浓度是1×1019原子/cm3以上且1×1020原子/cm3以下。
3.如权利要求1或2所述的硅基板，其中，前述杂质是硼、磷、铝、镓、砷、氮、氧、碳中的任一种以上。
4.一种半导体装置，其特征在于，其具有：
硅基板，该硅基板具有：第一部分，该第一部分具有第一杂质浓度且位于所述硅基板的表面侧，及，第二部分，该第二部分具有比前述第一杂质浓度高的第二杂质浓度，且位于所述硅基板的比前述第一部分更内侧处；
氮化物系化合物半导体层，该氮化物系化合物半导体层以接触前述硅基板的表面的方式而形成；及，
电极，该电极形成于前述氮化物系化合物半导体层的与前述硅基板为反对侧的面上；
并且，前述第一部分具有1μm以上且10μm以下的厚度，
前述第一杂质浓度向表面逐渐减少，并且，前述硅基板的表面中的前述第一杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3。
5.如权利要求4所述的半导体装置，其中，前述第二杂质浓度是1×1019原子/cm3以上且1×1020原子/cm3以下。
6.如权利要求4或5所述的半导体装置，其中，前述杂质是硼、磷、铝、镓、砷、氮、氧、碳中的任一种以上。
7.一种半导体装置的制造方法，其特征在于，其具有下述工序：
制作硅基板的工序，所述硅基板具有：第一部分，该第一部分具有第一杂质浓度且位于所述硅基板的表面侧；及，第二部分，该第二部分具有比前述第一杂质浓度高的第二杂质浓度，且位于所述硅基板的比前述第一部分更内侧处；并且，前述第一杂质浓度是1×1014原子/cm3以上且未满1×1019原子/cm3，前述第二部分的厚度比前述第一部分的厚度厚；以及，
形成氮化物系化合物半导体层的工序，所述氮化物系化合物半导体层位于前述硅基板的表面；
并且，将前述第一部分的厚度设为1μm以上且10μm以下，前述第一杂质浓度具有自前述第二部分向前述第一部分的表面逐渐减少的浓度梯度。
8.如权利要求7所述的半导体装置的制造方法，其中，将前述第二杂质浓度设为1×1019原子/cm3以上且1×1020原子/cm3以下。
9.如权利要求7所述的半导体装置的制造方法，其中，前述制作硅基板的工序包括：
准备硅基板的阶段，所述硅基板整体具有前述第二杂质浓度；及，
形成硅半导体层的阶段，所述硅半导体层是通过外延成长而形成在该硅基板上，且所述硅半导体层具有前述第一杂质浓度。
10.如权利要求8所述的半导体装置的制造方法，其中，前述制作硅基板的工序包括：
准备硅基板的阶段，所述硅基板整体具有前述第二杂质浓度；及，
形成硅半导体层的阶段，所述硅半导体层是通过外延成长而形成在该硅基板上，且所述硅半导体层具有前述第一杂质浓度。
11.如权利要求7所述的半导体装置的制造方法，其中，前述制作硅基板的工序包括：
准备硅基板的阶段，所述硅基板整体具有前述第二杂质浓度；及，
通过将该硅基板热处理，使基板表面的杂质向外扩散的阶段。
12.如权利要求8所述的半导体装置的制造方法，其中，前述制作硅基板的工序包括：
准备硅基板的阶段，所述硅基板整体具有前述第二杂质浓度；及，
通过将该硅基板热处理，使基板表面的杂质向外扩散的阶段。
13.如权利要求7至12中的任一项所述的半导体装置的制造方法，其中，使用硼、磷、铝、镓、砷、氮、氧、碳中的任一种以上来作为前述杂质。
CN201480031035.XA 2013-05-31 2014-05-02 硅系基板、半导体装置及半导体装置的制造方法 Active CN105264644B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-116208 2013-05-31
JP2013116208A JP2014236093A (ja) 2013-05-31 2013-05-31 シリコン系基板、半導体装置、及び、半導体装置の製造方法
PCT/JP2014/002405 WO2014192228A1 (ja) 2013-05-31 2014-05-02 シリコン系基板、半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105264644A CN105264644A (zh) 2016-01-20
CN105264644B true CN105264644B (zh) 2018-07-03

Family

ID=51988283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480031035.XA Active CN105264644B (zh) 2013-05-31 2014-05-02 硅系基板、半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (2) US9673052B2 (zh)
JP (1) JP2014236093A (zh)
CN (1) CN105264644B (zh)
TW (1) TWI569328B (zh)
WO (1) WO2014192228A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5756830B2 (ja) * 2013-05-31 2015-07-29 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法
US10526728B2 (en) * 2014-06-02 2020-01-07 Sumco Corporation Silicon wafer and method for manufacturing same
US10026816B2 (en) * 2015-03-30 2018-07-17 Infineon Technologies Ag Semiconductor wafer and manufacturing method
CN105609603A (zh) * 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
CN108780235B (zh) * 2016-03-18 2021-12-14 日本电信电话株式会社 光调制器
US20210151314A1 (en) * 2017-12-19 2021-05-20 Sumco Corporation Method for manufacturing group iii nitride semiconductor substrate
US10644142B2 (en) * 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
CN111863590B (zh) * 2019-04-24 2023-05-16 世界先进积体电路股份有限公司 衬底结构及包含其半导体结构的制造方法
JP6863423B2 (ja) * 2019-08-06 2021-04-21 信越半導体株式会社 電子デバイス用基板およびその製造方法
US11183563B2 (en) * 2019-10-04 2021-11-23 Vanguard International Semiconductor Corporation Substrate structure and method for fabricating semiconductor structure including the substrate structure
JP7487726B2 (ja) * 2021-11-30 2024-05-21 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP2024077071A (ja) * 2022-11-28 2024-06-07 信越半導体株式会社 ヘテロエピタキシャル用単結晶シリコン基板、エピタキシャル基板、半導体装置、及び、ヘテロエピタキシャル用単結晶シリコン基板の製造方法。

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1590600A (zh) * 2003-08-28 2005-03-09 日立电线株式会社 Ⅲ－ⅴ族氮化物系半导体衬底及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3249831A (en) * 1963-01-04 1966-05-03 Westinghouse Electric Corp Semiconductor controlled rectifiers with a p-n junction having a shallow impurity concentration gradient
JP2713310B2 (ja) * 1989-08-24 1998-02-16 富士通株式会社 高強度シリコンウェハの製造方法
JPH0518935A (ja) * 1991-07-11 1993-01-26 Kobe Steel Ltd ダイヤモンド薄膜イオンセンサ
JP3354717B2 (ja) * 1994-06-22 2002-12-09 日清製粉株式会社 麺用粉および麺類
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP3615068B2 (ja) * 1998-12-09 2005-01-26 古河電気工業株式会社 ヘテロ接合型窒化物半導体装置
US20040053326A1 (en) * 2001-03-14 2004-03-18 Emmert-Buck Michael R. Transfer microdessection
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4725763B2 (ja) * 2003-11-21 2011-07-13 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
CN100583439C (zh) * 2004-03-19 2010-01-20 仙童半导体公司 具有碳化硅耐久接触的方法和器件
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
US20100032653A1 (en) * 2006-03-31 2010-02-11 National University Corpration Hokkaido University Carbon Nanotube Electric Field Effect Transistor and Process for Producing the Same
CN101340784A (zh) * 2007-07-04 2009-01-07 深圳富泰宏精密工业有限公司 电子装置机壳及其制造方法
JP2009034926A (ja) * 2007-08-02 2009-02-19 Sumitomo Electric Ind Ltd 樹脂パターン形成方法
JP5273741B2 (ja) 2007-09-12 2013-08-28 昭和電工株式会社 エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
US7989329B2 (en) 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
WO2009131346A2 (ko) * 2008-04-21 2009-10-29 (주)탑엔지니어링 Ｍｅｍｓ 프로브 카드 및 그의 제조 방법
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5636183B2 (ja) * 2009-11-11 2014-12-03 コバレントマテリアル株式会社 化合物半導体基板
JP5384450B2 (ja) * 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
JP5439675B2 (ja) * 2010-09-21 2014-03-12 株式会社シリコンテクノロジー 窒化物半導体形成用基板及び窒化物半導体
US8513703B2 (en) * 2010-10-20 2013-08-20 National Semiconductor Corporation Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same
TWI414004B (zh) * 2010-10-25 2013-11-01 Univ Nat Chiao Tung 具有氮化鎵層的多層結構基板及其製法
SG11201401800PA (en) * 2011-10-26 2014-09-26 Fujikura Ltd Optical element and mach-zehnder optical waveguide element
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP2014022698A (ja) * 2012-07-24 2014-02-03 Dowa Holdings Co Ltd 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP5705179B2 (ja) * 2012-08-15 2015-04-22 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1590600A (zh) * 2003-08-28 2005-03-09 日立电线株式会社 Ⅲ－ⅴ族氮化物系半导体衬底及其制造方法

Also Published As

Publication number Publication date
US20160126099A1 (en) 2016-05-05
US20170236711A1 (en) 2017-08-17
US9673052B2 (en) 2017-06-06
JP2014236093A (ja) 2014-12-15
WO2014192228A1 (ja) 2014-12-04
TW201519315A (zh) 2015-05-16
US9966259B2 (en) 2018-05-08
CN105264644A (zh) 2016-01-20
TWI569328B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN105264644B (zh) 硅系基板、半导体装置及半导体装置的制造方法
CN108352306B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN105658848B (zh) n型氮化铝单晶基板以及垂直型氮化物半导体器件
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
US11404268B2 (en) Method for growing GaN crystal and c-plane GaN substrate
KR102136000B1 (ko) 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
US10676841B2 (en) Semiconductor substrate, epitaxial wafer, and method for manufacturing epitaxial wafer
WO2016185819A1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
TWI600076B (zh) III-nitride substrate processing method and epitaxial substrate manufacturing method
US7625447B2 (en) Method of growing semiconductor crystal
JP2015063435A (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
WO2016013262A1 (ja) 窒化ガリウム基板
US9806205B2 (en) N-type aluminum nitride monocrystalline substrate
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
JP6535204B2 (ja) Ｇａ２Ｏ３系結晶膜の形成方法
CN105247658B (zh) 半导体基板、半导体装置及半导体装置的制造方法
JP2014192226A (ja) 電子デバイス用エピタキシャル基板
JP6237401B2 (ja) 半導体デバイスの製造方法および評価方法
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP2020074363A (ja) 結晶性積層構造体
JP5743928B2 (ja) 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法
JP2021181389A (ja) 表面が平坦なＩｎＡｓ薄膜結晶成長方法および赤外線検出器
JP2015170677A (ja) ショットキーバリアダイオードおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant