TW201519315A - 矽系基板、半導體裝置及半導體裝置的製造方法 - Google Patents

矽系基板、半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201519315A
TW201519315A TW103117346A TW103117346A TW201519315A TW 201519315 A TW201519315 A TW 201519315A TW 103117346 A TW103117346 A TW 103117346A TW 103117346 A TW103117346 A TW 103117346A TW 201519315 A TW201519315 A TW 201519315A
Authority
TW
Taiwan
Prior art keywords
substrate
lanthanide
impurity concentration
atoms
semiconductor device
Prior art date
Application number
TW103117346A
Other languages
English (en)
Other versions
TWI569328B (zh
Inventor
Hiroshi Shikauchi
Ken Sato
Hirokazu Goto
Masaru Shinomiya
Keitaro Tsuchiya
Kazunori Hagimoto
Original Assignee
Sanken Electric Co Ltd
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shinetsu Handotai Kk filed Critical Sanken Electric Co Ltd
Publication of TW201519315A publication Critical patent/TW201519315A/zh
Application granted granted Critical
Publication of TWI569328B publication Critical patent/TWI569328B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Abstract

本發明是一種矽系基板，用以在表面形成氮化物系化合物半導體層，該矽系基板的特徵在於具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有比前述第一雜質濃度高的第二雜質濃度，且位於前述矽系基板的比前述第一部分更內側處；並且，前述第一雜質濃度是1×1014atoms/atoms cm3以上且未滿1×1019atoms/cm3。藉此，提供一種矽系基板，其可改善基板的翹曲，並良好地維持形成於上層的氮化物系化合物半導體層的結晶性。

Description

矽系基板、半導體裝置及半導體裝置的製造方法
本發明關於一種矽系基板、半導體裝置及半導體裝置的製造方法，特別是關於一種用以在其上形成氮化物系化合物半導體層之矽系基板、使用此矽系基板之半導體裝置、及此半導體裝置的製造方法。
氮化物系化合物半導體層，一般形成於廉價的矽基板或藍寶石基板上，但在矽基板上成長厚的Ⅲ族(ⅢA族)氮化物半導體層的步驟中，會因為施加在矽基板上的應力，滑移差排或缺陷等會被導入矽基板中。其結果，由於這些滑移差排或缺陷等，會產生所製作的基板的翹曲不安定這樣的問題。
作為改善此基板的翹曲問題的手段，有將矽基板的厚度加厚的方法。然而，一般可製作出的基板的厚度是1mm程度。製作在這厚度以上的厚度的基板，會因為基板的製作步驟或在製作元件的生產線所使用的裝置或治具等的限制而是困難的。
作為其他手段，考慮了提高矽基板的強度。作為此種方法，有下述報告：例如，若使矽基板中的硼濃度為1×1019atoms/cm3以上，則矽基板的強度會增加(參照專利文獻1)。
進一步，在專利文獻2中，揭示了一種藉由控制矽 基板中的氧濃度來減低矽基板的翹曲的技術。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開2010-153817號公報
專利文獻2：日本特開2011-103380號公報
如上所述，針對要形成氮化物系化合物半導體層於其上的基板，已有改善該翹曲的提案。
然而，發明人發現了有以下的問題點。
亦即，如專利文獻1所揭示，若提高矽基板中的硼濃度，則會產生成長於矽基板上的氮化物系化合物半導體層的結晶性變差這樣的問題。
第3圖是表示基板的翹曲量(最大值)和上層的氮化物系化合物半導體層的結晶性與基板的雜質濃度的關係的圖表。如第3圖所示，對於基板的雜質濃度，基板的翹曲量(最大值)與上層的氮化物系化合物半導體層的結晶性，展示了完全相反的特性。
亦即，若提高基板的雜質濃度，則基板的翹曲量(最大值)會減低，但另一方面，上層的氮化物系化合物半導體層的結晶性會變差。相反地，若降低基板的雜質濃度，則上層的氮化物系化合物半導體層的結晶性會變好，但另一方面，基板的翹曲量(最大值)會增大。
又，如專利文獻2所揭示，若欲控制矽基板中的氧 濃度，則有必要使用具有特定範圍的氧濃度之矽基板，而有材料成本變高這樣的問題。再者，在此方法中，翹曲的改善並不充分。
本發明是有鑑於上述問題點而完成，目的在於提供一種矽系基板、半導體裝置及半導體裝置的製造方法，可以改善基板的翹曲，並良好地維持形成於上層的氮化物系化合物半導體層的結晶性。
為了達成上述目的，本發明提供一種矽系基板，用以在表面形成氮化物系化合物半導體層的矽系基板，該矽系基板的特徵在於具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有比前述第一雜質濃度高的第二雜質濃度，且位於前述矽系基板的比前述第一部分更內側處；並且，前述第一雜質濃度是1×1014atoms/atoms cm3以上且未滿1×1019atoms/cm3。
如此，藉由矽系基板的表面側的第一部分的雜質濃度比矽系基板的內側的第二部分低，且此第一部分的雜質濃度是1×1014atoms/atoms cm3以上且未滿1×1019atoms/cm3，可良好地維持形成於其上層的氮化物系化合物半導體層的結晶性，並且，由於內側的第二部分的雜質濃度高，故可改善在形成氮化物系化合物半導體層時所發生的矽系基板的翹曲。
此處，較佳為前述第二雜質濃度是1×1019atoms/cm3以上且1×1020atoms/cm3以下。
如此，藉由矽系基板的內側的第二部分的雜質濃度是1×1019atoms/cm3以上且1×1020atoms/cm3以下，可更有效地改善矽系基板的翹曲。
又，較佳為前述第一部分的厚度是1μm以上且10μm以下，前述第一部分的厚度比前述第二部分的厚度薄。
如此，若矽系基板的表面側的第一部分的厚度是1μm以上且10μm以下，即使在其上層形成氮化物系化合物半導體層時，也不會因為來自矽系基板的內側的第二部分的雜質擴散而使矽系基板的表面的雜質濃度變高，故可確實地使形成於其上層的氮化物系化合物半導體層的結晶性良好。
進一步，藉由第一部分的厚度比第二部分的厚度薄，可充分確保第二部分的厚度，而可確實地改善矽系基板的翹曲。
此處，前述雜質可以是硼、磷、鋁、鎵、砷、氮、氧、碳中的至少任一種以上。
作為摻雜於矽系基板的雜質，可適宜地使用如上所述的元素，而可確實地提高基板的強度。
又，為了達成上述目的，提供了一種半導體裝置，其特徵在於具有：矽系基板，其具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有比前述第一雜質濃度高的第二雜質濃度，且位於前述矽系基板的比前述第一部分更內側處；氮化物系化合物半導體層，其以接觸前述矽系基板的表面的方式而形成；及，電極，其形成於前述氮化物系半導體層的與前述矽系基板為反對側的面上；並且，前述第一部分具有1μm以上且10μm 以下的厚度，前述第一雜質濃度向表面逐漸減少，並且，前述矽系基板的表面中的前述第一雜質濃度是1×1014atoms/cm3以上且未滿1×1019atoms/cm3。
如此，藉由矽系基板的表面側的第一部分的雜質濃度比矽系基板的內側的第二部分低，此第一部分具有1μm以上且10μm以下的厚度，此第一部分的雜質濃度向表面逐漸減少，此第一部分的雜質濃度是1×1014atoms/atoms cm3以上且未滿1×1019atoms/cm3，可良好地維持形成於其上層的氮化物系化合物半導體層的結晶性，並且，由於內側的第二部分的雜質濃度高，故可改善在形成氮化物系化合物半導體時所發生的矽系基板的翹曲。
此處，較佳為前述第二雜質濃度是1×1019atoms/cm3以上且1×1020atoms/cm3以下。
如此，藉由矽系基板的內側的第二部分的雜質濃度是1×1019atoms/cm3以上且1×1020atoms/cm3以下，可更確實地提高基板強度，而可更有效地改善矽系基板的翹曲。
又，前述雜質可以是硼、磷、鋁、鎵、砷、氮、氧、碳中的至少任一種以上。
作為摻雜於矽系基板的雜質，可適宜地使用如上所述的元素。
進一步，為了達成上述目的，提供了一種半導體裝置的製造方法，其具有下述步驟：製作矽系基板的步驟，該矽系基板具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有比前述第一雜質 濃度高的第二雜質濃度，且位於前述矽系基板的比前述第一部分更內側處；並且，前述第一雜質濃度是1×1014atoms/cm3以上且未滿1×1019atoms/cm3，前述第二部分的厚度比前述第一部分的厚度厚；以及，形成氮化物系半導體層的步驟，該氮化物系半導體層位於前述矽系基板的表面。
藉由這樣的方法，可製造前述本發明的半導體裝置。特別是，由於具有在矽系基板的表面形成氮化物系半導體層的步驟，藉由形成氮化物系半導體層時的熱歷程，雜質會由矽系基板的內側的第二部分熱擴散至矽系基板的表面側的第一部分，故前述第一雜質濃度會變成向表面逐漸減少。
此處，較佳為前述二雜質濃度是1×1019atoms/cm3以上且1×1020atoms/cm3以下。
如此，藉由矽系基板內側的第二部分是1×1019atoms/cm3以上且1×1020atoms/cm3以下，可更確實地提高基板強度，而可更有效地改善矽系基板的翹曲。
又，前述製作矽系基板的步驟可包括：準備矽系基板的階段，該矽系基板整體具有前述第二雜質濃度；及，形成矽系半導體層的階段，該矽系半導體層是藉由磊晶成長而形成在該矽系基板上，且該矽系半導體層具有前述第一雜質濃度。
藉由這樣的方法，可適宜地製作一種矽系基板，此矽系基板具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有第二雜質濃度且位於前述矽系基板的內側。
進一步，前述製作矽系基板的步驟包括：準備矽系基板的階段，該矽系基板整體具有前述第二雜質濃度；及，藉由將該矽系基板熱處理，使基板表面的雜質向外擴散的階段。
藉由這樣的方法，可適宜地製作一種矽系基板，此矽系基板具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有第二雜質濃度且位於前述矽系基板的內側。
又，較佳為前述第一部分的厚度是1μm以上且10μm以下。
如此，藉由矽系基板的表面側的第一部分的厚度是1μm以上且10μm以下，在形成氮化物系化合物半導體層時，不會因為來自矽系基板的內側的第二部分的雜質熱擴散而使矽系基板的表面的雜質濃度變高，故可確實地使氮化物系化合物半導體層的結晶性良好。
此處，較佳為使用硼、磷、鋁、鎵、砷、氮、氧、碳中的至少任一種以上來作為前述雜質。
作為摻雜於矽系基板的雜質，可適宜地使用如上所述的元素。
如上所述，若藉由本發明，則可提供一種矽系基板，其能夠改善基板的翹曲，並良好地維持形成於上層的氮化物系化合物半導體層的結晶性；且可提供一種使用此矽系基板之半導體裝置、及此半導體裝置的製造方法。
11‧‧‧半導體裝置
12、12’‧‧‧矽基板(矽系基板)
13、13’‧‧‧第二部分
14、14’‧‧‧第一部分
15‧‧‧初始層
16‧‧‧緩衝層
17‧‧‧第一層
18‧‧‧第二層
19‧‧‧通道層
20‧‧‧障壁層
22‧‧‧作動層
24‧‧‧二次元電子氣
25‧‧‧氮化物系化合物半導體層
26‧‧‧第一電極
28‧‧‧第二電極
30‧‧‧控制電極
第1圖是顯示本發明的矽系基板的實施態樣的一例的概略剖面圖。
第2圖是顯示本發明的半導體裝置的實施態樣的一例的概略剖面圖。
第3圖是表示基板的翹曲量和上層的半導體層的結晶性與基板的雜質濃度的關係的圖表。
第4圖是顯示基板的翹曲量的定義的圖。
以下，針對本發明，作為實施態樣的一例，一邊參照圖式一邊詳細地說明，但本發明並不限定於此實施態樣。
如上所述，若為了改善矽基板的翹曲而提高矽基板中的硼濃度，則會有成長於矽基板上的氮化物系化合物半導體層的結晶性變差這樣的問題。
因此，本案發明人針對可以改善基板的翹曲，並良好地維持形成於上層的氮化物系化合物半導體層的結晶性的矽系基板，深入地進行檢討。
其結果，發現了以下的技術而完成本發明，亦即，利用使矽系基板的表面側的第一部分的雜質濃度比矽系基板的內側的第二部分低，並將此第一部分的雜質濃度設為1×1014atoms/atoms cm3以上且未滿1×1019atoms/cm3，可良好地維持形成於其上層的氮化物系化合物半導體層的結晶性，並且由於內側的第二部分的雜質濃度高，故可改善在形成氮化物系化合物半導體層時所發生的矽系基板的翹曲。
第1圖是顯示本發明的矽系基板的一例的概略剖面圖。
第1(a)圖顯示了在整體具有第二雜質濃度的矽系基板上，藉由磊晶成長來形成具有第一雜質濃度的矽系半導體層時的矽系基板。
第1(b)圖顯示了藉由熱處理來使基板表面的雜質向外擴散以形成整體具有第二雜質濃度的矽系基板時的矽系基板。
首先，針對第1(a)圖的矽系基板來說明。
如第1(a)圖所示，矽系基板12具有表面側的第一部分14與比第一部分14位於更內側的第二部分13。第一部分14僅設置於矽系基板12的單側(在圖中，僅頂面側，亦即形成氮化物系化合物半導體層的一側)。
此處，矽系基板12是由例如Si(矽)或SiC(碳化矽)所構成。
第一部分14的雜質濃度是1×1014atoms/cm3以上且未滿1×1019atoms/cm3。
若雜質濃度是未滿1×1019atoms/cm3，則可良好地維持形成於其上層的氮化物系化合物半導體層的結晶性。
又，若雜質濃度是1×1014atoms/cm3以上，則可輕易地控制雜質濃度。
第一部分14的雜質濃度比第二部分13的雜質濃度低。亦即，第二部分13的雜質濃度比第一部分14的雜質濃度高。藉此，可提高矽系基板12的強度，並可減低矽系基板12的翹曲。
第二部分13的雜質濃度，較佳為1×1019atoms/cm3以上且1×1020atoms/cm3以下。利用雜質濃度是1×1019atoms/cm3以上，可更有效地改善矽系基板的翹曲。又，利用雜質濃度是1×1020atoms/cm3以下，可良好地維持矽系基板12的結晶性，藉此，可良好地維持形成於其上層的氮化物系化合物半導體層的結晶性。
又，較佳為第一部分14的厚度是1μm以上且10μm以下，第一部分14的厚度比第二部分13的厚度薄。
若第一部分14的厚度是1μm以上，即使在其上層形成氮化物系化合物半導體層時，也不會因為來自矽系基板的內側的第二部分的雜質擴散而使矽系基板的表面的雜質濃度變高，故可確實地使形成於其上層的氮化物系化合物半導體層的結晶性良好。
又，若第一部分14的厚度是10μm以下，則矽系基板12的厚度不會成為必要以上的厚度。
進一步，利用第一部分14的厚度比第二部分13的厚度薄，可確實地改善矽系基板12的翹曲。
此處，摻雜於矽系基板12中的雜質，例如可以是硼、磷、鋁、鎵、砷、氮、氧、碳中的至少任一種以上。
作為摻雜於矽系基板12中的雜質，可適宜地使用如上所述的元素。
其次，針對第1(b)圖的矽系基板來說明。
第1(b)圖所示的矽系基板12’與第1(a)圖所示的矽系基板12相似，但表面側的第一部分14’是設置於矽系基板12’的全 部表面(亦即，頂面、底面以及側面)這點不同。
這是因為藉由熱處理所導致的向外擴散以形成第一部分14’的緣故。並且，基板的主體部成為第二部分13’。
其次，針對使用本發明的矽系基板之半導體裝置來說明。
第2圖是顯示本發明的半導體裝置的一例的概略剖面圖。
第2圖所示的本發明的半導體裝置11具有：第1(a)圖的矽系基板12、設置於矽系基板12上的初始層15、設置於初始層15上的緩衝層16、及設置於緩衝層16上的作動層22。
作動層22具有通道層19與設置於通道層19上的障壁層20。
矽系基板12的表面側的第一部分14，其雜質濃度比矽系基板的內側的第二部分13的雜質濃度低，此第一部分具有1μm以上且10μm以下的厚度，此第一部分的雜質濃度向表面逐漸減少，此第一部分的雜質濃度是1×1014atoms/cm3以上且未滿1×1019atoms/cm3。
半導體裝置11，進一步具有設置於作動層22上的第一電極26、第二電極28、控制電極30。
在半導體裝置11中，第一電極26和第二電極28是以使電流從第一電極26經由形成於通道層19內的二次元電子氣24而流至第二電極28的方式來配置。
在第一電極26與第二電極28之間流動的電流，可藉由印可於控制電極30上的電位來控制。
進一步，緩衝層16具有由第一層17、與第一層17 的組成不同的第二層18交互積層而成的多層結構。
又，初始層15、緩衝層16、作動層22，構成氮化物系化合物半導體層25。
並且，在上述說明中是使用第1(a)圖所示的矽系基板12來作為矽系基板，但亦可使用第1(b)圖所示的矽系基板12’來作為矽系基板。
在半導體裝置11中，亦可以改善基板的翹曲，並良好地維持形成於基板上層的氮化物系化合物半導體層的結晶性。
其次，說明本發明的半導體裝置的製造方法。
首先，製作矽系基板。具體而言，製作第1(a)圖所示的矽系基板12或第1(b)圖所示的矽系基板12’。
在製作第1(a)圖所示的矽系基板12的情況中，可藉由例如下述步驟來製作：藉由CZ法(Czochralski method，柴氏法)等製作具有第二雜質濃度的單晶矽晶棒，將此單晶矽晶棒切片並對切片而成的晶圓實施表面加工，以準備整體具有第二雜質濃度的矽系基板，在此矽系基板上，磊晶成長矽系半導體層，該矽系半導體層具有比第二雜質濃度低的第一雜質濃度。
第一雜質濃度，可藉由在磊晶成長中所導入的摻雜物氣體的濃度來進行控制。又，第一部分14的厚度，可藉由調整所成長的磊晶層的厚度來進行控制。
在製作第1(b)圖所示的矽系基板12’的情況中，可藉由下述步驟來製作：準備與上述同樣地製作的整體具有第二 雜質濃度的矽系基板，利用將此矽系基板熱處理，以使基板表面的雜質向外擴散。
第一雜質濃度及第一部分14’的厚度，可藉由調整向外擴散的熱處理的溫度與時間來進行控制。
如上述，可製作一種矽系基板，該矽系基板具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有比第一雜質濃度高的第二雜質濃度，且位於前述矽系基板的比前述第一部分更內側處，並且，第一雜質濃度是1×1014atoms/cm3以上且未滿1×1019atoms/cm3，第二部分的厚度比第一部分的厚度厚。
以下，針對使用矽系基板12來製造半導體裝置的情況進行敘述，但在使用矽系基板12’的情況中亦可同樣地進行製造。
其次，在矽系基板12上形成初始層15。具體而言，藉由MOVPE(有機金屬氣相磊晶)法，使由AlN(氮化鋁)所構成的初始層15成長10~300nm。
其次，在初始層15上形成緩衝層16。具體而言，藉由MOVPE法交互成長由AlN所構成的第一層17與由GaN(氮化鎵)所構成的第二層18。第一層17的膜厚例如是3~7nm，第二層18的膜厚例如是2~7nm。將此交互成長例如重覆1~15次。
其次，在緩衝層16上形成作動層22。具體而言，在緩衝層16上藉由MOVPE法依序成長由GaN所構成的通道層19、由AlGaN(氮化鋁鎵)所構成的障壁層20。通道層19 的膜厚例如是1000~4000nm，障壁層20的膜厚例如是10~50nm。
其次，在障壁層20上形成第一電極26、第二電極28及控制電極30。第一電極26和第二電極28，可藉由例如Ti/Al(鈦/鋁)的積層膜來形成；控制電極30，可藉由例如由SiO(氧化矽)、SiN(氮化矽)等金屬氧化物所構成的下層膜與由Ni(鎳)、Au(金)、Mo(鉬)、Pt(鉑)等金屬所構成的上層膜的積層膜來形成。
藉由上述的製造方法，可得到第2圖所示的半導體裝置11。
[實施例]
以下，顯示實施例及比較例來進一步具體地說明本發明，但本發明並不限於這些例子。
(實施例1)
使用第一部分14的硼濃度是3×1018atoms/cm3、第二部分13的硼濃度是2×1019atoms/cm3的矽基板12來作為矽系基板，並利用上述的製造方法來製作半導體裝置。
針對實施例1的半導體裝置，測定上層的氮化物系化合物半導體層的結晶性與基板的翹曲量。
並且，結晶性是藉由XRD(X光繞射)的波峰波形的半高寬值(單位：arcsec)來測定。又，基板的翹曲量是如第4圖所示，將基板中央部的高度與基板最外緣的高度的差異，定義為翹曲量x。此處，在使氮化物系化合物半導體層位於上方的情況中，凸狀翹曲是指如第4圖所示的以基板中央部變高的 方式而翹曲。
將測定結果顯示於表1中。
(比較例1)
與實施例1同樣地製作半導體裝置。但是，使用硼濃度是2×1019atoms/cm3的單層矽基板來作為矽系基板。
針對比較例1的半導體裝置，與實施例1同樣地測定上層的氮化物系化合物半導體層的結晶性與基板的翹曲量。
將測定結果顯示於表1中。
(比較例2)
與實施例1同樣地製作半導體裝置。但是，使用硼濃度是3×1018atoms/cm3的單層矽基板來作為矽系基板。
針對比較例2的半導體裝置，與實施例1同樣地測定上層的氮化物系化合物半導體層的結晶性與基板的翹曲量。
將測定結果顯示於表1中。
由表1可知，基板中的整體硼濃度高的比較例1，其基板翹曲量的變動幅度減低，但另一方面，上層氮化物系化合物半導體層的結晶性則變差(XRD的半高寬值越大，表示 結晶性越差)。
又，基板中的整體硼濃度低的比較例2，其上層氮化物系化合物半導體層的結晶性良好，但另一方面，基板翹曲量的變動幅度變大。
相對於上述，在實施例1中，使基板翹曲量的變動幅度減低，並良好地維持了上層氮化物系化合物半導體層的結晶性。
若參照反映表1的結果的第3圖，可知在單層結構的比較例1及比較例2中，並無法同時達成減低基板翹曲量的變動幅度與提高上層氮化物系化合物半導體層的結晶性，但在實施例1中，則同時達成了減低基板的翹曲量的變動幅度及提高上層氮化物系化合物半導體層的結晶性。
並且，本發明並不限於上述實施形態。上述實施形態為例示，任何具有與本發明的申請專利範圍所記載的技術思想實質相同的構成並達到同樣的作用效果者，皆包含於本發明的技術範圍內。
12、12’‧‧‧矽基板/矽系基板
13、13’‧‧‧第二部分
14、14’‧‧‧第一部分

Claims (17)

  1. 一種矽系基板，用以在表面形成氮化物系化合物半導體層，該矽系基板的特徵在於具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有比前述第一雜質濃度高的第二雜質濃度，且位於前述矽系基板的比前述第一部分更內側處；並且，前述第一雜質濃度是1×1014atoms/cm3以上且未滿1×1019atoms/cm3。
  2. 如請求項1所述的矽系基板，其中，前述第二雜質濃度是1×1019atoms/cm3以上且1×1020atoms/cm3以下。
  3. 如請求項1所述的矽系基板，其中，前述第一部分的厚度是1μm以上且10μm以下，前述第一部分的厚度比前述第二部分的厚度薄。
  4. 如請求項2所述的矽系基板，其中，前述第一部分的厚度是1μm以上且10μm以下，前述第一部分的厚度比前述第二部分的厚度薄。
  5. 如請求項1至請求項4中任一項所述的矽系基板，其中，前述雜質是硼、磷、鋁、鎵、砷、氮、氧、碳中的至少任一種以上。
  6. 一種半導體裝置，其特徵在於具有：矽系基板，其具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有比前述第一雜質濃度高的第二雜質濃度，且位於前述矽系基板的比 前述第一部分更內側處；氮化物系化合物半導體層，其以接觸前述矽系基板的表面的方式而形成；及，電極，其形成於前述氮化物系半導體層的與前述矽系基板為反對側的面上；並且，前述第一部分具有1μm以上且10μm以下的厚度，前述第一雜質濃度向表面逐漸減少，並且，前述矽系基板的表面中的前述第一雜質濃度是1×1014atoms/cm3以上且未滿1×1019atoms/cm3。
  7. 如請求項6所述的半導體裝置，其中，前述第二雜質濃度是1×1019atoms/cm3以上且1×1020atoms/cm3以下。
  8. 如請求項6或請求項7所述的半導體裝置，其中，前述雜質是硼、磷、鋁、鎵、砷、氮、氧、碳中的至少任一種以上。
  9. 一種半導體裝置的製造方法，其具有下述步驟：製作矽系基板的步驟，該矽系基板具有：第一部分，其具有第一雜質濃度且位於前述矽系基板的表面側；及，第二部分，其具有比前述第一雜質濃度高的第二雜質濃度，且位於前述矽系基板的比前述第一部分更內側處；並且，前述第一雜質濃度是1×1014/cm3以上且未滿1×1019/cm3，前述第二部分的厚度比前述第一部分的厚度厚；以及，形成氮化物系半導體層的步驟，該氮化物系半導體層位於前述矽系基板的表面。
  10. 如請求項9所述的半導體裝置的製造方法，其中，前述 第二雜質濃度是1×1019atoms/cm3以上且1×1020atoms/cm3以下。
  11. 如請求項9所述的半導體裝置的製造方法，其中，前述製作矽系基板的步驟包括：準備矽系基板的階段，該矽系基板整體具有前述第二雜質濃度；及，形成矽系半導體層的階段，該矽系半導體層是藉由磊晶成長而形成在該矽系基板上，且該矽系半導體層具有前述第一雜質濃度。
  12. 如請求項10所述的半導體裝置的製造方法，其中，前述製作矽系基板的步驟包括：準備矽系基板的階段，該矽系基板整體具有前述第二雜質濃度；及，形成矽系半導體層的階段，該矽系半導體層是藉由磊晶成長而形成在該矽系基板上，且該矽系半導體層具有前述第一雜質濃度。
  13. 如請求項9所述的半導體裝置的製造方法，其中，前述製作矽系基板的步驟包括：準備矽系基板的階段，該矽系基板整體具有前述第二雜質濃度；及，藉由將該矽系基板熱處理，使基板表面的雜質向外擴散的階段。
  14. 如請求項10所述的半導體裝置的製造方法，其中，前述製作矽系基板的步驟包括： 準備矽系基板的階段，該矽系基板整體具有前述第二雜質濃度；及，藉由將該矽系基板熱處理，使基板表面的雜質向外擴散的階段。
  15. 如請求項9至請求項14中任一項所述的半導體裝置的製造方法，其中，將前述第一部分的厚度設為1μm以上且10μm以下。
  16. 如請求項9至請求項14中任一項所述的半導體裝置的製造方法，其中，使用硼、磷、鋁、鎵、砷、氮、氧、碳中的至少任一種以上來作為前述雜質。
  17. 如請求項15所述的半導體裝置的製造方法，其中，使用硼、磷、鋁、鎵、砷、氮、氧、碳中的至少任一種以上來作為前述雜質。
TW103117346A 2013-05-31 2014-05-16 A silicon-based substrate, a semiconductor device, and a semiconductor device TWI569328B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013116208A JP2014236093A (ja) 2013-05-31 2013-05-31 シリコン系基板、半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201519315A true TW201519315A (zh) 2015-05-16
TWI569328B TWI569328B (zh) 2017-02-01

Family

ID=51988283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117346A TWI569328B (zh) 2013-05-31 2014-05-16 A silicon-based substrate, a semiconductor device, and a semiconductor device

Country Status (5)

Country Link
US (2) US9673052B2 (zh)
JP (1) JP2014236093A (zh)
CN (1) CN105264644B (zh)
TW (1) TWI569328B (zh)
WO (1) WO2014192228A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5756830B2 (ja) * 2013-05-31 2015-07-29 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法
DE112015002599T5 (de) * 2014-06-02 2017-04-06 Sumco Corporation Silicium-Wafer und Verfahren zu dessen Herstellung
US10026816B2 (en) * 2015-03-30 2018-07-17 Infineon Technologies Ag Semiconductor wafer and manufacturing method
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
SG11201807888XA (en) * 2016-03-18 2018-10-30 Nippon Telegraph & Telephone Optical modulator
US20210151314A1 (en) * 2017-12-19 2021-05-20 Sumco Corporation Method for manufacturing group iii nitride semiconductor substrate
US10644142B2 (en) * 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
CN111863590B (zh) * 2019-04-24 2023-05-16 世界先进积体电路股份有限公司 衬底结构及包含其半导体结构的制造方法
JP6863423B2 (ja) * 2019-08-06 2021-04-21 信越半導体株式会社 電子デバイス用基板およびその製造方法
US11183563B2 (en) * 2019-10-04 2021-11-23 Vanguard International Semiconductor Corporation Substrate structure and method for fabricating semiconductor structure including the substrate structure
JP2023080538A (ja) * 2021-11-30 2023-06-09 信越半導体株式会社 窒化物半導体基板及びその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3249831A (en) * 1963-01-04 1966-05-03 Westinghouse Electric Corp Semiconductor controlled rectifiers with a p-n junction having a shallow impurity concentration gradient
JP2713310B2 (ja) * 1989-08-24 1998-02-16 富士通株式会社 高強度シリコンウェハの製造方法
JPH0518935A (ja) * 1991-07-11 1993-01-26 Kobe Steel Ltd ダイヤモンド薄膜イオンセンサ
JP3354717B2 (ja) * 1994-06-22 2002-12-09 日清製粉株式会社 麺用粉および麺類
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP3615068B2 (ja) * 1998-12-09 2005-01-26 古河電気工業株式会社 ヘテロ接合型窒化物半導体装置
US20040053326A1 (en) * 2001-03-14 2004-03-18 Emmert-Buck Michael R. Transfer microdessection
CN100453712C (zh) 2003-08-28 2009-01-21 日立电线株式会社 Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4725763B2 (ja) * 2003-11-21 2011-07-13 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
US7411218B2 (en) * 2004-03-19 2008-08-12 Fairchild Semiconductor Corporation Method and device with durable contact on silicon carbide
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP4528986B2 (ja) * 2006-03-31 2010-08-25 国立大学法人北海道大学 カーボンナノチューブ電界効果トランジスタおよびその製造方法
CN101340784A (zh) * 2007-07-04 2009-01-07 深圳富泰宏精密工业有限公司 电子装置机壳及其制造方法
JP2009034926A (ja) * 2007-08-02 2009-02-19 Sumitomo Electric Ind Ltd 樹脂パターン形成方法
CN101802273B (zh) * 2007-09-12 2013-04-17 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
US7989329B2 (en) 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
TW201000910A (en) * 2008-04-21 2010-01-01 Top Eng Co Ltd Card for MEMS probe and method for manufacturing thereof
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5636183B2 (ja) * 2009-11-11 2014-12-03 コバレントマテリアル株式会社 化合物半導体基板
JP5384450B2 (ja) * 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
JP5439675B2 (ja) * 2010-09-21 2014-03-12 株式会社シリコンテクノロジー 窒化物半導体形成用基板及び窒化物半導体
US8513703B2 (en) * 2010-10-20 2013-08-20 National Semiconductor Corporation Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same
TWI414004B (zh) * 2010-10-25 2013-11-01 Univ Nat Chiao Tung 具有氮化鎵層的多層結構基板及其製法
CN103907049B (zh) * 2011-10-26 2016-09-07 株式会社藤仓 光学元件以及马赫－曾德型光波导元件
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP2014022698A (ja) * 2012-07-24 2014-02-03 Dowa Holdings Co Ltd 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP5705179B2 (ja) * 2012-08-15 2015-04-22 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法

Also Published As

Publication number Publication date
JP2014236093A (ja) 2014-12-15
US9966259B2 (en) 2018-05-08
US20160126099A1 (en) 2016-05-05
CN105264644B (zh) 2018-07-03
CN105264644A (zh) 2016-01-20
WO2014192228A1 (ja) 2014-12-04
US20170236711A1 (en) 2017-08-17
TWI569328B (zh) 2017-02-01
US9673052B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
TWI569328B (zh) A silicon-based substrate, a semiconductor device, and a semiconductor device
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
JP5665676B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
EP2064729B1 (en) Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
TWI447959B (zh) 製造氮化物半導體晶體層的方法
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP2016195241A (ja) 窒化物半導体基板
KR101358541B1 (ko) Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법
TWI578382B (zh) A semiconductor substrate, a semiconductor device, and a semiconductor device
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP7424841B2 (ja) 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法
TWI574310B (zh) Semiconductor device
JP6108609B2 (ja) 窒化物半導体基板
JP5684551B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP6480244B2 (ja) 気相成長方法
JP6556664B2 (ja) 窒化物半導体基板
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
TW202029522A (zh) 氮化物半導體基板
JP2009208989A (ja) 化合物半導体基板およびその製造方法