CN105247675B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105247675B
CN105247675B CN201380077017.0A CN201380077017A CN105247675B CN 105247675 B CN105247675 B CN 105247675B CN 201380077017 A CN201380077017 A CN 201380077017A CN 105247675 B CN105247675 B CN 105247675B
Authority
CN
China
Prior art keywords
main electrode
metal pattern
unitary
substrate plate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380077017.0A
Other languages
English (en)
Other versions
CN105247675A (zh
Inventor
长谷川滋
森下和博
津田亮
林田幸昌
安富伍郎
伊达龙太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Corp
Original Assignee
Mitsubishi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Corp filed Critical Mitsubishi Corp
Publication of CN105247675A publication Critical patent/CN105247675A/zh
Application granted granted Critical
Publication of CN105247675B publication Critical patent/CN105247675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

具备基底板和形成在该基底板之上的多个单位构造。特征在于，所有的该单位构造具备：绝缘基板，其固定于该基底板；金属图案，其形成在该绝缘基板之上；半导体元件，其与该金属图案电连接；以及主电极，其上端部向外部露出，下端部连接于该金属图案中的与该基底板的外缘最接近的部分即外周部。

Description

半导体装置
技术领域
本发明涉及在例如电气铁路或风力发电等中使用的半导体装置。
背景技术
IGBT(Insulated Gate Bipolar Transistor)模块等半导体装置在例如电动机的电力控制等中使用。在专利文献1中，公开有具备IGBT等半导体元件的半导体装置。该半导体装置将主电极连接至与半导体元件电连接的金属图案。
专利文献1：日本特开2012-64609号公报
发明内容
有时例如使用焊料将金属图案和主电极连接。在使半导体装置的主电流开始流动的开启时，在主电流稳定地流动的导通时以及将主电流切断的断开时，半导体元件的能量损耗成为热能，半导体装置的温度升高。另一方面，在长时间不向半导体装置通电的情况下，半导体装置的温度降低至外部环境温度(低温)。由于高温状态和低温状态反复，从而半导体装置内的部件反复进行热膨胀和热收缩。由此，存在金属图案与主电极的连接部劣化的问题。存在下述问题，即，如果该劣化加深，则导致主电极从金属图案分离。
本发明是为了解决上述问题而提出的，其目的在于提供一种半导体装置，该半导体装置能够抑制金属图案与主电极的连接部的劣化。
本申请的发明涉及的半导体装置的特征在于，具备基底板和形成在该基底板之上的多个单位构造。所有的该单位构造具备：绝缘基板，其固定于该基底板；金属图案，其形成在该绝缘基板之上；半导体元件，其与该金属图案电连接；以及主电极，其上端部向外部露出，下端部连接于该金属图案中的与该基底板的外缘最接近的部分即外周部。
本申请的发明涉及的其他半导体装置的特征在于，具备：基底板，其俯视观察时形成为四边形，沿着第1边形成有多个第1贯通孔，沿着与该第1边相对的第2边形成有多个第2贯通孔；以及多个单位构造，它们形成在该基底板之上。所有的该单位构造具备：绝缘基板，其固定于该基底板；金属图案，其形成在该绝缘基板之上；半导体元件，其与该金属图案电连接；以及主电极，其上端部向外部露出，下端部与该金属图案连接。所有的该下端部与从该第1边朝向该第2边推进从该第1边至该第2边为止的距离的1/4的位置相比位于靠该第1边侧的部分，或者与从该第2边朝向该第1边推进从该第2边至该第1边为止的距离的1/4的位置相比位于靠该第2边侧的部分。
本发明的其他特征在下面明确。
发明的效果
根据本发明，能够抑制金属图案与主电极的连接部的劣化。
附图说明
图1是本发明的实施方式1涉及的半导体装置的内部构造的俯视图。
图2是主电极等的斜视图。
图3是主电极等的俯视图。
图4是本发明的实施方式1涉及的半导体装置的侧视图。
图5是对比例的半导体装置的内部构造的俯视图。
图6是对比例的主电极等的斜视图。
图7是对比例的主电极等的俯视图。
图8是本发明的实施方式2涉及的半导体装置的内部构造的俯视图。
图9是本发明的实施方式2涉及的主电极等的斜视图。
图10是本发明的实施方式3涉及的半导体装置的内部构造的俯视图。
图11是本发明的实施方式3涉及的第2主电极等的斜视图。
图12是本发明的实施方式4涉及的半导体装置的内部构造的俯视图。
图13是本发明的实施方式4涉及的第2主电极等的斜视图。
具体实施方式
参照附图对本发明的实施方式涉及的半导体装置进行说明。对相同或对应的结构要素标注相同标号，有时省略重复的说明。
实施方式1.
图1是本发明的实施方式1涉及的半导体装置的内部构造的俯视图。该半导体装置具备基底板10。基底板10例如俯视观察时形成为四边形。在基底板10形成有沿着基底板10的第1边10a的多个第1贯通孔12。另外，沿着基底板10的与第1边10a相对的第2边10b，形成有多个第2贯通孔14。
在基底板10之上形成有多个单位构造。多个单位构造具备3个第1单位构造16、60、70和3个第2单位构造18、80、90。3个第1单位构造16、60、70形成在基底板10的第1边10a侧。3个第2单位构造18、80、90形成在基底板10的第2边10b侧。3个第1单位构造16、60、70和3个第2单位构造18、80、90成为将在第1边10a和第2边10b之间与它们平行地延伸的想象线作为对称轴的线对称。
首先，对第1单位构造进行说明。3个第1单位构造16、60、70具有相同结构，因此在这里对第1单位构造16进行说明。第1单位构造16具有固定于基底板10的绝缘基板20。在绝缘基板20之上形成有第1金属图案22以及与第1金属图案22绝缘的第2金属图案24。第1金属图案22以及第2金属图案24例如由铜或铝等形成。第2金属图案24的主电流流动的方向的长度大于2倍的第2金属图案24的宽度的值。
第1单位构造16具备4个IGBT26和4个二极管28。IGBT26在表面具有发射极，在背面具有集电极。二极管28在表面具有阳极，在背面具有阴极。IGBT26的集电极以及二极管28的阴极与第1金属图案22连接。该连接例如通过焊料实现。IGBT26的发射极和二极管28的阳极经由例如由铝形成的导线30而与第2金属图案24电连接。
第1主电极的第1下端部32与第1金属图案22连接。第2主电极的第1下端部34与第2金属图案24连接。此外，为了便于说明，在图1中省略除了第1主电极和第2主电极的下端的部分以外的部分。
接着，对第2单位构造进行说明。3个第2单位构造18、80、90具有相同结构，因此在这里对第2单位构造18进行说明。第2单位构造18具有固定于基底板10的绝缘基板40。在绝缘基板40之上形成有第1金属图案42以及与第1金属图案42绝缘的第2金属图案44。第1金属图案42以及第2金属图案44例如由铜或铝等形成。
第2单位构造18具备4个IGBT 46和4个二极管48。IGBT 46以及二极管48分别与上述的IGBT26以及二极管28相同。IGBT46的集电极以及二极管48的阴极与第1金属图案42连接。该连接例如通过焊料实现。IGBT46的发射极和二极管48的阳极经由例如由铝形成的导线50而与第2金属图案44电连接。
第1主电极的第2下端部52与第1金属图案42连接。第2主电极的第2下端部54与第2金属图案44连接。第2单位构造18具有上述的结构。此外，在图1以及其之后的图中，省略了实际的半导体装置所具备的向IGBT26、46的栅极供给电压的配线、发射极感应辅助电极、栅极辅助电极以及集电极感应辅助电极等。
根据图1可明确，第1单位构造60具备第1下端部62、64。第1单位构造70具备第1下端部72、74。第2单位构造80具备第2下端部82、84。第2单位构造90具备第2下端部92、94。第1下端部32、34、62、64、72、74沿着多个第1贯通孔12排列。第2下端部52、54、82、84、92、94沿着多个第2贯通孔14排列。
第1下端部32、34、62、64、72、74与从第1边10a朝向第2边10b推进从第1边10a至第2边10b为止的距离的1/4的位置相比，位于第1边10a侧。将该位置称为第1边侧位置。另一方面，第2下端部52、54、82、84、92、94与从第2边10b朝向第1边10a推进从第2边10b至第1边10a为止的距离的1/4的位置相比，位于第2边10b侧。将该位置称为第2边侧位置。因而，所有的下端部(是指第1下端部32、34、62、64、72、74和第2下端部52、54、82、84、92、94中的任一个)位于第1边侧位置或第2边侧位置。
图2是主电极等的斜视图。在图2示出第1主电极100和第2主电极110。第1主电极100的上端部102是向外部露出的部分。第1主电极100具备第1下端部32和第2下端部52。第1下端部32和第1金属图案22、以及第2下端部52和第1金属图案42例如通过焊料进行连接。第1主电极100作为集电极主电极起作用。
第2主电极110的上端部112是向外部露出的部分。第2主电极110具备第1下端部34和第2下端部54。第1下端部34和第2金属图案24、以及第2下端部54和第2金属图案44例如通过焊料进行连接。第2主电极110作为发射极主电极起作用。
如上所述，由第1单位构造16和第2单位构造18共享一个第1主电极100。另外，由第1单位构造16和第2单位构造18共享一个第2主电极110。同样地，由第1单位构造60和第2单位构造80共享一个第1主电极和一个第2主电极。另外，由第1单位构造70和第2单位构造90共享一个第1主电极和一个第2主电极。
图3是主电极等的俯视图。本发明的实施方式1涉及的半导体装置，具备第1主电极100、120、140、以及第2主电极110、130、150作为主电极。所有的下端部与金属图案(是指第1金属图案或第2金属图案)中的与基底板10的外缘最接近的部分即外周部(下面有时简称为外周部)连接。
图4是本发明的实施方式1涉及的半导体装置的侧视图。螺钉160贯穿多个第1贯通孔12和多个第2贯通孔14。利用该螺钉160，散热器162与基底板10的背面热接触(连接)。也可以在基底板10和散热器162之间涂覆脂状物。多个单位构造被基底板10上的壳体164覆盖。从壳体164的上表面露出主电极的上端部102、112。
在这里，在说明本发明的实施方式1涉及的半导体装置的意义之前，说明对比例。图5是对比例的半导体装置的内部构造的俯视图。在基底板10的第1边10a侧形成有3个上部单位构造200、220、230。在基底板10的第2边10b侧形成有3个下部单位构造240、260、270。在基底板10之上的上部单位构造200、220、230和下部单位构造240、260、270之间，形成有中部单位构造280、290、300。
3个上部单位构造200、220、230具有相同结构，因此在这里对上部单位构造200进行说明。上部单位构造200具备绝缘基板202。在绝缘基板202之上形成有金属图案204。IGBT206的集电极和二极管208的阴极例如通过焊料与金属图案204连接。第1主电极的第1下端部210例如通过焊料与金属图案204连接。
3个下部单位构造240、260、270具有相同结构，因此在这里对下部单位构造240进行说明。下部单位构造240具备绝缘基板242。在绝缘基板242之上形成有金属图案244。IGBT246的集电极和二极管248的阴极例如通过焊料与金属图案244连接。第1主电极的第2下端部250例如通过焊料与金属图案244连接。
3个中部单位构造280、290、300具有相同结构，因此在这里对中部单位构造280进行说明。中部单位构造280具备绝缘基板282。在绝缘基板282之上形成有金属图案284。IGBT206、246的发射极和二极管208、248的阳极经由导线与金属图案284电连接。第2主电极的下端部286例如通过焊料与金属图案284连接。
根据图5可明确，第1下端部210没有连接于金属图案204中的与基底板10的外缘最接近的部分即外周部。第2下端部250没有连接于金属图案244中的与基底板10的外缘最接近的部分即外周部。下端部286形成在第1边10a和第2边10b的中间，因此下端部286没有位于第1边侧位置或第2边侧位置。
图6是对比例的主电极等的斜视图。在图6示出第1主电极310和第2主电极320。关注从第1边10a朝向第2边10b的方向的长度(称为横向长度)，第1主电极310比上述的第1主电极100短。另外，第2主电极320的横向长度比上述的第2主电极110的横向长度短。图7是对比例的主电极等的俯视图。对比例的半导体装置具有上述的结构。
然而，与基底板10的外缘较近的位置的散热量，大于基底板10的中央位置的散热量。根据本发明的实施方式1涉及的半导体装置，主电极的下端部全部连接于金属图案中的与基底板10的外缘最接近的部分即外周部。因而，能够增大金属图案与主电极的连接部(下面简称为连接部)处的散热量，抑制该连接部的劣化。
在对比例的情况下，在上部单位构造和下部单位构造之间具有中部单位构造，因此存在不能将中部单位构造的连接部配置在基底板的外缘附近的情况。但是，在本发明的实施方式1涉及的半导体装置中，在第1单位构造16设置第2金属图案24，并且在第2单位构造18设置第2金属图案44，从而不需要对比例的中部单位构造。因此，能够将所有连接部配置在基底板的外缘附近。
基底板10和散热器162利用插入在多个第1贯通孔12和多个第2贯通孔14中的螺钉160而连接，因此将基底板10中沿着多个第1贯通孔12或多个第2贯通孔14的部分向散热器162强力地按压。因此，在基底板10中的沿着多个第1贯通孔12或多个第2贯通孔14的部分处，散热量比基底板10的中央部大。
在本发明的实施方式1涉及的半导体装置中，主电极的下端部(连接部)全部沿着多个第1贯通孔12或多个第2贯通孔14排列。因此，能够增大连接部处的通过散热器162实现的散热量，抑制连接部的劣化。此外，为了充分增大连接部处的通过散热器162实现的散热量，优选所有的连接部(所有的下端部)位于第1边侧位置或第2边侧位置。
如上所述，使连接部接近基底板10的外缘，并且将连接部沿着多个第1贯通孔12或多个第2贯通孔14排列，从而能够降低连接部的最高温度。因此，能够加长半导体装置的热循环寿命(从开始使用半导体装置起至主电极与金属图案分离为止的期间)。
本发明的实施方式1涉及的所有主电极具备与第1单位构造的第1边10a侧的外周部连接的第1下端部、以及与第2单位构造的第2边10b侧的外周部连接的第2下端部。因此，本发明的实施方式1涉及的所有主电极的横向长度比对比例的主电极的横向长度长。横向长度长的主电极能够在半导体装置的部件热膨胀或热收缩时发挥弹簧效果，降低连接部的应力。因此，能够抑制连接部的劣化。
在本发明的实施方式1中，多个单位构造具有3个第1单位构造16、60、70和3个第2单位构造18、80、90，但本发明并不限定于此。只要具备主电极的下端部与外周部连接的多个单位构造，单位构造的内部结构以及单位构造的数量并没有限定。
然而，为了统一某个连接部和其他连接部的可靠性，优选在所有单位构造中，主电极的下端部与外周部连接，并且针对所有连接部使从基底板10的外缘至连接部为止的距离相等。
本发明的重要的特征如上所述，是具备主电极的下端部与外周部连接的多个单位构造。在通过该特征能够充分增大连接部的散热量的情况下，将连接部沿着多个第1贯通孔12或多个第2贯通孔14排列这一点、将连接部配置在第1边侧位置或第2边侧位置这一点以及将主电极的横向长度增长这一点不是必须的。
基底板10的形状没有特别的限定。也可以在例如大致正方形的基底板之上形成4个单位构造。在正方形的基底板的四角形成贯通孔的情况下，在沿着基底板的外缘的位置处通过散热器实现的散热效果提高，因此将连接部沿着基底板的外缘排列即可。另外，也可以使用散热器162以外的冷却器。也可以将例如水冷冷却器安装在基底板10的背面。
与金属图案连接的半导体元件并不限定于IGBT和二极管。半导体元件只要是在第1部分和第2部分之间使主电流流动，第1部分与第1金属图案电连接，第2部分与第2金属图案电连接，则具体的结构没有特别的限定。第1部分的例子是集电极或阴极。第2部分的例子是发射极或阳极。作为半导体元件的一个例子，具有开关元件或二极管。作为开关元件，除了IGBT之外，具有例如MOSFET、SJMOS或JFET。
另外，半导体元件可以由硅形成，也可以由与硅相比带隙宽的宽带隙半导体形成。宽带隙半导体例如是碳化硅、氮化镓类材料、或者金刚石。由宽带隙半导体形成的半导体元件耐电压以及容许电流密度高，因此使大电流流动的情况较多。因此，半导体元件的高温时与低温时的温度差变大，连接部容易劣化。在该情况下，采用本发明的实施方式1涉及的结构，提高连接部的散热性尤其重要。
此外，通过采用由宽带隙半导体形成的半导体元件，能够实现半导体装置的小型化。上述的各变形也能够应用于下面的实施方式涉及的半导体装置。
实施方式2.
本发明的实施方式2涉及的半导体装置与实施方式1的半导体装置一致点较多，因此以与实施方式1的半导体装置的不同点为中心进行说明。图8是本发明的实施方式2涉及的半导体装置的内部构造的俯视图。
在基底板10之上形成有多个单位构造。多个单位构造具备3个第1单位构造400、420、430和3个第2单位构造440、460、470。3个第1单位构造400、420、430形成在基底板10的第1边10a侧。3个第2单位构造440、460、470形成在基底板10的第2边10b侧。3个第1单位构造400、420、430和3个第2单位构造440、460、470成为将在第1边10a和第2边10b之间与它们平行地延伸的想象线作为对称轴的线对称。
首先，对第1单位构造进行说明。3个第1单位构造400、420、430具有相同结构，因此在这里对第1单位构造400进行说明。在绝缘基板20之上形成有相互绝缘的第1金属图案402、第2金属图案404、以及第3金属图案406。第2金属图案404的主电流流动的方向的长度大于2倍的第2金属图案404的宽度的值。
3个IGBT408的集电极和3个二极管410的阴极与第1金属图案402连接。同样地，3个IGBT的集电极和3个二极管的阴极与第3金属图案406连接。IGBT的发射极和二极管的阳极经由例如由铝形成的导线与第2金属图案404电连接。
第1主电极具有第1下端部412a、412b。第1下端部412a与第1金属图案402连接。第1下端部412b与第3金属图案406连接。第2金属图案404与第2主电极的第1下端部414连接。
接着，对第2单位构造进行说明。3个第2单位构造440、460、470具有相同结构，因此在这里对第2单位构造440进行说明。在绝缘基板40之上形成有相互绝缘的第1金属图案442、第2金属图案444以及第3金属图案446。
3个IGBT448的集电极和3个二极管450的阴极与第1金属图案442连接。同样地，3个IGBT的集电极和3个二极管的阴极与第3金属图案446连接。IGBT的发射极和二极管的阳极经由导线与第2金属图案444电连接。
第1主电极具有第2下端部452a、452b。第1下端部452a与第1金属图案442连接。第1下端部452b与第3金属图案446连接。第2主电极的第2下端部454与第2金属图案444连接。
图9是本发明的实施方式2涉及的主电极等的斜视图。示出第1主电极500和第2主电极510。本发明的实施方式2涉及的半导体装置的特征是第1主电极500具备4个下端部(第1下端部412a、412b、以及第2下端部452a、452b)。根据该特征，第1主电极500的连接部的数量成为4个，因此与如实施方式1涉及的半导体装置所示第1主电极100的连接部的数量为2个的情况相比较，能够使各连接部的电流密度下降。因此，能够抑制连接部的劣化。
实施方式3.
本发明的实施方式3涉及的半导体装置与实施方式2的半导体装置一致点较多，因此以与实施方式2的半导体装置的不同点为中心进行说明。图10是本发明的实施方式3涉及的半导体装置的内部构造的俯视图。
第2主电极具有第1下端部414a、414b。第1下端部414a、414b与第2金属图案404连接。另外，第2主电极具有第2下端部454a、454b。第2下端部454a、454b与第2金属图案444连接。图11是本发明的实施方式3涉及的第2主电极等的斜视图。示出第2主电极600。另外，在图11中省略了第1主电极。
第2主电极600具备4个下端部(第1下端部414a、414b、以及第2下端部454a、454b)。根据该特征，第2主电极600的连接部的数量成为4个，因此与如实施方式1涉及的半导体装置所示第2主电极110的连接部的数量为2个的情况相比较，能够使各连接部的电流密度下降。因此，能够抑制连接部的劣化。
实施方式4.
本发明的实施方式4涉及的半导体装置与实施方式3的半导体装置一致点较多，因此以与实施方式3的半导体装置的不同点为中心进行说明。图12是本发明的实施方式4涉及的半导体装置的内部构造的俯视图。
第2主电极的第1下端部414a与第1下端部414b相比位于从基底板10的外缘远离的位置。第2主电极的第2下端部454a与第2下端部454b相比位于从基底板10的外缘远离的位置。图13是本发明的实施方式4涉及的第2主电极700等的斜视图。第2主电极700的上端部702是向外部露出的部分。
根据连接部的布局的情况，有时某个连接部与其他连接部相比离开基底板的外缘。在实施方式4的半导体装置中，第1下端部414a和第2下端部454a与其他下端部相比离开基底板10的外缘。但是，包含第1下端部414a和第2下端部454a在内的所有下端部位于第1边侧位置或第2边侧位置。因此，能够抑制所有连接部的劣化。
因此，本发明的实施方式2-4的半导体装置的特征在于，主电极具有4个下端部。更具体而言，主电极具有2个第1下端部、且具有2个第2下端部。由此，能够降低各连接部的电流密度。此外，第1下端部和第2下端部的数量并不限定于2个，主电极能够具有大于或等于2个第1下端部、且具有大于或等于2个第2下端部，由此降低各连接部的电流密度。
也可以将上述各实施方式涉及的半导体装置的特征适当地组合而提高本发明的效果。
标号的说明
10 基底板，10a 第1边，10b 第2边，12 多个第1贯通孔，14 多个第2贯通孔，16、60、70 第1单位构造，18、80、90 第2 单位构造，20、40 绝缘基板，22、42 第1金属图案，24、44 第2 金属图案，26、46 IGBT，28、48 二极管，30、50 导线，32、34、62、64、72、74 第1下端部，52、54、82、84、92、94 第2下端部，100 第1主电极，110 第2主电极，102、112 上端部，160螺钉，162 散热器，164 壳体，400、420、430 第1单位构造，440、460、470 第2单位构造，412a、412b、414a、414b 第1 下端部，452a、452b、454a、454b 第2下端部，500 第1主电极，510、600、700 第2主电极。

Claims (14)

1.一种半导体装置，其特征在于，具备：
基底板，其俯视观察时形成为四边形；
多个单位构造，它们在所述基底板的第1边侧形成有多个，在所述基底板的与所述第1边相对的第2边侧形成有多个；
绝缘基板，其固定于所述基底板；以及
集电极主电极或漏极主电极、以及发射极主电极或源极主电极，
所有的所述单位构造具备：
金属图案，其形成在所述绝缘基板之上；以及
半导体元件，其与所述金属图案电连接，
所述集电极主电极或漏极主电极、以及所述发射极主电极或源极主电极的上端部向外部露出，下端部连接于所述金属图案中的与所述基底板的外缘最接近的部分即外周部，
在所述基底板的所述第1边侧以及所述第2边侧的所述外周部连接有所述下端部。
2.一种半导体装置，其特征在于，具备：
基底板，其俯视观察时形成为四边形；
多个单位构造，它们形成在所述基底板之上；
绝缘基板，其固定于所述基底板；以及
集电极主电极或漏极主电极、以及发射极主电极或源极主电极，
所有的所述单位构造具备：
金属图案，其形成在所述绝缘基板之上；以及
半导体元件，其与所述金属图案电连接，
所述集电极主电极或漏极主电极、以及所述发射极主电极或源极主电极的上端部向外部露出，下端部连接于所述金属图案中的与所述基底板的外缘最接近的部分即外周部，
所述多个单位构造具备：
第1单位构造，其形成在所述基底板的第1边侧；以及
第2单位构造，其形成在所述基底板的与所述第1边相对的第2边侧，
所述集电极主电极或漏极主电极、以及所述发射极主电极或源极主电极具备与所述第1单位构造的所述第1边侧的所述外周部连接的第1下端部、和与所述第2单位构造的所述第2边侧的所述外周部连接的第2下端部。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在所述基底板形成多个第1贯通孔和多个第2贯通孔，该多个第1贯通孔沿着所述基底板的所述第1边，该多个第2贯通孔沿着所述第2边，
所述下端部全部沿着所述多个第1贯通孔或所述多个第2贯通孔排列。
4.根据权利要求3所述的半导体装置，其特征在于，具备：
螺钉，其贯穿所述多个第1贯通孔和所述多个第2贯通孔；以及
冷却器，其利用所述螺钉连接于所述基底板的背面。
5.根据权利要求3所述的半导体装置，其特征在于，
所有的所述下端部与从所述第1边朝向所述第2边推进从所述第1边至所述第2边为止的距离的1/4的位置相比位于靠所述第1边侧的部分，或者与从所述第2边朝向所述第1边推进从所述第2边至所述第1边为止的距离的1/4的位置相比位于靠所述第2边侧的部分。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述金属图案具备第1金属图案和与所述第1金属图案绝缘的第2金属图案，
所述半导体元件在第1部分和第2部分之间使主电流流动，所述第1部分与所述第1金属图案电连接，所述第2部分与所述第2金属图案电连接，
所述集电极主电极或漏极主电极、以及所述发射极主电极或源极主电极具备与所述第1金属图案连接的第1主电极、和与所述第2金属图案连接的第2主电极。
7.根据权利要求2所述的半导体装置，其特征在于，
所述集电极主电极或漏极主电极、以及所述发射极主电极或源极主电极具有大于或等于2个所述第1下端部、且具有大于或等于2个所述第2下端部。
8.根据权利要求1所述的半导体装置，其特征在于，
所述半导体元件是开关元件或二极管。
9.根据权利要求8所述的半导体装置，其特征在于，
所述半导体元件由宽带隙半导体形成。
10.根据权利要求9所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓类材料或金刚石。
11.一种半导体装置，其特征在于，具备：
基底板，其俯视观察时形成为四边形，具有第1边以及与所述第1边相对的第2边；
第1单位构造，其形成在所述基底板的所述第1边侧；
第2单位构造，其形成在所述基底板的所述第2边侧；
绝缘基板，其固定于所述基底板；以及
集电极主电极或漏极主电极、以及发射极主电极或源极主电极，
所述第1单位构造以及所述第2单位构造具备：
金属图案，其形成在所述绝缘基板之上；以及
半导体元件，其与所述金属图案电连接，
所述集电极主电极或漏极主电极、以及所述发射极主电极或源极主电极的上端部向外部露出，下端部与所述金属图案连接，
所述集电极主电极或漏极主电极、以及所述发射极主电极或源极主电极的所述下端部与从所述第1边朝向所述第2边推进从所述第1边至所述第2边为止的距离的1/4的位置相比位于靠所述第1边侧的部分，或者与从所述第2边朝向所述第1边推进从所述第2边至所述第1边为止的距离的1/4的位置相比位于靠所述第2边侧的部分，
在所述第1边侧的部分以及所述第2边侧的部分存在所述下端部。
12.根据权利要求11所述的半导体装置，其特征在于，
在所述基底板的所述第1边侧或所述第2边侧形成贯通孔，
所述半导体装置具备：
螺钉，其贯穿所述贯通孔；以及
冷却器，其利用所述螺钉连接于所述基底板的背面。
13.根据权利要求6所述的半导体装置，其特征在于，
所述第2金属图案的主电流流动的方向的长度大于2倍的所述第2金属图案的宽度的值。
14.根据权利要求1或2所述的半导体装置，其特征在于，
所述金属图案具备相互绝缘的第1金属图案、第2金属图案以及第3金属图案，
所述集电极主电极或漏极主电极、以及所述发射极主电极或源极主电极具备与所述第1金属图案和所述第3金属图案连接的第1主电极、以及与所述第2金属图案连接的第2主电极。
CN201380077017.0A 2013-05-29 2013-05-29 半导体装置 Active CN105247675B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/064869 WO2014192093A1 (ja) 2013-05-29 2013-05-29 半導体装置

Publications (2)

Publication Number Publication Date
CN105247675A CN105247675A (zh) 2016-01-13
CN105247675B true CN105247675B (zh) 2019-11-15

Family

ID=51988166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380077017.0A Active CN105247675B (zh) 2013-05-29 2013-05-29 半导体装置

Country Status (6)

Country Link
US (1) US10325827B2 (zh)
JP (1) JP6213562B2 (zh)
KR (2) KR101800528B1 (zh)
CN (1) CN105247675B (zh)
DE (1) DE112013007122B4 (zh)
WO (1) WO2014192093A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186302A (ja) * 2018-08-20 2018-11-22 三菱電機株式会社 半導体装置およびそれを備える半導体モジュール
JP6980625B2 (ja) * 2018-09-18 2021-12-15 株式会社東芝 端子板及び半導体装置
US11031379B2 (en) * 2019-09-04 2021-06-08 Semiconductor Components Industries, Llc Stray inductance reduction in packaged semiconductor devices
EP4095901A1 (en) * 2021-05-26 2022-11-30 Infineon Technologies Austria AG A semiconductor device with improved performance in operation and improved flexibility in the arrangement of power chips

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269745B2 (ja) * 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
JP3521651B2 (ja) 1996-10-18 2004-04-19 株式会社日立製作所 パワー半導体装置
DE69726518T2 (de) 1996-09-06 2004-10-07 Hitachi Ltd Leistungshalbleiteranordnung in modularer Bauart
JP4329960B2 (ja) 1999-11-15 2009-09-09 日本インター株式会社 複合半導体装置
JP2001274322A (ja) 2000-03-27 2001-10-05 Mitsubishi Electric Corp パワー半導体モジュール
JP2002125381A (ja) 2000-10-13 2002-04-26 Mitsubishi Electric Corp 電力変換装置
JP2003243610A (ja) 2002-02-19 2003-08-29 Hitachi Ltd 絶縁型半導体装置
JP4797203B2 (ja) * 2008-12-17 2011-10-19 三菱電機株式会社 半導体装置
EP3633723B1 (en) * 2009-05-14 2023-02-22 Rohm Co., Ltd. Semiconductor device
WO2011086896A1 (ja) * 2010-01-15 2011-07-21 三菱電機株式会社 電力用半導体モジュール
JP5174085B2 (ja) 2010-05-20 2013-04-03 三菱電機株式会社 半導体装置
JP5544255B2 (ja) 2010-09-14 2014-07-09 株式会社 日立パワーデバイス 半導体パワーモジュール及び電力変換装置
CN103563075B (zh) 2011-06-16 2016-05-18 富士电机株式会社 半导体单元及使用该单元的半导体器件
JP6253409B2 (ja) 2011-07-11 2017-12-27 三菱電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
JP6213562B2 (ja) 2017-10-18
KR20160003104A (ko) 2016-01-08
US20160079142A1 (en) 2016-03-17
KR101800528B1 (ko) 2017-11-22
KR101917558B1 (ko) 2018-11-09
US10325827B2 (en) 2019-06-18
DE112013007122B4 (de) 2023-09-21
DE112013007122T5 (de) 2016-03-10
WO2014192093A1 (ja) 2014-12-04
KR20170126012A (ko) 2017-11-15
CN105247675A (zh) 2016-01-13
JPWO2014192093A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
CN103563075B (zh) 半导体单元及使用该单元的半导体器件
CN102893392B (zh) 采用孤岛拓扑结构的高密度氮化镓器件
WO2015064232A1 (ja) 半導体モジュール
CN105247675B (zh) 半导体装置
TWM331086U (en) Combination of LED and heat conduction device
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
JP2007110002A (ja) 半導体装置
JP2013033812A (ja) パワー半導体モジュール
JP2012054294A (ja) 半導体装置
CN110660762A (zh) 热传递结构、电力电子模块及其制造方法以及冷却元件
CN103618042B (zh) 一种半导体发光二极管芯片
US9203009B2 (en) Electrode module for LED lamp
WO2022059272A1 (ja) 半導体装置
JP2004221504A (ja) 熱電変換装置およびその製造方法
EP2178117A1 (en) Power semiconductor module with double side cooling
JP2015006017A (ja) 電力変換装置
JP2011254106A (ja) 半導体装置モジュール及びこれに用いられる熱伝導チップ
US20170324406A1 (en) Bridge leg circuit assembly and full-bridge circuit assembly
JP2017191903A (ja) 半導体装置の放熱構造
EP2802007A1 (en) Power semiconductor module
CN107210281B (zh) 带有改进的键合连接结构的功率半导体模块
CN109509723B (zh) 一种封装结构和接线盒
CN219811493U (zh) 功率器件封装结构
JP2018014522A (ja) 半導体装置
CN213071112U (zh) 一种整流半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant