CN109509723B - 一种封装结构和接线盒 - Google Patents

一种封装结构和接线盒 Download PDF

Info

Publication number
CN109509723B
CN109509723B CN201710832617.3A CN201710832617A CN109509723B CN 109509723 B CN109509723 B CN 109509723B CN 201710832617 A CN201710832617 A CN 201710832617A CN 109509723 B CN109509723 B CN 109509723B
Authority
CN
China
Prior art keywords
chip
pin
base island
package structure
chip base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710832617.3A
Other languages
English (en)
Other versions
CN109509723A (zh
Inventor
邵志峰
吴泽星
吴志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Huajing Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Huajing Microelectronics Co Ltd filed Critical Wuxi China Resources Huajing Microelectronics Co Ltd
Priority to CN201710832617.3A priority Critical patent/CN109509723B/zh
Publication of CN109509723A publication Critical patent/CN109509723A/zh
Application granted granted Critical
Publication of CN109509723B publication Critical patent/CN109509723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明提供一种封装结构和接线盒,该封装结构包括:绝缘壳体;至少三个芯片基岛,各芯片基岛封装于绝缘壳体内,各芯片基岛沿绝缘壳体长度方向并排间隔设置;每个芯片基岛上设置均有芯片。该封装结构可以较快地散发各芯片工作时产生的热量,可以改善封装结构的散热效果。该接线盒,包括壳体,所述壳体内设置上述的封装结构,该接线盒具有较好的散热效果。

Description

一种封装结构和接线盒
技术领域
本发明涉及集成电路技术领域,尤其涉及一种封装结构和接线盒。
背景技术
封装结构可作为集成电路元件,与其他外部线路或外部装置连接,当封装结构内的各芯片工作时会发热,由于各芯片之间的连接方式相对固定,封装结构的尺寸也是固定的,现有的封装结构的散热空间受到制约,因此,散热效果不佳。
接线盒是将外部装置与外部线路进行连接的装置,接线盒中可设置电路元件(例如,上述的封装结构),电路元件在工作过程中会发热,如果产生的热量不能及时散发,会导致接线盒内部温度升高,若接线盒长期处于内部高温工作环境中,容易导致接线盒中的其他线路或者电子元件损坏,因此,电路元件自身的散热能力对接线盒的正常运行具有重要作用,由于上述封装结构的自身散热效果不佳,因此,当其设置在接线盒中时,造成接线盒散热能力差。
发明内容
针对现有技术中的问题,本发明的一方面提供一种封装结构,所述封装结构包括:
绝缘壳体;
至少三个芯片基岛,各所述芯片基岛封装于所述绝缘壳体内,各所述芯片基岛沿所述绝缘壳体长度方向并排间隔设置;
每个所述芯片基岛上均设置有芯片。
可选的,各所述芯片基岛具有延伸出所述绝缘壳体外的第一引脚。
可选的,所述芯片的第一极与所述芯片基岛电连接;
沿所述绝缘壳体宽度方向还包括分离设置的延伸出所述绝缘壳体外的第一引脚和第二引脚,分离设置的所述第一引脚和第二引脚通过第一金属条电连接,且所述第一金属条与其中一个所述芯片的第二极电连接。
可选的,每两相邻的所述芯片之间分别通过第二金属条串联。
可选的,分离设置的所述第一引脚和第二引脚分别设置在沿所述绝缘壳体长度方向靠近所述绝缘壳体一侧边缘的所述芯片基岛的两侧。
可选的,该封装结构,还包括:分离设置的上连接片和下连接片;
所述分离设置的第一引脚和第二引脚分别由所述上连接片和下连接片的一端延伸形成;
所述第一金属条的两端分别与所述上连接片和所述下连接片电连接。
可选的,所述上连接片和下连接片分别设置在沿所述绝缘壳体长度方向靠近所述绝缘壳体一侧边缘的所述芯片基岛的两侧。
可选的,所述第一金属条的第一端与所述上连接片电连接,所述第一金属条的中间部分与沿所述绝缘壳体长度方向靠近所述绝缘壳体一侧边缘的所述二极管芯片的第二极电连接,所述第一金属条的第二端与所述下连接片电连接。
可选的,沿所述绝缘壳体长度方向靠近所述绝缘壳体另一侧边缘的所述芯片基岛还具有延伸出所述绝缘壳体的第二引脚。
可选的,各所述第一引脚均位于所述绝缘壳体的第一侧且平行设置,各所述第二引脚均位于所述绝缘壳体的与所述第一侧相对的第二侧且平行设置。
可选的,每个所述芯片基岛上设置的芯片包括二极管、三极管、MOS管或者集成电路芯片中的一种或多种。
可选的,每两相邻所述芯片的中心之间的距离均相等。
可选的,位于中间位置的所述芯片基岛的面积最大,沿所述绝缘壳体长度方向靠近所述绝缘壳体另一侧边缘的所述芯片基岛的面积最小,自中间位置分别向所述绝缘壳体长度方向的两侧各所述芯片基岛的面积递减。
可选的,面积最小的所述芯片基岛的面积与所述绝缘壳体的横截面积的比值大于等于20%,面积最大的所述芯片基岛与面积最小的所述芯片基岛的面积比值小于等于1.8。
可选的,各所述芯片基岛上设置有对穿孔。
可选的,所述芯片基岛上还设置有围绕所述芯片的凹槽。
可选的,所述绝缘壳体的材料为无卤环氧树脂,且所述无卤环氧树脂的导热系数大于等于2W/(m*K)。
本发明的另一个方面还提供一种接线盒,包括壳体,所述壳体内设置有上述任一所述的封装结构。
可选的,所述壳体内设置有卡槽,所述封装结构卡接在所述卡槽中。
基于上述技术方案,该封装结构中各芯片基岛沿绝缘壳体长度方向并排设置,且每个芯片基岛上均设置有芯片,与现有的塑封体中设置N+1个芯片基岛,而其中一个芯片基岛不设置芯片相比,可节省芯片基岛沿封装结构长度方向所需要占用的空间,有效利用封装结构的空间,增加各芯片基岛之间的间隔距离,同时可以增大设置在各芯片基岛上的芯片之间的间隔距离。因此,可以较快地散发各芯片工作时产生的热量,可以改善封装结构和接线盒的散热效果。
附图说明
图1为本发明一种实施方式中的封装结构的平面结构示意图;
图2为本发明又一种实施方式中封装结构的侧视图;
图3为图1中沿A-A方向的截面示意图;
图4为本发明另一种实施方式中封装结构的的等效电路图;
图5为本发明一种实施方式中将封装结构设置在接线盒中的示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。下面参考附图详细描述本发明的各实施方式。
相关技术中的封装结构,主要包括绝缘壳体,绝缘壳体内封装有并排的N+1芯片基岛,其中,N个芯片基岛上分别设置有一芯片,一个芯片基岛作为连接片不安装芯片,由于产品规格的要求,封装结构的尺寸是固定的,封装结构内各芯片之间的连接方式也相对固定,现有的封装结构中,每个芯片基岛的面积较小,各芯片基岛之间的间隔距离小,因此,散热效果不佳。
为此,本发明实施例提供一种封装结构,可改善封装结构工作时的散热效果,该封装结构包括:
绝缘壳体;
至少三个芯片基岛,各芯片基岛封装于绝缘壳体内,各芯片基岛沿绝缘壳体长度方向并排间隔设置;
每个芯片基岛上均设置有芯片。
芯片为具有相关功率器件或电路的裸片(Die),芯片基岛用于放置芯片,芯片基岛可以作为承接芯片的载体,芯片可以为各种类型的芯片,例如,二极管、三极管、MOS管或者集成电路芯片等。
每个芯片基岛上设置的芯片包括二极管、三极管、MOS管或者集成电路芯片中的一种或多种。
各芯片基岛上可以分别设置一个芯片或者每个芯片基岛上设置多个芯片,并且,每个芯片基岛上也可设置两种或者多种不同类型的芯片,本发明对此并不限定。
本实施例中,该封装结构中各芯片基岛沿绝缘壳体长度方向并排设置,且每个芯片基岛上均设置有芯片,与现有的塑封体中设置N+1个芯片基岛,而其中一个芯片基岛不设置芯片相比,可节省芯片基岛沿封装结构长度方向所需要占用的空间,有效利用封装结构的空间,增加各芯片基岛之间的间隔距离,增加各芯片基岛的面积,同时可以增大设置在各芯片基岛上的芯片之间的间隔距离。因此,可以较快的散发各芯片工作时产生的热量,改善封装结构的散热效果。
将芯片的内部电路引出端引出的外接线端可以是芯片的引脚,引脚作为芯片的接口,通过引脚可实现芯片与外部线路或者外部装置的电气连接。
在一个可选的实施方式中,各芯片基岛具有延伸出绝缘壳体外的第一引脚。
本实施例中,芯片基岛直接延伸形成第一引脚,芯片基岛与第一引脚一体形成进一步的可节省占用的空间,因此,可进一步的增加各芯片基岛之间的间隔距离,提高散热速度,改善散热效果。
在一些实施例中,芯片的第一极与芯片基岛电连接;
沿所述绝缘壳体宽度方向还包括分离设置的延伸出所述绝缘壳体外的第一引脚和第二引脚,分离设置的所述第一引脚和第二引脚通过第一金属条电连接,且所述第一金属条与其中一个芯片的第二极电连接。
本实施例中,封装结构中包括多个芯片基岛,每个芯片基岛上均设置有芯片,每个芯片基岛具有延伸出绝缘壳体外的第一引脚,而芯片的第一极与芯片基岛电连接,因此,上述的第一引脚可作为芯片的第一极引脚。
沿绝缘壳体宽度方向还包括分离的第一引脚和第二引脚,且该分离设置的第一引脚和第二引脚通过金属条电连接,该第一引脚和第二引脚具有等电位。由于该第一金属条与其中一个芯片基岛的第二极电连接,因此,该分离的第一引脚和第二引脚可作为芯片的第二极引脚。
上述的第一极和第二极与芯片的类型有关,例如,如果芯片为二极管,则第一极和第二极二者其中之一为阳极,另一个为阴极,则上述的第一极引脚和第二极引脚二者其中之一为阳极引脚,另一个为阴极引脚;又例如,当芯片为MOS管时,则第一极和第二极可以为栅极、源极和漏极中的任何两种电极,则第一极引脚和第二极引脚也为对应的类型的引脚。
分离设置的第一引脚和第二引脚沿绝缘壳体宽度方向设置,因此,不占用绝缘壳体长度方向上的空间,这样在将各芯片基岛沿绝缘壳体长度方向并排设置时,可以进一步增加各芯片基岛之间的间隔距离,同时可以增大设置在各芯片基岛上的芯片之间的间隔距离。由于上述间隔距离增加,可以更快地散发各芯片工作时产生的热量,因此,进一步可以改善封装结构的散热效果。
下面通过图1-4对本发明又一实施例提供的封装结构进行描述:
图1所示为一种封装结构的平面示意图,图2为封装结构的侧面视图,如图1和图2所示,该封装结构包括:
绝缘壳体10;
三个芯片基岛11,各芯片基岛11封装于绝缘壳体10内,各芯片基岛11沿绝缘壳体长度方向(如图1中沿横向的双箭头线的方向)并排间隔设置。
每个芯片基岛11上设置有芯片12,芯片12的第一极与芯片基岛11电连接,每两相邻的芯片12之间分别通过第二金属条13串联;
各芯片基岛11具有延伸出绝缘壳体外的第一引脚14。
分离设置的第一引脚14和第二引脚15分别设置在沿绝缘壳体长度方向靠近绝缘壳体一侧边缘的芯片基岛11的两侧,如图1所示,该第一引脚14和第二引脚15分别设置在图1中所示的最左侧的芯片基岛11的两侧。关于该第一引脚和第二引脚的设置位置,可以根据与该两个引脚相连接的外部电路或外部装置的连接位置进行调整,例如,也可以设置在图1中所示的其他芯片基岛11的两侧,或者第一引脚14设置在其中一个芯片基岛11一侧,第二引脚15设置在另一个芯片基岛11的另一侧,或者第一引脚14设置在其中一个芯片基岛11一侧,第二引脚15设置在另一个芯片基岛11的一侧。
分离设置的第一引脚14和第二引脚15通过第一金属条16电连接,且第一金属条16与其中一个芯片基岛11的第二极电连接。
本实施例中,通过第二金属条13将相邻的两芯片12串联。
本发明实施例中封装结构中的芯片可以为二极管,各二极管串联,此时,该封装结构可作为光伏发电装置的旁路电路,该封装结构可与光伏发电装置的主电路连接,作为旁路电路对光伏发电装置进行保护,该封装结构可设置在光伏发电装置的接线盒中。
本实施例的封装结构散热速度快,散热能力好,因此,当其设置在接线盒中时,可提高接线盒内部的散热速度,改善接线盒的散热效果,为接线盒正常运行提供保障。
在一个可选的实施方式中,参照图3所示,芯片12的背面(图3中靠近芯片基岛11的一面)为第一极,正面(图3中靠近第一金属条16的一面)为第二极,芯片12的背面(即第一极)与芯片基岛11电连接,由各芯片基岛11延伸形成的各第一引脚14可作为芯片12的第一极引脚,而分离设置的第一引脚14和第二引脚15可作为芯片12的第二极引脚。
下面参照图1、图3和图4详细说明上述实施例的封装结构,芯片包括的第一极和第二极,芯片12与芯片基岛11电连接的一面为背面,该背面为第一极,芯片12朝上的一面为正面,该正面为第二极,如图1所示,该封装结构包括三个芯片12,位于最左侧的芯片12的两侧分离设置有一第一引脚14和第二引脚15,位于中间位置和位于最右侧的两个芯片12分别具有一第一引脚14,位于最右侧位置的芯片12还具有一第二引脚15。
各芯片12的背面分别与各芯片基岛11电连接,因此,由各芯片基岛11延伸出的各第一引脚14为第一极引脚,位于最右侧的芯片延伸出的第二引脚15也为第一极引脚,图1中位于最左侧的芯片基岛11与位于中间位置的芯片基岛11通过一第二金属条13串联,具体而言,将该第二金属条13的一端与最左侧的芯片基岛11电连接,也就是第二金属条13与设置其上的芯片12的第一极相连,位于中间位置的芯片基岛11与设置其上的芯片12的背面电连接,该第二金属条13的另一端与位于中间位置的芯片12的正面电连接,也就是该第二金属条13与位于中间位置的芯片12的第二极相连,因此,通过该第二金属条13将位于最左侧的芯片12与位于中间位置的芯片12串联,同样道理,位于中间位置的芯片12与位于最右侧的芯片12通过另一第二金属条13串联,进而,实现每两相邻芯片12之间串联。
以上述的各芯片12为一二极管为例,则其等效电路图如图4所示,三个二极管D1、D2和D3串联,二极管D1表示图1中位于最左侧的芯片,二极管D2表示位于中间位置的芯片,二极管D3表示位于最右侧的芯片。图4中包括多个引出端S1-S6,其中引出端S1和引出端S5为阳极引脚,引出端S2、引出端S3和引出端S4和引出端S6为阴极引脚。
上述实施例中的各第一引脚和各第二引脚为通过各芯片基岛直接延伸形成,当然,也可以通过其他方式形成各引脚,例如,与芯片基岛分离设置多个连接片,然后通过金属条或者导线将各连接片与对应的芯片的电极连接,也可以形成各第一引脚和各第二引脚,本发明对于形成第一引脚和第二引脚的方式并不限定。
需要说明的是,上述实施例是以各二极管芯片串联为例,说明各芯片之间的连接关系,芯片可以是其他功率器件或功率IC类型,各芯片之间也可以为其他方式的连接关系,不限于上述实施例中的串联连接,也可以为并联连接,或者其他形式的电路连接关系,可根据封装电路结构的特性进行调整,本发明对此并不限定。
在一个可选的实施方式中,如图1所示,该封装结构还可以包括分离设置的上连接片17和下连接片18;
分离设置的第一引脚14和第二引脚15分别由上连接片17和下连接片18的一端延伸形成;
第一金属条16的两端分别与上连接片17和下连接片18电连接。
本实施例中,设置有上连接片和下连接片,将上连接片的一端延伸即可形成上述分离设置的第一引脚和第二引脚中的第一引脚,将下连接片的一端延伸即可形成上述分离设置的第一引脚和第二引脚中的第二引脚;通过将第一金属条的两端分别与上连接片和下连接片电连接,第一金属条与上连接片和下连接片之间可以有较大的接触面积,因此,可以更加稳定可靠的将第一引脚和第二引脚电连接。
在一种可选的实施方式中,上连接片17和下连接片18分别设置在沿绝缘壳体10长度方向靠近绝缘壳体10一侧边缘的芯片基岛11的两侧。
对于上连接片和下连接片的设置位置而言,不限于上述实施例中所示的方式,例如,也可以将上连接片17和下连接片18分别设置在图1中所示的其他芯片基岛11的两侧,或者上连接片17设置在其中一个芯片基岛11一侧,下连接片18设置在另一个芯片基岛11的另一侧,或者上连接片17设置在其中一个芯片基岛11一侧,下连接片18设置在另一个芯片基岛11的一侧。
上述第一金属条和第二金属条可均为铜带,铜具有电阻率底和导热性能好的特点,因此,采用铜带同时兼顾散热效果和电连接的电学性能。
在一个可选的实施方式中,参照图1和图3所示,图3为图1中沿A-A方向的截面图,第一金属条16的第一端161与上连接片17电连接,第一金属条16的中间部分162与沿绝缘壳体长度方向靠近绝缘壳体一侧边缘的芯片12的第二极电连接,第一金属条16的第二端163与下连接片18电连接。
本实施例中,第一金属条16沿绝缘壳体宽度方向设置(如图1中沿纵向的双箭头线的方向),可在第一金属条16的第一端161与上连接片17之间设置焊接材料201,同样的,第一金属条16的中间部分162与芯片12的第二极之间设置焊接材料202,第一金属条16的第二端163与下连接片18之间设置焊接材料203,进而通过第一金属条16将上连接片17、芯片12的第二极和下连接片18依次连接,实现相对设置的第一引脚和第二引脚的电连接。
参照图3所示,可在芯片12的背面与芯片基岛11之间设置焊接材料204,通过焊接材料204将芯片12的背面与芯片基岛11电连接。
在一个可选的实施例方式中,如图1所示,沿绝缘壳体10长度方向靠近绝缘壳体10另一侧边缘的芯片基岛11还具有延伸出绝缘壳体的第二引脚15。
参照图1所示,沿绝缘壳体10长度方向靠近绝缘壳体另一侧边缘的芯片基岛11,即图中所示最右侧的芯片基岛11,其还具有第二引脚15,该第二引脚15可作为芯片12的另一第一极引脚。
在实际应用中,由于各第一引脚和各第二引脚作为接口,与外部电路或者外部装置连接,也可根据与外部电路或者外部装置的连接位置设置各第一引脚和第二引脚的排列方式和间隔距离等。
本实施例中的封装结构,如图1所示,其中的各第一引脚14均位于绝缘壳体10的第一侧(如图1中绝缘壳体10的上侧)且平行设置,各第二引脚15均位于绝缘壳体10的与第一侧相对的第二侧(如图1中绝缘壳体10的下侧)且平行设置。
上述的各第一引脚可作为汇流带焊接引脚用于与外部装置的汇流带或者接线端子连接,各第二引脚可作为电缆线引脚用于与外部电缆线连接。
需要说明的是,上述实施例中的第一引脚和第二引脚是根据引脚所在的位置和作用进行划分的,也可以根据其他方式划分各引脚,例如,将引脚划分为阴极引脚和阳极引脚,本实施例对此并不限定,只要包括上述的各第一引脚和各第二引脚即可。
在一些实施方式中,如图1所示,每两相邻芯片12的中心之间的距离均相等。
将芯片之间等距离设置,可以使各芯片之间的距离最大化,距离增加进一步提高散热能力,进而,提高封装结构中芯片的工作寿命,降低由于发热造成发生故障的机率,同时可提高设置该封装结构的接线盒的运行稳定性。
在一些可选的实施方式中,位于中间位置的芯片基岛的面积最大,沿绝缘壳体长度方向靠近绝缘壳体另一侧边缘的所述芯片基岛的面积最小,自中间位置分别向绝缘壳体长度方向的两侧各芯片基岛的面积递减。
进一步的,面积最小的芯片基岛的面积与绝缘壳体的横截面积的比值大于等于20%,面积最大的芯片基岛与面积最小的芯片基岛的的面积比值小于等于1.8。
图3中所示的封装结构包括三个芯片基岛11,根据上述结构,则位于中间位置的芯片基岛11的面积最大,位于最左侧的芯片基岛11的面积次之,最右侧的芯片基岛11的面积最小。
该封装结构中的各芯片工作时会发热,在封装结构内部产生热量,由于位于中间位置的芯片的两侧均有芯片工作,中间位置的温度相对较高,而位于边缘的,即最外侧的芯片由于与外部环境距离近,该芯片产生的热量散发相对快,从中间位置向绝缘壳体长度方向的两侧各芯片所在位置的热量散发速度依次增大。因此,本实施例中,进一步的通过设置各芯片基岛的面积大小,改善封装结构散热不均的问题,提高散热均匀性,减少各芯片所在位置的温度差,减小封装结构内部的温升梯度大,有效改善封装结构的散热效果。
在另外一些实施方式中,各芯片基岛的边缘与绝缘壳体的边缘之间的距离范围为0.5mm至1mm。
如图1所示,芯片基岛11通常为不规则的形状,本实施中,芯片基岛的各个边缘与绝缘壳体的各边缘之间的距离L1的范围均为0.5mm至1mm。
上连接片17的边缘和与其相邻的芯片基岛11(如图1中所示最左侧的芯片基岛11)之间的间隔L2、下连接片18的边缘和与其相邻的芯片基岛11之间的间隔L3以及两相邻芯片基岛11的边缘之间的间隔L4均小于等于0.5mm至1mm。
通过控制上述各间隔芯片基岛边缘与绝缘壳体边缘之间的间隔大小,可以增加芯片基岛的面积,而芯片基岛上设置芯片,芯片由于工作产生的热量可通过芯片基岛散发。因此,增加芯片基岛的面积可以增加有效散热面积,进一步改善散热效果。
在另外一些实施例中,各芯片基岛11上设置有对穿孔19,对穿孔的数量可以为一个也可以为多个。
封装结构在制造过程中,通过将热流体的绝缘材料注入各芯片基岛上,使绝缘材料包覆各芯片基岛,然后冷却形成封装结构。通过设置对穿孔,可使流体绝缘材料不仅可从各芯片基岛之间的间隔流过,还可通过对穿孔流过,可提高绝缘材料的流动效果,进而使绝缘壳体各处的厚度均匀。
对于绝缘壳体的材料可以根据实际需要选择,例如,塑料、陶瓷或者树脂等,在一种可选的实施方式中绝缘壳体的材料为无卤环氧树脂,且无卤环氧树脂的导热系数大于等于2W/(m*K)(即瓦/(米·开)),该材料散热快,因此,可以快速的将二极管芯片产生的热量散发到外部环境中,进一步改善封装结构的散热效果。
在一个可选的实施方式中,芯片基岛上还设置有围绕二极管芯片的凹槽21。
该凹槽可以起到两个作用,第一方面可以对芯片设置在芯片基岛上的位置进行定位,第二方面通过设置凹槽,在将芯片通过焊接材料设置在芯片基岛上时,若有多余的焊接材料时,会首先流到凹槽内,凹槽可容纳一定的量的焊接材料,避免焊接材料流动其他地方,因此影响芯片与芯片基岛电连接的效果。
本发明又一实施例还提供一种接线盒,包括壳体,所述壳体内设置有上述任一实施例所述的封装结构。本实施例的接线盒中设置有上述的封装结构,由于该封装结构的散热速度快,散热能力好,因此,当设置接线盒中时,可提高接线盒内部的散热速度,改善接线盒的散热效果,为接线盒正常运行提供保障。
在一个可选的实施方式中,壳体内设置有卡槽,该封装结构的绝缘壳体卡接在所述卡槽中。
图5所示为将封装结构设置在接线盒中的示意图。参照图5所示,封装结构的绝缘壳体10卡接在接线盒30的卡槽(图中未示出)中,当需要将该封装结构与外部装置连接时,可根据需要将封装结构的各第一引脚14与对应的接线端子焊接,将封装结构的各第二引脚15分别与线缆31焊接,进而实现将封装结构通过接线盒与外部装置的连接。
该种连接方式不需要在接线盒中增加线路基板,将封装结构卡接在接线盒中后,将各第一引脚和各第二引脚与所需连接部位焊接即可,可直接将封装结构的绝缘壳体卡接在卡槽中,安装方式简单,安装效率高。
本领域技术人员可以理解附图只是一个优选实施例的示意图,附图中的模块或流程并不一定是实施本发明所必须的。以上所述仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种封装结构,其特征在于,包括:
绝缘壳体;
至少三个芯片基岛,各所述芯片基岛封装于所述绝缘壳体内,各所述芯片基岛沿所述绝缘壳体长度方向并排间隔设置;
每个所述芯片基岛上均设置有芯片;
各所述芯片基岛具有延伸出所述绝缘壳体外的第一引脚A,所述的第一引脚A可作为芯片的第一极引脚;
所述芯片的第一极与所述芯片基岛电连接;
沿所述绝缘壳体宽度方向还包括分离设置的延伸出所述绝缘壳体外的第一引脚B和第二引脚,分离设置的所述第一引脚B和第二引脚通过第一金属条电连接,且所述第一金属条与其中一个所述芯片的第二极电连接;分离的第一引脚B和第二引脚可作为芯片的第二极引脚。
2.根据权利要求1所述的封装结构,其特征在于,
每两相邻的所述芯片之间分别通过第二金属条串联。
3.根据权利要求1所述的封装结构,其特征在于,
分离设置的所述第一引脚B和第二引脚分别设置在沿所述绝缘壳体长度方向靠近所述绝缘壳体一侧边缘的所述芯片基岛的两侧。
4.根据权利要求1所述的封装结构,其特征在于,还包括:分离设置的上连接片和下连接片;
所述分离设置的第一引脚B和第二引脚分别由所述上连接片和下连接片的一端延伸形成;
所述第一金属条的两端分别与所述上连接片和所述下连接片电连接。
5.根据权利要求4所述的封装结构,其特征在于,
所述上连接片和下连接片分别设置在沿所述绝缘壳体长度方向靠近所述绝缘壳体一侧边缘的所述芯片基岛的两侧。
6.根据权利要求5所述的封装结构,其特征在于,
所述第一金属条的第一端与所述上连接片电连接,所述第一金属条的中间部分与沿所述绝缘壳体长度方向靠近所述绝缘壳体一侧边缘的所述芯片的第二极电连接,所述第一金属条的第二端与所述下连接片电连接。
7.根据权利要求3所述的封装结构,其特征在于,
沿所述绝缘壳体长度方向靠近所述绝缘壳体另一侧边缘的所述芯片基岛还具有延伸出所述绝缘壳体的第二引脚。
8.根据权利要求7所述的封装结构,其特征在于,
各所述第一引脚A和所述第一引脚B均位于所述绝缘壳体的第一侧且平行设置,各所述第二引脚均位于所述绝缘壳体的与所述第一侧相对的第二侧且平行设置。
9.根据权利要求1-8任一项所述的封装结构,其特征在于,
每个所述芯片基岛上设置的芯片包括二极管、三极管、MOS管或者集成电路芯片中的一种或多种。
10.根据权利要求1-8任一项所述的封装结构,其特征在于,
每两相邻所述芯片的中心之间的距离均相等。
11.根据权利要求1-8任一项所述的封装结构,其特征在于,
位于中间位置的所述芯片基岛的面积最大,沿所述绝缘壳体长度方向靠近所述绝缘壳体另一侧边缘的所述芯片基岛的面积最小,自中间位置分别向所述绝缘壳体长度方向的两侧各所述芯片基岛的面积递减。
12.根据权利要求11所述的封装结构,其特征在于,
所述面积最小的所述芯片基岛的面积与所述绝缘壳体的横截面积的比值大于等于20%,所述面积最大的所述芯片基岛与所述面积最小的所述芯片基岛的面积比值小于等于1.8。
13.根据权利要求1-8任一项所述的封装结构,其特征在于,各所述芯片基岛上设置有对穿孔。
14.根据权利要求1-8任一项所述的封装结构,其特征在于,
所述芯片基岛上还设置有围绕所述芯片的凹槽。
15.根据权利要求1-8任一项所述的封装结构,其特征在于,
所述绝缘壳体的材料为无卤环氧树脂,且所述无卤环氧树脂的导热系数大于等于2W/(m*K)。
16.一种接线盒,包括壳体,其特征在于,所述壳体内设置有权利要求1-15任一项所述的封装结构。
17.根据权利要求16所述的接线盒,其特征在于,所述壳体内设置有卡槽,所述封装结构卡接在所述卡槽中。
CN201710832617.3A 2017-09-15 2017-09-15 一种封装结构和接线盒 Active CN109509723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710832617.3A CN109509723B (zh) 2017-09-15 2017-09-15 一种封装结构和接线盒

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710832617.3A CN109509723B (zh) 2017-09-15 2017-09-15 一种封装结构和接线盒

Publications (2)

Publication Number Publication Date
CN109509723A CN109509723A (zh) 2019-03-22
CN109509723B true CN109509723B (zh) 2024-07-23

Family

ID=65744988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710832617.3A Active CN109509723B (zh) 2017-09-15 2017-09-15 一种封装结构和接线盒

Country Status (1)

Country Link
CN (1) CN109509723B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205211739U (zh) * 2015-12-04 2016-05-04 叶淑琼 引线框架
CN205680671U (zh) * 2016-03-25 2016-11-09 苏州固锝电子股份有限公司 散热片结构超薄型表面贴装整流桥器件
CN207199602U (zh) * 2017-09-15 2018-04-06 无锡华润华晶微电子有限公司 一种封装结构和接线盒

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
CN101834176B (zh) * 2010-04-26 2012-10-24 日银Imp微电子有限公司 一种半桥驱动电路芯片
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
CN204577425U (zh) * 2015-03-20 2015-08-19 苏州固锝电子股份有限公司 新型光伏旁路集成模块
CN104934405B (zh) * 2015-05-04 2017-12-01 天水华天科技股份有限公司 基于dip多基岛的引线框架及用其制造封装件的方法
CN106229271A (zh) * 2016-08-22 2016-12-14 四川明泰电子科技有限公司 一种dip多芯片封装引线框及其封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205211739U (zh) * 2015-12-04 2016-05-04 叶淑琼 引线框架
CN205680671U (zh) * 2016-03-25 2016-11-09 苏州固锝电子股份有限公司 散热片结构超薄型表面贴装整流桥器件
CN207199602U (zh) * 2017-09-15 2018-04-06 无锡华润华晶微电子有限公司 一种封装结构和接线盒

Also Published As

Publication number Publication date
CN109509723A (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
CN103563075B (zh) 半导体单元及使用该单元的半导体器件
JPWO2005112133A1 (ja) 太陽電池用リード端子付ダイオード
CN104584213B (zh) 半导体装置
CN106291309A (zh) 一种功率半导体芯片测试单元及其测试方法
US9203009B2 (en) Electrode module for LED lamp
US8963303B2 (en) Power electronic device
CN103201863B (zh) 用于发光器件的岛状载体
CN105247675B (zh) 半导体装置
CN103681669B (zh) 用于电池组保护mosfet的公共漏极电源夹件
CN109509723B (zh) 一种封装结构和接线盒
CN207474451U (zh) 一种引线框架
CN215183941U (zh) 一种对称门极氮化镓器件及其并联结构
CN207199602U (zh) 一种封装结构和接线盒
CN109509733B (zh) 一种引线框架
CN221352756U (zh) 半导体封装结构、半导体功率模块和设备
CN206161787U (zh) 一种功率半导体芯片测试单元
CN212322983U (zh) 一种散热的贴片二极管
JP4889377B2 (ja) 複数個並列接続の半被覆ダイオードを用いる太陽電池モジュール用端子ボックスとこれを使用する太陽電池システム
CN211062712U (zh) 一种散热效果好的智能功率模块
CN217280751U (zh) 一种新型的多面散热功率半导体模块
CN218647940U (zh) 一种功率模块
CN218585975U (zh) 一种半导体封装结构
CN219778877U (zh) Mos器件在印制电路板上的连接结构
CN219106156U (zh) 半导体集成模块及电力电子设备
CN218004851U (zh) 半导体集成模块及三相全桥模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant