CN219106156U - 半导体集成模块及电力电子设备 - Google Patents

半导体集成模块及电力电子设备 Download PDF

Info

Publication number
CN219106156U
CN219106156U CN202221006857.0U CN202221006857U CN219106156U CN 219106156 U CN219106156 U CN 219106156U CN 202221006857 U CN202221006857 U CN 202221006857U CN 219106156 U CN219106156 U CN 219106156U
Authority
CN
China
Prior art keywords
module
sic
side edge
semiconductor integrated
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221006857.0U
Other languages
English (en)
Inventor
姚金才
陈宇
朱超群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hester Technology Co ltd
Original Assignee
Shenzhen Hester Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hester Technology Co ltd filed Critical Shenzhen Hester Technology Co ltd
Priority to CN202221006857.0U priority Critical patent/CN219106156U/zh
Application granted granted Critical
Publication of CN219106156U publication Critical patent/CN219106156U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体集成模块及电力电子设备,该半导体集成模块包括:介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,介质基板自第一侧边至第二侧边依次设置有第一安装区、第二安装区、第三安装区及第四安装区;电阻模组,设置于第一安装区内,且靠近介质基板的第一侧边的位置;第一SiC模组,设置于第二安装区内,且靠近于电阻模组;第二SiC模组,设置于第三安装区内,且远离介质基板的第一侧边的位置。本实用新型技术方案通过对半导体集成模块中芯片及元器件进行合理布局,提高半导体集成模块的集成度。

Description

半导体集成模块及电力电子设备
技术领域
本实用新型涉及电力电子技术领域,特别涉及一种半导体集成模块及电力电子设备。
背景技术
近些年,半导体器件在电力电子领域中备受瞩目,因为其具有临界击穿场强高、热传导性好、导通电阻小、电子饱和速度更高等优点。然而,为了满足大功率应用,单芯片半导体器件不能满足其需求,因此,通过电路板集成多芯片半导体器件的要求就十分有必要。
然而,电路板集成多芯片半导体器件中具有的各模块包括多个引脚,这些模块及引脚的布局会对集成模块产品设计造成极大影响,因此,合理的半导体集成模块的芯片布局设计至关重要。
发明内容
本实用新型的主要目的是提出一种半导体集成模块及电力电子设备,旨在通过对半导体集成模块中芯片及元器件进行合理布局,提高半导体集成模块的集成度。
为实现上述目的,本实用新型提出一种半导体集成模块,该半导体集成模块包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区、第三安装区及第四安装区;
电阻模组,设置于所述第一安装区内,且靠近所述介质基板的第一侧边的位置;
第一SiC模组,设置于所述第二安装区内,且靠近于所述电阻模组;
第二SiC模组,设置于所述第三安装区内,且远离所述介质基板的第一侧边的位置。
可选地,所述电阻模组包括1个热敏电阻。
可选地,所述热敏电阻焊接于所述介质基板的热敏电阻引线端,用于对集成模块的温度进行检测。
可选地,所述第一SiC模组和第二SiC模组均包括3个间隔设置的SiC MOS管。
可选地,所述第一SiC模组中的每一SiC MOS管均通过金属线连接至所述介质基板的导电层;其中,
所述第一SiC模组中的每一SiC MOS管具有第一栅极、第一源极和第一漏极,所述第一SiC模组中的每一SiC MOS管的第一栅极连接所述介质基板的第一栅极导电层,第一源极连接所述介质基板的第一源极导电层,第一漏极连接所所述介质基板的第一漏极导电层。
可选地,所述第二SiC模组中的每一SiC MOS管均通过金属线连接至所述介质基板的导电层;其中,
所述第二SiC模组中的每一SiC MOS管具有第二栅极、第二源极和第二漏极,所述第二SiC模组中的每一SiC MOS管的第二栅极连接所述介质基板的第二栅极导电层,第二源极连接所述介质基板的第二源极导电层,第二漏极连接所所述介质基板的第二漏极导电层。
可选地,所述第一安装区、所述第二安装区、所述第三安装区及所述第四安装区中的导电层相互隔离设置。
可选地,所述介质基板为DBC陶瓷基板或者绝缘金属基板。
可选地,所述介质基板上设置有多个定位插针焊接点。
本实用新型还提出一种电力电子设备,所述电力电子设备包括如上所述的半导体集成模块,所述半导体集成模块包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区、第三安装区及第四安装区;
电阻模组,设置于所述第一安装区内,且靠近所述介质基板的第一侧边的位置;
第一SiC模组,设置于所述第二安装区内,且靠近于所述电阻模组;
第二SiC模组,设置于所述第三安装区内,且远离所述介质基板的第一侧边的位置。
本实用新型技术方案通过半导体集成模块包括介质基板,以及设置在介质基板第一安装区内的电阻模组,设置在介质基板第二安装区内的第一SiC模组,设置在介质基板第三安装区内的第二SiC模组;其中介质基板具有相对的第一侧边和第二侧边,相对的第三侧边和第四侧边,介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区、第三安装区及第四安装区。通过对SiC集成模块中电阻模组、第一SiC模组和第二SiC模组的位置合理布局,提高半导体集成模块的集成度,同时提高了电力电子设备中半导体集成模块的可靠性和易用性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为半导体集成模块一实施例的布局结构示意图。
附图标号说明:
Figure SMS_1
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图1所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
在本实用新型的实施例中,为便于对电阻模组50、第一SiC模组30和第二SiC模组40,及其各模组的引脚位置描述,对于半导体集成模块的介质基板的左方、右方、上方、下方的界定,具体是参照如图1所示,以介质基板的第一侧边为上方,第二侧边为下方,第三侧边为左方,第四侧边为右方。
本实用新型提出的半导体集成模块,参照如图1所示,包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区、第三安装区及第四安装区;
电阻模组50,设置于所述第一安装区内,且靠近所述介质基板的第一侧边的位置;
第一SiC模组30,设置于所述第二安装区内,且靠近于所述电阻模组50;
第二SiC模组40,设置于所述第三安装区内,且远离所述介质基板的第一侧边的位置。
本实施例中,所述第一SiC模组30和第二SiC模组40均包括3个间隔设置的SiC MOS管。优选地,在第一SiC模组30和第二SiC模组40中,3个间隔设置的SiC MOS管之间间隔距离均匀设置,具体的间隔距离根据实际应用情况设定,此处不做限定。
进一步地,所述电阻模组50包括1个热敏电阻。进一步地,所述热敏电阻焊接于所述介质基板的热敏电阻引线端60,热敏电阻引线端60具有2个,以连接至热敏电阻的两端,从而更好地对集成模块的温度进行检测。
本实用新型技术方案通过半导体集成模块包括介质基板,以及设置在介质基板第一安装区内的电阻模组50,设置在介质基板第二安装区内的第一SiC模组30,设置在介质基板第三安装区内的第二SiC模组40;其中介质基板具有相对的第一侧边和第二侧边,相对的第三侧边和第四侧边,介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区、第三安装区及第四安装区。通过对SiC集成模块中电阻模组50、第一SiC模组30和第二SiC模组40的位置合理布局,提高半导体集成模块的集成度,同时提高了电力电子设备中半导体集成模块的可靠性和易用性。
在一实施例中,如图1所示,所述第一SiC模组30中的每一SiC MOS管均通过金属线连接至所述介质基板的导电层;其中,
所述第一SiC模组30中的每一SiC MOS管具有第一栅极、第一源极和第一漏极,所述第一SiC模组30中的每一SiC MOS管的第一栅极连接所述介质基板的第一栅极导电层31,第一源极连接所述介质基板的第一源极导电层32,第一漏极连接所所述介质基板的第一漏极导电层33。
所述第二SiC模组40中的每一SiC MOS管均通过金属线连接至所述介质基板的导电层;其中,
所述第二SiC模组40中的每一SiC MOS管具有第二栅极、第二源极和第二漏极,所述第二SiC模组40中的每一SiC MOS管的第二栅极连接所述介质基板的第二栅极导电层41,第二源极连接所述介质基板的第二源极导电层42,第二漏极连接所所述介质基板的第二漏极导电层43。
本实施例中,通过对第一SiC模组30中的每一SiC MOS管采用金属线与介质基板导电层的连接,以及对第二SiC模组40中的每一SiC MOS管采用金属线与介质基板导电层的连接,使得半导体集成模块上设置的SiC MOS管可以正常工作运行,且各个SiC MOS管的连线相互分离设置,避免各个SiC MOS管的相互干扰,提升SiC MOS管工作的可靠性。
在一实施例中,如图1所示,所述介质基板上设置有多个定位插针焊接点10;需要说明的是,介质基板上的各个导电层均具有定位插针焊接点10,便于对介质基板上各个元器件的布局进行定位焊接。
基于上述实施例,如图1所示,所述第一安装区、所述第二安装区、所述第三安装区及所述第四安装区中的导电层相互隔离设置。通过隔离设置的导电层,可以防止各安装区的导电层产生干扰,提升了半导体集成模块的可靠性。同时,半导体集成模块中电阻模组50、第一SiC模组30和第二SiC模组40在介质基板各个安装区的合理位置布局,可以使得本方案满足一般对于半导体集成模块性能的要求,便于走线,提升了半导体集成模块的可靠性和易用性。
在一实施例中,所述介质基板为DBC陶瓷基板或者绝缘金属基板。可以理解的是,半导体集成模块中介质基板的材料可以但不限定于是DBC陶瓷基板,或者是铜基板、铝基板等绝缘金属基板,或者是DBC陶瓷基板和铜基板的结合,根据实际应用情况设置。
需要说明的是,半导体集成模块中介质基板的厚度可以是0.3mm、0.7mm、1.3mm、2mm等,根据实际应用设置。
本实用新型还提出一种电力电子设备,所述电力电子设备包括如上所述的半导体集成模块,所述半导体集成模块包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区、第三安装区及第四安装区;
电阻模组50,设置于所述第一安装区内,且靠近所述介质基板的第一侧边的位置;
第一SiC模组30,设置于所述第二安装区内,且靠近于所述电阻模组50;
第二SiC模组40,设置于所述第三安装区内,且远离所述介质基板的第一侧边的位置。可以理解的是,所述电力电子设备可以但不限定于为变频器、驱动器、UPS或者电源。
该半导体集成模块的具体结构参照上述实施例,由于本电力电子设备采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的可选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的方案构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种半导体集成模块,其特征在于,所述半导体集成模块包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区、第三安装区及第四安装区;
电阻模组,设置于所述第一安装区内,且靠近所述介质基板的第一侧边的位置;
第一SiC模组,设置于所述第二安装区内,且靠近于所述电阻模组;
第二SiC模组,设置于所述第三安装区内,且远离所述介质基板的第一侧边的位置。
2.根据权利要求1所述的半导体集成模块,其特征在于,所述电阻模组包括1个热敏电阻。
3.根据权利要求2所述的半导体集成模块,其特征在于,所述热敏电阻焊接于所述介质基板的热敏电阻引线端,用于对集成模块的温度进行检测。
4.根据权利要求1所述的半导体集成模块,其特征在于,所述第一SiC模组和第二SiC模组均包括3个间隔设置的SiC MOS管。
5.根据权利要求4所述的半导体集成模块,其特征在于,所述第一SiC模组中的每一SiCMOS管均通过金属线连接至所述介质基板的导电层;其中,
所述第一SiC模组中的每一SiC MOS管具有第一栅极、第一源极和第一漏极,所述第一SiC模组中的每一SiC MOS管的第一栅极连接所述介质基板的第一栅极导电层,第一源极连接所述介质基板的第一源极导电层,第一漏极连接所所述介质基板的第一漏极导电层。
6.根据权利要求4所述的半导体集成模块,其特征在于,所述第二SiC模组中的每一SiCMOS管均通过金属线连接至所述介质基板的导电层;其中,
所述第二SiC模组中的每一SiC MOS管具有第二栅极、第二源极和第二漏极,所述第二SiC模组中的每一SiC MOS管的第二栅极连接所述介质基板的第二栅极导电层,第二源极连接所述介质基板的第二源极导电层,第二漏极连接所所述介质基板的第二漏极导电层。
7.根据权利要求5或者6所述的半导体集成模块,其特征在于,所述第一安装区、所述第二安装区、所述第三安装区及所述第四安装区中的导电层相互隔离设置。
8.根据权利要求1至7任意一项所述的半导体集成模块,其特征在于,所述介质基板为DBC陶瓷基板或者绝缘金属基板。
9.根据权利要求1至7任意一项所述的半导体集成模块,其特征在于,所述介质基板上设置有多个定位插针焊接点。
10.一种电力电子设备,其特征在于,所述电力电子设备包括如权利要求1至9任意一项所述的半导体集成模块。
CN202221006857.0U 2022-04-27 2022-04-27 半导体集成模块及电力电子设备 Active CN219106156U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221006857.0U CN219106156U (zh) 2022-04-27 2022-04-27 半导体集成模块及电力电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221006857.0U CN219106156U (zh) 2022-04-27 2022-04-27 半导体集成模块及电力电子设备

Publications (1)

Publication Number Publication Date
CN219106156U true CN219106156U (zh) 2023-05-30

Family

ID=86456249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221006857.0U Active CN219106156U (zh) 2022-04-27 2022-04-27 半导体集成模块及电力电子设备

Country Status (1)

Country Link
CN (1) CN219106156U (zh)

Similar Documents

Publication Publication Date Title
US20160027711A1 (en) Semiconductor module
EP2073263A1 (en) Electronic device
CN102159054B (zh) 电子封装结构
CN111261598B (zh) 封装结构及其适用的电源模块
US20140110833A1 (en) Power module package
JP3603354B2 (ja) 混成集積回路装置
US20170194296A1 (en) Semiconductor module
US20180174987A1 (en) Semiconductor device
EP3232468B1 (en) Heat dissipation structure of a semiconductor device
US20130147027A1 (en) Semiconductor package
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
TW200524137A (en) Semiconductor apparatus
US7310224B2 (en) Electronic apparatus with thermal module
CN219106156U (zh) 半导体集成模块及电力电子设备
CN111540723A (zh) 功率半导体器件
JP2005174955A (ja) 半導体モジュール
CN219577379U (zh) SiC集成模块及电力电子设备
US20040227230A1 (en) Heat spreaders
CN218004851U (zh) 半导体集成模块及三相全桥模块
CN218215308U (zh) 半导体集成模块及磁阻电机
CN210379025U (zh) 功率器件封装结构
CN218004828U (zh) 半导体集成模块及电力电子设备
JP2011192762A (ja) パワーモジュール
JP2002118215A (ja) 半導体装置
CN214672591U (zh) 一种功率器件封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant