CN218004851U - 半导体集成模块及三相全桥模块 - Google Patents
半导体集成模块及三相全桥模块 Download PDFInfo
- Publication number
- CN218004851U CN218004851U CN202221136131.9U CN202221136131U CN218004851U CN 218004851 U CN218004851 U CN 218004851U CN 202221136131 U CN202221136131 U CN 202221136131U CN 218004851 U CN218004851 U CN 218004851U
- Authority
- CN
- China
- Prior art keywords
- side edge
- semiconductor integrated
- integrated module
- semiconductor
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体集成模块及三相全桥模块,该半导体集成模块包括:介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区;电阻模组,设置于介质基板的第一安装区内,且靠近介质基板的第一侧边位置;多个半导体模组,均以第一预设距离间隔设置于介质基板的第二安装区和第三安装区内。本实用新型技术方案使得半导体集成模块中各模组之间的走线较短,从而提高半导体集成模块的集成度。
Description
技术领域
本实用新型涉及电力电子技术领域,特别涉及一种半导体集成模块及三相全桥模块。
背景技术
近些年,半导体器件在电力电子领域中备受瞩目,因为其具有临界击穿场强高、热传导性好、导通电阻小、电子饱和速度更高等优点。然而,为了满足大功率应用,单芯片半导体器件不能满足其需求,因此,通过电路板集成多芯片半导体器件的要求就十分有必要。
然而,电路板集成多芯片半导体器件中具有的各模块包括多个引脚,这些模块及引脚的布局会对集成模块产品设计造成极大影响,因此,合理的半导体集成模块的芯片布局设计至关重要。
实用新型内容
本实用新型的主要目的是提出一种半导体集成模块及三相全桥模块,旨在通过对半导体集成模块中芯片及元器件进行合理布局,提高半导体集成模块的集成度。
为实现上述目的,本实用新型提出一种半导体集成模块,该半导体集成模块包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区;
电阻模组,设置于所述介质基板的第一安装区内,且靠近所述介质基板的第一侧边位置;
多个半导体模组,均以第一预设距离间隔设置于所述介质基板的第二安装区和所述第三安装区内。
可选地,所述半导体集成模块具有6组半导体模组。
可选地,各个所述半导体模组与所述介质基板的导电层连接,且各个所述半导体模组连接的导电层之间相互绝缘隔离。
可选地,每一所述半导体模组均包括2个以第二预设距离间隔设置的SiC MOS管。
可选地,所述第二安装区内的各个半导体模组连接的导电层为电源输出区,所述第三安装区内的各个半导体模组连接的导电层为电源正极区。
可选地,所述第三安装区内的一半导体模组的对应连接至所述第二安装区内的一电源输出区。
可选地,所述电阻模组包括1个热敏电阻。
可选地,所述热敏电阻焊接于所述介质基板的热敏电阻引线端,用于对集成模块的温度进行检测。
可选地,所述介质基板上设置有多个定位插针焊接点。
本实用新型还提出一种三相全桥模块,所述三相全桥模块包括如上所述的半导体集成模块,所述半导体集成模块包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区;
电阻模组,设置于所述介质基板的第一安装区内,且靠近所述介质基板的第一侧边位置;
多个半导体模组,均以第一预设距离间隔设置于所述介质基板的第二安装区和所述第三安装区内。
本实用新型技术方案通过半导体集成模块包括介质基板,介质基板具有相对的第一侧边和第二侧边,相对的第三侧边和第四侧边,介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区;其中,介质基板上具有设置在第一安装区内的电阻模组,设置在介质基板第二安装区和第三安装区内的多个半导体模组,多个半导体模组均以第一预设距离间隔设置;此外,电阻模组靠近介质基板的第一侧边位置。通过对半导体集成模块中电阻模组和多个半导体模组的位置布局,使得各模组之间连接时走线较短,从而提高半导体集成模块的集成度,同时提高了三相全桥模块中半导体集成模块的可靠性和易用性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为现有半导体集成模块一实施例的布局结构示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
10 | 第一安装区 | 11 | 电阻模组 |
20 | 第二安装区 | 12 | 热敏电阻引线端 |
30 | 第三安装区 | 21 | 电源输出区 |
40 | SiC MOS管 | 31 | 电源正极区 |
50 | 定位插针焊接点 |
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
在本实用新型的实施例中,为便于对电阻模组、多个半导体模组,及其各模组的引脚位置描述,对于半导体集成模块的介质基板的左方、右方、上方、下方的界定,具体是参照如图1所示,以介质基板的第一侧边为上方,第二侧边为下方,第三侧边为左方,第四侧边为右方。
本实用新型提出的半导体集成模块,参照如图1所示,包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区10、第二安装区20和第三安装区30;
电阻模组11,设置于所述介质基板的第一安装区10内,且靠近所述介质基板的第一侧边位置;
多个半导体模组,均以第一预设距离间隔设置于所述介质基板的第二安装区20和所述第三安装区30内。
本实施例中,所述半导体集成模块具有6组半导体模组。优选地,在第二安装区20内和第三安装区30内各个半导体模组之间以第一预设距离均匀间隔设置,具体的间隔距离根据实际应用情况设定,此处不做限定。
本实施例中,每一所述半导体模组均包括2个以第二预设距离间隔设置的SiC MOS管40。优选地,每一半导体模组中的2个SiC MOS管40之间以第二预设距离均匀设置,具体的间隔距离根据实际应用情况设定,此处不做限定。
进一步地,所述第二安装区20内的各个半导体模组连接的导电层为电源输出区21,所述第三安装区30内的各个半导体模组连接的导电层为电源正极区31,所述第三安装区30内的一半导体模组的对应连接至所述第二安装区 20内的一电源输出区21。可以理解的是,第二安装区20内的多个半导体模组自第三侧边至第四侧边依次间隔设置,第三安装区30内的多个半导体模组自第三侧边至第四侧边依次间隔设置,第三安装区30内的半导体模组对应第二安装区20内的半导体模组的导电层连接,第二安装区20内的半导体模组连接至第一安装区10内的导电层,且各个导电层相互绝缘设置;此外,第二安装区20内和第三安装区30内的各个半导体模组之间不连接。
本实用新型技术方案通过半导体集成模块包括介质基板,介质基板具有相对的第一侧边和第二侧边,相对的第三侧边和第四侧边,介质基板自所述第一侧边至第二侧边依次设置有第一安装区10、第二安装区20和第三安装区 30;其中,介质基板上具有设置在第一安装区10内的电阻模组11,设置在介质基板第二安装区20和第三安装区30内的多个半导体模组,多个半导体模组均以第一预设距离间隔设置;此外,电阻模组11靠近介质基板的第一侧边位置。通过对半导体集成模块中电阻模组11和多个半导体模组的位置布局,使得各模组之间连接时走线较短,从而提高半导体集成模块的集成度,同时提高了三相全桥模块中半导体集成模块的可靠性和易用性。
在一实施例中,如图1所示,各个所述半导体模组与所述介质基板的导电层连接,且各个所述半导体模组连接的导电层之间相互绝缘隔离。通过相互绝缘隔离设置的导电层,可以防止各安装区的导电层产生干扰,提升了半导体集成模块的可靠性。
在一实施例中,如图1所示,所述电阻模组11包括1个热敏电阻。进一步地,所述热敏电阻焊接于所述介质基板的热敏电阻引线端12,热敏电阻引线端12具有2个,以连接至热敏电阻的两端,从而更好地对集成模块的温度进行检测。
基于上述实施例,半导体集成模块中电阻模组11和各个半导体模组的位置布局,可以使得本方案满足一般对于半导体集成模块性能的要求,便于走线,提升了半导体集成模块的可靠性和易用性。
在一实施例中,所述介质基板为DBC陶瓷基板或者绝缘金属基板。可以理解的是,半导体集成模块中介质基板的材料可以但不限定于是DBC陶瓷基板,或者是铜基板、铝基板等绝缘金属基板,或者是DBC陶瓷基板和铜基板的结合,根据实际应用情况设置。
在一实施例中,如图1所示,所述介质基板上设置有多个定位插针焊接点50;需要说明的是,介质基板上的各个导电层均具有定位插针焊接点50,便于对介质基板上各个元器件的布局进行定位焊接。
本实用新型还提出一种三相全桥模块,所述三相全桥模块包括如上所述的半导体集成模块,所述半导体集成模块包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区10、第二安装区20和第三安装区30;
电阻模组11,设置于所述介质基板的第一安装区10内,且靠近所述介质基板的第一侧边位置;
多个半导体模组,均以第一预设距离间隔设置于所述介质基板的第二安装区20和所述第三安装区30内。
该半导体集成模块的具体结构参照上述实施例,由于本三相全桥模块采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的可选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的方案构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种半导体集成模块,其特征在于,所述半导体集成模块包括:
介质基板,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区;
电阻模组,设置于所述介质基板的第一安装区内,且靠近所述介质基板的第一侧边位置;
多个半导体模组,均以第一预设距离间隔设置于所述介质基板的第二安装区和所述第三安装区内。
2.根据权利要求1所述的半导体集成模块,其特征在于,所述半导体集成模块具有6组半导体模组。
3.根据权利要求2所述的半导体集成模块,其特征在于,各个所述半导体模组与所述介质基板的导电层连接,且各个所述半导体模组连接的导电层之间相互绝缘隔离。
4.根据权利要求3所述的半导体集成模块,其特征在于,每一所述半导体模组均包括2个以第二预设距离间隔设置的SiC MOS管。
5.根据权利要求3所述的半导体集成模块,其特征在于,所述第二安装区内的各个半导体模组连接的导电层为电源输出区,所述第三安装区内的各个半导体模组连接的导电层为电源正极区。
6.根据权利要求5所述的半导体集成模块,其特征在于,所述第三安装区内的一半导体模组的对应连接至所述第二安装区内的一电源输出区。
7.根据权利要求1所述的半导体集成模块,其特征在于,所述电阻模组包括1个热敏电阻。
8.根据权利要求7所述的半导体集成模块,其特征在于,所述热敏电阻焊接于所述介质基板的热敏电阻引线端,用于对集成模块的温度进行检测。
9.根据权利要求1至7任意一项所述的半导体集成模块,其特征在于,所述介质基板上设置有多个定位插针焊接点。
10.一种三相全桥模块,其特征在于,所述三相全桥模块包括如权利要求1至8任意一项所述的半导体集成模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221136131.9U CN218004851U (zh) | 2022-05-12 | 2022-05-12 | 半导体集成模块及三相全桥模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221136131.9U CN218004851U (zh) | 2022-05-12 | 2022-05-12 | 半导体集成模块及三相全桥模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218004851U true CN218004851U (zh) | 2022-12-09 |
Family
ID=84293138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221136131.9U Active CN218004851U (zh) | 2022-05-12 | 2022-05-12 | 半导体集成模块及三相全桥模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218004851U (zh) |
-
2022
- 2022-05-12 CN CN202221136131.9U patent/CN218004851U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7081671B2 (en) | Power module | |
CN105261610B (zh) | 功率半导体模块 | |
JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
US9659912B2 (en) | Low-inductance circuit arrangement comprising load current collecting conductor track | |
US20160027711A1 (en) | Semiconductor module | |
US5038194A (en) | Semiconductor device | |
US20120235162A1 (en) | Power converter | |
CN102159054B (zh) | 电子封装结构 | |
CN111261598B (zh) | 封装结构及其适用的电源模块 | |
JP2022062235A (ja) | パワー・デバイス用のパッケージ構造 | |
CN110660762A (zh) | 热传递结构、电力电子模块及其制造方法以及冷却元件 | |
CN110047807A (zh) | 半导体装置 | |
US20170194296A1 (en) | Semiconductor module | |
US9655265B2 (en) | Electronic module | |
CN218004851U (zh) | 半导体集成模块及三相全桥模块 | |
CN113161337A (zh) | 智能功率模块 | |
EP2178117A1 (en) | Power semiconductor module with double side cooling | |
CN111540723A (zh) | 功率半导体器件 | |
CN218215308U (zh) | 半导体集成模块及磁阻电机 | |
CN218004828U (zh) | 半导体集成模块及电力电子设备 | |
CN219106156U (zh) | 半导体集成模块及电力电子设备 | |
CN115966530A (zh) | 一种功率模块与电子设备 | |
CN219577379U (zh) | SiC集成模块及电力电子设备 | |
CN108987368B (zh) | 具有由钢制成的绝缘金属基板的印刷电路板 | |
US20200176433A1 (en) | Semiconductor arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |