CN218004828U - 半导体集成模块及电力电子设备 - Google Patents
半导体集成模块及电力电子设备 Download PDFInfo
- Publication number
- CN218004828U CN218004828U CN202221295033.XU CN202221295033U CN218004828U CN 218004828 U CN218004828 U CN 218004828U CN 202221295033 U CN202221295033 U CN 202221295033U CN 218004828 U CN218004828 U CN 218004828U
- Authority
- CN
- China
- Prior art keywords
- dielectric substrate
- mounting area
- mounting
- integrated module
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体集成模块及电力电子设备,该半导体集成模块包括:介质基板组件,具有相对的第一侧边和第二侧边,相对的第三侧边和第四侧边,介质基板组件包括相互连接的第一介质基板和第二介质基板;第一介质基板包括第一安装区、第二安装区和第三安装区,第二介质基板包括第四安装区、第五安装区和第六安装区;4组电阻,分别设置于第一安装区的上部边缘、第三安装区的下部边缘,以及第四安装区的上部边缘、第六安装区的下部边缘;4组SiC MOS管,分别设置于第一安装区下部、第二安装区,以及第四安装区下部、第五安装区;设置于第三安装区的1个热敏电阻。本实用新型技术方案使得半导体集成模块中各模组之间走线较短,从而提高半导体集成模块的集成度。
Description
技术领域
本实用新型涉及电力电子技术领域,特别涉及一种半导体集成模块及电力电子设备。
背景技术
近些年,半导体器件在电力电子领域中备受瞩目,因为其具有临界击穿场强高、热传导性好、导通电阻小、电子饱和速度更高等优点。然而,为了满足大功率应用,单芯片半导体器件不能满足其需求,因此,通过电路板集成多芯片半导体器件的要求就十分有必要。
然而,电路板集成多芯片半导体器件中具有的各模块包括多个引脚,这些模块及引脚的布局会对集成模块产品设计造成极大影响,因此,合理的半导体集成模块的芯片布局设计至关重要。
实用新型内容
本实用新型的主要目的是提出一种半导体集成模块及电力电子设备,旨在通过对半导体集成模块中芯片及元器件进行合理布局,提高半导体集成模块的集成度。
为实现上述目的,本实用新型提出一种半导体集成模块,该半导体集成模块包括:
介质基板组件,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板组件包括通过金属导电线相互连接的第一介质基板和第二介质基板;
所述第一介质基板包括自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区,所述第一安装区位于所述第一介质基板的上端,且靠近所述介质基板组件的第一侧边,所述第三安装区位于所述第一介质基板的下端,且靠近所述介质基板组件的第二侧边,所述第二安装区位于所述第一安装区和第三安装区之间;所述第二介质基板包括自所述第一侧边至第二侧边依次设置有第四安装区、第五安装区和第六安装区,所述第四安装区位于所述第二介质基板的上端,且靠近所述介质基板组件的第一侧边,所述第六安装区位于所述第二介质基板的下端,且靠近所述介质基板组件的第二侧边,所述第五安装区位于所述第四安装区和第六安装区之间;
4组电阻,分别设置于所述第一介质基板的第一安装区的上部边缘、第三安装区的下部边缘,以及所述第二介质基板的第四安装区的上部边缘、第六安装区的下部边缘;
4组SiC MOS管,分别设置于所述第一介质基板的第一安装区下部、第二安装区,以及所述第二介质基板的第四安装区下部、第五安装区;
1个热敏电阻,设置于所述第二介质基板的第三安装区,且靠近于所述介质基板组件的第一侧边和第四侧边的连接位置。
可选地,所述每组电阻包括6个门极电阻。
可选地,所述每组SiC MOS管包括6个均匀间隔设置的SiC MOS管。
可选地,所述第一介质基板中第一安装区内的各个SiC MOS管与所述第二介质基板中第四安装区内的各个SiC MOS管沿介质基板组件中线对称设置,所述第一介质基板中第二安装区内的各个SiC MOS管与所述第二介质基板中第五安装区内的各个SiC MOS管沿介质基板组件中线对称设置;
所述第一介质基板中第一安装区内的各个SiC MOS管与第二安装区内的各个SiCMOS管相对设置,所述第二介质基板中第四安装区内的各个SiC MOS管与第五安装区内的各个SiC MOS管相对设置。
可选地,每一所述SiC MOS管的栅极对应连接一所述门极电阻。
可选地,所述第一介质基板中第一安装区内的各个SiC MOS管的源极通过跳线连接至所述第二介质基板中第四安装区内的各个SiC MOS管的源极。
可选地,所述第一介质基板的导电层和所述第二介质基板的导电层经铝制导电线连接。
可选地,还包括:热敏电阻引线端;
所述热敏电阻焊接于所述介质基板的热敏电阻引线端,用于对集成模块的温度进行检测。
可选地,所述介质基板为DBC陶瓷基板或者绝缘金属基板。
本实用新型还提出一种电力电子设备,所述电力电子设备包括如上所述的半导体集成模块,所述半导体集成模块包括:
介质基板组件,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板组件包括通过金属导电线相互连接的第一介质基板和第二介质基板;
所述第一介质基板包括自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区,所述第一安装区位于所述第一介质基板的上端,且靠近所述介质基板组件的第一侧边,所述第三安装区位于所述第一介质基板的下端,且靠近所述介质基板组件的第二侧边,所述第二安装区位于所述第一安装区和第三安装区之间;所述第二介质基板包括自所述第一侧边至第二侧边依次设置有第四安装区、第五安装区和第六安装区,所述第四安装区位于所述第二介质基板的上端,且靠近所述介质基板组件的第一侧边,所述第六安装区位于所述第二介质基板的下端,且靠近所述介质基板组件的第二侧边,所述第五安装区位于所述第四安装区和第六安装区之间;
4组电阻,分别设置于所述第一介质基板的第一安装区的上部边缘、第三安装区的下部边缘,以及所述第二介质基板的第四安装区的上部边缘、第六安装区的下部边缘;
4组SiC MOS管,分别设置于所述第一介质基板的第一安装区下部、第二安装区,以及所述第二介质基板的第四安装区下部、第五安装区;
1个热敏电阻,设置于所述第二介质基板的第三安装区,且靠近于所述介质基板组件的第一侧边和第四侧边的连接位置。
本实用新型技术方案通过半导体集成模块包括介质基板组件,介质基板组件具有相互连接的第一介质基板和第二介质基板,介质基板组件,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边;第一介质基板包括自第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区,第一安装区位于第一介质基板的上端,且靠近介质基板组件的第一侧边,第三安装区位于第一介质基板的下端,且靠近介质基板组件的第二侧边,第二安装区位于第一安装区和第三安装区之间;第二介质基板包括自第一侧边至第二侧边依次设置有第四安装区、第五安装区和第六安装区,第四安装区位于第二介质基板的上端,且靠近介质基板组件的第一侧边,第六安装区位于第二介质基板的下端,且靠近介质基板组件的第二侧边,第五安装区位于第四安装区和第六安装区之间。本方案通过对半导体集成模块中包括的4组快电阻、4组SiC MOS管和1个热敏电阻,在介质基板组件的第一安装区、第二安装区、第三安装区、第四安装区、第五安装区、第六安装区的位置布局,使得各模组之间连接时走线较短,从而提高半导体集成模块的集成度,同时提高了电力电子设备中半导体集成模块的可靠性和易用性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为半导体集成模块一实施例的布局结构示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
10 | 第一介质基板 | 12 | 门极电阻 |
20 | 第二介质基板 | 21 | 热敏电阻 |
11 | SiC MOS管 | 22 | 热敏电阻引线端 |
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
在本实用新型的实施例中,为便于对4组快普通门极电阻、4组SiC MOS 管、1个热敏电阻进行说明,及其各模组的引脚位置描述,对于半导体集成模块的介质基板组件的左方、右方、上方、下方的界定,具体是参照如图1所示,以介质基板组件的第一侧边为上方,第二侧边为下方,第三侧边为左方,第四侧边为右方。
本实用新型提出的半导体集成模块,参照如图1所示,包括:
介质基板组件,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板组件包括通过金属导电线相互连接的第一介质基板10和第二介质基板20;
所述第一介质基板10包括自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区,所述第一安装区位于所述第一介质基板10 的上端,且靠近所述介质基板组件的第一侧边,所述第三安装区位于所述第一介质基板10的下端,且靠近所述介质基板组件的第二侧边,所述第二安装区位于所述第一安装区和第三安装区之间;所述第二介质基板20包括自所述第一侧边至第二侧边依次设置有第四安装区、第五安装区和第六安装区,所述第四安装区位于所述第二介质基板20的上端,且靠近所述介质基板组件的第一侧边,所述第六安装区位于所述第二介质基板20的下端,且靠近所述介质基板组件的第二侧边,所述第五安装区位于所述第四安装区和第六安装区之间;
4组电阻,分别设置于所述第一介质基板10的第一安装区的上部边缘、第三安装区的下部边缘,以及所述第二介质基板20的第四安装区的上部边缘、第六安装区的下部边缘;
4组SiC MOS管11,分别设置于所述第一介质基板10的第一安装区下部、第二安装区,以及所述第二介质基板20的第四安装区下部、第五安装区;
1个热敏电阻21,设置于所述第二介质基板20的第三安装区,且靠近于所述介质基板组件的第一侧边和第四侧边的连接位置。
本实施例中,每组电阻包括6个门极电阻12,每组SiC MOS管11包括6 个均匀间隔设置的SiC MOS管11。进一步地,第一介质基板10中第一安装区内的各个SiC MOS管11与第二介质基板20中第四安装区内的各个SiC MOS管11沿介质基板组件中线对称设置,第一介质基板10中第二安装区内的各个SiC MOS管11与第二介质基板20中第五安装区内的各个SiC MOS管 11沿介质基板组件中线对称设置;第一介质基板10中第一安装区内的各个 SiCMOS管11与第二安装区内的各个SiC MOS管11相对设置,第二介质基板20中第四安装区内的各个SiC MOS管11与第五安装区内的各个SiC MOS 管11相对设置。此外,每一SiC MOS管11的栅极对应连接一门极电阻12。需要说明的是,介质基板组件的中线即是使得第一介质基板10和第二介质加班相互对称的线,介质基板组件中各个安装区内的导电层相互隔离设置。
本实施例中,所述第一介质基板10的导电层和所述第二介质基板20的导电层经铝制导电线连接,第一介质基板10中第一安装区内的各个SiC MOS 管11的源极通过跳线连接至所述第二介质基板20中第四安装区内的各个SiC MOS管11的源极;可以理解的是,第一介质基板10的导电层和所述第二介质基板20的导电层也可以通过其他金属导电线连接,根据实际应用情况选定,不做具体限定。
本实用新型技术方案通过半导体集成模块包括介质基板组件,介质基板组件具有相互连接的第一介质基板10和第二介质基板20,介质基板组件,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边;第一介质基板10包括自第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区,第一安装区位于第一介质基板10的上端,且靠近介质基板组件的第一侧边,第三安装区位于第一介质基板10的下端,且靠近介质基板组件的第二侧边,第二安装区位于第一安装区和第三安装区之间;第二介质基板20 包括自第一侧边至第二侧边依次设置有第四安装区、第五安装区和第六安装区,第四安装区位于第二介质基板20的上端,且靠近介质基板组件的第一侧边,第六安装区位于第二介质基板20的下端,且靠近介质基板组件的第二侧边,第五安装区位于第四安装区和第六安装区之间。本方案通过对半导体集成模块中包括的4组快电阻、4组SiC MOS管11和1个热敏电阻21,在介质基板组件的第一安装区、第二安装区、第三安装区、第四安装区、第五安装区、第六安装区的位置布局,使得各模组之间连接时走线较短,从而提高半导体集成模块的集成度,同时提高了电力电子设备中半导体集成模块的可靠性和易用性。
在一实施例中,如图1所示,第一安装区、第二安装区、第三安装区、第四安装区、第五安装区和第六安装区中的导电层相互隔离设置。通过隔离设置的导电层,可以防止各安装区的导电层产生干扰,提升了半导体集成模块的可靠性。
在一实施例中,如图1所示,半导体集成模块还包括1个热敏电阻21。进一步地,所述热敏电阻21焊接于所述介质基板的热敏电阻引线端22,热敏电阻引线端22具有2个,以连接至热敏电阻21的两端,从而更好地对集成模块的温度进行检测。
在一实施例中,所述介质基板为DBC陶瓷基板或者绝缘金属基板。可以理解的是,半导体集成模块中介质基板的材料可以但不限定于是DBC陶瓷基板,或者是铜基板、铝基板等绝缘金属基板,或者是DBC陶瓷基板和铜基板的结合,根据实际应用情况设置。
本实用新型还提出一种电力电子设备,所述电力电子设备包括如上所述的半导体集成模块,所述半导体集成模块包括:
介质基板组件,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板组件包括通过金属导电线相互连接的第一介质基板10和第二介质基板20;
所述第一介质基板10包括自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区,所述第一安装区位于所述第一介质基板10 的上端,且靠近所述介质基板组件的第一侧边,所述第三安装区位于所述第一介质基板10的下端,且靠近所述介质基板组件的第二侧边,所述第二安装区位于所述第一安装区和第三安装区之间;所述第二介质基板20包括自所述第一侧边至第二侧边依次设置有第四安装区、第五安装区和第六安装区,所述第四安装区位于所述第二介质基板20的上端,且靠近所述介质基板组件的第一侧边,所述第六安装区位于所述第二介质基板20的下端,且靠近所述介质基板组件的第二侧边,所述第五安装区位于所述第四安装区和第六安装区之间;
4组电阻,分别设置于所述第一介质基板10的第一安装区的上部边缘、第三安装区的下部边缘,以及所述第二介质基板20的第四安装区的上部边缘、第六安装区的下部边缘;
4组SiC MOS管11,分别设置于所述第一介质基板10的第一安装区下部、第二安装区,以及所述第二介质基板20的第四安装区下部、第五安装区;
1个热敏电阻21,设置于所述第二介质基板20的第三安装区,且靠近于所述介质基板组件的第一侧边和第四侧边的连接位置。可以理解的是,所述电力电子设备可以但不限定于为开关电源、PWM脉宽调制器或者变频器。
该半导体集成模块的具体结构参照上述实施例,由于本电力电子设备采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的可选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的方案构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种半导体集成模块,其特征在于,所述半导体集成模块包括:
介质基板组件,具有相对的第一侧边和第二侧边,以及相对的第三侧边和第四侧边,所述介质基板组件包括通过金属导电线相互连接的第一介质基板和第二介质基板;
所述第一介质基板包括自所述第一侧边至第二侧边依次设置有第一安装区、第二安装区和第三安装区,所述第一安装区位于所述第一介质基板的上端,且靠近所述介质基板组件的第一侧边,所述第三安装区位于所述第一介质基板的下端,且靠近所述介质基板组件的第二侧边,所述第二安装区位于所述第一安装区和第三安装区之间;所述第二介质基板包括自所述第一侧边至第二侧边依次设置有第四安装区、第五安装区和第六安装区,所述第四安装区位于所述第二介质基板的上端,且靠近所述介质基板组件的第一侧边,所述第六安装区位于所述第二介质基板的下端,且靠近所述介质基板组件的第二侧边,所述第五安装区位于所述第四安装区和第六安装区之间;
4组电阻,分别设置于所述第一介质基板的第一安装区的上部边缘、第三安装区的下部边缘,以及所述第二介质基板的第四安装区的上部边缘、第六安装区的下部边缘;
4组SiC MOS管,分别设置于所述第一介质基板的第一安装区下部、第二安装区,以及所述第二介质基板的第四安装区下部、第五安装区;
1个热敏电阻,设置于所述第二介质基板的第三安装区,且靠近于所述介质基板组件的第一侧边和第四侧边的连接位置。
2.根据权利要求1所述的半导体集成模块,其特征在于,所述每组电阻包括6个门极电阻。
3.根据权利要求2所述的半导体集成模块,其特征在于,所述每组SiC MOS管包括6个均匀间隔设置的SiC MOS管。
4.根据权利要求3所述的半导体集成模块,其特征在于,所述第一介质基板中第一安装区内的各个SiC MOS管与所述第二介质基板中第四安装区内的各个SiC MOS管沿介质基板组件中线对称设置,所述第一介质基板中第二安装区内的各个SiC MOS管与所述第二介质基板中第五安装区内的各个SiC MOS管沿介质基板组件中线对称设置;
所述第一介质基板中第一安装区内的各个SiC MOS管与第二安装区内的各个SiC MOS管相对设置,所述第二介质基板中第四安装区内的各个SiC MOS管与第五安装区内的各个SiC MOS管相对设置。
5.根据权利要求3所述的半导体集成模块,其特征在于,每一所述SiC MOS管的栅极对应连接一所述门极电阻。
6.根据权利要求1所述的半导体集成模块,其特征在于,所述第一介质基板中第一安装区内的各个SiC MOS管的源极通过跳线连接至所述第二介质基板中第四安装区内的各个SiC MOS管的源极。
7.根据权利要求1所述的半导体集成模块,其特征在于,所述第一介质基板的导电层和所述第二介质基板的导电层经铝制导电线连接。
8.根据权利要求1所述的半导体集成模块,其特征在于,还包括:热敏电阻引线端;
所述热敏电阻焊接于所述介质基板的热敏电阻引线端,用于对集成模块的温度进行检测。
9.根据权利要求1至8任意一项所述的半导体集成模块,其特征在于,所述介质基板为DBC陶瓷基板或者绝缘金属基板。
10.一种电力电子设备,其特征在于,所述电力电子设备包括如权利要求1至9任意一项所述的半导体集成模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221295033.XU CN218004828U (zh) | 2022-05-25 | 2022-05-25 | 半导体集成模块及电力电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221295033.XU CN218004828U (zh) | 2022-05-25 | 2022-05-25 | 半导体集成模块及电力电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218004828U true CN218004828U (zh) | 2022-12-09 |
Family
ID=84291640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221295033.XU Active CN218004828U (zh) | 2022-05-25 | 2022-05-25 | 半导体集成模块及电力电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218004828U (zh) |
-
2022
- 2022-05-25 CN CN202221295033.XU patent/CN218004828U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105261610B (zh) | 功率半导体模块 | |
US7081671B2 (en) | Power module | |
CN106531727A (zh) | 具有抗干扰电容器的电子组件 | |
US20120235162A1 (en) | Power converter | |
US11127662B2 (en) | Semiconductor device | |
JP2023538212A (ja) | 少なくとも3つの電力ユニットを備えた電力モジュール | |
CN218004828U (zh) | 半导体集成模块及电力电子设备 | |
US11594527B2 (en) | Semiconductor substrate and semiconductor arrangement | |
CN1230290A (zh) | 具有双地线的射频功率封装 | |
US8836113B2 (en) | Electronic module | |
CN218004851U (zh) | 半导体集成模块及三相全桥模块 | |
CN111540723A (zh) | 功率半导体器件 | |
CN219577379U (zh) | SiC集成模块及电力电子设备 | |
CN218215308U (zh) | 半导体集成模块及磁阻电机 | |
CN219106156U (zh) | 半导体集成模块及电力电子设备 | |
CN220526898U (zh) | 功率器件及电子设备 | |
CN112687632A (zh) | 一种功率模块的结构设计及其实现方法 | |
KR20120073302A (ko) | 회로 장치 및 그의 제조 방법 | |
CN218416804U (zh) | 功率单元模组和功率设备 | |
CN212113715U (zh) | 功率半导体器件 | |
US20230052830A1 (en) | Power circuit module | |
CN215911425U (zh) | 功率模块与家电设备 | |
CN115050703B (zh) | 功率器件封装结构及功率变换器 | |
CN220856566U (zh) | Igbt功率单元及igbt模块 | |
CN213847128U (zh) | 一种三合一电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |