CN105244358A - 固态图像拾取装置、其制造方法和图像拾取系统 - Google Patents

固态图像拾取装置、其制造方法和图像拾取系统 Download PDF

Info

Publication number
CN105244358A
CN105244358A CN201510549978.8A CN201510549978A CN105244358A CN 105244358 A CN105244358 A CN 105244358A CN 201510549978 A CN201510549978 A CN 201510549978A CN 105244358 A CN105244358 A CN 105244358A
Authority
CN
China
Prior art keywords
dielectric film
film
image pickup
pickup apparatus
state image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510549978.8A
Other languages
English (en)
Other versions
CN105244358B (zh
Inventor
冈部刚士
铃木健太郎
碓井崇
加藤太朗
下津佐峰生
滝本俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN105244358A publication Critical patent/CN105244358A/zh
Application granted granted Critical
Publication of CN105244358B publication Critical patent/CN105244358B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种固态图像拾取装置、其制造方法和图像拾取系统。提供一种用于制造固态图像拾取装置的方法。所述图像拾取装置包括光电转换部分、在光电转换部分之上的第一绝缘膜、在第一绝缘膜上的第二绝缘膜、以及波导，所述光电转换部分设置在半导体衬底上，所述第一绝缘膜用作抗反射膜，所述第二绝缘膜与所述光电转换部分对应地设置，所述波导具有包层和芯，所述芯的底部设置在第二绝缘膜上。所述方法包括通过各向异性蚀刻设置在光电转换部分之上的部件的一部分来形成开口，从而形成包层，并在所述开口中形成芯。在所述方法中，在第二绝缘膜的蚀刻速率低于所述部件的蚀刻速率的条件下执行所述蚀刻。

Description

固态图像拾取装置、其制造方法和图像拾取系统
本申请是申请日为2012年2月9日、申请号为201210027929.4、发明名称为“固态图像拾取装置、其制造方法和图像拾取系统”的发明专利申请的分案申请。
技术领域
本发明涉及一种固态图像拾取装置、包括该固态图像拾取装置的图像拾取系统和用于制造该固态图像拾取装置的方法。
背景技术
为了增加进入固态图像拾取装置的光电转换部分的光的量，最近提出了在固态图像拾取装置中使用波导。日本专利公开No.2006-191000公开了在包括波导的固态图像拾取装置中，用于形成波导的蚀刻停止膜兼当光接收部分之上的抗反射膜。
日本专利公开No.2008-041726公开了像素部分设有用于形成接触孔的蚀刻的蚀刻停止膜。
发明内容
本发明提供一种用于制造固态图像拾取装置的方法，所述固态图像拾取装置包括光电转换部分、第一绝缘膜、在第一绝缘膜上的第二绝缘膜、以及波导，所述光电转换部分设置在半导体衬底中，所述第一绝缘膜用作光电转换部分之上的抗反射膜，所述第二绝缘膜与光电转换部分对应地设置，所述波导具有包层(clad)和芯，所述芯的底部设置在第二绝缘膜上。所述方法包括通过在设置在光电转换部分之上的部件被蚀刻得比第二绝缘膜快的条件下部分蚀刻所述部件来形成开口，从而形成所述包层，并在所述开口中形成所述芯。
根据本发明的一方面的固态图像拾取装置包括设置在半导体衬底中的多个光电转换部分。第一绝缘膜设置在光电转换部分之上，并且用作抗反射膜。多个第二绝缘膜与光电转换部分对应地设置在第一绝缘膜上。每个第二绝缘膜用作蚀刻停止膜。所述固态图像拾取装置还包括多个波导，每个波导包括包层和芯，所述芯的底部与对应的第二绝缘膜接触。所述芯由与第二绝缘膜相同的材料制成。
从以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清晰。
附图说明
图1是第一实施例的固态图像拾取装置的像素单元的电路图。
图2是显示第一实施例的固态图像拾取装置的像素单元的平面图中的布局的表示。
图3A至图3C是用于制造第一实施例的固态图像拾取装置的方法的表示。
图4A至图4C是用于制造第一实施例的固态图像拾取装置的方法的表示。
图5A和图5B是用于制造第一实施例的固态图像拾取装置的方法的表示。
图6是第一实施例的固态图像拾取装置的示意性局部截面图。
图7是第一实施例的平面图中的布局的示意图。
图8A和图8B是显示第一实施例的修改的平面图中的布局的示意图。
图9是根据第二实施例的固态图像拾取装置的示意性截面图。
图10是固态图像拾取装置和图像拾取系统的框图。
图11A至图11D是用于制造根据第四实施例的固态图像拾取装置的方法的表示。
图12是根据第五实施例的固态图像拾取装置的示意性局部截面图。
图13A至图13C是用于制造第五实施例的固态图像拾取装置的方法的表示。
图14是根据第六实施例的固态图像拾取装置的示意性局部截面图。
图15A和图15B均是根据第七实施例的固态图像拾取装置的示意性局部截面图。
图16A至图16C是用于制造根据第八实施例的固态图像拾取装置的方法的示意图。
图17A至图17C是用于制造根据第八实施例的固态图像拾取装置的方法的示意性截面图。
图18A和图18B是用于制造根据第八实施例的固态图像拾取装置的方法的示意性截面图。
图19A和图19B是用于制造根据第八实施例的固态图像拾取装置的方法的示意性截面图。
图20A和图20B是第八实施例的固态图像拾取装置的示意性局部截面图。
图21是根据第九实施例的固态图像拾取装置的示意性截面图。
具体实施方式
在日本专利公开No.2006-191000中用于形成波导的蚀刻停止膜可被部分蚀刻，因此，可使蚀刻停止膜的厚度减小，或者膜可被蚀刻损伤。因此，可使充当抗反射膜的蚀刻停止膜的光学性能降低。
在日本专利公开No.2008-041726中，蚀刻停止膜不用于在除了像素部分之外的区域中进行用于形成接触孔的蚀刻。如果一些损伤在蚀刻期间发生，则噪声可发生，因此，降低图像质量。本发明解决这些问题中的至少一个。
本发明涉及一种用于制造固态图像拾取装置的方法，所述固态图像拾取装置包括例如设置在半导体衬底上的光电转换部分、第一绝缘膜、第二绝缘膜和波导。第一绝缘膜充当光电转换部分之上的抗反射膜。第二绝缘膜设置在第一绝缘膜上，与光电转换部分对应。波导具有包层和芯，芯的底部设置在第二绝缘膜上。在用于制造固态图像拾取装置的方法中，通过下述方式形成包层，即，通过部分蚀刻设置在光电转换部分之上的部件来形成开口，并在所述开口中形成芯。为了形成所述开口，在第二绝缘膜的蚀刻速率低于所述部件的蚀刻速率的条件下执行蚀刻。该方法可防止抗反射膜的光学性能的降低。
固态图像拾取装置包括在半导体衬底上的多个光电转换部分、第一绝缘膜和多个第二绝缘膜，第一绝缘膜用作光电转换部分之上的抗反射膜，所述多个第二绝缘膜设置在第一绝缘膜上，以与相应的光电转换部分对应。固态图像拾取装置还包括多个波导，每个波导包括包层和芯，芯由与第二绝缘膜相同的材料制成。所述芯的底部与第二绝缘膜接触。具有这样的结构的固态图像拾取装置可表现出增强的灵敏度。
现在将参照附图对本发明的示例性实施例进行描述。在以下描述中，将不对半导体的常见结构和制造方法中的部分和步骤进行详细说明。在以下实施例中，氮化硅的折射率高于氧化硅的折射率，氮氧化硅的折射率位于这些折射率之间。例如，氮化硅具有大约1.75至2.34的折射率，氧化硅具有大约1.35至1.54的折射率。可见光具有大约360nm至830nm的范围内的波长(IwanamiRikagakuJiten，第五版，由IwanamiShoten出版)。
本文提及的开口可穿过层间绝缘膜，或者可以是不穿过层间绝缘膜的凹陷的形式，并可被称为孔。在以下描述中，将在形成了开口的结构中描述具有波导的实施例。然而，开口不限于此用途。本发明的实施例可广泛地用于半导体器件。本文提及的蚀刻选择比是指第一部件的蚀刻速率与第二部件的蚀刻速率的比率。随着蚀刻选择比增大，第一部件将被更多地蚀刻。相反，随着蚀刻选择比减小，第二部件将比第一部件蚀刻得更多。本文提及的相同材料是指含有相同的主成分的材料。例如，氮化硅可具有不同的氮含量，它们在以下实施例中被认为是相同材料。
第一实施例
现在将参照图1至图7和图10对第一实施例的固态图像拾取装置进行描述。描述首先将参照图1、图2、图7和图10。
图1是第一实施例的固态图像拾取装置的像素单元的电路图。像素单元100包括四个光电二极管(以下称为PD)101至104、四个传输晶体管105至108、单个重置晶体管110和单个放大晶体管112。此外，提供了浮置扩散节点(以下称为FD节点)109。在第一实施例的描述中，信号电荷是指电子，晶体管为n型。
其阳极均与地连接的四个PD101至104将入射光转换为根据入射光的量的电荷，并储存所述电荷。四个传输晶体管105至108各自用作将在PD101至104中的对应一个处产生的信号电荷传送到FD节点109的传送器。更具体地讲，第一PD101与第一传输晶体管105的源极连接，第二PD102与第二传输晶体管106的源极连接。此外，第三PD103与第三传输晶体管107的源极连接，第四PD104与第四传输晶体管108的源极连接。第一传输晶体管105至第四传输晶体管108的漏极连接在一起，以限定FD节点109。放大晶体管112的栅电极与FD节点109连接。放大晶体管112的漏极和源极分别与电源线111和输出信号线113连接。因此，根据FD节点109的电势的信号输出到输出信号线113。重置晶体管110与FD节点109连接，并将FD节点109的电势重置为期望的电势。同时，可分别通过将电流施加于传输晶体管105至108来重置PD101至104。电源线111具有至少两个电势，可通过将FD节点109设置于两个电势来将信号输出到输出信号线113。输出信号线与多个像素连接。输出信号线113的端子与读出电路(稍后描述)连接。
当包括至少一个光电转换部分的重复单元限定像素时，图1中所示的像素单元100具有四个像素。然而，像素单元100中的像素的数量不限于四个。此外，像素单元100可包括选择晶体管或电容器。虽然PD在本实施例中充当光电转换部分，但是光电门(photogate)可用作光电转换部分。
图10显示固态图像拾取装置和图像拾取系统的图解构造。在图10中，固态图像拾取装置1001包括像素部分1011、垂直扫描电路1012、两个读出电路1013、两个水平扫描电路1014和两个输出放大器1015。除了像素部分之外的区域被称为外围电路部分1016。
在图10中，图1中所示的多个像素单元以两维方式布置在像素部分1011中。换句话讲，多个像素布置在像素部分1011中。每个像素单元包括多个像素。每个读出电路1013包括例如列放大器、CDS电路和加法器，并执行从由垂直扫描电路1012通过垂直信号线选择的行中的像素读取的信号的放大和相加。对于每个像素列或者对于每两个或更多个像素列，提供列放大器、CDS电路和加法器。每个水平扫描电路1014产生用于依次从对应的读出电路1013读出信号的信号。每个输出放大器1015放大由水平扫描电路1014选择的列中的信号，并输出放大的信号。该构造仅仅是固态图像拾取装置的示例性实施例之一，在其它实施例中可提供其它构造。例如，读出电路1013、水平扫描电路1014和输出放大器1015形成两个输出路径，每一输出路径设置在像素部分1011的垂直方向的各一侧。然而，在另一个实施例中，可提供三个或更多个输出路径。
现在将参照图2对与图1对应的平面图中的布局进行描述。图2是平面图中的布局的示意性平面图，并且显示将组件的轮廓投影在主表面上的半导体衬底的主表面上的结构。在图2中所示的结构中，设置了第一PD201至第四PD204。为了简单起见，图2显示作为PD的一部分的电荷储存区(n型半导体区)。第一传输晶体管至第四传输晶体管的栅电极205至208分别与第一PD201至第四PD204对应地布置。第一传输晶体管和第二传输晶体管的漏极是共同的，该共同区域充当第一浮置扩散区209(以下称为第一FD区)。第三传输晶体管和第四传输晶体管的漏极是共同的，该共同区域充当第二浮置扩散区210(以下称为第二FD区)。第一FD区209、第二FD区210和放大晶体管的栅电极212通过连接布线213连接。放大晶体管的栅电极212和连接布线213形成一体。第一FD区209和连接布线213与共享接触部件(contact)214连接，第二FD区210和连接布线213与共享接触部件215连接。共享接触部件是指不使用布线层而将半导体区与另一个半导体区、将半导体区与栅电极、或者将栅电极与另一个栅电极连接的接触部件。在图2中，第二FD区210是与重置晶体管的源极或漏极的共同区域。标号211指定重置晶体管的栅电极。
在图2中，在其中形成了PD和意图作为晶体管的源极、漏极和沟道的区域的区域是有源极区(activeregion)，其它区域是元件隔离区217。PD之间或者有源极区中的传输晶体管的栅电极之间的区域均设有用于信号电荷的势垒216。势垒216包括半导体区。势垒216用作控制PD之间的信号电荷的运输(traffic)的元件隔离区。
现在将参照图7对蚀刻停止膜进行描述。图7是与图2中的平面图对应的平面图中的布局的示意性平面图。图7显示像素单元100a和相邻像素单元100b的一部分。在图7中所示的布局中，设置了用作蚀刻停止膜的绝缘膜701至704。绝缘膜701至704与电荷储存区一一对应地布置。绝缘膜701至704可由氮化硅制成。绝缘膜701至704均具有比光电转换部分的光接收表面的面积大的面积，并且如果可能的话，以这样的方式布置，即，每个绝缘膜701至704的外缘不与作为光电转换部分的对应的电荷储存区201至204重叠。这是因为这样的布置可防止电荷储存区201至204被用于形成绝缘膜701至704的图案化损伤。因此，图7中所示的绝缘膜701至704被布置为覆盖传输晶体管的栅电极205至208的一部分和相邻像素单元100b的连接布线213的一部分。该布置可防止栅电极和布线被用于形成开口的蚀刻损伤，稍后将对所述开口进行描述。
此外，绝缘膜701至704被设置为不与栅电极205-208上的接触部件705至708以及在其中设置其它晶体管的接触部件的区域重叠。这便利于接触部件705至708和其它晶体管的接触部件的形成。
现在将参照图3A至图5B对用于制造固态图像拾取装置的方法进行描述。图3A至图5B是沿着图2中的线III、IV、V-III、IV、V截取的截面图，并且示出制造方法。图3A至图5B显示沿着图2中的线III、IV、V-III、IV、V截取的第二PD和第三PD、像素单元的晶体管303以及外围电路部分中的晶体管304的截面。这些部分用与以上相同的标号指定，因此省略其描述。此外，将不对通过常见技术形成的部分进行详细描述。
首先，将参照图3A对用于制备其上已设置元件的半导体衬底的操作进行描述。将制备的半导体衬底301由硅制成，并具有主表面302。半导体衬底301具有两个PD的电荷储存区202和203、在像素部分中的晶体管303和在外围电路部分中的晶体管304。在图3A中，像素单元的晶体管303具有N型源极/漏极区309和栅电极308。N型半导体区314位于电荷储存区202和203下面。N型半导体区314具有比电荷储存区202和203低的杂质浓度，并构成光电转换部分的一部分。N型半导体区314位于P型半导体区315上面，P型半导体区315用作光电转换部分的一部分。此外，P型半导体区316位于晶体管303的源极/漏极区309和第二FD区210下面。外围电路部分中的晶体管304是构成CMOS电路的晶体管之一。外围电路部分的晶体管304包括形成在P型半导体区313中的N型源极/漏极区311和在半导体衬底的主表面302上在源极/漏极区311之间的栅电极310。制备具有这些元件的半导体衬底301。由于半导体衬底301的元件可通过已知方法形成，因此省略描述。在每个图中，未示出栅绝缘膜。
图3A显示在元件之上形成绝缘膜的步骤。在像素部分1011中从主表面302起按由氧化硅制成的绝缘膜(未示出)、由氮化硅制成的绝缘膜305和由氧化硅制成的绝缘膜306的次序形成这些绝缘膜。这些绝缘膜可由等离子体化学气相沉积(等离子体CVD)形成。
晶体管304在栅电极310的侧壁上具有侧间隔件312，源极/漏极区311具有轻掺杂漏极(LDD)结构(未示出)。侧间隔件312由多层膜制成，所述多层膜包括氧化硅层、氮化硅层和氧化硅层。这些层可通过等离子体CVD形成。形成侧间隔件312的膜可由与形成在像素部分1011中的绝缘膜(未示出)及绝缘膜305和306相同的膜构成。
然后，如图3A所示，通过低压等离子体CVD(LP-CVD)在像素部分1011和外围电路部分1016之上形成由氮化硅制成的绝缘膜307。在形成绝缘膜307之前，可通过等离子体CVD在像素部分1011和外围电路部分1016之上形成氧化硅膜(未示出)。这是防止半导体衬底的主表面302在外围电路部分1016中的晶体管304的源极/漏极区311处露出。
翻到图3B，通过已知的光刻技术和蚀刻技术将像素部分1011和外围电路部分1016之上的绝缘膜307图案化为期望的形状，从而形成绝缘膜317和318。绝缘膜317设置在电荷储存区202和203之上，在从各光电转换部分到对应的传输晶体管的栅电极的一部分的区域上延伸。绝缘膜317和318的上表面具有遵循对应的栅电极的形状的形状。图3A和图3B中所示的步骤形成图7中所示的绝缘膜701至704。图3B中所示的绝缘膜317a对应于图7中所示的绝缘膜702，图3B中所示的绝缘膜317b对应于图7中所示的绝缘膜703。在像素部分1011中，通过蚀刻去除图3A中所示的绝缘膜307的其它部分。在外围电路部分1016中，图3A中的绝缘膜307作为没有被蚀刻的绝缘膜318保留。
翻到图3C，在图3B中所示的结构上形成层间绝缘膜319、接触部件320、具有通路导体(viaconductor)的第一布线层321和第二布线层322。设置了多个接触部件和布线层的多根布线。层间绝缘膜319包括以一个在另一个的顶部的方式交替设置的由氧化硅制成的绝缘层和由氮化硅制成的绝缘层。由氧化硅制成的绝缘层各自通过等离子体CVD形成为大约120nm至1000nm的厚度。此外，由氮化硅制成的绝缘层各自通过等离子体CVD形成为大约10nm至200nm的厚度。因此，氧化硅占据层间绝缘膜319的大部分。氮化硅绝缘层用作用于形成布线层和通路导体的蚀刻停止膜，或者用作用于防止布线层中的金属的扩散的防扩散膜。层间绝缘膜319的意图是形成波导的包层。
接触部件320主要由钨制成，并含有势垒金属。为了形成接触部件320，通过等离子体蚀刻来部分地去除由氧化硅制成的绝缘膜(未示出)及绝缘膜305和306。然而，如果由氮化硅制成的绝缘膜317取决于绝缘膜307的形状，则按由氮化硅制成的绝缘膜307、由氧化硅制成的绝缘膜306、由氮化硅制成的绝缘膜305和由氧化硅制成的绝缘膜(未示出)的次序执行蚀刻。在这种情况下，难以改变蚀刻条件和建立用于使蚀刻停止的条件。另一方面，当设置绝缘膜317时，可容易地在蚀刻操作中形成接触孔，在所述蚀刻操作中，仅在绝缘膜305用作蚀刻停止膜的状态下改变蚀刻条件一次。
与通路导体形成一体的第一布线层321和第二布线层322主要含有铜。第一布线层321具有通过单镶嵌工艺形成的结构，第二布线层322具有通过双镶嵌工艺形成的、在其中通路导体与布线层形成一体的结构。接触部件和通路导体均具有势垒金属。通过已知方法形成所述接触部件和通路导体，因此省略其描述。可通过图案化(代替镶嵌工艺)形成第一布线层321和第二布线层322。
在图3C中，与第一布线层或第二布线层的上表面接触的氮化硅绝缘层用作防止布线层的金属或铜扩散的防扩散膜。另一方面，设置在第一布线层和第二布线层的下表面侧的绝缘层用作用于通过镶嵌工艺形成第一布线层和第二布线层的蚀刻停止膜。用作蚀刻停止膜的绝缘层具有比用作防扩散膜的绝缘层小的厚度。在镶嵌工艺中，在绝缘层中形成用于布线、或者布线与通路导体的凹槽。为了通过蚀刻形成凹槽，蚀刻停止膜对于控制凹槽的形状是有用的。因此，在第一布线层321和第二布线层322的下表面侧提供用作蚀刻停止膜的绝缘层。由于将通过形成凹槽来去除蚀刻停止膜，所以蚀刻停止膜均以这样的方式形成，即，其下表面将与第一布线层或第二布线层的下表面齐平，或者将位于第一布线层或第二布线层的下表面的水平上面。可制备事先设有图3中所示的结构的晶片，并在所述晶片上执行用于形成开口的以下操作。
随后，将通过在图3C中所示的层间绝缘膜319中形成开口323来形成图4A中所示的结构。在层间绝缘膜319之上形成在与光电转换部分对应的区域中具有开口的光致抗蚀剂图案(未示出)，并通过使用所述光致抗蚀剂图案作为掩模来执行蚀刻。对于所述蚀刻，执行各向异性蚀刻，例如，等离子体蚀刻。通过蚀刻来去除层间绝缘膜319，直到露出绝缘膜317为止。绝缘膜317的意图是减轻蚀刻对光电转换部分的损伤，而且还用作蚀刻停止膜。此外，半导体衬底的主表面302与绝缘膜317之间的绝缘膜，即，由氧化硅制成的绝缘膜(未示出)及绝缘膜305和306，用作对于进入半导体衬底中的光的抗反射膜。绝缘膜306的厚度涉及多层结构中的抗反射膜的性能。这是因为绝缘膜306引起多次反射，因此用于减少绝缘膜305与绝缘膜317之间的反射。绝缘膜317的作为蚀刻停止膜的功能使绝缘膜306保持期望的厚度，因此，绝缘膜306可如意图的那样充当抗反射膜。即使用于去除层间绝缘膜的一部分的蚀刻改变绝缘膜317的厚度，这也不是大问题，因为绝缘膜317将与高折射率部件324形成一体。
随后，将用具有比层间绝缘膜3191高的折射率的透明材料填充图4A中所示的开口323，以形成波导的芯。在本实施例中，用氮化硅填充开口323，氮化硅具有比主要形成层间绝缘膜3191的氧化硅高的折射率。更具体地讲，通过利用高密度等离子体CVD在所述结构的整个表面之上沉积氮化硅来填充开口323。通过化学机械抛光(CMP)或等离子体蚀刻来去除沉积在层间绝缘膜3191的表面上、而不是开口323中的不需要的氮化硅。通过该去除操作使氮化硅的表面平面化，从而，在开口323中形成高折射率部件324。因此，波导由层间绝缘膜3191和高折射率部件324构成。层间绝缘膜3191是波导的包层，高折射率部件324是波导的芯。
在本实施例中，通过CMP执行用于平面化的去除操作。在该操作中，沉积在层间绝缘膜3191上的氮化硅没有被完全去除，剩余的氮化硅形成绝缘膜325。绝缘膜325是在高折射率部件324和层间绝缘膜3191的表面上延伸的层，具有大约100nm至500nm的厚度。绝缘膜325减轻布线层的损伤。随后，在绝缘膜325的表面之上形成氮氧化硅绝缘膜326。通过等离子体CVD将该绝缘膜326形成为大约50nm至150nm的厚度。
在形成图4B中所示的结构之后，如图4C所示，将至少部分地去除绝缘膜325和326的期望的部分。在本实施例中，通过蚀刻去除外围电路部分1016中的将形成通路导体的区域和其它区域的一部分。如果在半导体衬底的整个表面之上形成具有高应力的高折射率膜，则所述高应力使半导体衬底翘曲，或者使高折射率膜分离。这是为什么部分地去除绝缘膜的原因。另外，通过去除将形成通路导体的区域而形成的开口329便利于将在后面的步骤中执行的蚀刻。此外，通过用剩余的其它区域的部分形成图案401，可确保后面的步骤中的平坦度。绝缘膜325和326被形成到像素部分1011中的绝缘膜327和328中。然后，形成意图作为绝缘膜330的绝缘膜，以填充开口329并覆盖绝缘膜327和328。意图作为绝缘膜330的绝缘膜可通过等离子体CVD用例如氧化硅形成。然后，形成通路导体331，以穿过意图作为绝缘膜330的绝缘膜的厚度和层间绝缘膜319的位于第二布线层322上面的部分的厚度。从而，形成通路导体331，并且从而，形成绝缘膜330和层间绝缘膜332。通路导体331由例如钨制成，并含有钛或氮化钛的势垒金属。在通路导体331上形成第三布线层333，从而，获得图4C中所示的结构。第三布线层333通过图案化用主要含有例如铝的导电材料形成。在本实施例中，第三布线层333用作遮光膜。
然后，将在图4C中所示的结构上按意图作为绝缘膜334的绝缘膜和意图作为绝缘膜335的绝缘膜的次序形成这些绝缘膜。通过等离子体CVD用氮氧化硅形成意图作为绝缘膜334的绝缘膜，并通过等离子体CVD用氮化硅形成意图作为绝缘膜335的绝缘膜。然后，在意图作为绝缘膜335的绝缘膜上形成透镜形状的光致抗蚀剂层，并通过使用光致抗蚀剂层作为掩模的蚀刻将透镜形状转印到意图作为绝缘膜335的绝缘膜。透镜形状的绝缘膜被意图作为绝缘膜336的绝缘膜覆盖。通过等离子体CVD用氮氧化硅形成意图作为绝缘膜336的绝缘膜。通过去除与外部电极焊盘对应的三个绝缘膜的一部分来将上面的三个绝缘膜形成为绝缘膜334至336，从而，形成图5A中所示的结构。绝缘膜335是具有层内透镜337的透镜层，绝缘膜334和336可用作抗反射膜。
在形成图5A中所示的结构之后，按树脂平面化层338、滤色器层339和微透镜层340的次序形成它们，从而形成图5B中所示的结构，滤色器层339包括与多种颜色对应的滤色器，微透镜层340包括微透镜341。从而，可通过参照图3A至图5B描述的操作来制作固态图像拾取装置。图3A至图5B显示半导体衬底301的主表面侧的部分，如果固态图像拾取装置是三板型或单色型，则可不提供滤色器。
现在将参照图6对绝缘膜317进行详细描述。图6是图5B中所示的固态图像拾取装置的局部放大图。与图5B中相同的部分用相同的标号指定，因此省略其描述。图5B中所示的层间绝缘膜332对应于图6中的层间绝缘膜610，层间绝缘膜610包括多个绝缘膜601至609。绝缘膜601、603、605和609由氧化硅制成，绝缘膜602、604、606和608由氮化硅制成。绝缘膜604和608可用作防止布线层321和322中的金属扩散的防扩散膜。绝缘膜602和606可用作用于形成布线层的蚀刻停止膜。绝缘膜604和608具有比绝缘膜602和606大的厚度。
图6中对应于图7中的绝缘膜703的绝缘膜317(703)如上所述由氮化硅制成。因此，绝缘膜317和由氮化硅制成的高折射率部件324由相同的材料制成。因此，反射不易于在绝缘膜317与高折射率部件324之间的界面处发生。在绝缘膜317与半导体衬底的主表面302之间，从主表面302侧起按由氧化硅制成的绝缘膜(未示出)以及绝缘膜305和由氧化硅制成的绝缘膜306的次序形成这些绝缘膜。在本实施例中，所述(未示出的)绝缘膜具有大约5nm至20nm的厚度，绝缘膜305具有30nm至100nm的厚度，绝缘膜306具有大约50nm至150nm的厚度，绝缘膜317具有大约30nm至100nm的厚度。如果可能的话，可取的是绝缘膜317的厚度为λ/2n(λ：入射光的波长，n：折射率)。
即使绝缘膜703被设置在半导体衬底的(除了将要形成接触部件的插头部分的部分之外的)整个主表面302之上，绝缘膜703也可用作用于减小抗反射膜的损伤的蚀刻停止膜。然而，与绝缘膜形成在半导体衬底的整个主表面302之上的情况相比，通过形成本实施例的形状的绝缘膜，提高了灵敏度。例如，在450nm至630nm的高灵敏度波长范围内，与使用设置在半导体衬底的整个主表面302之上的绝缘膜703的情况相比，使用本实施例的形状的绝缘膜703的情况提高灵敏度1％到5％。这可能是由于设置在整个表面之上的绝缘膜使通过波导汇集的光发散。如果具有比充当包层的绝缘膜高的折射率的绝缘膜703被设置在整个表面之上，则包层的折射率实际上在绝缘膜703的附近增大，因此，光发散。此外，如果连续的绝缘膜以从一个光电转换部分到另一个光电转换部分的方式位于光电转换部分的上面，则光可混入相邻的光电转换部分中。因此，如果可能的话，与相应的光电转换部分对应地提供彼此分离的各绝缘膜703。
在图6中所示的结构中，绝缘膜327的厚度611可大于0且低于λ/n或更小(其中，λ表示入射光的波长，n表示绝缘膜327的折射率)。绝缘膜327设置在充当波导的包层的层间绝缘膜610上，并在从一个高折射率部件324到相邻的高折射率部件324的波导上延伸。在这种情况下，对角地进入波导的光可通过绝缘膜327进入相邻的波导。从减小这样的光混合的观点来讲，厚度611可大于0且为λ/n或更小。减小特别是具有难以吸收的波长(例如，与红色对应的波长)的光的传播会是有利的。例如，可基于红色滤色器的光谱透射率的峰值波长确定厚度611。另外，厚度611的下限可被设置在留出用于平面化的工艺裕量的范围内。可替换地，厚度611的下限可被设置在绝缘膜327能够被用作保护膜的范围内。
此外，在图6中，位于光电转换部分上面的绝缘膜305、306和317的总厚度小于栅电极613的厚度会是有利的。换句话讲，半导体衬底的主表面302与栅电极的上表面之间的距离613大于主表面302与位于光电转换部分上面的绝缘膜317的上表面之间的距离612。该结构使得可将波导设置在光电转换部分附近，因此当光从下面进入波导时可抑制所述光的发散。从而，可提高固态图像拾取装置的灵敏度。
在图6中，绝缘膜305、与绝缘膜305接触的绝缘膜306和与绝缘膜306接触的绝缘膜317按该次序形成在光电转换部分之上。在本实施例中，在这些膜的形成期间不使这些绝缘膜平面化。因此，可容易地控制它们的厚度。
因此，通过形成绝缘膜701至704，可实现具有在其中反射减小的波导的结构。另外，可提高固态图像拾取装置的灵敏度。
现在翻到图8A和图8B，将对图7中所示的绝缘膜701至704的修改进行描述。图8A和图8B显示与图7中所示的布局对应的平面图中的布局。在图8A和图8B中，与图7中相同的部分用相同的标号指定，因此省略其描述。
在图8A中所示的修改中，图7的绝缘膜701至704被一体式绝缘膜801取代。因此，用作蚀刻停止膜的绝缘膜可以不是以每个光电转换部分一个膜的方式提供的离散的膜。这种形式的绝缘膜可抑制抗反射膜的功能的降低。另外，可减小PD的蚀刻损伤，并可便利于用于形成接触部件的操作。然而，如上所述，图7中所示的、在其中以每个光电转换部分一个绝缘膜的方式设置离散的绝缘膜的结构更多地抑制光到相邻像素的不需要的传播，并提高固态图像拾取装置的灵敏度。
在图8B中所示的修改中，图7的绝缘膜701至704被具有不同面积的一体式绝缘膜802取代。当从上面看时，绝缘膜802的外缘部分地与PD的电荷储存区201至204重叠。此外，绝缘膜802不与传输晶体管的栅电极205至208或连接布线231重叠。这种形式的绝缘膜可抑制抗反射膜的功能的降低。另外，可便利于用于形成接触部件的操作。如图7所示，可与每个PD对应地分割绝缘膜802。如上所述，如图7所示的、在其中以每个光电转换部分一个绝缘膜的方式设置离散的绝缘膜的结构更多地提高固态图像拾取装置的灵敏度。
绝缘膜701至704的面积可大于开口323的底部面积，并小于光电转换部分的光接收表面的面积。这种形式的绝缘膜可减小当形成开口323时的蚀刻损伤，并可抑制光的发散，以提高灵敏度。
第二实施例
现在将参照图9对第二实施例进行描述。图9是固态图像拾取装置的示意性截面图，对应于图5B。在图9中，与图5B中相同的部分用相同的标号指定，因此省略其描述。第二实施例与第一实施例的不同之处在于没有提供第一实施例的绝缘膜306，并且第一实施例的绝缘膜317用具有不同形状的绝缘膜901取代。
在图9中，由氧化硅制成的绝缘膜(未示出)、绝缘膜305和901从主表面302侧起按该次序设置在电荷储存区202和203之上。绝缘膜901对应于图5B中的绝缘膜317。绝缘膜901不延伸到与栅电极重叠。此外，绝缘膜901设置在由相同材料氮化硅制成的绝缘膜305上，并与绝缘膜305接触。因此，与第一实施例的结构相比，高折射率部件902可被设置为更接近半导体衬底的主表面302。
外围电路部分1016中的晶体管的侧壁903包括氧化硅层(未示出)和氮化硅层。侧壁903的这样的多层膜与像素部分1011中的由绝缘膜305与氧化硅制成的绝缘膜(未示出)的多层结构相同。
在该结构中，通过提供绝缘膜901，可抑制抗反射膜的功能的降低。另外，通过将绝缘膜901布置在相应的光电转换部分之上，可提高固态图像拾取装置的灵敏度。此外，由于绝缘膜901仅设置在光电转换部分之上，因此可容易地形成接触部件。
第三实施例
在第三实施例中，将参照图10对图像拾取系统的结构进行描述。图10是固态图像拾取装置和图像拾取系统的框图。图像拾取系统1000包括固态图像拾取装置1001和信号处理设备1002，信号处理设备1002从固态图像拾取装置1001接收电信号，并处理所述信号。更具体地讲，电信号从固态图像拾取装置1001的OUT1和OUT2输出，并通过IN输入到信号处理设备1002。信号处理设备1002根据信号处理的结果输出信号，诸如图像信号、驱动信号和控制信号。所述电信号可以是电流或电压，或者可以是模拟或数字形式。固态图像拾取设备1001可以是图像传感器、焦点检测传感器或测光传感器，并可用于任何应用。该图像拾取系统可生成可用于控制的良好的图像信号或控制信号。
第四实施例
本实施例与第一实施例的不同之处在于层间绝缘膜中的开口的形成。将参照图11A至图11D对形成所述开口的操作进行描述。图11A至图11D是详细示出在图3C与图4A之间执行的步骤的示意性局部放大截面图，这些图显示了与第二PD对应的部分。在图11A至图11D中，与其它图中相同的部分用相同的标号指定，因此省略其描述。
如图11A所示，在形成布线层和层间绝缘膜319之后，形成掩模1110。层间绝缘膜319包括以一个在另一个顶部的方式交替形成的至少两种不同材料的绝缘膜。更具体地讲，层间绝缘膜319至少包括：意图作为第一绝缘膜的部件，由与第一绝缘膜的材料不同的材料制成的、意图作为第二绝缘膜的部件，意图作为第三绝缘膜的部件，以及由与第三绝缘膜的材料不同的材料制成的、意图作为第四绝缘膜的部件。这些绝缘膜按上述次序形成。在图11A中，层间绝缘膜319包括以一个在另一个顶部的方式交替设置的氧化硅绝缘膜1101、1103、1105、1107和1109以及氮化硅绝缘膜1102、1104、1106和1108。绝缘膜1101至1109对应于图6中所示的绝缘膜610至609。绝缘膜1101是意图作为第一绝缘膜的部件；绝缘膜1102是意图作为第二绝缘膜的部件；绝缘膜1103是意图作为第三绝缘膜的部件；绝缘膜1104是意图作为第四绝缘膜的部件。
在形成层间绝缘膜319之后，在层间绝缘膜319的最上绝缘膜1109上形成在与光电转换部分对应的区域中具有开口1111的掩模1110。可通过光刻由抗蚀剂形成掩模1110。
随后，去除与层间绝缘膜319的开口1111对应的部分。首先，通过蚀刻从绝缘膜1109执行所述去除。例如，执行各向异性蚀刻。在第三绝缘膜和第四绝缘膜以基本上相同的速率被蚀刻的条件下执行用于去除的蚀刻，以使得两个绝缘膜都可被蚀刻。在该蚀刻操作中，至少去除与第三绝缘膜和第四绝缘膜的开口1111对应的部分(第一去除)。执行第一去除，直到通过去除第三绝缘膜和第四绝缘膜的与掩模1110中的开口1111对应的部分而使第二绝缘膜露出或部分被去除为止。换句话讲，连续地对绝缘膜1103至1109进行蚀刻。在作为意图作为第三绝缘膜的部件的绝缘膜1103已被部分地去除时，暂停(suspend)蚀刻，或者改变蚀刻条件。此时，意图作为第三绝缘膜的部件的一部分已经被去除，意图作为第二绝缘膜的部件可能已经被蚀刻。可通过在监视等离子体发射强度的同时检测用于去除第三绝缘膜的光的强度或者通过测量时间来控制暂停蚀刻的时刻。为了一次蚀刻由氧化硅制成的绝缘膜和由氮化硅制成的绝缘膜这二者，可使用CHF3或任何其它含氢的氟碳气体与C4F8或任何其它氟碳气体、氧气和惰性气体(诸如氩气)的混合气体来执行等离子体蚀刻。绝缘膜1103至1109被形成为绝缘膜11031至11091，绝缘膜11031至11091均具有开口(图11B)。图11B中所示的开口1112由形成在这些绝缘膜中的彼此连通的开口限定。开口1112的底部在平面1113的水平处。
如果根据各个绝缘膜改变蚀刻条件，则锥度角根据蚀刻条件而改变，并且所得到的开口可能具有不均匀的侧壁。另一方面，由于在本实施例的方法中，在恒定条件下连续执行蚀刻，所以所得到的开口可具有平滑的侧壁。另外，相对于在根据各个绝缘膜的不同条件下执行蚀刻的情况，本实施例的通过在恒定条件下蚀刻绝缘膜而执行的第一去除可缩短蚀刻时间。
随后，如图11C所示那样执行第二去除，以在意图作为第二绝缘膜的部件比位于下面的意图作为第一绝缘膜的部件先被蚀刻的条件下，即，在意图作为第二绝缘膜的部件具有比意图作为第一绝缘膜的部件高的蚀刻选择比的条件下，去除意图作为第二绝缘膜的部件。换句话讲，在意图作为第二绝缘膜的部件被蚀刻得比意图作为第一绝缘膜的部件快的条件下执行用于第二去除的蚀刻。可通过例如使用CH2F2或任何其它含氢的氟碳气体、氧气和惰性气体(诸如氩气)的等离子体蚀刻来满足用于第二去除的蚀刻条件。如图11C所示，绝缘膜1102的对应于掩模1110中的开口1111的部分被去除，从而，形成具有开口的绝缘膜11021。在以上操作中，绝缘膜1101可用作用于去除绝缘膜1102的蚀刻停止膜。开口1114的底部在平面1115的水平处，平面1115是绝缘膜1101的上表面。
在第二去除中，意图作为第一绝缘膜的部件的存在使蚀刻速率降低，以使得通过用于第一去除的蚀刻而形成的晶片中的整体平面内不均匀性可被消除。
最后，如图11D所示，通过在意图作为第一绝缘膜的露出的部件比绝缘膜317先去除的条件下蚀刻所述部件来执行第三去除。因此，在意图作为第一绝缘膜的部件被蚀刻得比绝缘膜317快的条件下，即，在意图作为第一绝缘膜的部件具有比绝缘膜317高的蚀刻选择比的条件下，执行蚀刻。例如，可通过使用C4F6或任何其它氟碳气体、氧气和惰性气体(诸如氩气)来执行各向异性等离子体蚀刻。如图11D所示，绝缘膜1101的与掩模1110中的开口1111对应的部分被去除，从而形成具有开口的绝缘膜11011。在以上操作中，如在其它实施例中那样，绝缘膜317可用作用于去除绝缘膜1101的蚀刻停止膜。然后，去除掩模1110。从而，开口1116，即，图4A中所示的具有开口323的多层绝缘膜3191完成。随后，如图4B所示那样填充开口。开口1116的底部在平面1117的水平处。
通过本实施例的用于形成开口的技术，开口可被形成为受控的形状，并可减小由蚀刻形成的晶片中的平面内不均匀性。另外，还可减小蚀刻损伤。
第五实施例
本实施例与第一实施例的不同之处在于高折射率膜324和绝缘膜327的形成。现在将参照图12及图13A至图13C对此进行描述。图12是与图6对应的示意性局部放大截面图，图6中的高折射率部件324和绝缘膜327分别对应于高折射率部件324a和绝缘膜327a。图13A至图13C是示出用于形成图12中所示的结构的操作的示意性截面图，这些截面图显示图4B中所示的工艺步骤的修改。在图12和图13A至图13C中，与图6和图4B及其它图中相同的部分用相同标号指定，因此省略其描述。
在图12中，高折射率部件324a和绝缘膜327a均包括三个部件：第一部件1203、第二部件1202和第三部件1201。每个部件由氮化硅制成，但是在不同定时通过不同方法形成。将参照图13A至图13C对细节进行描述。
在图13A中，在图4A中所示的结构上形成了意图作为第一部件的绝缘膜1301，随后形成了意图作为第二部件的绝缘膜1302。在溅射效果与沉积效果的比率高于在形成第一部件的第一步中的该比率的条件下执行形成第二部件的第二步。绝缘膜1301和1302沉积在从像素部分1011到外围电路部分1016的区域之上。在高频功率仅被供给上电极以增强沉积效果的条件下通过具有沉积效果和溅射效果的高密度等离子体CVD形成绝缘膜1301。在高频功率被施加于上电极和下电极这二者以增强溅射效果的条件下通过高密度等离子体CVD形成绝缘膜1302。因此，绝缘膜1301具有与开口的侧壁的高粘合性，绝缘膜1302可容易地填充开口。因此，可减小空隙的发生。另外，绝缘膜1302具有比绝缘膜1301低的应力。因此，可减小晶片的变形的发生。下电极的高频功率被设置为0W至5000W，上电极的高频功率被设置为1000W至7000W。为了形成绝缘膜1301，在本实施例中，下电极被设置为0W的高频功率，下电极与上电极的高频功率比率可低于形成绝缘膜1302的情况下的该比率。为了形成绝缘膜1301和1302，使用含有含硅气体、氮气、含氮气体和惰性气体的混合气体。含硅气体可以是硅烷、TEOS、三甲基硅烷、四甲基硅烷等。含氮气体可以是氨气，惰性气体可以是氩气、氦气等。在本实施例中，绝缘膜1301和1302都是通过使用含有硅烷、氮气、氨气和氩气的混合气体所形成的。用于形成绝缘膜1301的混合气体中的惰性气体的比例可低于用于形成绝缘膜1302的混合气体中的该比例。高频等离子体CVD中的沉积效果和溅射效果可通过例如改变高频功率或者混合气体中的组成气体的比例来适当地调整。所得到的高折射率部件中的第一部件和第二部件可形成一体。另外，可以以下述下电极与上电极的高频功率比率执行第三步，所述比率处于第一步的该比率与第二步的该比率之间。换句话讲，当第一步变到第二步时，可通过例如执行第一步与第二步之间的第三步来在连续条件下改变这些步骤。
在图13B中，外围电路部分1016中的绝缘膜1302的厚度减小，以形成绝缘膜1303和绝缘膜1304。这可通过利用覆盖像素部分1011的掩模的各向异性等离子体蚀刻来执行。然后，形成意图作为第三部件的绝缘膜1305。绝缘膜1305设置在从像素部分1011到外围电路部分1016的区域之上。在与绝缘膜1302相同的条件下形成绝缘膜1305。
然后，如图13C所示，绝缘膜1305的上表面通过例如CMP来平面化，以去除绝缘膜的不需要的部分，从而形成绝缘膜1306和绝缘膜1307。从而，形成包括第一部件至第三部件的高折射率部件324a、以及绝缘膜325a。在图13C中，绝缘膜1301对应于图12中的第一部件1203；绝缘膜1303和1304对应于图12中的第二部件1202；以及绝缘膜1306和1307对应于图12中的第三部件1201。
该方法可形成具有与开口的侧壁的高粘合性的高折射率部件，从而减少高折射率部件中的空隙。
在本实施例中，在意图作为第一部件至第三部件的膜的沉积速度满足特定关系的条件下通过高密度等离子体CVD执行第一部件至第三部件的形成。更具体地讲，所述条件使得从图4A中的开口323的底部到主表面302的垂直方向上的沉积速度是从图4A中的开口323的侧面起的、与主表面302平行的方向上的沉积速度的1.5到10倍。在这样的条件下，可在不形成空隙的情况下形成波导。
第六实施例
在第六实施例中，将参照图14对波导的高折射率部件的形状进行描述。图14是与图12对应的局部截面图。图14中与图12和其它图中相同的部分用相同的标号指定，因此省略其描述。
在图14中，波导的高折射率部件324a的形状由图4A中所示的开口323限定，开口323具有底面、顶部和侧面。平面1401是包括开口323的底面的平面，平面1402是包括开口323的顶部的平面，面1403是包括开口的侧面的面。平面1401和1402与主表面302平行，主表面302包括半导体衬底的光电转换部分的光接收表面。开口的底部的最大宽度为L1；开口的顶部的最大宽度为L2；平面1401与1402之间或者顶部与底部之间的线段为高度H；面1403和平面1401形成角度α。高度H垂直于半导体衬底的主表面302。高折射率部件324a的形状满足关系L1<L2、H/L2≤2和72.8°<α<90°。在该形状中，可在不形成空隙的情况下形成高折射率部件324a。
另外，包括微透镜341和层内透镜334的透镜系统的焦点1404位于高度H内、比位置H/2高的位置处。该结构确实将光汇集到高折射率部件，或者从波动光学的意义上来讲将光汇集到高折射率部件，从而提高固态图像拾取装置的灵敏度。
第七实施例
在第七实施例中，将参照图15A和图15B对波导的高折射率部件的形状进行描述。图15A和图15B是与图6对应的局部截面图。与图6和其它图中相同的部分用相同的标号指定，因此省略其描述。
图15A中所示的高折射率部件324b具有第一部分1501和第二部分1502。图15B中所示的高折射率部件324c具有第一部分1503和第二部分1504。在每个结构中，第一部分1501和1503覆盖开口323的侧壁。第二部分1502和1504被第一部分1501和1503包围。第二部分1502和1504具有这样的形状，该形状的下表面具有比上表面大的面积(在与半导体衬底的主表面302平行的方向上)。换句话讲，第一部分的厚度在波导的上侧增大。此外，第一部分1501和1503的折射率分别比第二部分1502和1504的折射率高。由于光汇集到具有高折射率的区域，所以进入波导的光和来自倾斜方向的光汇集到第一部分，因此，提高灵敏度。另外，由于第二部分被第一部分包围，所以穿过开口的侧壁的光可被高效率地传播到高折射率部件的中心，从而，可提高灵敏度。
第八实施例
第八实施例描述具有与第一实施例中相同的波导的固态图像拾取装置。然而，在第八实施例中，外围电路部分中的晶体管以与第一实施例的晶体管不同的电压工作。更具体地讲，在外围电路部分中使用可在例如3.3V或2.5V的高压工作的晶体管和可在例如1.8V或1.0V的低压工作的晶体管。将参照图16A至图19B对用于制造本实施例的固态图像拾取装置的方法进行描述，并将参照图20A和图20B对本实施例的固态图像拾取装置的结构进行描述。在图16A至图19B中，与其它实施例中相同的部分用相同的标号指定，因此省略其描述。图16A至图19B中所使用的标号在这些图中是共有的。
图16A显示像素部分1011和外围电路部分1016。外围电路部分1016包括低压N型晶体管形成区1601、低压P型晶体管形成区1602、高压N型晶体管形成区1603和高压P型晶体管形成区1604。
在像素部分1011和外围电路部分1016中形成具有浅槽隔离(STI)结构的元件隔离区。当形成元件隔离区时，仅在像素部分1011中形成用于减少来自元件隔离区的界面处的缺陷的噪声的半导体区1609。半导体区可以是信号电荷充当少数载流子的类型，在本实施例中，形成P型半导体区。然后，在外围电路部分1016中形成P型阱1605和1606以及N型阱1607和1608。在后面的步骤中，将在P型阱1605中形成低压N型晶体管，并将在P型阱1606中形成高压N型晶体管。此外，将在N型阱1607中形成低压P型晶体管，并将在N型阱1608中形成高压P型晶体管。然后，在像素部分1011中形成P型半导体区315和316。
随后，形成将充当光电转换部分1611的电荷储存区的N型半导体区。然后，在半导体衬底301的主表面302之上形成栅绝缘膜1610(图16B)。栅绝缘膜1610可以是通过热氧化形成的氧化硅膜、通过氧化硅膜的等离子体氮化形成的氮氧化硅、或者通过沉积氮化硅形成的膜。在本实施例中，栅绝缘膜1610由氮氧化硅形成。氮氧化硅栅绝缘膜1610抑制来自栅电极等的杂质对半导体衬底的污染。栅绝缘膜1610可具有某厚度。更具体地讲，栅绝缘膜1610在像素部分1011、高压N型晶体管形成区1603和高压P型晶体管形成区1604中具有第一厚度。此外，栅绝缘膜1610在低压N型晶体管形成区1601和低压P型晶体管形成区1602中具有第二厚度。第一厚度大于第二厚度。这是因为栅绝缘膜1610的具有第一厚度的区域将设有下述电路，所述电路以比将被设置在栅绝缘膜1610的具有第二厚度的区域中的电路高的电压工作。此外，栅绝缘膜1610的位于PD上面的部分具有第一厚度。从而，可减小对PD的损伤。
随后，在栅绝缘膜1610之上形成意图作为栅电极的材料层。虽然在本实施例中，材料层可由多晶硅形成，但是在另一个实施例中可使用其它材料。在本实施例中，将杂质离子注入到材料层中，以形成P型多晶硅膜1612和N型多晶硅膜1613。位于将形成P型晶体管的区域中的多晶硅膜是P型多晶硅膜1612，位于将形成N型晶体管的区域中的多晶硅膜是N型多晶硅膜1613。从提高外围电路部分1016中的晶体管的性能的观点来讲，如果形成表面沟道型晶体管，则可将材料层分为N型多晶硅膜和P型多晶硅膜。然后，形成覆盖所述两种类型多晶硅的绝缘膜1614(图16C)。绝缘膜1614由氧化硅形成。可替换地，绝缘膜1614可由氮化硅等形成。
然后，在绝缘膜1614上形成光致抗蚀剂图案(未示出)，并对绝缘膜1614进行蚀刻，以形成绝缘部件。绝缘部件包括设置在像素部分1011中的第一绝缘部件1708和设置在外围电路部分1016中的第二绝缘部件1709。在去除光致抗蚀剂图案(未示出)之后，通过使用第一绝缘部件1708和第二绝缘部件1709作为掩模来对P型多晶硅膜1612和N型多晶硅膜1613进行蚀刻。随后，形成栅电极1701至1707(图17A)。在图17A中，像素部分1011具有传输晶体管的栅电极1701、放大晶体管的栅电极1702和像素单元的晶体管的栅电极1703。确切地讲，图17A中所示的放大晶体管的栅电极1702是栅电极的作为布线延伸的部分。在图17A中，外围电路部分1016具有低压N型晶体管的栅电极1704、低压P型晶体管的栅电极1705、高压N型晶体管的栅电极1706和高压P型晶体管的栅电极1707。第一绝缘部件1708和栅电极一一对应，每个第一绝缘部件1708的侧面可与对应的栅电极的侧面齐平。第二绝缘部件1709和栅电极也一一对应，每个第二绝缘部件1709的侧面与对应的栅电极的侧面齐平。像素部分1011中的栅极被第一绝缘部件1708覆盖。当在后面的步骤中执行离子注入时，该结构可抑制离子注入到栅电极。因此，可减小栅电极之间的性能差异。在图17A中所示的结构中，栅绝缘膜被省略，但是存在于半导体衬底的主表面302上。类似地，在图17A至图19B中省略了栅绝缘膜。
随后，如图17B所示，形成用于形成晶体管的源极/漏极区的半导体区。关于传输晶体管，形成充当漏极区的FD区1711。此时，在FD区1711与PD的电荷储存区1611之间形成P型半导体区1712。P型半导体区1712用作用于使得传输晶体管能够工作的势垒。此外，P型半导体区1712具有所谓的穿通停止的功能。然后，形成P型半导体区1710，以覆盖电荷储存区1611。P型半导体区1710用作保护电荷储存区1611不受在半导体衬底301的表面处出现的暗电流的影响的表面保护区。关于其它晶体管，在图17B中形成其部分将充当源极/漏极区的半导体区。在这些半导体区中，所得晶体管的至少源极区或漏极区具有低杂质浓度。另外，关于低压晶体管，形成具有与源极区和漏极区相反的导电类型的半导体区，以抑制将形成源极区和漏极区的区域下面的穿通。关于N型晶体管，将充当晶体管的源极区和漏极区的一部分的半导体区的导电类型是N型。关于P型晶体管，这样的半导体区的导电类型是P型。这些半导体区可通过例如离子注入来形成，并且省略详细描述。为了增强可靠性，可改变将充当源极区和漏极区部分的半导体区中的离子浓度。
随后，如图17C所示，形成绝缘膜1713和间隔件1714。仅在像素部分1011中形成绝缘膜1713。绝缘膜1713的材料和厚度被选择为使得它可用作抗反射膜。间隔件1714形成在外围电路部分1016中的晶体管的栅电极的侧壁上。绝缘膜1713具有在其中氮化硅层形成在氧化硅层上的多层结构，并且间隔件1714具有在其中氮化硅层形成在氧化硅层上的多层结构。可以说，间隔件1714提供在其中氧化硅部件设置在氮化硅部件与栅电极之间的结构。为了形成绝缘膜1713和间隔件1714，在通过CVD形成氧化硅层之后通过CVD形成氮化硅层，以在图17B中所示的状态下覆盖主表面302上的栅绝缘膜、第一绝缘部件1708和第二绝缘部件1709。然后，形成覆盖像素部分1011的光致抗蚀剂图案。通过使用光致抗蚀剂图案作为掩模来从像素部分1011到外围电路部分1016执行各向异性蚀刻，从而在外围电路部分1016中去除包括氧化硅层和氮化硅层的部分。由包括氧化硅层和氮化硅层的膜制成的间隔件1714被形成为与外围电路部分1016中的栅电极的侧面接触，从而形成如图17C中所示的结构。在本实施例的方法中，由于使用相同的膜形成绝缘膜1713和间隔件1714，所以可减少工艺步骤的数量。如果仅提供间隔件1714，则PD可由于蚀刻位于PD上面的绝缘膜以形成间隔件1714而受到损伤。然而，由于用相同的膜形成绝缘膜1713和间隔件1714，所以可减小PD的损伤。
在图18A中，将在外围电路部分1016中形成每个晶体管的源极区和漏极区的一部分。光致抗蚀剂图案被形成为使将形成高压N型晶体管的栅电极及源极区和漏极区的区域露出。同时，光致抗蚀剂图案被形成为使将形成低压N型晶体管的栅电极及源极区和漏极区的区域露出。然后，注入作为N型杂质的离子，以形成源极/漏极区1803和1801。随后，光致抗蚀剂图案被形成为使将形成高压P型晶体管的栅电极及源极区和漏极区的区域露出。同时，光致抗蚀剂图案被形成为使将形成低压P型晶体管的栅电极及源极区和漏极区的区域露出。然后，注入作为P型杂质的离子，以形成源极/漏极区1802和1804。在该步骤中，半导体区具有比在图17B中所示的步骤中形成源极区和漏极区的半导体区高的杂质浓度。这些半导体区形成具有轻掺杂漏极(LDD)结构的晶体管。该步骤不为像素部分1011中的晶体管形成具有高杂质浓度的任何半导体区。从而，可增大例如放大晶体管的动态范围。
随后，将形成覆盖像素部分1011的绝缘膜1806。绝缘膜1806由例如氧化硅形成。通过CVD将氧化硅膜形成为覆盖像素部分1011和外围电路部分1016，并形成主要覆盖像素部分1011的光致抗蚀剂图案。通过使用光致抗蚀剂图案作为掩模的氧化硅膜的各向异性蚀刻来部分地去除氧化硅膜的未被光致抗蚀剂图案覆盖的部分。在这种情况下，提供光致抗蚀剂图案，以覆盖将不形成硅化物的区域，也就是说，以氧化硅膜保留在将不形成硅化物的区域中的方式提供光致抗蚀剂图案。此时，在未被光致抗蚀剂图案覆盖的区域中，例如，在外围电路部分1016中，使源极区和漏极区及栅电极露出。
在形成绝缘膜1806之后，将形成硅化物区1807。硅化物区1807由例如硅化钴形成。硅化物区可由硅化钨、硅化钛或任何其它硅化物形成。为了形成硅化物区1807，金属膜由钴形成，以覆盖像素部分1011中的绝缘膜1806以及外围电路部分1016中的源极区和漏极区及栅电极。金属膜可通过例如溅射形成。在形成金属膜之后，执行热处理，以使得金属可与硅(包括多晶硅)反应，以生成硅化物。此时，金属膜与外围电路部分1016中的源极区和漏极区及栅电极接触，这是因为这些源极区和漏极区及栅电极的表面已通过用于形成绝缘膜1806的操作露出。在热处理之后，通过蚀刻去除未反应的金属，从而，形成图18B中所示的结构。像素部分1011不设有硅化物区。该结构抑制诸如钴的金属的扩散，因此，可减小PD中的漏电流和PD的信号的噪声(所谓的白色缺陷)。结构中的像素部分1011可设有硅化物区，或者结构中的外围电路部分1016可不设有硅化物区。
随后，如图19A所示，将形成绝缘膜1901和1902。绝缘膜1901和1902具有多层结构，所述多层结构包括氧化硅层和形成在该氧化硅层上的氮化硅层。如第一实施例中那样，与PD对应地提供绝缘膜1901。绝缘膜1902被形成为覆盖晶体管和覆盖硅化物区。当形成接触孔时，绝缘膜1902可用作蚀刻停止膜。绝缘膜1901被形成为覆盖栅电极。该结构可防止栅电极被在后面的步骤中执行的蚀刻去除。另外，由于绝缘膜1901和1902由相同的膜形成，所以相对于它们由不同的膜形成的情况，可减少步骤数量，并可减少损伤。
然后，形成如图19B所示的意图作为绝缘膜1905的膜，并通过下述方式形成接触孔，即，对意图作为绝缘膜1905的膜进行蚀刻，以去除意图作为绝缘膜1905的膜的一部分。在接触孔中形成金属插头，从而，形成图19B中所示的结构。绝缘膜1905可由通过CVD用氧化硅形成的膜制成。像素部分1011中的插头1903和外围电路部分1016中的插头1904可含有充当势垒金属的钛、氮化钛和钨。当执行蚀刻以形成接触孔时，像素部分1011中的绝缘膜1713和外围电路部分1016中的绝缘膜1807用作蚀刻停止膜。在绝缘膜1905的氧化硅的蚀刻速率变得高于绝缘膜1713和1807的氮化硅的蚀刻速率的条件下执行该蚀刻。当绝缘膜1713和1807的表面露出时，改变蚀刻条件，并去除绝缘膜1713和1807。可通过如以上那样形成接触孔来减少半导体衬底301的损伤。
在本实施例中，形成在像素部分1011中的蚀刻停止膜和形成在外围电路部分1016中的蚀刻停止膜不同。通过使用不同的膜，可独立地为像素部分1011和外围电路部分1016设置蚀刻停止膜的厚度。因此，可实现高光学性能和高电学特性这二者。
绝缘膜1902被形成为不与像素部分1011中的插头1903接触。如果，在将形成插头1903的像素部分1011中，绝缘膜1902在将充当像素部分1011中的蚀刻停止膜的绝缘膜1713上延伸，则提供两个蚀刻停止膜。这增加改变蚀刻条件的次数，并使得难以控制接触孔的形状。此外，这样的双层结构的存在增大了覆盖该双层结构的绝缘膜1905的厚度。因此，绝缘膜1902被形成为不与像素部分1011中的插头1903接触，从而可增强所得到的固态图像拾取装置的特性。
然后，以常规的半导体工艺形成布线、如第一实施例或任何其它实施例中所示的波导、以及滤色器，从而完成固态图像拾取装置。
将参照图20A和图20B对如此制作的固态图像拾取装置的晶体管的结构进行描述。将作为像素部分中的晶体管的代表描述传输晶体管，并将作为外围电路部分中的晶体管的代表描述高压N型晶体管。图20A是传输晶体管的栅电极及其附近的示意性放大图，图20B是高压N型晶体管的栅电极及其附近的示意性放大图。图20A和图20B分别显示图19A中所示的传输晶体管和高压N型晶体管的栅电极的状态。
图20A中所示的N型半导体区2000、电荷储存区2001和FD区2002包含在图18A中所示的半导体衬底301中。栅绝缘膜2004和栅绝缘膜延伸部分2003被提供为覆盖半导体衬底。
栅绝缘膜延伸部分2003在栅电极2005下面、电荷储存区2001和FD区2002之上延伸。栅绝缘膜2004具有比栅绝缘膜延伸部分2003大的厚度，但是如果必要的话，这可被改变。由氧化硅制成的绝缘膜2006覆盖栅电极2005、电荷储存区2001和FD区2002。第一绝缘部件2011和绝缘膜2006这二者均由氧化硅制成。由氮化硅制成的绝缘膜2007设置在绝缘膜2006之上，覆盖栅电极2005、电荷储存区2001和FD区2002。通过在电荷储存区2001或PD与绝缘膜2007之间提供绝缘膜2006，可减小暗电流。另外，由氧化硅制成的绝缘膜2008设置在绝缘膜2007之上，覆盖栅电极2005、电荷储存区2001和FD区2002。此外，由氧化硅制成的绝缘膜2009和由氮化硅制成的绝缘膜2010仅在与电荷储存区2001对应的区域中设置在绝缘膜2008上。绝缘膜2010设置在绝缘膜2009上。如下，图20A中所示的结构中的组件或部件对应于图16A至图19B中所示的这些组件或部件。绝缘膜2006对应于绝缘膜1713；绝缘膜2006和2007对应于绝缘膜1713；第一绝缘膜2011对应于第一绝缘部件1708；绝缘膜2008对应于绝缘膜1806；绝缘膜2009和2010对应于绝缘膜1901。绝缘膜2006和绝缘部件2011都由氧化硅制成，并可被认为是一体式的单个膜。更具体地讲，在从PD到栅电极的区域上延伸的氧化硅具有其厚度在栅电极上增大的形状。
图20B显示P型半导体区2020、充当源极/漏极区的N型半导体区2021、以及充当源极/漏极区的具有比N型半导体区2021低的杂质浓度的一部分的N型半导体区2022。这些包含在图19A中所示的半导体衬底301中。栅绝缘膜2023和栅绝缘膜延伸部分2024被提供为覆盖半导体衬底。栅绝缘膜延伸部分2024是栅电极2030下面的、延伸以覆盖N型半导体区2022的部分。栅绝缘膜2023具有比栅绝缘膜延伸部分2024大的厚度，但是如果必要的话，这可被改变。硅化物区2029设置在栅电极2030和N型半导体区2021上。由氧化硅制成的绝缘膜2025和由氮化硅制成的绝缘膜2026形成侧间隔件。侧间隔件被设置为与N型半导体区2022之上的栅电极2030的侧面接触。绝缘膜2025设置在绝缘膜2026与栅电极2030之间。通过在氮化硅膜与栅电极或半导体区之间提供氧化硅绝缘膜，可保持晶体管的可靠性。由氧化硅制成的绝缘膜2027和由氮化硅制成的绝缘膜2028被提供为覆盖N型半导体区2021、侧间隔件和栅电极2030。绝缘膜2028设置在绝缘膜2027上。通过在N型半导体区2021与氮化硅膜之间提供氧化硅膜，使氮化硅膜与半导体衬底的主表面302分离。因此，可降低暗电流的发生。如下，图20B中所示的结构中的组件或部件对应于图16A至图19B中所示的这些组件或部件。绝缘膜2025和2026对应于侧间隔件1714；绝缘膜2027和2028对应于绝缘膜1902。
在图20A和图20B中所示的实施例中，与参照图16A至图19B描述的情况一样，绝缘膜2006和2025由相同的膜制成，绝缘膜2007和2026由相同的膜制成。此外，在图20A和图20B中所示的实施例中，绝缘膜2009和2027由相同的膜制成，绝缘膜2010和2028由相同的膜制成。因此，可减少用于形成膜的步骤数量，并可抑制由形成膜期间的热量引起的杂质的扩散。
当形成接触孔时，绝缘膜2007和2028可用作蚀刻停止膜。如图19B所示，绝缘膜2007与插头1903接触，并覆盖除了插头1903之外的像素部分。此外，绝缘膜2028与插头1904接触，并覆盖除了插头1904之外的外围电路部分1016。绝缘膜2028可延伸到像素部分1011，但是可取地，除了像素部分中的插头1908之外。这是因为绝缘膜2028由氮化硅制成，并且氮化硅膜的存在使得用于形成用于插头1903的接触孔的蚀刻复杂。在本实施例的绝缘膜的多层结构中，在像素部分1011和外围电路部分1016这二者中，氧化硅膜、氮化硅膜和氧化硅膜按该次序从半导体衬底侧起设置在半导体衬底上。该结构使得可同时进行用于在像素部分1011和外围电路部分1016中形成接触孔的蚀刻。然而，有利的是，在不同的步骤中形成用于像素部分1011中的插头1903的接触孔和用于外围电路部分1016中的插头1904的接触孔。更确切地讲，有利的是，当形成用于外围电路部分1016中的插头1904的接触孔时，仍未形成用于像素部分1011中的插头1903的接触孔，或者该接触孔被用插头或光致抗蚀剂掩模填充了。换句话讲，可取的是，当形成用于外围电路部分1016中的插头1904的接触孔时，非硅化物区没有露出。例如，形成用于插头1903的接触孔，在接触孔中形成插头1903，然后形成用于插头1904的接触孔，并形成插头1904。如果一次形成接触孔，则通过使硅化物区露出的用于在外围电路部分1016中形成接触孔的操作，使半导体衬底的主表面302的非硅化物区露出。在这种情况下，硅化物区中的金属可能由于用于形成接触孔的蚀刻而分散，结果污染非硅化物区。
虽然在本实施例中，硅化物区设置在外围电路部分中的晶体管的栅电极和源极/漏极区之上，但是在另一个实施例中，硅化物区可设置在这些部分中的任何一个之上。硅化物区可设置在像素部分中的任何一个晶体管之上。
虽然本实施例的固态图像拾取装置具有如第一实施例中的波导那样的波导，但是本发明可应用于如图21中所示的不具有波导或绝缘膜1901的结构。
如上所述，本发明实施例的结构使得可在不降低抗反射膜的功能的情况下形成波导。另外，由于根据光电转换部分设置绝缘膜，所以可抑制来自波导的底部的光的发散，从而可提高光汇集效率。此外，可减少由在外围电路部分中形成接触孔而引起的损伤，因此，可实现高质量的固态图像拾取装置。可根据需要修改所公开的实施例。例如，能够以每个光电转换部分一个抗反射膜的方式设置抗反射膜。每个实施例可与另一个实施例组合。
尽管已参照示例性实施例对本发明进行了描述，但是应该理解本发明不限于所公开的示例性实施例。应该给予权利要求的范围以最宽泛的解释，以涵盖所有这样的修改以及等同的结构和功能。

Claims (12)

1.一种用于制造固态图像拾取装置的方法，所述固态图像拾取装置包括光电转换部分、第一晶体管和第二晶体管，所述方法包括：
在所述光电转换部分、第一晶体管和第二晶体管上形成第一绝缘膜；
去除第二晶体管上的第一绝缘膜；
在第二晶体管上形成硅化物区；
在形成有硅化物区的第二晶体管上形成第二绝缘膜；
形成覆盖第一晶体管和第二晶体管的第三绝缘膜；以及
形成接触插头，所述接触插头包含：被配置为与第一晶体管电连接的第一接触插头和被配置为与第二晶体管电连接的第二接触插头，
其中，形成接触插头包含在第三绝缘膜中形成接触孔；并且
其中，在形成接触孔时，第一绝缘膜和第二绝缘膜中的每一个在蚀刻第三绝缘膜时充当蚀刻停止膜。
2.根据权利要求1所述的用于制造固态图像拾取装置的方法，还包括：
在形成硅化物区之前，在所述光电转换部分和第一晶体管上形成第四绝缘膜，
其中，在形成硅化物区时，在第四绝缘膜和第二晶体管上形成金属膜，之后进行热处理。
3.根据权利要求1所述的用于制造固态图像拾取装置的方法，其中，在去除第二晶体管上的第一绝缘膜时，位于第二晶体管的栅电极的侧壁上的间隔件由第一绝缘膜形成。
4.根据权利要求3所述的用于制造固态图像拾取装置的方法，其中，第二晶体管的源极区域和漏极区域中的至少一个具有第一半导体区域，并且第二半导体区域比第一半导体区域具有更高的杂志浓度。
5.根据权利要求1所述的用于制造固态图像拾取装置的方法，
其中，第一绝缘膜具有包含氧化硅层和形成在该氧化硅层上的氮化硅层的多层结构；
其中，第二绝缘膜具有包含氧化硅层和形成在该氧化硅层上的氮化硅层的多层结构；并且
其中，第三绝缘膜是氧化硅层。
6.根据权利要求1所述的用于制造固态图像拾取装置的方法，其中第二绝缘膜没有形成在第一晶体管上。
7.根据权利要求1所述的用于制造固态图像拾取装置的方法，
其中，形成接触孔包括：形成对应于第一晶体管的第一接触孔和形成对应于第二晶体管的第二接触孔；并且
其中，形成第一接触孔和形成第二接触孔是分开地进行的。
8.根据权利要求1所述的用于制造固态图像拾取装置的方法，还包括：
在形成接触插头之后，形成对应于所述光电转换部分的波导。
9.根据权利要求8所述的用于制造固态图像拾取装置的方法，
其中，形成波导包括：在第三绝缘膜上形成第五绝缘膜，以及去除第三绝缘材料的对应于光电转换部分的部分以形成开口；并且
其中，在形成第二绝缘膜时第二绝缘膜被形成为覆盖光电转换部分，并且第二绝缘膜在所述去除时用作蚀刻停止膜。
10.根据权利要求9所述的用于制造固态图像拾取装置的方法，其中第二绝缘膜没有被形成在第一晶体管上。
11.根据权利要求9所述的用于制造固态图像拾取装置的方法，
其中，形成波导包括在开口中形成芯；并且
其中，所述芯和第二绝缘膜由相同的材料形成。
12.根据权利要求10所述的用于制造固态图像拾取装置的方法，其中，所述芯与第二绝缘膜接触。
CN201510549978.8A 2011-02-09 2012-02-09 固态图像拾取装置、其制造方法和图像拾取系统 Expired - Fee Related CN105244358B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011026347 2011-02-09
JP2011-026347 2011-02-09
JP2011223291A JP2012182426A (ja) 2011-02-09 2011-10-07 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法
JP2011-223291 2011-10-07
CN2012100279294A CN102637708A (zh) 2011-02-09 2012-02-09 固态图像拾取装置、其制造方法和图像拾取系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2012100279294A Division CN102637708A (zh) 2011-02-09 2012-02-09 固态图像拾取装置、其制造方法和图像拾取系统

Publications (2)

Publication Number Publication Date
CN105244358A true CN105244358A (zh) 2016-01-13
CN105244358B CN105244358B (zh) 2018-10-02

Family

ID=46600070

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012100279294A Pending CN102637708A (zh) 2011-02-09 2012-02-09 固态图像拾取装置、其制造方法和图像拾取系统
CN201510549978.8A Expired - Fee Related CN105244358B (zh) 2011-02-09 2012-02-09 固态图像拾取装置、其制造方法和图像拾取系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012100279294A Pending CN102637708A (zh) 2011-02-09 2012-02-09 固态图像拾取装置、其制造方法和图像拾取系统

Country Status (3)

Country Link
US (2) US8987852B2 (zh)
JP (1) JP2012182426A (zh)
CN (2) CN102637708A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564925A (zh) * 2016-07-01 2018-01-09 佳能株式会社 成像装置、成像系统和可移动物体
US11350051B2 (en) 2017-10-04 2022-05-31 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5402083B2 (ja) * 2008-09-29 2014-01-29 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP5806635B2 (ja) * 2012-03-30 2015-11-10 富士フイルム株式会社 固体撮像素子の製造方法
JP2014086515A (ja) * 2012-10-22 2014-05-12 Canon Inc 撮像装置、その製造方法及びカメラ
US9659991B2 (en) 2012-10-22 2017-05-23 Canon Kabushiki Kaisha Image capturing apparatus, manufacturing method thereof, and camera
JP2014150230A (ja) * 2013-02-04 2014-08-21 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
JP6278608B2 (ja) * 2013-04-08 2018-02-14 キヤノン株式会社 半導体装置およびその製造方法
JP6121263B2 (ja) * 2013-06-26 2017-04-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP6136663B2 (ja) * 2013-07-04 2017-05-31 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US9356061B2 (en) 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
JP2015037120A (ja) * 2013-08-13 2015-02-23 株式会社東芝 固体撮像装置
JP5956968B2 (ja) * 2013-09-13 2016-07-27 株式会社東芝 受光素子および光結合型信号絶縁装置
JP2017050298A (ja) * 2014-01-21 2017-03-09 パナソニックＩｐマネジメント株式会社 固体撮像装置及びその製造方法
JP6347621B2 (ja) * 2014-02-13 2018-06-27 キヤノン株式会社 固体撮像素子及び撮像装置
JP6300564B2 (ja) * 2014-02-18 2018-03-28 キヤノン株式会社 固体撮像装置及びその製造方法
JP6274567B2 (ja) * 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP6346488B2 (ja) 2014-04-21 2018-06-20 キヤノン株式会社 半導体装置、固体撮像装置、それらの製造方法およびカメラ
US9608033B2 (en) * 2014-05-12 2017-03-28 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and camera
JP6325904B2 (ja) 2014-06-02 2018-05-16 キヤノン株式会社 固体撮像装置の製造方法、固体撮像装置、および、カメラ
JP6173259B2 (ja) * 2014-06-02 2017-08-02 キヤノン株式会社 光電変換装置および撮像システム
JP2015230929A (ja) * 2014-06-03 2015-12-21 キヤノン株式会社 固体撮像装置の製造方法
JP2016001709A (ja) * 2014-06-12 2016-01-07 キヤノン株式会社 固体撮像装置の製造方法
JP6362093B2 (ja) * 2014-06-13 2018-07-25 キヤノン株式会社 固体撮像装置の製造方法及び固体撮像装置
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP6579756B2 (ja) 2015-02-10 2019-09-25 キヤノン株式会社 固体撮像素子およびそれを用いた撮像装置
JP6685653B2 (ja) * 2015-05-14 2020-04-22 キヤノン株式会社 固体撮像装置の製造方法
JP6727897B2 (ja) * 2015-05-19 2020-07-22 キヤノン株式会社 固体撮像装置、固体撮像装置の製造方法、および撮像システム
JP2017022293A (ja) * 2015-07-13 2017-01-26 キヤノン株式会社 固体撮像装置の製造方法
JP2017045838A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP6664175B2 (ja) 2015-09-11 2020-03-13 キヤノン株式会社 撮像装置及び撮像装置の製造方法
JP6983925B2 (ja) * 2015-09-11 2021-12-17 キヤノン株式会社 撮像装置
JP6676365B2 (ja) 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
JP6833470B2 (ja) * 2016-11-17 2021-02-24 キヤノン株式会社 固体撮像装置、撮像システム、及び固体撮像装置の製造方法
JP6650898B2 (ja) * 2017-02-28 2020-02-19 キヤノン株式会社 光電変換装置、電子機器および輸送機器
JP2017130693A (ja) * 2017-04-13 2017-07-27 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP2018186211A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6664353B2 (ja) * 2017-07-11 2020-03-13 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
JP6617780B2 (ja) * 2018-02-14 2019-12-11 セイコーエプソン株式会社 透過型液晶表示装置、および電子機器
JP6645527B2 (ja) 2018-02-27 2020-02-14 セイコーエプソン株式会社 透過型液晶表示装置、および電子機器
JP2021119375A (ja) * 2020-01-30 2021-08-12 株式会社ジャパンディスプレイ 表示装置、および、半導体装置の製造方法
JP7009529B2 (ja) * 2020-02-18 2022-01-25 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167127A (ja) * 2003-12-05 2005-06-23 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
CN101211835A (zh) * 2006-12-29 2008-07-02 东部高科股份有限公司 Cmos图像传感器及其制造方法
US20080258188A1 (en) * 2007-04-23 2008-10-23 United Microelectronics Corp. Metal oxide semiconductor device and method of fabricating the same
US20090166518A1 (en) * 2007-12-28 2009-07-02 Hiok-Nam Tay Light guide array for an image sensor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207631A (ja) * 1983-05-11 1984-11-24 Semiconductor Res Found 光化学を用いたドライプロセス装置
JPH04329881A (ja) * 1991-05-01 1992-11-18 Canon Inc マイクロ波プラズマｃｖｄ法による堆積膜形成装置
US5968610A (en) * 1997-04-02 1999-10-19 United Microelectronics Corp. Multi-step high density plasma chemical vapor deposition process
US6027861A (en) * 1998-03-20 2000-02-22 Taiwan Semiconductor Manufacturing Company VLSIC patterning process
KR100360398B1 (ko) * 2000-02-24 2002-11-13 삼성전자 주식회사 노어형 마스크 롬 소자의 셀 어레이 영역 및 그 제조방법
US20020137323A1 (en) * 2001-01-03 2002-09-26 Loboda Mark Jon Metal ion diffusion barrier layers
US7235835B2 (en) 2002-05-14 2007-06-26 Sony Corporation Semiconductor device and its manufacturing method, and electronic device
US20030219963A1 (en) * 2002-05-23 2003-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned method for fabricating epitaxial base bipolar transistor device
US7592645B2 (en) * 2004-12-08 2009-09-22 Canon Kabushiki Kaisha Photoelectric conversion device and method for producing photoelectric conversion device
JP2006191000A (ja) * 2004-12-08 2006-07-20 Canon Inc 光電変換装置
JP4972924B2 (ja) * 2005-12-19 2012-07-11 ソニー株式会社 固体撮像装置およびその製造方法、並びにカメラ
JP5110820B2 (ja) 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP2008091800A (ja) * 2006-10-04 2008-04-17 Canon Inc 撮像素子及びその製造方法並びに撮像システム
KR20090003854A (ko) 2007-07-05 2009-01-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5369441B2 (ja) 2008-01-24 2013-12-18 ソニー株式会社 固体撮像素子
JP2009239110A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
JP5446281B2 (ja) 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP2010153414A (ja) * 2008-12-24 2010-07-08 Sony Corp 固体撮像装置、固体撮像装置の製造方法および電子機器
JP5538922B2 (ja) * 2009-02-06 2014-07-02 キヤノン株式会社 固体撮像装置の製造方法
JP5284438B2 (ja) * 2011-02-09 2013-09-11 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167127A (ja) * 2003-12-05 2005-06-23 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
CN101211835A (zh) * 2006-12-29 2008-07-02 东部高科股份有限公司 Cmos图像传感器及其制造方法
US20080258188A1 (en) * 2007-04-23 2008-10-23 United Microelectronics Corp. Metal oxide semiconductor device and method of fabricating the same
US20090166518A1 (en) * 2007-12-28 2009-07-02 Hiok-Nam Tay Light guide array for an image sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564925A (zh) * 2016-07-01 2018-01-09 佳能株式会社 成像装置、成像系统和可移动物体
CN107564925B (zh) * 2016-07-01 2022-01-28 佳能株式会社 成像装置、成像系统和可移动物体
US11350051B2 (en) 2017-10-04 2022-05-31 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device

Also Published As

Publication number Publication date
JP2012182426A (ja) 2012-09-20
CN105244358B (zh) 2018-10-02
CN102637708A (zh) 2012-08-15
US20150179700A1 (en) 2015-06-25
US20120199893A1 (en) 2012-08-09
US8987852B2 (en) 2015-03-24
US9373658B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
CN105244358A (zh) 固态图像拾取装置、其制造方法和图像拾取系统
US7417273B2 (en) Image sensor with embedded photodiode region and fabrication method thereof
CN100539169C (zh) 背照式影像感测元件、其形成方法及封装
US9647021B2 (en) Semiconductor device manufacturing method
US6635912B2 (en) CMOS image sensor and manufacturing method thereof
CN102637709B (zh) 固态图像拾取装置及其制造方法
US9111829B2 (en) Color-optimized image sensor
US7453130B2 (en) Semiconductor apparatus and method for fabricating the same
US9136295B2 (en) Semiconductor device and method for manufacturing the same
KR20180016699A (ko) 이미지 센서
US8846436B2 (en) Semiconductor device manufacturing method for forming an opening to provide a plug
CN103579272A (zh) 成像装置、成像系统和成像装置的制造方法
US20130314576A1 (en) Solid-state image sensor
KR20100030768A (ko) 보호막 후면에 차광막을 갖는 시모스 이미지 센서 및 그 제조 방법
US9391227B2 (en) Manufacturing method of semiconductor device
JP5885721B2 (ja) 固体撮像装置の製造方法
KR20060077082A (ko) 광 경로가 단축된 이미지센서 및 그 제조 방법
US20070145365A1 (en) Image sensor
KR100741920B1 (ko) 씨모스(ｃｍｏｓ) 이미지 센서의 제조 방법
US20220173146A1 (en) Image sensor
KR20220028676A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR100907155B1 (ko) 이미지센서 및 그 제조방법
JP2020098936A (ja) 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
KR20030056338A (ko) 광효율을 향상시키기 위한 이미지센서 및 그 제조 방법
KR20060062475A (ko) 광 감도를 향상시킬 수 있는 이미지센서 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181002

CF01 Termination of patent right due to non-payment of annual fee