JP2021119375A - 表示装置、および、半導体装置の製造方法 - Google Patents

Abstract

【課題】高精細な表示装置を提供することにある。【解決手段】表示装置は、アレイ基板と、対向基板と、を含む。前記アレイ基板は、基板と、前記基板の上に、第１カラーフィルタを有する第１画素と、前記第１画素に隣接して配置された第２カラーフィルタを有する第２画素と、を有する。前記第１カラーフィルタおよび前記第２カラーフィルタのおのおのは、第１誘電体層と、前記第１誘電体層の上に配置された透過層と、前記透過層の上に配置された第２誘電体層と、を有する。前記第１カラーフィルタの前記透過層は、第１膜厚を有し、前記第２カラーフィルタの前記透過層は、前記第１膜より厚い第２膜厚を有する。前記第２カラーフィルタの前記透過層には、前記第１カラーフィルタの前記透過層の側に、前記透過層と異なる第１層が配置され、前記第１層の底面の高さは、前記第１膜厚と等しい。【選択図】図３

Description

本開示は表示装置に関し、特に、カラーフィルタを備えたアレイ基板を含む表示装置、および、表示装置を構成する半導体装置の製造方法に適用可能である。

表示装置において、アレイ基板にカラーフィルタを設ける技術が提案されている（たとえば、特開２０１３−２４９９６号公報）。また、固体撮像装置に設けた多層干渉フィルタを作成する際に、「部分２３ｉａを緑色の波長帯に対応した膜厚（例えば、３５ｎｍ）までエッチング（ハーフエッチング）して薄膜化する」技術が提案されている（特開２０１３−１３１５５３号公報の段落００６５および図４（ａ）参照）。

無機膜によるカラーフィルタは、異なる屈折率の誘電体を積層した干渉型のカラーフィルタの構成とされている。このカラーフィルタは、積層構造の干渉層の膜厚を任意に変更することで、赤色、緑色および青色等の特定の波長のみを透過させる事ができる。

特開２０１３−２４９９６号公報 特開２０１３−１３１５５３号公報

積層構造の干渉層の膜厚の制御を、ドライエッチングプロセスによるハーフエッチングによって行う場合、アレイ基板の面内において、エッチング量のばらつきにより、干渉層の膜厚にばらつきが発生する場合がある。このため、アレイ基板の面内において、赤色、緑色および青色に対応する各カラーフィルタを構成する干渉層の膜厚を均一にそろえることが困難になる。

本開示においては、干渉層の成膜の際に、所望の膜厚となる領域に、エッチストッパー層を選択的に形成し、ドライエッチングにおいて、干渉層が削れるのを防止する。これにより、赤色、緑色および青色に対応する各カラーフィルタを構成する干渉層の膜厚を、アレイ基板の面内において、精度良く制御することを可能とする。

本開示の目的は、高精細な表示装置を提供することにある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、一実施の態様によれば、
アレイ基板と、対向基板と、を含み、
前記アレイ基板は、基板と、前記基板の上に、第１カラーフィルタを有する第１画素と、前記第１画素に隣接して配置された第２カラーフィルタを有する第２画素と、を有し、
前記第１カラーフィルタおよび前記第２カラーフィルタのおのおのは、
第１誘電体層と、
前記第１誘電体層の上に配置された透過層と、
前記透過層の上に配置された第２誘電体層と、を有し、
前記第１カラーフィルタの前記透過層は、第１膜厚を有し、
前記第２カラーフィルタの前記透過層は、前記第１膜より厚い第２膜厚を有し、
前記第２カラーフィルタの前記透過層には、前記第１カラーフィルタの前記透過層の側に、前記透過層と異なる第１層が配置され、
前記第１層の底面の高さは、前記第１膜厚と等しい、表示装置。

また、他の実施の態様によれば、
基板の上に、第１誘電体層を形成する工程と、
前記第１誘電体層の上に、透過層を形成する工程と、
前記透過層の上に、第２誘電体層を形成する工程と、含み、
前記透過層を形成する工程は、
前記第１誘電体層の上に、前記透過層の一部を構成する第１膜を第３膜厚で形成する工程と、
前記第１膜の上に、選択的に、第１エッチングストッパー層を形成する工程と、
前記第１膜および前記第１エッチングストッパー層を覆う様に、前記透過層の一部を構成する第２膜を形成する工程と、
前記第２膜の上に、断面視において、前記第１エッチングストッパー層と部分的にオーバーラップする第２エッチングストッパー層を選択的に形成する工程と、
前記第２膜および前記第２エッチングストッパー層を覆う様に、前記透過層の一部を構成する第３膜を形成する工程と、
前記第３膜の上に、断面視において、前記第２エッチングストッパー層と部分的にオーバーラップする第３エッチングストッパー層を選択的に形成する工程と、
前記第３エッチングストッパー層をドライエッチングのエッチングマスクとして、前記第２エッチングストッパー層とオーバーラップする部分を除く前記第１エッチングストッパー層の上の前記第２膜および前記第３膜、および、前記第３エッチングストッパー層とオーバーラップする部分を除く前記第２エッチングストッパー層の上の前記第３膜を除去する第１除去工程と、
前記第２エッチングストッパー層とオーバーラップする部分を除く前記第１エッチングストッパー層と、前記第３エッチングストッパー層とオーバーラップする部分を除く前記第２エッチングストッパー層、および、前記第３エッチングストッパー層を除去する第２除去工程と、を含む、半導体装置の製造方法。

図１は、実施の形態における表示装置の構成を概略的に示す図である。 図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。 図３は、図２に示した液晶表示パネルを構成する半導体装置の断面構造を概略的に示す図である。 図４は、第１カラーフィルタ、第２カラーフィルタ、及び、第３カラーフィルタを構成する５層構造の誘電体膜積層体を概略的に示す断面図である。 図５は、第１カラーフィルタ、第２カラーフィルタ、及び、第３カラーフィルタを構成する７層構造の誘電体膜積層体を概略的に示す断面図である。 図６は、第１カラーフィルタ、第２カラーフィルタ、及び、第３カラーフィルタを構成する９層構造の誘電体膜積層体を概略的に示す断面図である。 図７は、第１絶縁基板の上に、第１半透過層、第２シリコン酸化物層の一部を構成する第１膜および第１エッチングストッパー層を構成するＡｌＯ膜を順次積層した状態を示す断面図である。 図８は、第１エッチングストッパー層を選択的に除去した状態を示す断面図である。 図９は、第１エッチングストッパー層および第１膜の上を覆って、第２シリコン酸化物層の一部を構成する第２膜を形成し、第２膜の上に第２エッチングストッパー層を積層した状態を示す断面図である。 図１０は、第２エッチングストッパー層を選択的に除去した状態を示す断面図である。 図１１は、第２エッチングストッパー層および第２膜の上を覆って、第２シリコン酸化物層の一部を構成する第３膜を形成し、第３膜の上に、第３エッチングストッパー層を積層した状態を示す断面図である。 図１２は、第３エッチングストッパー層を選択的に除去した状態を示す断面図である。 図１３は、レジスト膜を除去した状態を示す断面図である。 図１４は、第１ないし第３エッチングストッパー層をエッチングマスクとしてドライエッチングを行った状態を示す断面図である。 図１５は、第１ないし第３エッチングストッパー層を選択的に除去した状態を示す断面図である。 図１６は、第２シリコン酸化物層を構成する第１膜、第２膜および第３膜の上に、第２半透過層を形成した状態を示す断面図である。 図１７は、第１絶縁基板の上に、第１半透過層、第３シリコン窒化物層の一部を構成する第１膜および第１エッチングストッパー層を構成するＡｌＯ膜を順次積層した状態を示す断面図である。 図１８は、第１エッチングストッパー層を選択的に除去した状態を示す断面図である。 図１９は、第１エッチングストッパー層および第１膜の上を覆って、第３シリコン窒化物層の一部を構成する第２膜を形成し、第２膜の上に第２エッチングストッパー層を積層した状態を示す断面図である。 図２０は、第２エッチングストッパー層を選択的に除去した状態を示す断面図である。 図２１は、第２エッチングストッパー層および第２膜の上を覆って、第３シリコン窒化物層の一部を構成する第３膜を形成し、第３膜の上に、第３エッチングストッパー層を積層した状態を示す断面図である。 図２２は、第３エッチングストッパー層を選択的に除去した状態を示す断面図である。 図２３は、レジスト膜を除去した状態を示す断面図である。 図２４は、第１ないし第３エッチングストッパー層をエッチングマスクとしてドライエッチングを行った状態を示す断面図である。 図２５は、第１ないし第３エッチングストッパー層を選択的に除去した状態を示す断面図である。 図２６は、第３シリコン窒化物層を構成する第１膜、第２膜および第３膜の上に、第２半透過層を形成した状態を示す断面図である。 図２７は、図３に示すスイッチング素子の構成例を詳細に示す断面図である。 図２８は、スイッチング素子の構成例２を詳細に示す断面図である。 図２９は、実施の形態における表示装置のカラーフィルタの構成例を説明する平面図である。 図３０は、図２９のＡ−Ａ線に沿う表示装置の断面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、ＶＲ（仮想現実）向けの超高精細な表示装置、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。

なお、本明細書及び特許請求の範囲において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。具体的には、側面から見た場合において、第１基板（アレイ基板）から第２基板（対向基板）に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。

また、「内側」及び「外側」とは、２つの部位における、表示領域を基準とした相対的な位置関係を示す。すなわち、「内側」とは、一方の部位に対し相対的に表示領域に近い側を指し、「外側」とは、一方の部位に対し相対的に表示領域から遠い側を指す。ただし、ここで言う「内側」及び「外側」の定義は、液晶表示装置を折り曲げていない状態におけるものとする。

「表示装置」とは、表示パネルを用いて映像を表示する表示装置全般を指す。「表示パネル」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示パネルという用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロクロミック（ＥＣ）層などが含まれ得る。したがって、後述する実施形態について、表示パネルとして、液晶層を含む液晶パネルを例示して説明するが、上述した他の電気光学層を含む表示パネルへの適用を排除するものではない。

（実施の形態）
図１は、実施の形態における表示装置の構成を概略的に示す図である。表示装置１は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。

液晶表示パネルＬＰＮは、アレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

バックライト４は、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、光源として発光ダイオード（ＬＥＤ）を備えたものや冷陰極管（ＣＣＦＬ）を備えたものなどが適用されるが、詳細な構造については説明を省略する。

図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、複数の共通配線Ｃ（Ｃ１〜Ｃｎ）、複数のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。

各画素ＰＸは、アレイ基板ＡＲに配置されたスイッチング素子ＳＷ及び画素電極ＰＥや、コモン電極ＣＥなどを備えている。スイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。コモン電極ＣＥは、液晶層ＬＱを介して複数の画素電極ＰＥに対して共通に形成されている。コモン電極ＣＥは、共通配線Ｃを介して、給電部ＶＳと電気的に接続されている。

本実施形態において、コモン電極ＣＥは、アレイ基板ＡＲに配置されても良いし、対向基板ＣＴに配置されても良い。コモン電極ＣＥが画素電極ＰＥとともにアレイ基板ＡＲに配置された構成の液晶表示パネルＬＰＮでは、これらの画素電極ＰＥとコモン電極ＣＥとの間に形成される横電界を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。また、コモン電極ＣＥが対向基板ＣＴに配置された構成の液晶表示パネルＬＰＮでは、画素電極ＰＥとコモン電極ＣＥとの間に形成される縦電界あるいは斜め電界を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。

図３は、図２に示した液晶表示パネルＬＰＮを構成する半導体装置の断面構造を概略的に示す図である。図３では、液晶表示パネルＬＰＮを構成する半導体装置の断面構造の内、青色を表示する第１画素ＰＸ１、緑色を表示する第２画素ＰＸ２、及び、赤色を表示する第３画素ＰＸ３の概略的な断面構造を示している。

すなわち、第１画素ＰＸ１は、第１カラーフィルタＣＦ１、第１スイッチング素子ＳＷ１、第１画素電極ＰＥ１などを備えている。第２画素ＰＸ２は、第２カラーフィルタＣＦ２、第２スイッチング素子ＳＷ２、第２画素電極ＰＥ２などを備えている。第３画素ＰＸ３は、第３カラーフィルタＣＦ３、第３スイッチング素子ＳＷ３、第３画素電極ＰＥ３などを備えている。

アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３は、第１絶縁基板１０の上に配置されている。第１カラーフィルタＣＦ１は、青色波長を含む第１波長範囲（例えば、４００ｎｍ〜５００ｎｍの波長範囲）の光を透過する。第２カラーフィルタＣＦ２は、第１波長範囲よりも長波長の緑色波長を含む第２波長範囲（例えば、５００ｎｍ〜５８０ｎｍの波長範囲）の光を透過する。第３カラーフィルタＣＦ３は、第２波長範囲よりも長波長の赤色波長を含む第３波長範囲（例えば、５８０ｎｍ〜７００ｎｍの波長範囲）の光を透過する。

これらの第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３は、透過させる波長範囲以外の波長は主に反射する。第１カラーフィルタＣＦ１は、第２波長範囲及び第３波長範囲での反射率が第１波長範囲での反射率よりも高い。第２カラーフィルタＣＦ２は、第１波長範囲及び第３波長範囲での反射率が第２波長範囲での反射率よりも高い。第３カラーフィルタＣＦ１は、第１波長範囲及び第２波長範囲での反射率が第３波長範囲での反射率よりも高い。

本実施形態で適用するバックライト４は、その発光スペクトルが第１波長範囲に発光ピーク（約４５０ｎｍ）を有している。第２カラーフィルタＣＦ２及び第３カラーフィルタＣＦ３は、バックライト４の発光ピークである４５０ｎｍ付近での反射率が第２波長範囲及び第３波長範囲での反射率よりも高い反射率特性を有している。

図示した例では、第１カラーフィルタＣＦ１は、第１画素ＰＸ１に対応して配置されている。第２カラーフィルタＣＦ２は、第２画素ＰＸ２に対応して配置されている。第３カラーフィルタＣＦ３は、第３画素ＰＸ３に対応して配置されている。

このような第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３は、光吸収型のもの（例えば、着色樹脂からなるもの）でも良いが、図示した例では、光干渉の原理を利用したファブリ・ペロー型フィルタを採用している。すなわち、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３は、屈折率の異なる複数の薄膜を積層することによって構成され、第１絶縁基板１０の内面１０Ａに配置された第１半透過層３１、第１半透過層３１に対向する第２半透過層３２、及び、第１半透過層３１と第２半透過層３２との間に配置された透過層（あるいはスペーサ層、又は、干渉層ともいう）３３を備えている。

より具体的には、第１半透過層３１及び第２半透過層３２は、それぞれ第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３に共通に設けられている。このような第１半透過層３１及び第２半透過層３２は、銀（Ａｇ）などを数十ｎｍオーダの膜厚で形成した金属薄膜であっても良いし、屈折率の異なる複数の誘電体膜を積層した構成であっても良い。一例として、第１半透過層３１及び第２半透過層３２は、それぞれシリコン窒化物（ＳｉＮ）層と、シリコン酸化物（ＳｉＯ_２）層とを交互に積層した積層体によって形成可能である。このような積層体における誘電体膜の積層数は、２層以上であるが、層数が増えるほど、製造工程が増加し製造コストの増加を招くため、４層以下程度とすることが望ましい。なお、半透過層を、誘電体層、或いは、誘電体膜積層体と称することも可能である。つまり、第１半透過層３１は第１誘電体層と称することも可能であり、第２半透過層３２は第２誘電体層と称することも可能である。

透過層３３は、単一の誘電体膜であり、シリコン窒化物層、または、シリコン酸化物層によって形成可能である。この透過層３３は、膜厚の異なる第１透過層３３１、第２透過層３３２、及び、第３透過層３３３を含んでいる。

第１カラーフィルタＣＦ１は、第１半透過層３１と第２半透過層３２との間に配置される透過層３３として、第１膜厚Ｔ１の第１透過層３３１を備えている。第２カラーフィルタＣＦ２は、第１半透過層３１と第２半透過層３２との間に配置される透過層３３として、第１膜厚Ｔ１とは異なる第２膜厚Ｔ２の第２透過層３３２を備えている。第３カラーフィルタＣＦ３は、第１半透過層３１と第２半透過層３２との間に配置される透過層３３として、第１膜厚Ｔ１及び第２膜厚Ｔ２とは異なる第３膜厚Ｔ３の第３透過層３３３を備えている。これらの第１透過層３３１、第２透過層３３２、及び、第３透過層３３３は、それぞれ膜厚が異なるものの、互いに繋がっている。

第１透過層３３１、および、第３透過層３３３の各膜厚Ｔ１，Ｔ３を正確に制御するための第１エッチングストッパー層（第１層）ＥＳ１および第２エッチングストッパー層（第２層）ＥＳ２の一部が、第２半透過層３２の領域の内部に存在している。第１エッチングストッパー層ＥＳ１は、第３透過層３３３に接する第２透過層３３２の側において、第１半透過層３１の上面から見て、第１エッチングストッパー層ＥＳ１の下面（底面）の高さが第３透過層３３３の第３膜厚Ｔ３と同じとなる位置の第２透過層３３２の領域に配置されている。また、第２エッチングストッパー層ＥＳ２は、第１透過層３３１に接する第２透過層３３２の側において、第１半透過層３１の上面から見て、第２エッチングストッパー層ＥＳ２の下面（底面）の高さが第１透過層３３１の第１膜厚Ｔ１と同じとなる位置の第２透過層３３２の領域に配置されている。第１エッチングストッパー層ＥＳ１および第２エッチングストッパー層ＥＳ２は、アルミニウム酸化膜（ＡｌＯ膜）によって形成することができる。なお、アルミニウム酸化膜（ＡｌＯ膜）をエッチングストッパー層として用いた第１膜厚Ｔ１、第２膜厚Ｔ２および第３膜厚Ｔ３の制御については、後述するが、透過層（干渉層）３３の成膜の際に、所望の膜厚となる領域に、エッチストッパー層ＥＳ１，ＥＳ２を選択的に形成し、ドライエッチングにおいて、透過層（干渉層）３３が削れるのを防止する。これにより、赤色、緑色および青色に対応する各カラーフィルタを構成する干渉層の膜厚を、アレイ基板の面内において、精度良く制御する。これにより、高精細な表示装置を提供することができる。なお、エッチングストッパー層として、アルミニウム酸化膜以外、シリコン窒化膜やシリコン酸化膜が溶けない材料でエッチングが可能な材料を用いることが可能である。例えば、シュウ酸系の混酸でエッチングが可能なＩＴＯ等の透明酸化物導電体や、リン酸や硝酸等を含む混合液でエッチングが可能なモリブデン等の金属等に置き換えることが可能である。

第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、及び、第３スイッチング素子ＳＷ３は、いずれもトップゲート型の薄膜トランジスタ（ＴＦＴ）によって構成され、実質的に同一構成である。ここでは、第１スイッチング素子ＳＷ１についてより具体的に説明し、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３の構成についての説明は省略する。

すなわち、第１スイッチング素子ＳＷ１は、第３カラーフィルタＣＦ３の上（厳密には第２半透過層３２の上）に配置されたシリコン半導体層ＳＣを備えている。なお、第２半透過層３２の上を、シリコン酸化物層による層間絶縁膜によって覆い、この層間絶縁膜の上にシリコン半導体層ＳＣを形成しても良い。シリコン半導体層は、ポリシリコンによって形成されているが、アモルファスシリコンによって形成される場合もありうる。このシリコン半導体層ＳＣは、ゲート酸化膜としての役割を有する第１絶縁膜１１によって覆われている。また、この第１絶縁膜１１は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３を覆っている。

第１スイッチング素子ＳＷ１のゲート電極ＷＧは、第１絶縁膜１１の上に形成され、シリコン半導体層ＳＣの直上に位置している。このゲート電極ＷＧは、図示しないゲート配線に電気的に接続され、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。

第１スイッチング素子ＳＷ１のソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。ソース電極ＷＳは、図示しないソース配線に電気的に接続されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通してシリコン半導体層ＳＣにコンタクトしている。

このような構成の第１スイッチング素子ＳＷ１は、第３絶縁膜１３によって覆われている。同様に、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３も第３絶縁膜１３によって覆われている。また、この第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。

第１画素電極ＰＥ１は、第３絶縁膜１３の上に形成され、第１カラーフィルタＣＦ１の上方に位置している。この第１画素電極ＰＥ１は、第３絶縁膜１３を貫通するコンタクトホールを介して第１スイッチング素子ＳＷ１のドレイン電極ＷＤに電気的に接続されている。

同様に、第２画素電極ＰＥ２は、第３絶縁膜１３の上に形成され、第２カラーフィルタＣＦ２の上方に位置している。この第２画素電極ＰＥ２は、第２スイッチング素子ＳＷ２のドレイン電極ＷＤに電気的に接続されている。同様に、第３画素電極ＰＥ３は、第３絶縁膜１３の上に形成され、第３カラーフィルタＣＦ３の上方に位置し、第３スイッチング素子ＳＷ３のドレイン電極ＷＤに電気的に接続されている。

このような第１画素電極ＰＥ１、第２画素電極ＰＥ２、及び、第３画素電極ＰＥ３は、光透過性を有する導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。これらの第１画素電極ＰＥ１、第２画素電極ＰＥ２、及び、第３画素電極ＰＥ３は、第１配向膜ＡＬ１によって覆われている。

対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。対向基板ＣＴは、第２絶縁基板２０のアレイ基板ＡＲと対向する内面２０ＡにブラックマトリクスＢＭを備えている。このブラックマトリクスＢＭは、第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２、第３スイッチング素子ＳＷ３や、ソース配線、ゲート配線、補助容量線などの配線部に対向するように配置されている。

図示した例では、対向基板ＣＴは、第２絶縁基板２０の内面２０Ａに、第１着色層ＣＦ１１、第２着色層ＣＦ１２、及び、第３着色層ＣＦ１３を備えているが、省略しても良い。第１着色層ＣＦ１１は、第１波長範囲の光を透過する着色樹脂（例えば、青色樹脂）によって形成されている。第２着色層ＣＦ１２は、第２波長範囲の光を透過する着色樹脂（例えば、緑色樹脂）によって形成されている。第３着色層ＣＦ１３は、第３波長範囲の光を透過する着色樹脂（例えば、赤色樹脂）によって形成されている。

また、図示した例では、対向基板ＣＴは、第１着色層ＣＦ１１、第２着色層ＣＦ１２、及び、第３着色層ＣＦ１３のアレイ基板ＡＲと対向する面に、コモン電極ＣＥを備えている。なお、上記の通り、このコモン電極ＣＥはアレイ基板ＡＲに備えられても良い。このようなコモン電極ＣＥは、例えば、ＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。対向基板ＣＴのアレイ基板ＡＲと対向する面は、第２配向膜ＡＬ２によって覆われている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。

アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１などを含む第１光学素子ＯＤ１が配置されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。

対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２偏光板ＰＬ２などを含む第２光学素子ＯＤ２が配置されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。

このような構成によれば、バックライト４から放射されたバックライト光のうち、第１カラーフィルタＣＦ１を経て第１画素電極ＰＥ１を通る光路の液晶表示パネルＬＰＮからの透過光は青色（Ｂ）を呈し、第２カラーフィルタＣＦ２を経て第２画素電極ＰＥ２を通る光路の液晶表示パネルＬＰＮからの透過光は緑色（Ｇ）を呈し、第３カラーフィルタＣＦ３を経て第３画素電極ＰＥ３を通る光路の液晶表示パネルＬＰＮからの透過光は赤色（Ｒ）を呈する。なお、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３を透過しなかった光は、ほぼ全て反射され、バックライト４側に戻され、再利用される。すなわち、バックライト４は光源等を覆う高反射率面を有しており、バックライト４に向けて反射された反射光は、高反射率面においてほとんど光損失なく再度液晶表示パネルＬＰＮに向けて反射される。このため、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３からの反射光は再利用され、光の利用効率を向上している。

次に、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３のより具体的な構成例について説明する。

図４は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３を構成する５層構造の誘電体膜積層体４１を概略的に示す断面図である。

すなわち、誘電体膜積層体４１は、第１絶縁基板１０の内面１０Ａに配置された第１シリコン窒化物層３１１と、第１シリコン窒化物層３１１上に積層された第１シリコン酸化物層３１２と、第１シリコン酸化物層３１２上に積層された第２シリコン窒化物層３３と、第２シリコン窒化物層３３上に積層された第２シリコン酸化物層３２１と、第２シリコン酸化物層３２１上に積層された第３シリコン窒化物層３２２と、によって構成されている。

第１シリコン窒化物層３１１及び第１シリコン酸化物層３１２は、第１半透過層３１として機能する。第２シリコン窒化物層３３は、透過層３３として機能する。第２シリコン酸化物層３２１及び第３シリコン窒化物層３２２は、第２半透過層３２として機能する。つまり、第１半透過層３１及び第２半透過層３２は、それぞれ２層の誘電体の積層体である。

第１絶縁基板１０は、ガラス基板であり、可視光波長範囲における屈折率は約１．５である。第１シリコン窒化物層３１１、第２シリコン窒化物層３３、及び、第３シリコン窒化物層３２２は、例えばＳｉＮからなり、可視光波長範囲における屈折率は２．０から２．７程度である。つまり、第１シリコン窒化物層３１１、第２シリコン窒化物層３３、及び、第３シリコン窒化物層３２２は、第１絶縁基板１０よりも高屈折率の高屈折率層として機能する。第１シリコン酸化物層３１２及び第２シリコン酸化物層３２１は、例えばＳｉＯ_２からなり、可視光波長範囲における屈折率は約１．５である。つまり、第１シリコン酸化物層３１２及び第２シリコン酸化物層３２１は、高屈折率層よりも低屈折率の低屈折率層として機能する。

第１シリコン窒化物層３１１及び第３シリコン窒化物層３２２は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において同一膜厚であり、例えば、５８ｎｍの膜厚を有している。第１シリコン酸化物層３１２及び第２シリコン酸化物層３２１は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において同一膜厚であり、例えば、９２ｎｍの膜厚を有している。つまり、第１半透過層３１及び第２半透過層３２を構成する低屈折率層は高屈折率層よりも厚い。

第２シリコン窒化物層３３は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において膜厚が異なる。一例として、第１カラーフィルタＣＦ１において第２シリコン窒化物層３３の膜厚Ｔ１は約８５ｎｍであり、第２カラーフィルタＣＦ２において第２シリコン窒化物層３３の膜厚Ｔ２は約１１６ｎｍであり、第３カラーフィルタＣＦ３において第２シリコン窒化物層３３の膜厚Ｔ３は約１５０ｎｍである。

このような構成の誘電体膜積層体４１からなる第１カラーフィルタＣＦ１は、４７０ｎｍ付近に透過率ピークを有し、また、同波長付近に反射率ボトムを有する。同様に、第２カラーフィルタＣＦ２は、５４０ｎｍ付近に透過率ピークを有し、また、同波長付近に反射率ボトムを有する一方で、同波長以外の波長範囲で高反射率となる。同様に、第３カラーフィルタＣＦ３は、６１０ｎｍ付近に透過率ピークを有し、また、同波長付近に反射率ボトムを有する一方で、同波長以外の波長範囲で高反射率となる。

第２カラーフィルタＣＦ２あるいは第３カラーフィルタＣＦ３の第３シリコン窒化物層３２２は、シリコン半導体層の下地となる。シリコン半導体層は、短波長での光吸収係数が高い。一方で、液晶表示パネルに組み合わせられるバックライトは、比較的短波長の光強度が高い発光スペクトルを有している。上記の通り、シリコン半導体層の下層に配置される第２カラーフィルタＣＦ２あるいは第３カラーフィルタＣＦ３は、短波長の波長範囲で比較的高い反射率を有しているため、シリコン半導体層での光吸収を抑制することが可能となる。したがって、このようなシリコン半導体層を備えたスイッチング素子では、光リーク電流を低減することが可能となる。これにより、クロストークやフリッカーなどの発生が抑制され、表示品位の良好な液晶表示装置を提供することが可能となる。

図５は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３を構成する７層構造の誘電体膜積層体４２を概略的に示す断面図である。

すなわち、誘電体膜積層体４２は、第１絶縁基板１０の内面１０Ａに配置された第１シリコン窒化物層３１１と、第１シリコン窒化物層３１１上に積層された第１シリコン酸化物層３１２と、第１シリコン酸化物層３１２上に積層された第２シリコン窒化物層３１３と、第２シリコン窒化物層３１３上に積層された第２シリコン酸化物層３３と、第２シリコン酸化物層３３上に積層された第３シリコン窒化物層３２１と、第３シリコン窒化物層３２１上に積層された第３シリコン酸化物層３２２と、第３シリコン酸化物層３２２上に積層された第４シリコン窒化物層３２３と、によって構成されている。

第１シリコン窒化物層３１１、第１シリコン酸化物層３１２、及び、第２シリコン窒化物層３１３は、第１半透過層３１として機能する。第２シリコン酸化物層３３は、透過層３３として機能する。第３シリコン窒化物層３２１、第３シリコン酸化物層３２２、及び、第４シリコン窒化物層３２３は、第２半透過層３２として機能する。つまり、第１半透過層３１及び第２半透過層３２は、それぞれ３層の誘電体の積層体である。

第１シリコン窒化物層３１１、第２シリコン窒化物層３１３、第３シリコン窒化物層３２１、及び、第４シリコン窒化物層３２３は、例えばＳｉＮからなり、高屈折率層（可視光波長範囲における屈折率は２．０から２．７程度である）として機能する。第１シリコン酸化物層３１２、第２シリコン酸化物層３３、及び、第３シリコン酸化物層３２２は、例えばＳｉＯ_２からなり、低屈折率層（可視光波長範囲における屈折率は約１．５である）として機能する。

第１シリコン窒化物層３１１、第２シリコン窒化物層３１３、第３シリコン窒化物層３２１、及び、第４シリコン窒化物層３２３は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において同一膜厚であり、例えば、５８ｎｍの膜厚を有している。第１シリコン酸化物層３１２及び第３シリコン酸化物層３２２は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において同一膜厚であり、例えば９２ｎｍの膜厚を有している。

第２シリコン酸化物層３３は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において膜厚が異なる。一例として、第１カラーフィルタＣＦ１において第２シリコン酸化物層３３の膜厚Ｔ１は約１３０ｎｍであり、第２カラーフィルタＣＦ２において第２シリコン酸化物層３３の膜厚Ｔ２は約１６２ｎｍであり、第３カラーフィルタＣＦ３において第２シリコン酸化物層３３の膜厚Ｔ３は約３２ｎｍである。

第２カラーフィルタＣＦ２あるいは第３カラーフィルタＣＦ３の第４シリコン窒化物層３２３は、シリコン半導体層の下地となる。

このような構成の誘電体膜積層体４２からなる第１カラーフィルタＣＦ１は、４７０ｎｍ付近に透過率ピーク及び反射率ボトムを有するとともに、誘電体膜積層体４１からなる第１カラーフィルタＣＦ１と比較して透過率ピーク及び反射率ボトム付近での波長範囲が狭くなる一方で、高反射率の波長範囲がより広くなる。同様に、誘電体膜積層体４２からなる第２カラーフィルタＣＦ２は、５４０ｎｍ付近に透過率ピーク及び反射率ボトムを有するとともに、誘電体膜積層体４１からなる第２カラーフィルタＣＦ２と比較して透過率ピーク及び反射率ボトム付近での波長範囲が狭くなる一方で、高反射率の波長範囲がより広くなる。同様に、誘電体膜積層体４２からなる第３カラーフィルタＣＦ３は、６１０ｎｍ付近に透過率ピーク及び反射率ボトムを有するとともに、誘電体膜積層体４１からなる第３カラーフィルタＣＦ３と比較して透過率ピーク及び反射率ボトム付近での波長範囲が狭くなる一方で、高反射率の波長範囲がより広くなる。

このように、誘電体膜積層体の積層数を増やすことにより、透過率ピーク付近の波長範囲が狭くなるため、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３のそれぞれの色純度を向上することが可能となる。また、シリコン半導体層の下層に配置される第２カラーフィルタＣＦ２あるいは第３カラーフィルタＣＦ３は、高反射率の波長範囲が拡大するため、シリコン半導体層での光吸収をさらに抑制することが可能となる。したがって、より表示品位の良好な液晶表示装置を提供することが可能となる。

図６は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３を構成する９層構造の誘電体膜積層体４３を概略的に示す断面図である。

すなわち、誘電体膜積層体４３は、第１絶縁基板１０の内面１０Ａに配置された第１シリコン窒化物層３１１と、第１シリコン窒化物層３１１上に積層された第１シリコン酸化物層３１２と、第１シリコン酸化物層３１２上に積層された第２シリコン窒化物層３１３と、第２シリコン窒化物層３１３上に積層された第２シリコン酸化物層３１４と、第２シリコン酸化物層３１４上に積層された第３シリコン窒化物層３３と、第３シリコン窒化物層３３上に積層された第３シリコン酸化物層３２１と、第３シリコン酸化物層３２１上に積層された第４シリコン窒化物層３２２と、第４シリコン窒化物層３２２上に積層された第４シリコン酸化物層３２３と、第４シリコン酸化物層３２３上に積層された第５シリコン窒化物層３２４と、によって構成されている。

第１シリコン窒化物層３１１、第１シリコン酸化物層３１２、第２シリコン窒化物層３１３、及び、第２シリコン酸化物層３１４は、第１半透過層３１として機能する。第３シリコン窒化物層３３は、透過層３３として機能する。第３シリコン酸化物層３２１、第４シリコン窒化物層３２２、第４シリコン酸化物層３２３、及び、第５シリコン窒化物層３２４は、第２半透過層３２として機能する。つまり、第１半透過層３１及び第２半透過層３２は、それぞれ４層の誘電体の積層体である。

第１シリコン窒化物層３１１、第２シリコン窒化物層３１３、第３シリコン窒化物層３３、第４シリコン窒化物層３２２、及び、第５シリコン窒化物層３２４は、例えばＳｉＮからなり、高屈折率層（可視光波長範囲における屈折率は２．０から２．７程度である）として機能する。第１シリコン酸化物層３１２、第２シリコン酸化物層３１４、第３シリコン酸化物層３２１、及び、第４シリコン酸化物層３２３は、例えばＳｉＯ２からなり、低屈折率層（可視光波長範囲における屈折率は約１．５である）として機能する。

第１シリコン窒化物層３１１、第２シリコン窒化物層３１３、第４シリコン窒化物層３２２、及び、第５シリコン窒化物層３２４は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において同一膜厚であり、例えば５８ｎｍの膜厚を有している。第１シリコン酸化物層３１２、第２シリコン酸化物層３１４、第３シリコン酸化物層３２１、及び、第４シリコン酸化物層３２３は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において同一膜厚であり、例えば９２ｎｍの膜厚を有している。

第３シリコン窒化物層３３は、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の各々において膜厚が異なる。一例として、第１カラーフィルタＣＦ１において第３シリコン酸化物層３３の膜厚Ｔ１は約７８ｎｍであり、第２カラーフィルタＣＦ２において第３シリコン酸化物層３３の膜厚Ｔ２は約１１５ｎｍであり、第３カラーフィルタＣＦ３において第３シリコン酸化物層３３の膜厚Ｔ３は約３０ｎｍである。

第２カラーフィルタＣＦ２あるいは第３カラーフィルタＣＦ３の第５シリコン窒化物層３２４は、シリコン半導体層の下地となる。

このような構成の誘電体膜積層体４３からなる第１カラーフィルタＣＦ１は、４７０ｎｍ付近に透過率ピーク及び反射率ボトムを有するとともに、誘電体膜積層体４２からなる第１カラーフィルタＣＦ１と比較して透過率ピーク及び反射率ボトム付近での波長範囲が狭くなる一方で、高反射率の波長範囲がより広くなる。同様に、誘電体膜積層体４３からなる第２カラーフィルタＣＦ２は、５４０ｎｍ付近に透過率ピーク及び反射率ボトムを有するとともに、誘電体膜積層体４２からなる第２カラーフィルタＣＦ２と比較して透過率ピーク及び反射率ボトム付近での波長範囲が狭くなる一方で、高反射率の波長範囲がより広くなる。同様に、誘電体膜積層体４３からなる第３カラーフィルタＣＦ３は、６１０ｎｍ付近に透過率ピーク及び反射率ボトムを有するとともに、誘電体膜積層体４２からなる第３カラーフィルタＣＦ３と比較して透過率ピーク及び反射率ボトム付近での波長範囲が狭くなる一方で、高反射率の波長範囲がより広くなる。

このため、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３のそれぞれの色純度をさらに向上することが可能となる。また、シリコン半導体層での光吸収をさらに抑制することが可能となる。したがって、より表示品位の良好な液晶表示装置を提供することが可能となる。

なお、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３のそれぞれの反射スペクトルでの反射率ボトムの位置、あるいは、透過スペクトルでの透過率ピークの位置は、透過層３３の膜厚を変えることによって調整が可能である。第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３の要求される性能と、光リーク耐性を考慮しながら、層数及び透過層の膜厚を決定することができる。

（７層構造のカラーフィルタの製造方法）
次に、図７〜図１６を用いて、表示装置１を構成する半導体装置の製造方法を説明する。

図７〜図１６には、図５に示す７層構造の第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３を含む半導体装置の製造方法が示されている。図７〜図１６において、左側から右側に、第３カラーフィルタＣＦ３、第１カラーフィルタＣＦ１、および、第２カラーフィルタＣＦ２が形成されるものとする。各層の膜厚は、図５で説明した膜厚と同じであるので、重複する説明は省略する。

図７は、第１絶縁基板１０の上に、第１半透過層３１、第２シリコン酸化物層３３の一部を構成する第１膜３３ａおよび第１エッチングストッパー層ＥＳ１を構成するＡｌＯ膜を順次積層した状態を示す断面図である。

第１半透過層３１は、第１シリコン窒化物層３１１、第１シリコン酸化物層３１２、および第２シリコン窒化物層３１３により構成される。第１絶縁基板１０の上に、第１シリコン窒化物層３１１を形成し、第１シリコン窒化物層３１１の上に、第１シリコン酸化物層３１２を形成し、そして、第１シリコン酸化物層３１２の上に、第２シリコン窒化物層３１３を形成する。

次に、第２シリコン窒化物層３１３の上に、第２シリコン酸化物層３３の一部を構成する第１膜３３ａを形成する。第１膜３３ａの膜厚は、第３カラーフィルタＣＦ３を構成する第３透過層３３３の第３膜厚Ｔ３である。そして、第１膜３３ａの上に、第１エッチングストッパー層ＥＳ１を構成するＡｌＯ膜を形成する。第１エッチングストッパー層ＥＳ１の膜厚は、たとえば、１０ｎｍ〜２０ｎｍ程度である。

図８は、第１エッチングストッパー層ＥＳ１を選択的に除去した状態を示す断面図である。まず、第３カラーフィルタＣＦ３の形成領域、および、第３カラーフィルタＣＦ３の形成領域に隣接する第１カラーフィルタＣＦ１の形成領域の一部に位置する第１エッチングストッパー層ＥＳ１の上に、レジスト膜ＲＥ１を選択的に形成する。つまり、第１エッチングストッパー層ＥＳ１は、第３カラーフィルタＣＦ３の形成領域に隣接する第１カラーフィルタＣＦ１の形成領域の一部に重畳ないしオーバーラップする様に設けられている。第１エッチングストッパー層ＥＳ１が第３カラーフィルタＣＦ３の形成領域とオーバーラップする領域は、後述するように、ブラックマトリックスＢＭの下側に位置する領域である。

次に、レジスト膜ＲＥ１をエッチングマスクとして、レジスト膜ＲＥ１から露出する第１エッチングストッパー層ＥＳ１を低濃度のフッ酸（ＨＦ）を用いて除去する。第１エッチングストッパー層ＥＳ１はＡｌＯ膜で構成されるので、フッ酸（ＨＦ）によりエッチングされるが、第１膜３３ａはＳｉＯ_２であるので、フッ酸（ＨＦ）によってエッチングされない。第１カラーフィルタＣＦ１の形成領域の一部に位置する第１エッチングストッパー層ＥＳ１の長さは、たとえば、５μｍ〜１０μｍ程度である。

図９は、第１エッチングストッパー層ＥＳ１および第１膜３３ａの上を覆って、第２シリコン酸化物層３３の一部を構成する第２膜３３ｂを形成し、第２膜３３ｂの上に第２エッチングストッパー層ＥＳ２を積層した状態を示す断面図である。まず、レジスト膜ＲＥ１を除去し、その後、第１エッチングストッパー層ＥＳ１および第１膜３３ａの上を覆って、第２シリコン酸化物層３３の一部を構成する第２膜３３ｂを形成する。次に、第２膜３３ｂの上に、第２エッチングストッパー層ＥＳ２を構成するＡｌＯ膜を形成する。第２エッチングストッパー層ＥＳ２の膜厚は、たとえば、１０ｎｍ〜２０ｎｍ程度である。第２膜３３ｂの膜厚と第１膜３３ａの第３膜厚Ｔ３の合計の膜厚は、第１カラーフィルタＣＦ１を構成する第１透過層３３１の第１膜厚Ｔ１となる。

図１０は、第２エッチングストッパー層ＥＳ２を選択的に除去した状態を示す断面図である。第１カラーフィルタＣＦ１の形成領域および第１カラーフィルタＣＦ１の形成領域に隣接する第２カラーフィルタＣＦ２の形成領域の一部に位置する第２エッチングストッパー層ＥＳ２の上に、レジスト膜ＲＥ２を選択的に形成する。つまり、第２エッチングストッパー層ＥＳ２は、第１カラーフィルタＣＦ１の形成領域に隣接する第２カラーフィルタＣＦ２の形成領域の一部に重畳ないしオーバーラップする様に設けられている。第２エッチングストッパー層ＥＳ２が第２カラーフィルタＣＦ２の形成領域とオーバーラップする領域は、後述するように、ブラックマトリックスＢＭの下側に位置する領域である。また、第１エッチングストッパー層ＥＳ１と第２エッチングストッパー層ＥＳ２とは、断面視または上面視において、第１カラーフィルタＣＦ１の形成領域の端部において、部分的に重畳ないしオーバーラップする様に設けられている。

次に、レジスト膜ＲＥ２をエッチングマスクとして、レジスト膜ＲＥ２から露出する第２エッチングストッパー層ＥＳ２を低濃度のフッ酸（ＨＦ）を用いて除去する。第２エッチングストッパー層ＥＳ２はＡｌＯ膜であるので、フッ酸（ＨＦ）によりエッチングされるが、第２膜３３ｂはＳｉＯ_２であるので、フッ酸（ＨＦ）によってエッチングされない。第２カラーフィルタＣＦ２の形成領域の一部に位置する第２エッチングストッパー層ＥＳ２の長さは、たとえば、５μｍ〜１０μｍ程度である。

図１１は、第２エッチングストッパー層ＥＳ２および第２膜３３ｂの上を覆って、第２シリコン酸化物層３３の一部を構成する第３膜３３ｃを形成し、第３膜３３ｃの上に、第３エッチングストッパー層ＥＳ３を積層した状態を示す断面図である。まず、レジスト膜ＲＥ２を除去し、その後、第２エッチングストッパー層ＥＳ２および第２膜３３ｂの上を覆って、第２シリコン酸化物層３３の一部を構成する第３膜３３ｃを形成する。次に、第３膜３３ｃの上に、第３エッチングストッパー層ＥＳ３を構成するＡｌＯ膜を形成する。第３エッチングストッパー層ＥＳ３の膜厚は、たとえば、１０ｎｍ〜２０ｎｍ程度である。第３膜３３ｃの膜厚、第２膜３３ｂの膜厚および第１膜３３ａの第３膜厚Ｔ３の合計の膜厚は、第２カラーフィルタＣＦ２を構成する第２透過層３３２の第２膜厚Ｔ２となる。

図１２は、第３エッチングストッパー層ＥＳ３を選択的に除去した状態を示す断面図である。まず、第２カラーフィルタＣＦ２の形成領域に位置する第３エッチングストッパー層ＥＳ３の上に、レジスト膜ＲＥ３を選択的に形成する。第２エッチングストッパー層ＥＳ２と第３エッチングストッパー層ＥＳ３とは、上面視において、第２カラーフィルタＣＦ２の形成領域の端部において、重畳ないしオーバーラップする様に設けられている。

次に、レジスト膜ＲＥ３をエッチングマスクとして、レジスト膜ＲＥ３から露出する第３エッチングストッパー層ＥＳ３を低濃度のフッ酸（ＨＦ）を用いて除去する。第３エッチングストッパー層ＥＳ３はＡｌＯ膜であるので、フッ酸（ＨＦ）によりエッチングされるが、第３膜３３ｃはＳｉＯ_２であるので、フッ酸（ＨＦ）によってエッチングされない。

図１３は、レジスト膜ＲＥ３を除去した状態を示す断面図である。第３エッチングストッパー層ＥＳ３の上のレジスト膜ＲＥ３を除去する。

図１４は、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３をエッチングマスクとしてドライエッチングを行った状態を示す断面図である。第１除去工程では、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３をエッチングマスクとして、フッ素（Ｆ）をエッチングガスとしたドライエッチングを行う。これにより、第３カラーフィルタＣＦ３の形成領域の第１エッチングストッパー層ＥＳ１の上に形成された第２膜３３ｂおよび第３膜３３ｃがエッチングされ、また、第１カラーフィルタＣＦ１の形成領域の第２エッチングストッパー層ＥＳ２の上に形成された第３膜３３ｃがエッチングされる。一方、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３はフッ素（Ｆ）を用いたドライエッチングではエッチングされないので、そのまま残っている。つまり、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３のドライエッチングのエッチングレイトは、透過層である第２シリコン酸化物層３３を構成する第２膜３３ｂおよび第３膜３３ｃのそれより、低い。第１エッチングストッパー層ＥＳ１を第２エッチングストッパー層ＥＳ２とオーバーラップさせることで、第３カラーフィルタＣＦ３を構成する第３膜厚Ｔ３の第３透過層３３３と第１カラーフィルタＣＦ１を構成する第１膜厚Ｔ１の第１透過層３３１との間に、ドライエッチングによって穴が開くことを防止できる。同様に、第２エッチングストッパー層ＥＳ２を第３エッチングストッパー層ＥＳ３とオーバーラップさせることで、第１カラーフィルタＣＦ１を構成する第１膜厚Ｔ１の第１透過層３３１と第２カラーフィルタＣＦ２を構成する第２透過層３３２の第２膜厚Ｔ２との間に、ドライエッチングによって穴が開くことを防止できる。

図１５は、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３を選択的に除去した状態を示す断面図である。第２除去工程では、エッチング液として低濃度のフッ酸（ＨＦ）を用いた洗浄液を用いて、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３を選択的に除去する。第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３を構成するＡｌＯ膜は、低濃度のフッ酸（ＨＦ）によって溶けるため、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３を選択的に除去することができる。第１カラーフィルタＣＦ１の形成領域の第１エッチングストッパー層ＥＳ１および第２カラーフィルタＣＦ２の形成領域の第２エッチングストッパー層ＥＳ２は、エッチングされずに、そのまま残っている。一方、第１膜３３ａ、第２膜３３ｂおよび第３膜３３ｃはＳｉＯ_２なので、低濃度のフッ酸（ＨＦ）によって、エッチングされることはない。したがって、第３カラーフィルタＣＦ３を構成する第３透過層３３３の第３膜厚Ｔ３、第１カラーフィルタＣＦ１を構成する第１透過層３３１の第１膜厚Ｔ１、および、第２カラーフィルタＣＦ２を構成する第２透過層３３２の第２膜厚Ｔ２は、アレイ基板の面内において、精度良く、均一にそろえることかできる。

図１６は、第２シリコン酸化物層３３を構成する第１膜３３ａ、第２膜３３ｂおよび第３膜３３ｃの上に、第２半透過層３２を形成した状態を示す断面図である。第２半透過層３２は、第３シリコン窒化物層３２１、第３シリコン酸化物層３２２および第４シリコン窒化物層３２３により構成される。第２シリコン酸化物層３３を構成する第１膜３３ａ、第２膜３３ｂおよび第３膜３３ｃの上に、第３シリコン窒化物層３２１を形成する。そして、第３シリコン窒化物層３２１の上に、第３シリコン酸化物層３２２を形成する。その後、第３シリコン酸化物層３２２の上に、第４シリコン窒化物層３２３を形成する。

以上の製造工程により、アレイ基板の面内において、赤色、緑色および青色に対応する各カラーフィルタＣＦ１，ＣＦ２，ＣＦ３を構成する透過層（干渉層）の膜厚Ｔ１、Ｔ２、Ｔ３を精度よくそろえることができる。図１６に示す工程の後、図３に示した青色を表示する第１画素ＰＸ１、緑色を表示する第２画素ＰＸ２、及び、赤色を表示する第３画素ＰＸ３を構成する各スイッチング素子の製造工程が実施される。

（９層構造のカラーフィルタの製造工程）
次に、図１７〜図２６を用いて、表示装置１を構成する半導体装置の製造方法を説明する。

図１７〜図２６には、図６に示す９層構造の第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、及び、第３カラーフィルタＣＦ３を含む半導体装置の製造方法が示されている。図１７〜図２６において、左側から右側に、第３カラーフィルタＣＦ３、第１カラーフィルタＣＦ１、および、第２カラーフィルタＣＦ２が形成されるものとする。各層の膜厚は、図６で説明した膜厚と同じであるので、重複する説明は省略する。

図１７は、第１絶縁基板１０の上に、第１半透過層３１、第３シリコン窒化物層３３の一部を構成する第１膜３３ａおよび第１エッチングストッパー層ＥＳ１を構成するＡｌＯ膜を順次積層した状態を示す断面図である。

第１半透過層３１は、第１シリコン窒化物層３１１、第１シリコン酸化物層３１２、第２シリコン窒化物層３１３、第２シリコン酸化物層３１４により構成される。第１絶縁基板１０の上に、第１シリコン窒化物層３１１を形成し、第１シリコン窒化物層３１１の上に第１シリコン酸化物層３１２を形成する。そして、第１シリコン酸化物層３１２の上に、第２シリコン窒化物層３１３を形成し、第２シリコン窒化物層３１３の上に第２シリコン酸化物層３１４を形成する。

その後、第２シリコン酸化物層３１４の上に、第３シリコン窒化物層３３の一部を構成する第１膜３３ａを形成する。第１膜３３ａの膜厚は、第３カラーフィルタＣＦ３を構成する第３透過層３３３の第３膜厚Ｔ３である。そして、第１膜３３ａの上に第１エッチングストッパー層ＥＳ１をＡｌＯ膜で形成する。第１エッチングストッパー層ＥＳ１の膜厚は、たとえば、１０ｎｍ〜２０ｎｍ程度である。

図１８は、第１エッチングストッパー層ＥＳ１を選択的に除去した状態を示す断面図である。まず、第３カラーフィルタＣＦ３の形成領域、および、第３カラーフィルタＣＦ３の形成領域に隣接する第１カラーフィルタＣＦ１の形成領域の一部に位置する第１エッチングストッパー層ＥＳ１の上に、レジスト膜ＲＥ１を選択的に形成する。つまり、第１エッチングストッパー層ＥＳ１は、第３カラーフィルタＣＦ３の形成領域に隣接する第１カラーフィルタＣＦ１の形成領域の一部に重畳ないしオーバーラップする様に設けられている。第１エッチングストッパー層ＥＳ１が第３カラーフィルタＣＦ３の形成領域とオーバーラップする領域は、後述するように、ブラックマトリックスＢＭの下側に位置する領域である。

次に、レジスト膜ＲＥ１をエッチングマスクとして、レジスト膜ＲＥ１から露出する第１エッチングストッパー層ＥＳ１を、レジスト膜の現像液を用いて除去する。第１エッチングストッパー層ＥＳ１はＡｌＯ膜で構成されるので、現像液によりエッチングされるが、第１膜３３ａはＳｉＮであるので、現像液によってエッチングされない。第１カラーフィルタＣＦ１の形成領域の一部に位置する第１エッチングストッパー層ＥＳ１の長さは、たとえば、５μｍ〜１０μｍ程度である。

図１９は、第１エッチングストッパー層ＥＳ１および第１膜３３ａの上を覆って、第３シリコン窒化物層３３の一部を構成する第２膜３３ｂを形成し、第２膜３３ｂの上に第２エッチングストッパー層ＥＳ２を積層した状態を示す断面図である。まず、レジスト膜ＲＥ１を除去し、その後、第１エッチングストッパー層ＥＳ１および第１膜３３ａの上を覆って、第３シリコン窒化物層３３の一部を構成する第２膜３３ｂを形成する。次に、第２膜３３ｂの上に、第２エッチングストッパー層ＥＳ２を構成するＡｌＯ膜を形成する。第２エッチングストッパー層ＥＳ２の膜厚は、たとえば、１０ｎｍ〜２０ｎｍ程度である。第２膜３３ｂの膜厚と第１膜３３ａの第３膜厚Ｔ３の合計の膜厚は、第１カラーフィルタＣＦ１を構成する第１透過層３３１の第１膜厚Ｔ１となる。

図２０は、第２エッチングストッパー層ＥＳ２を選択的に除去した状態を示す断面図である。第１カラーフィルタＣＦ１の形成領域および第１カラーフィルタＣＦ１の形成領域に隣接する第２カラーフィルタＣＦ２の形成領域の一部に位置する第２エッチングストッパー層ＥＳ２の上に、レジスト膜ＲＥ２を選択的に形成する。つまり、第２エッチングストッパー層ＥＳ２は、第１カラーフィルタＣＦ１の形成領域に隣接する第２カラーフィルタＣＦ２の形成領域の一部に重畳ないしオーバーラップする様に設けられている。第２エッチングストッパー層ＥＳ２が第２カラーフィルタＣＦ２の形成領域とオーバーラップする領域は、後述するように、ブラックマトリックスＢＭの下側に位置する領域である。また、第１エッチングストッパー層ＥＳ１と第２エッチングストッパー層ＥＳ２とは、上面視において、第１カラーフィルタＣＦ１の形成領域の端部において、重畳ないしオーバーラップする様に設けられている。

次に、レジスト膜ＲＥ２をエッチングマスクとして、レジスト膜ＲＥ２から露出する第２エッチングストッパー層ＥＳ２を、レジスト膜の現像液を用いて除去する。第２エッチングストッパー層ＥＳ２はＡｌＯ膜であるので、現像液によりエッチングされるが、第２膜３３ｂはＳｉＮであるので、現像液によってエッチングされない。第２カラーフィルタＣＦ２の形成領域の一部に位置する第２エッチングストッパー層ＥＳ２の長さは、たとえば、５μｍ〜１０μｍ程度である。

図２１は、第２エッチングストッパー層ＥＳ２および第２膜３３ｂの上を覆って、第３シリコン窒化物層３３の一部を構成する第３膜３３ｃを形成し、第３膜３３ｃの上に、第３エッチングストッパー層ＥＳ３を積層した状態を示す断面図である。まず、レジスト膜ＲＥ２を除去し、その後、第２エッチングストッパー層ＥＳ２および第２膜３３ｂの上を覆って、第３シリコン窒化物層３３の一部を構成する第３膜３３ｃを形成する。次に、第３膜３３ｃの上に、第３エッチングストッパー層ＥＳ３を構成するＡｌＯ膜を形成する。第３エッチングストッパー層ＥＳ３の膜厚は、たとえば、１０ｎｍ〜２０ｎｍ程度である。第３膜３３ｃの膜厚、第２膜３３ｂの膜厚および第１膜３３ａの第３膜厚Ｔ３の合計の膜厚は、第２カラーフィルタＣＦ２を構成する第２透過層３３２の第２膜厚Ｔ２となる。

図２２は、第３エッチングストッパー層ＥＳ３を選択的に除去した状態を示す断面図である。まず、第２カラーフィルタＣＦ２の形成領域に位置する第３エッチングストッパー層ＥＳ３の上に、レジスト膜ＲＥ３を選択的に形成する。この時、レジスト膜ＲＥ３をエッチングマスクとして、レジスト膜ＲＥ３から露出する第３エッチングストッパー層ＥＳ３をレジスト膜ＲＥ３の現像液を用いて除去することができる。第３エッチングストッパー層ＥＳ３はＡｌＯ膜であるので、レジスト膜ＲＥ３の現像液によりエッチングされるが、第３膜３３ｃはＳｉＮであるので、現像液によってエッチングされない。第２エッチングストッパー層ＥＳ２と第３エッチングストッパー層ＥＳ３とは、上面視において、第２カラーフィルタＣＦ２の形成領域の端部において、重畳ないしオーバーラップする様に設けられている。

図２３は、レジスト膜ＲＥ３を除去した状態を示す断面図である。第３エッチングストッパー層ＥＳ３の上のレジスト膜ＲＥ３を除去する。

図２４は、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３をエッチングマスクとしてドライエッチングを行った状態を示す断面図である。第１除去工程では、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３をエッチングマスクとして、フッ素（Ｆ）をエッチングガスとしたドライエッチングを行う。これにより、第３カラーフィルタＣＦ３の形成領域の第１エッチングストッパー層ＥＳ１の上に形成された第２膜３３ｂおよび第３膜３３ｃがエッチングされ、また、第１カラーフィルタＣＦ１の形成領域の第２エッチングストッパー層ＥＳ２の上に形成された第３膜３３ｃがエッチングされる。一方、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３はフッ素（Ｆ）を用いたドライエッチングではエッチングされないので、そのまま残っている。つまり、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３のドライエッチングのエッチングレイトは、透過層である第２シリコン酸化物層３３を構成する第２膜３３ｂおよび第３膜３３ｃのそれより、低い。第１エッチングストッパー層ＥＳ１を第２エッチングストッパー層ＥＳ２とオーバーラップさせることで、第３カラーフィルタＣＦ３を構成する第３膜厚Ｔ３の第３透過層３３３と第１カラーフィルタＣＦ１を構成する第１膜厚Ｔ１の第１透過層３３１との間に、ドライエッチングによって穴が開くことを防止できる。同様に、第２エッチングストッパー層ＥＳ２を第３エッチングストッパー層ＥＳ３とオーバーラップさせることで、第１カラーフィルタＣＦ１を構成する第１膜厚Ｔ１の第１透過層３３１と第２カラーフィルタＣＦ２を構成する第２透過層３３２の第２膜厚Ｔ２との間に、ドライエッチングによって穴が開くことを防止できる。

図２５は、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３を選択的に除去した状態を示す断面図である。第２除去工程では、レジスト膜の現像液を用いて、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３を選択的に除去する。第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３を構成するＡｌＯ膜は、現像液によって溶けるため、これにより、第１ないし第３エッチングストッパー層ＥＳ１、ＥＳ２、ＥＳ３を選択的に除去することができる。第１カラーフィルタＣＦ１の形成領域の第１エッチングストッパー層ＥＳ１および第２カラーフィルタＣＦ２の形成領域の第２エッチングストッパー層ＥＳ２は、エッチングされずに、そのまま残っている。一方、第１膜３３ａ、第２膜３３ｂおよび第３膜３３ｃはＳｉＮなので、現像液によって、エッチングされることはない。したがって、第３カラーフィルタＣＦ３を構成する第３透過層３３３の第３膜厚Ｔ３、第１カラーフィルタＣＦ１を構成する第１透過層３３１の第１膜厚Ｔ１、および、第２カラーフィルタＣＦ２を構成する第２透過層３３２の第２膜厚Ｔ２は、アレイ基板の面内において、精度良く、均一にそろえることかできる。

図２６は、第３シリコン窒化物層３３を構成する第１膜３３ａ、第２膜３３ｂおよび第３膜３３ｃの上に、第２半透過層３２を形成した状態を示す断面図である。第２半透過層３２は、第３シリコン酸化物層３２１、第４シリコン窒化物層３２２、第４シリコン酸化物層３２３および第５シリコン窒化物層３２４により構成される。第３シリコン窒化物層３３の上に、第３シリコン酸化物層３２１を形成し、第３シリコン酸化物層３２１の上に、第４シリコン窒化物層３２２を形成する。そして、第４シリコン窒化物層３２２の上に、第４シリコン酸化物層３２３を形成し、第４シリコン酸化物層３２３の上に、第５シリコン窒化物層３２４を形成する。

以上の製造工程により、アレイ基板の面内において、赤色、緑色および青色に対応する各カラーフィルタＣＦ１，ＣＦ２，ＣＦ３を構成する透過層（干渉層）の膜厚Ｔ１、Ｔ２、Ｔ３を精度よくそろえることができる。図２６に示す工程の後、図３に示した青色を表示する第１画素ＰＸ１、緑色を表示する第２画素ＰＸ２、及び、赤色を表示する第３画素ＰＸ３を構成する各スイッチング素子の製造工程が実施される。

（スイッチング素子の構成例１）
図２７は、図３に示すスイッチング素子の構成例を詳細に示す断面図である。図２７には、代表として、スイッチング素子ＳＷ１の構成例が示されている。図３のスイッチング素子ＳＷ２、ＳＷ３も同様な構成とすることができる。

図２７に示すように、第１絶縁基板１０の上に、図５に示す７層構造のカラーフィルタＣＦ１が形成されており、カラーフィルタＣＦ１の製造工程の後に、スイッチイグ素子ＳＷ１が、カラーフィルタＣＦ１の上側に形成されている。スイッチイグ素子ＳＷ１は、この例では、遮光層１４を有している。遮光層１４は、シリコン半導体層ＳＣのチャネル領域の下側に対応する領域に設けられており、金属あるいは合金によって形成されている。遮光層１４は、一例では、ＭｏＷで形成することができる。遮光層１４は、第３シリコン酸化物層３２２の上に形成され、第４シリコン窒化物層３２３によって覆われている。

第４シリコン窒化物層３２３の上には、下地絶縁膜１５が形成されており、下地絶縁膜１５の上に選択的にシリコン半導体層ＳＣが形成されている。下地絶縁膜１５は相間絶縁膜と言うこともできる。下地絶縁膜１５は、シリコン酸化物によって形成することができる。シリコン半導体層ＳＣおよび下地絶縁膜１５を覆う様に、ゲート絶縁膜を構成する第１絶縁膜１１が設けられている。シリコン半導体層ＳＣのチャネル領域の上側に対応する第１絶縁膜１１の上の領域には、ゲート電極ＷＧが設けられている。第１絶縁膜１１およびゲート電極ＷＧの上を覆って、第２絶縁膜１２が形成されている。第２絶縁膜１２は、シリコン窒化物層１２１と、シリコン窒化物層１２１の上に積層されたシリコン酸化物層１２２の積層膜により構成されている。シリコン酸化物層１２２の上には、アクリルなどの有機絶縁材料から構成された第３絶縁膜１３が形成されている。第３絶縁膜１３は平坦化膜としての機能を有する。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２（１２１、１２２）を貫通するコンタクトホールを通してシリコン半導体層ＳＣにコンタクトしている。

（スイッチング素子の構成例２）
図２８は、スイッチング素子の構成例２を詳細に示す断面図である。図２８には、代表として、スイッチング素子ＳＷ１の構成例が示されている。図３のスイッチング素子ＳＷ２、ＳＷ３も同様な構成とすることができる。

図２８では、第１絶縁基板１０の上に、まず、スイッチング素子ＳＷ１が形成され、スイッチング素子ＳＷ１の製造後に、スイッチング素子ＳＷ１の上側に、図５に示す７層構造のカラーフィルタＣＦ１が形成されている。つまり、カラーフィルタＣＦ１の製造工程の前に、第１絶縁基板１０の上に、スイッチング素子ＳＷ１が製造される。遮光層１４は、シリコン半導体層ＳＣのチャネル領域の下側に対応する第１絶縁基板１０の上の領域に形成されている。下地絶縁膜１５は、シリコン窒化物層１５１と、シリコン窒化物層１５１の上に積層されたシリコン酸化物層１５２の積層膜により構成されている。シリコン酸化物層１５２の上に、シリコン半導体層ＳＣが選択的に形成されている。シリコン酸化物層１５２およびシリコン半導体層ＳＣを覆う様に、ゲート絶縁膜を構成する第１絶縁膜１１が設けられている。シリコン半導体層ＳＣのチャネル領域の上側に対応する第１絶縁膜１１の上の領域には、ゲート電極ＷＧが設けられている。

第１絶縁膜１１およびゲート電極ＷＧを覆って、カラーフィルタＣＦ１が形成されている。カラーフィルタＣＦ１の上には、第２絶縁膜１２が形成されている。第２絶縁膜１２は、シリコン酸化物によって形成されている。第２絶縁膜１２を覆って、アクリルなどの有機絶縁材料から構成された第３絶縁膜１３が形成されている。第３絶縁膜１３は、平坦化膜としての機能を有する。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１、カラーフィルタＣＦ１及び第２絶縁膜１２を貫通するコンタクトホールを通してシリコン半導体層ＳＣにコンタクトしている。

つまり、カラーフィルタＣＦは、図２７に示す様に、スイッチング素子ＳＷ１の下側に形成されても良いし、図２８に示す様に、スイッチング素子ＳＷ１の上側に形成されても良い。

（カラーフィルタの平面および断面の構成例）
図２９は、実施の形態における表示装置のカラーフィルタの構成例を説明する平面図である。図３０は、図２９のＡ−Ａ線に沿う表示装置の断面図である。なお、図３０は、７層構造のカラーフィルタＣＦ１，ＣＦ２，ＣＦ３を採用した場合の断面図であり、図２７の説明を参照することができるので、重複する説明は省略する。

図２９には、表示装置１に設けられた第１乃至第３カラーフィルタＣＦ１、ＣＦ２、ＣＦ３の部分的な平面配置が示されている。複数のゲート電極ＷＧは、第１方向Ｘに延在して設けられ、かつ、第１方向Ｘと交差する第２方向Ｙに配列されている。複数のソース電極ＷＳは、第２方向Ｙに延在して設けられ、かつ、第１方向Ｘに配列されている。複数の第１ブラックマトリックスＢＭ１は、各ソース電極ＷＳの上側を覆う様に、第２方向Ｙに延在して設けられている。各ソース電極ＷＳは、複数の第１ブラックマトリックスＢＭ１の下に位置している。複数の第２ブラックマトリックスＢＭ２は、各ゲート電極ＷＧの上側を覆う様に、第２方向Ｙに延在して設けられている。各ゲート電極ＷＧは、複数の第２ブラックマトリックスＢＭ２の下に位置している。第１乃至第３カラーフィルタＣＦ１、ＣＦ２、ＣＦ３のおのおのは、一対の第１ブラックマトリックスＢＭ１の間に設けられている。

図２９では、左側から右側に、第１カラーフィルタＣＦ１、第３カラーフィルタＣＦ３、第２カラーフィルタＣＦ２、第１カラーフィルタＣＦ１、第３カラーフィルタＣＦ３が設けられている。図２９および図３０に示す様に、第１カラーフィルタＣＦ１と第３カラーフィルタＣＦ３との間、および、第３カラーフィルタＣＦ３と第２カラーフィルタＣＦ２との間に設けられた第１ブラックマトリックスＢＭ１の下側には、第１エッチングストッパー層ＥＳ１が、エッチングされずに、存在している。また、第２カラーフィルタＣＦ２と第１カラーフィルタＣＦ１との間に設けられた第１ブラックマトリックスＢＭ１の下側には、第２エッチングストッパー層ＥＳ２が、エッチングされずに、存在している。

第１ブラックマトリックスＢＭ１の下側の領域はカラーフィルタの切り替わり領域と見做すこともできる。つまり、第１ブラックマトリックスＢＭ１の下側の領域において、第１カラーフィルタＣＦ１と第３カラーフィルタＣＦ３とが切り替わり、第３カラーフィルタＣＦ３と第２カラーフィルタＣＦ２と切り替わり、また、第２カラーフィルタＣＦ２と第１カラーフィルタＣＦ１とが切り替わる。このカラーフィルタの切り替わり領域に、第１および第２エッチングストッパー層ＥＳ１、ＥＳ２が、エッチングされずに残ったまま、存在していることになる。

図２９および図３０に示す様に、第１ブラックマトリックスＢＭ１の下側の領域に存在する第１エッチングストッパー層ＥＳ１は、第３カラーフィルタＣＦ３の形成領域の端部に沿う様に配置されている。これは、第１エッチングストッパー層ＥＳ１が、第２シリコン酸化物層３３の一部を構成する第１膜３３ａの膜厚Ｔ１を規定しているためである。一方、第１ブラックマトリックスＢＭ１の下側の領域に存在する第２エッチングストッパー層ＥＳ２は、第１カラーフィルタＣＦ１の形成領域の端部に沿う様に設けられている。これは、第２エッチングストッパー層ＥＳ２が、第２シリコン酸化物層３３の一部を構成する第１膜３３ａの膜厚Ｔ１と第２膜３３ｂの膜厚の合計の膜厚Ｔ２を規定しているためである。

実施の形態によれば、第１乃至第３カラーフィルタＣＦ１、ＣＦ２、ＣＦ３を構成する透過層（あるいはスペーサ層、又は、干渉層）３３の膜厚を、アレイ基板の面内において、精度良く制御することが可能となる。これにより、ＶＲ（仮想現実）向けの表示装置に要求される様な、高精細な表示装置を提供することができる。

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＬＰＮ：液晶表示パネル、ＡＲ：アレイ基板、ＣＴ：対向基板、ＬＱ：液晶層、ＢＭ：ブラックマトリックス、ＳＷ１：第１スイッチング素子、ＳＷ２：第２スイッチング素子、ＳＷ３：第３スイッチング素子、ＳＣ…シリコン半導体層、ＰＥ１：第１画素電極、ＰＥ２：第２画素電極、ＰＥ３：第３画素電極、ＣＦ１：第１カラーフィルタ、ＣＦ２：第２カラーフィルタ、ＣＦ３：第３カラーフィルタ、３１：第１半透過層（第１誘電体層）、３２：第２半透過層（第２誘電体層）、３３：透過層、４１、４２、４３：誘電体膜積層体、ＥＳ１、ＥＳ２：エッチングストパー層。

Claims (18)

1. アレイ基板と、対向基板と、を含み、
   前記アレイ基板は、基板と、前記基板の上に、第１カラーフィルタを有する第１画素と、前記第１画素に隣接して配置された第２カラーフィルタを有する第２画素と、を有し、
   前記第１カラーフィルタおよび前記第２カラーフィルタのおのおのは、
   第１誘電体層と、
   前記第１誘電体層の上に配置された透過層と、
   前記透過層の上に配置された第２誘電体層と、を有し、
   前記第１カラーフィルタの前記透過層は、第１膜厚の第１膜を有し、
   前記第２カラーフィルタの前記透過層は、前記第１膜より厚い第２膜厚を有し、
   前記第２カラーフィルタの前記透過層には、前記第１カラーフィルタの前記透過層の側に、前記透過層と異なる第１層が配置され、
   前記第１層の底面の高さは、前記第１膜厚と等しい、
   表示装置。
2. 請求項１に記載の表示装置において、
   前記第１層のドライエッチングのエッチングレイトは、前記透過層のそれより、低い、表示装置。
3. 請求項２に記載の表示装置において、
   前記第１誘電体層および前記第２誘電体層は、シリコン窒化物層及びシリコン酸化物層の積層体から構成される半透過層である、表示装置。
4. 請求項３に記載の表示装置において、
   前記透過層は、シリコン窒化物層またはシリコン酸化物層によって構成され、
   前記第１層は、アルミニウム酸化膜によって構成される、表示装置。
5. 請求項１に記載の表示装置において、さらに、
   前記第２画素に隣接して配置された第３カラーフィルタを有する第３画素を有し、
   前記第３カラーフィルタは、前記第１誘電体層と、前記透過層と、前記第２誘電体層と、を有し、
   前記第３カラーフィルタの前記透過層は、前記第１膜厚より薄い第３膜厚を有し、
   前記第２カラーフィルタの前記透過層には、前記第３カラーフィルタの前記透過層の側に、前記透過層と異なる第２層が配置され、
   前記第２層の底面の高さは、前記第３膜厚と等しい、表示装置。
6. 請求項５に記載の表示装置において、
   前記第１層および前記第２層のドライエッチングのエッチングレイトは、前記透過層のそれより、低い、表示装置。
7. 請求項６に記載の表示装置において、
   前記第１誘電体層および前記第２誘電体層は、シリコン窒化物層及びシリコン酸化物層の積層体から構成される、表示装置。
8. 請求項７に記載の表示装置において、
   前記透過層は、シリコン窒化物層またはシリコン酸化物層によって構成され、
   前記第１層および前記第２層は、アルミニウム酸化膜によって構成される、表示装置。
9. 請求項５に記載の表示装置において、
   前記対向基板は、第１方向および前記第１方向と交差する第２方向に設けられたブラックマトリックスを含み、
   前記第１層および前記第２層は、断面視において、前記第２方向に設けられた前記ブラックマトリックスの下に位置する、表示装置。
10. 請求項９に記載の表示装置において、
    前記第１画素乃至前記第３画素のおのおのは、ソース電極およびゲート電極を有するスイッチング素子を含み、
    前記ソース電極は、断面視において、前記第２方向に設けられた前記ブラックマトリックスの下に位置し、
    前記ゲート電極は、断面視において、前記第１方向に設けられた前記ブラックマトリックスの下に位置する、表示装置。
11. 基板の上に、第１誘電体層を形成する工程と、
    前記第１誘電体層の上に、透過層を形成する工程と、
    前記透過層の上に、第２誘電体層を形成する工程と、含み、
    前記透過層を形成する工程は、
    前記第１誘電体層の上に、前記透過層の一部を構成する第１膜を第３膜厚で形成する工程と、
    前記第１膜の上に、選択的に、第１エッチングストッパー層を形成する工程と、
    前記第１膜および前記第１エッチングストッパー層を覆う様に、前記透過層の一部を構成する第２膜を形成する工程と、
    前記第２膜の上に、断面視において、前記第１エッチングストッパー層と部分的にオーバーラップする第２エッチングストッパー層を選択的に形成する工程と、
    前記第２膜および前記第２エッチングストッパー層を覆う様に、前記透過層の一部を構成する第３膜を形成する工程と、
    前記第３膜の上に、断面視において、前記第２エッチングストッパー層と部分的にオーバーラップする第３エッチングストッパー層を選択的に形成する工程と、
    前記第３エッチングストッパー層をドライエッチングのエッチングマスクとして、前記第２エッチングストッパー層とオーバーラップする部分を除く前記第１エッチングストッパー層の上の前記第２膜および前記第３膜、および、前記第３エッチングストッパー層とオーバーラップする部分を除く前記第２エッチングストッパー層の上の前記第３膜を除去する第１除去工程と、
    前記第２エッチングストッパー層とオーバーラップする部分を除く前記第１エッチングストッパー層と、前記第３エッチングストッパー層とオーバーラップする部分を除く前記第２エッチングストッパー層、および、前記第３エッチングストッパー層を除去する第２除去工程と、を含む、
    半導体装置の製造方法。
12. 請求項１１に記載の半導体装置の製造方法において、
    前記透過層の前記第１膜の第３膜厚は、第３カラーフィルタを構成し、
    前記透過層の前記第１膜の第３膜厚と前記第２膜の膜厚の合計の膜厚は、第１膜厚とされて、第１カラーフィルタを構成し、
    前記透過層の前記第１膜の第３膜厚と前記第２膜の膜厚と第３膜の膜厚の合計の膜厚は、第２膜厚とされて、第２カラーフィルタを構成する、半導体装置の製造方法。
13. 請求項１２に記載の半導体装置の製造方法において、
    前記第２誘電体層を形成する工程の後に、
    前記第１カラーフィルタの上に第１画素を構成する第１スイッチング素子、
    前記第２カラーフィルタの上に第２画素を構成する第２スイッチング素子、および、
    前記第３カラーフィルタの上に第３画素を構成する第３スイッチング素子を形成する工程を含む、半導体装置の製造方法。
14. 請求項１２に記載の半導体装置の製造方法において、
    前記第１誘電体層を形成する工程の前に、
    前記第１カラーフィルタの下に対応する前記基板の上に、第１画素を構成する第１スイッチング素子、
    前記第２カラーフィルタの下に対応する前記基板の上に、第２画素を構成する第２スイッチング素子、および、
    前記第３カラーフィルタの下に対応する前記基板の上に、第３画素を構成する第３スイッチング素子を形成する工程を含む、半導体装置の製造方法。
15. 請求項１１に記載の半導体装置の製造方法において、
    前記透過層は、シリコン酸化物層で構成され、
    前記第１誘電体層を形成する工程は、
    前記基板の上に、第１シリコン窒化物層を形成し、
    前記第１シリコン窒化物層の上に、第１シリコン酸化物層を形成し、
    前記第１シリコン酸化物層の上に、第２シリコン窒化物層を形成する工程を含み、
    前記第２誘電体層を形成する工程は、
    前記透過層の上に、第３シリコン窒化物層を形成し、
    前記第３シリコン窒化物層の上に、第３シリコン酸化物層を形成し、
    前記第３シリコン酸化物層の上に、第４シリコン窒化物層を形成する工程を含む、半導体装置の製造方法。
16. 請求項１５に記載の半導体装置の製造方法において、
    前記第１除去工程は、エッチングガスとして、フッ素を利用しドライエッチングであり、
    前記第２除去工程は、エッチング液として、低濃度のフッ酸を利用する、半導体装置の製造方法。
17. 請求項１１に記載の半導体装置の製造方法において、
    前記透過層は、シリコン窒化物層で構成され、
    前記第１誘電体層を形成する工程は、
    前記基板の上に、第１シリコン窒化物層を形成し、
    前記第１シリコン窒化物層の上に、第１シリコン酸化物層を形成し、
    前記第１シリコン酸化物層の上に、第２シリコン窒化物層を形成し、
    前記第２シリコン窒化物層の上に、第２シリコン酸化物層を形成する工程を含み、
    前記第２誘電体層を形成する工程は、
    前記透過層の上に、第３シリコン酸化物層を形成し、
    前記第３シリコン酸化物層の上に、第４シリコン窒化物層を形成し、
    前記第４シリコン窒化物層の上に、第４シリコン酸化物層を形成し、
    前記第４シリコン酸化物層の上に、第５シリコン窒化物層を形成する工程を含む、半導体装置の製造方法。
18. 請求項１７に記載の半導体装置の製造方法において、
    前記第１除去工程は、エッチングガスとして、フッ素を利用しドライエッチングであり、
    前記第２除去工程は、エッチング液として、レジスト膜の現像液を利用する、半導体装置の製造方法。

Images