CN105144388A - 逻辑计算元件 - Google Patents
逻辑计算元件 Download PDFInfo
- Publication number
- CN105144388A CN105144388A CN201480013409.5A CN201480013409A CN105144388A CN 105144388 A CN105144388 A CN 105144388A CN 201480013409 A CN201480013409 A CN 201480013409A CN 105144388 A CN105144388 A CN 105144388A
- Authority
- CN
- China
- Prior art keywords
- electrode
- voltage
- gate electrode
- grid voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002082 metal nanoparticle Substances 0.000 claims abstract description 67
- 230000010355 oscillation Effects 0.000 claims description 54
- 230000004888 barrier function Effects 0.000 claims description 39
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 11
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 26
- 239000013545 self-assembled monolayer Substances 0.000 description 26
- 239000010408 film Substances 0.000 description 25
- 239000000758 substrate Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000002094 self assembled monolayer Substances 0.000 description 17
- 239000010931 gold Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 229910052737 gold Inorganic materials 0.000 description 15
- 230000008859 change Effects 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 239000002245 particle Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 150000001335 aliphatic alkanes Chemical class 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 125000000524 functional group Chemical group 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- 229910003460 diamond Inorganic materials 0.000 description 6
- 239000010432 diamond Substances 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- LSDPWZHWYPCBBB-UHFFFAOYSA-N Methanethiol Chemical compound SC LSDPWZHWYPCBBB-UHFFFAOYSA-N 0.000 description 5
- 239000003638 chemical reducing agent Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000003446 ligand Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000005868 electrolysis reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 150000003573 thiols Chemical class 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 150000001336 alkenes Chemical class 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- AZQWKYJCGOJGHM-UHFFFAOYSA-N 1,4-benzoquinone Chemical compound O=C1C=CC(=O)C=C1 AZQWKYJCGOJGHM-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 235000010323 ascorbic acid Nutrition 0.000 description 2
- 239000011668 ascorbic acid Substances 0.000 description 2
- 229960005070 ascorbic acid Drugs 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000000572 ellipsometry Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 125000006239 protecting group Chemical group 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- CIWBSHSKHKDKBQ-SZSCBOSDSA-N 2-[(1s)-1,2-dihydroxyethyl]-3,4-dihydroxy-2h-furan-5-one Chemical compound OC[C@H](O)C1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-SZSCBOSDSA-N 0.000 description 1
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- XSZAUKNOHHEUDA-UHFFFAOYSA-N C(N)(S)=S.SNC(=S)S Chemical compound C(N)(S)=S.SNC(=S)S XSZAUKNOHHEUDA-UHFFFAOYSA-N 0.000 description 1
- 241000345998 Calamus manan Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 235000000069 L-ascorbic acid Nutrition 0.000 description 1
- 239000002211 L-ascorbic acid Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 125000005211 alkyl trimethyl ammonium group Chemical group 0.000 description 1
- GOPDFXUMARJJEA-UHFFFAOYSA-N amino(nitro)azanide Chemical group N[N-][N+]([O-])=O GOPDFXUMARJJEA-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 239000011260 aqueous acid Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000031709 bromination Effects 0.000 description 1
- 238000005893 bromination reaction Methods 0.000 description 1
- -1 by chemisorbed Substances 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- ZOOODBUHSVUZEM-UHFFFAOYSA-N ethoxymethanedithioic acid Chemical compound CCOC(S)=S ZOOODBUHSVUZEM-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- FDWREHZXQUYJFJ-UHFFFAOYSA-M gold monochloride Chemical compound [Cl-].[Au+] FDWREHZXQUYJFJ-UHFFFAOYSA-M 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 235000012950 rattan cane Nutrition 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
- 239000012991 xanthate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/127—Quantum box structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种将3以上输入的逻辑计算用一个单独的器件实现的逻辑计算元件。逻辑计算元件（30）具备：一方电极（5A）以及另一方电极（5B），其以具有纳米间隙的方式设置；金属纳米粒子（7），其绝缘地配置于一方电极（5A）以及另一方电极（5B）之间；以及多个栅电极（5C、5D、11、11A、11B），其用于调整金属纳米粒子（7）的电荷，根据向三个以上的栅电极（5C、5D、11、11A、11B）施加电压来控制在一方电极（5A）以及另一方电极（5B）之间流动的电流。
Description
技术领域
本发明涉及一种具备三个以上的栅极的逻辑计算元件。
背景技术
为了确定单电子晶体管的制作技术，本发明者着重于单电子器件中的作为库仑岛的金纳米粒子，并利用STM(ScanningTunnelingMicroscope，扫描隧道显微镜)来解明了1.8nm粒子直径的金纳米粒子在常温下被作为库仑岛来作用的情况。此外，面向于固体基板上的电子器件的构筑，确立了一种可以利用无电解电镀一次性地以高成品率来制作具有5nm间隙长度的纳米间隙电极的技术。另外，可以对于在纳米间隙电极间通过化学吸附法将金纳米粒子导入的单电子晶体管的工作进行了报告(参照非专利文献1至6)。
现有技术文献
非专利文献
非专利文献1：S.kano,Y.Azuma,M.Kanehara,T.Teranishi,Y.Majima,Appl.Phys.Express,3,105003(2010)
非专利文献2：Y.Yasutake,K.Kono,M.Kanehara,T.Teranishi,M.R.Buitelaar,C.G.Smith,Y.Majima,Appl.Phys.Lett.,91,203107(2007)
非专利文献3：VictorM.SerdioV.,YasuoAzuma,ShuheiTakeshita,TaroMuraki,ToshiharuTeranishiandYutakaMajima,Nanoscale,4,7161(2012)
非专利文献4：N.Okabayashi,K.Maeda,T.Muraki,D.Tanaka,M.Sakamoto,T.Teranishi,Y.Majima,Appl.Phys.Lett.,100,033101(2012)
非专利文献5：KosukeMaeda,NorioOkabayashi,ShinyaKano,ShuheiTakeshita,DaisukeTanaka,MasanoriSakamoto,ToshiharuTeranishi,andYutakaMajima,ACSNano,6,2798(2012)
非专利文献6：猪川洋，藤原聪，高桥庸夫，信学技报，ED2001-241，SDM2001-250，15-20页
发明内容
但是，还未实现应用了像这样的单电子晶体管的3个以上输入的逻辑计算元件。
因此，本发明的目的是鉴于上述课题，提供一种能够将3个以上输入的逻辑计算在一个单独器件实现的逻辑计算元件。
为了达成上述目的，本发明采用以下结构。
[1]一种逻辑计算元件，具备：一方电极以及另一方电极，其以具有纳米间隙的方式设置；金属纳米粒子，其绝缘地配置于所述一方电极以及所述另一方电极之间；以及多个栅电极，其用于调整所述金属纳米粒子的电荷，根据向所述多个栅电极中的三个以上的栅电极施加的电压来控制在所述一方电极以及所述另一方电极之间流动的电流。
[2]根据[1]所述的逻辑计算元件，所述三个以上的栅电极包括两个侧边栅电极和一个顶栅电极。
[3]根据[1]所述的逻辑计算元件，所述三个以上的栅电极包括两个侧边栅电极和一个底栅电极。
[4]根据[1]所述的逻辑计算元件，所述三个以上的栅电极包括两个侧边栅电极、一个顶栅电极和一个底栅电极。
[5]根据[2]或[4]所述的逻辑计算元件，所述一方电极、所述另一方电极以及所述两个侧边栅电极设置在第1绝缘层上，第2绝缘层在所述第1绝缘层上，以将所述一方电极、所述另一方电极、所述两个侧边栅电极以及所述金属纳米粒子埋设的方式设置，所述顶栅电极位于所述第2绝缘层上且设置在所述金属纳米粒子的上方。
[6]根据[1]所述的逻辑计算元件，所述三个以上的栅电极包括一个侧边栅电极、一个底栅电极和一个顶栅电极，所述底栅电极存在的面、所述侧边栅电极存在的面和所述顶栅电极存在的面，在上下方向上分离，所述金属纳米粒子位于所述底栅电极之上且位于所述顶栅电极之下并以埋设在绝缘层的方式设置。
[7]根据[1]所述的逻辑计算元件，向所述三个以上的栅电极施加的电压的输入与在所述一方电极和所述另一方电极之间通过所述金属纳米粒子流通的电流的输出之间的关系是XOR或者XNOR。
[8]根据[1]所述的逻辑计算元件，作为相当于向所述三个以上的栅电极施加的电压的High和Low的输入的电位差，设定为相当于某一电压区间的两端的值，其中，所述某一电压区间通过对在一个周期的库仑振荡中赋予峰值电流的栅极电压和赋予相邻的峰值电流的栅极电压的电压差△V进行二等分、三等分或者四等分而得到，为所述电压差△V的1/2、1/3或者1/4。
根据本发明，一方电极和另一方电极以彼此之间具有纳米间隙的方式设置，在其之间金属纳米粒子被绝缘配置，由于多个栅电极设置在使金属纳米粒子的电荷变化的位置，所以能够根据在多个栅电极中的3个以上的栅极施加的电压来控制一方电极和另一方电极之间流动的电流。特别是，在三个以上的栅电极包括两个侧边栅极和一个顶栅极的情况下，或者包括一个侧边栅极、一个顶栅极以及一个底栅极的情况下，对应在栅电极施加的电压，能够使作为库仑岛的金属纳米粒子的电荷变化，能够将XOR和/或XNOR等的各种逻辑计算在一个元件进行。
附图说明
图1表示本发明的实施方式涉及的逻辑计算元件的构成，(A)是剖视图，(B)是俯视图。
图2是和图1不同的逻辑计算元件的剖视图。
图3是示意地表示对于具有纳米间隙长度的电极设置基于使用了例如二硫醇分子的化学结合的单电子岛的工序的图。
图4是表示3输入的真值表，且一并表示了用于进行各逻辑工作的栅极电压的设定方法的图。
图5是示意地表示在某漏极电压下对应各栅极电压流动的漏极电流的波形的图。
图6是示意地表示将漏极电压Vd和各栅极电压Vg1、Vg2、Vtop-gate设定为各值时的微分电导的图。
图7表示本发明的实施方式涉及的逻辑计算元件的构成，(A)是剖视图，(B)是俯视图。
图8是表示4输入的真值表，且一并表示了用于进行各逻辑工作的栅极电压的设定方法的图。
图9是表示由实施例1制作的逻辑计算元件的SEM像的图。
图10是表示在由实施例1制作的样品中，相对于漏极电压的漏极电流的图。
图11是表示当分别扫描顶栅极电压及漏极电压时的微分电导的映射(稳定性图)的图。
图12是表示相对于漏极电压的漏极电流依存性的图。
图13(A)是表示相对于第1侧边栅极电压的漏极电流依存性的图，(B)是表示相对于第2侧边栅极电压的漏极电流依存性的图，(C)是表示相对于顶栅极电压的漏极电流依存性的图，(D)是表示使第1侧边栅极电压和漏极电压变化时的微分电导特性的图，(E)是表示使第2侧边栅极电压和漏极电压变化时的微分电导特性的图，(F)是表示使顶栅极电压和漏极电压变化时的微分电导特性的图。
图14是表示相对于在任意的两个栅极施加的电压的微分电导依存性的图，(A)是表示相对于第1侧边栅极电压以及第2侧边栅极电压的微分电导依存性的图，(B)是表示相对于第2栅极电压以及顶电压的微分电导依存性的图，(C)是表示相对于第1侧边栅极电压以及顶栅极电压的微分电导依存性的图。
图15是表示由实施例1制作的逻辑计算元件的特性的图。
图16是表示相对于漏极电压的漏极电流依存性的图。
图17(A)、(B)、(C)是分别表示对应栅极电压Vg1、Vg2、Vtop-gate的库仑振荡特性的图，(D)、(E)、(F)是表示对应各自的栅极电压的库仑金刚石特性的图。
图18(A)、(B)、(C)是分别表示反复测定对应栅极电压Vg1、Vg2、Vtop-gate的库仑振荡特性的结果的图。
图19是表示由实施例2制作的逻辑计算元件的特性的图。
图20(A)是表示在1Hz频率下的逻辑计算元件的工作结果的图，(B)是表示在10Hz频率下的逻辑计算元件的工作结果的图。
附图标记说明
1基板2第1绝缘层3A、3B、4A、4B金属层5A纳米间隙电极(一方电极)5B纳米间隙电极(另一方电极)5C、5D栅电极(侧边栅电极)6、6A、6B自组装单分子膜7金属纳米粒子7A用烷烃硫醇保护了的金属纳米粒子71绝缘膜72带绝缘膜的金属纳米粒子8第2绝缘膜9自组装单分子混合膜(SAM混合膜)9A：烷烃硫醇10逻辑计算元件11、11B栅电极(顶栅电极)11A栅电极(底栅电极)
具体实施方式
以下，参照附图对本发明的实施方式进行说明，本发明能够在权利要求记载的发明的范围内适当地变更并实施。
[逻辑计算元件的构造]
图1表示本发明的实施方式涉及的逻辑计算(运算)元件的构成，(A)是剖视图，(B)是俯视图。本发明的实施方式涉及的逻辑计算元件10具备：以具有纳米间隙的方式设置的一方电极5A以及另一方电极5B，在一方电极5A以及另一方电极5B之间绝缘设置的金属纳米粒子7，用于调整金属纳米粒子7的电荷的多个栅电极5C、5D、11。
在图1所示的具体的方式中，具备：基板1；设置在基板1上的第1绝缘层2；在第1绝缘层2上以具有纳米间隙长度的方式设置的一方电极5A以及另一方电极5B；设置在一方电极5A以及另一方电极5B的自组装单分子膜6；吸附在自组装单分子膜6并配置在一方电极5A和另一方电极5B之间的金属纳米粒子7；在与一方电极5A和另一方电极5B的配设方向交叉的方向上配设的侧边栅电极5C、5D；在第1绝缘层2、一方电极5A、另一方电极5B、侧边栅电极5C、5D上，以将自组装单分子膜6以及金属纳米粒子7埋设的方式设置的第2绝缘层8；以及配置在第2绝缘层8上，并在金属纳米粒子7的上方配置于其正上方的顶栅电极11。
此处，所谓纳米间隙长度是数nm，例如0.5nm～12nm的尺寸。在金属纳米粒子7的周围吸附有通过自组装单分子(SAM：Self-AssembledMonolayer)和有机分子的反应形成的、作为绝缘膜的自组装单分子混合膜。该第1实施方式中，在第1绝缘层2上，在与一方电极5A以及另一方电极5B的配设方向交叉的方向上，具体的是在正交的方向上设置有栅电极(也可以称作侧边栅电极)5C、5D。
基板1可以使用Si基板等各种半导体基板。第1绝缘层2是由SiO2、Si3N4、Al2O3等形成。一方电极5A以及另一方电极5B是由Au、Al、Ag、Cu、Ni等形成。一方电极5A以及另一方电极5B，也可以由密着层和金属层依次层积而形成。其中，密着层由Ti、Cr、Ni等形成，金属层在密着层上由Au、Al、Ag、Cu、Ni等的其他的或者相同的金属形成。
自组装单分子膜6可以采用各种物质。自组装单分子膜6包括第一官能基与第二官能基，所述第一官能基化学吸附于构成第一电极5A与第二电极5B的金属原子，所述第二官能基结合于第一官能基。第一官能基为硫醇基、二硫代氨基甲酸(dithiocarbamate)基、黄原酸(xanthate)基中的任一种基。第二官能基为烷烃(alkane)、烯烃(alkene)、将烷烃或烯烃的氢分子的一部分或全部置换成氟元素而得的物质、氨基、硝基、酰胺基中的任一种基。
金属纳米粒子7是具有数nm直径的粒子，采用金、银、铜、镍、铁、钴、钌、铑、钯、铱、铂等。金属纳米粒子7的周围结合有与构成自组装单分子膜6的分子的直链部分结合的烷烃硫醇(alkanethiol)等分子。
第2绝缘层6由SiN、SiO、SiON、Si2O3、SiO2、Si3N4、Al2O3、MgO等无机绝缘物形成。无机绝缘物优选化学计量组成的绝缘物，但也可以是与化学计量组成相近的绝缘物。
在第2绝缘层8上的俯视时相当于金属纳米粒子7的正上方的位置，顶栅电极11以跨越一方电极5A与另一方电极5B的方式设置。如图1(B)所示，顶栅电极11配置在与第1绝缘层2上的电极5A、5B的配置方向、侧边栅电极5C、5D的配置方向不同的方向。这是为了使顶栅电极11和其以外的电极5A、5B、5C、5D之间不形成电容。
此处，利用金属纳米粒子7周围的自组装单分子膜6或者自组装混合膜和第2绝缘层8，金属纳米粒子7与一方电极5A和另一方电极5B绝缘配置即可。
图2是和图1不同的逻辑计算元件20的剖面图。如图2所示，例如，在金属纳米粒子7的周围设置有无机或者有机的绝缘膜71，带绝缘膜的金属纳米粒子72配置在一方电极5A和另一方电极5B之间，带绝缘膜的金属纳米粒子与一方电极5A和另一方电极5B可以被绝缘。可以不需要在金属纳米粒子7的外周整个表面设置绝缘膜71，而可以是一方电极5A和金属纳米粒子7被例如0.3nm～10nm的绝缘膜绝缘，金属纳米粒子7和另一方电极5B被例如0.3nm～10nm的绝缘膜绝缘。此外，也可以是金属纳米粒子7配置在一方电极5A和另一方电极5B之间，不区分绝缘膜71和第2绝缘层8，通过绝缘层使金属纳米粒子7与一方电极5A和另一方电极5B绝缘。
对关于金属纳米粒子7的位置的最优性进行说明。在逻辑计算元件10、20中，金属纳米粒子7的位置优选为使两个侧边栅极以及顶栅极与金属纳米粒子之间的栅电容(gatecapacitance)呈相同值。为了实现该优选位置，金属纳米粒子7和各栅电极5C、5D、11间的距离，纳米间隙电极5A、5B的形状，金属纳米粒子7和纳米间隙长度的关系，金属纳米粒子7的纳米间隙电极5A、5B之间的位置等都是非常重要的。栅电容是由从各电极有多少电通量收敛到金属纳米粒子而决定的。因此，纳米间隙电极5A、5B优选的是，只在金属纳米粒子7存在的部分间隙长度变窄，朝向侧边栅电极5C、5D的开口部间隙长度变宽，朝向金属纳米粒子7的开口间隙长度变宽进一步地相对于顶栅电极11间隙长度变宽，通过这样的优选方式，金属纳米粒子7不会被纳米间隙电极5A、5B埋没。
[逻辑计算元件的制造方法]
以下，对图1所示的逻辑计算元件10的制造方法进行详细说明。
首先，在基板1上形成第1绝缘层2。接着，利用分子尺无电解电镀法形成纳米间隙电极5A、5B和侧边栅电极5C、5D。
例如，在第1绝缘层2上以具有比纳米间隙更宽的间隙的方式将金属层3A、3B隔开间隔地成对形成，接着，将基板1浸渍在无电解镀液中。无电解镀液通过在包含金属离子的电解液中混入还原剂以及界面活性剂而制作。将基板1浸渍在所述无电解镀液中，则金属离子通过还原剂被还原，金属析出于金属层3A、3B的表面而形成金属层4A与金属层4B，金属层4A与金属层4B的间隙变窄，在无电解镀液中包含的界面活性剂化学吸附于通过上述析出而形成的金属层4A、4B。界面活性剂将间隙的长度(简称为“间隙长度”)控制在纳米尺寸。电解液中的金属离子通过还原剂被还原而析出金属，因此将这种方法归类为无电解电镀法。在金属层3A、3B上通过电镀而形成金属层4A、4B，得到电极5A、5B的对。这样，利用在纳米间隙电极5A、5B表面上将作为保护基的界面活性剂分子作为分子尺使用的无电解电镀法(以下，称为“分子尺无电解电镀法”)，通过界面活性剂分子来控制间隙长。由此，可以以较佳精度形成纳米间隙电极5A、5B。对于栅电极5C、5D，也可以同时形成。此外，纳米间隙电极不限于通过上述的方法形成，例如本发明人在非专利文献3中公开的那样，也可以通过应用了碘的无电解电镀而形成。
接着，使用由基于二硫醇分子(dithiolmolecule)的烷烃硫醇保护的金纳米粒子7的配位子交换，在纳米间隙电极5A、5B之间将金属纳米粒子7化学结合。由此，将金属纳米粒子7固定于例如自组装单分子膜6。
图3是示意地表示相对于具有纳米间隙长度的电极5A、5B设置通过使用了例如二硫醇分子的化学结合的单电子岛的工序的图。如图3(A)所示，在作为电极5A、5B的金电极表面，形成自组装单分子膜(Self-AssembledMonolayer：SAM)6A、6B。接着，如图3(B)所示，通过导入烷烃二硫醇9A而在SAM欠损部配位烷烃二硫醇或者将烷烃硫醇(alkanethiol)与烷烃二硫醇(alkanedithiol)进行交换，由此形成包括SAM与烷烃硫醇的SAM混合膜9。接着，导入由烷烃硫醇保护的金属纳米粒子7A。如此，如图3(C)所示，通过作为金属纳米粒子7的保护基的烷烃硫醇与烷烃硫醇和烷烃二硫醇的混合自组装单分子膜6A、6B中的烷烃二硫醇的配位子交换，金属纳米粒子7化学吸附于自组装单分子。
如此，在具有纳米间隙长度的电极5A、5B之间，利用自组装单分子膜6A、6B，经由自组装单分子混合膜，通过化学吸附将金属纳米粒子7作为单电子岛导入。
之后，使用触媒化学气相沉积(CVD，ChemicalVaporDeposition)法、等离子化学气相沉积(CVD)法、光化学气相沉积(CVD)法或脉冲激光沉积(PLD，PulsedLaserDeposition)法，将通过自组装单分子膜6A、6B化学吸附了金属纳米粒子7的带纳米间隙电极基板进行冷却，并且使样品不升温至超过规定的温度，从而在其上堆积第2绝缘层8。
另外，在作为第2绝缘层8而堆积Al2O3或者Si3N4时，也可以使用原子层外延法(atomiclayerepitaxy)或热化学气相沉积(CVD)法来将气体热分解。这种情况下，需要将样品台充分冷却。
之后，塗布抗蚀膜(resist)，通过电子束蚀刻法(electronbeamlithography)或者光蚀刻法(opticallithography)来描绘栅电极11的图案，显像后，形成一种或者两种的金属层，由此形成栅电极11。这种情况下，较佳的是设置密着层。
与栅电极11的形成同时地或者在其前后，为了将纳米间隙电极5A、5B外部连接，形成朝向外部的取出用电极。例如，通过在第2绝缘层8上形成抗蚀膜而在抗蚀膜上配置掩膜(mask)进行曝光，在抗蚀膜形成掩膜图案。之后，在第2绝缘层8形成支柱孔(pierhole)。对于在支柱孔存在的自组成单分子，根据需要通过灰化(ashing)来除去。然后，在所述支柱孔填充金属来形成外部取出用电极。
在上述中，使用金作为电极材料，但也可以不限于金而使用其他金属。例如作为电极材料也可以将铜作为初始电极的材料。这种情况下，初始电极通过电子束蚀刻法或者光蚀刻法来形成铜电极，之后，使铜电极表面形成氯化铜。作为电镀液，使用以抗坏血酸(ascorbicacid)作为还原剂使用的氯化金溶液，以金覆盖铜电极表面。具体而言，在氯化金(III)酸水溶液中混入界面活性剂溴化烷基三甲铵(alkyltrimethylammoniumbromide，CnH2n+1[CH3]3N+·Br-)，添加还原剂L(+)-抗坏血酸，在间隙电极上，进行自催化无电解金电镀。之后，利用分子尺电镀法，制作表面为金的纳米间隙电极。
根据以上所述，能够制作涉及本发明实施方式的逻辑计算元件10。
在此，对于以往配置顶栅电极11的困难性进行说明。该困难性的依据在于第2绝缘层8的形成在单电子元件的制造中无法实现。
在使用触媒化学气相沉积(CVD，ChemicalVaporDeposition)法、等离子化学气相沉积(CVD)法、光化学气相沉积(CVD)法或脉冲激光沉积(PLD，PulsedLaserDeposition)法来形成如Si3N4这样的无机绝缘膜时，一般通过使样品暴露于等离子中或使动能高的粒子溅射样品表面，存在主要是为了提升膜质而使基板温度升高的情况。通过相对于这些基板的等离子、高能粒子、热量等，单电子元件容易被破坏，因此以往堆积无机绝缘膜较为困难。
即，如果在由自组装单分子膜(SAM：self-AssembledMonolayer)这样的有机物覆盖表面了的纳米粒子和/或配位分子堆积无机绝缘膜，则堆积物的来源物会破坏SAM及配位分子，纳米粒子破坏则会破坏元件。即便元件不被破坏，间隙之间存在的纳米粒子也会在无机绝缘体的堆积中移动，失去作为单电子元件的功能。尤其是，作为金纳米间隙电极而被使用的纳米级别的金电极相对于热量流动性高，因此通过加热会引起纳米间隙的结构变化，破坏单电子元件。
本发明者通过潜心研究，着眼于以下观点，实现了第2绝缘层8等的形成。
1)可以通过无电解电镀控制间隙长度来形成电极对，此种纳米间隙电极相对于热量稳定。
2)当堆积无机绝缘物时，金属纳米粒子由配位分子覆盖，纳米间隙电极由SAM覆盖，因此不会破坏电极表面。
3)作为单电子岛(又称“库仑岛”)而作用的金属纳米粒子，在纳米间隙之间通过锚定分子(AnchorMolecule)，例如二硫醇分子进行化学固定。
[逻辑计算元件的工作]
下面，对本发明的实施方式的逻辑计算元件的工作原理进行说明。图4是表示3输入的真值表的图，一并表示了为了进行各逻辑工作的栅极电压的设定方法。本发明的实施方式的逻辑计算元件具有单电子晶体管的构造。单电子晶体管尽管是FET(FieldEffectTransistor)的一种，通过栅极电压调制朝向由金属纳米粒子7构成的单电子岛的电荷，其结果能够观察到电流流通的状态和不流通的状态这两个状态周期性出现的、所谓库仑振荡(Coulomboscillation)现象。在图5示意地表示在某漏极电压中，对应各栅极电压流过的漏极电流的波形，图6示意地表示将漏极电压Vd和各栅极电压Vg1、Vg2、Vtop-gate设定为各值时的漏极电流I的微分电导的图。在图6中，漏极电流I的微分电导的大小是以对应格子数变大的方式表示。如图5所示，库仑振荡特性的电流波形利用在漏极电压Vd和各栅极电压这两个电压方向上具有正倾斜度和负倾斜度的直线进行了外插，电流值具有峰值。
如图5所示，赋予峰值电流的栅极电压V1和赋予右侧相邻的峰值电流的栅极电压V2的差△V(＝V2-V1)相当于1个周期的库仑振荡，栅极电容C是根据C＝e/△V来赋予。此处，e是元电荷。该△V的值是依存于金属纳米粒子7和一方电极5A以及另一方电极5B，也就是金属纳米粒子7和源电极以及漏极电极的配置关系，进一步地依存于两个侧边栅电极5C以及5D和顶栅电极11的配置关系。因此，△V的值依存于三个栅电极5C、5D以及11的配置，所以按每三个栅电极，对应于漏极电流Id的一个周期的库仑振荡的△V的值是不同的。
因此，对于具有三个栅电极的逻辑计算元件10、20进行逻辑异或(XOR：exclusiveor)的工作的情况，将各栅极电压的值按如下设定即可。在XOR工作(动作)中，以向三个栅极施加的与「0」的电压和「1」的电压的输入相当的电压差变为相当于△V/2(二分之一周期)的电压差的方式调整漏极电压。而且，例如将相当于「1」的输入的顶栅电压设为获取库仑振荡的峰值电流的栅极电压，将相当于「0」的输入的栅极电压设为仅小△V/2的电压值。将顶栅极电压设为先前决定的「0」的输入，接着，对于一方的侧边栅极电压，将获取峰值电流的侧边栅极电压设为相当于「1」的输入的栅极电压，将相当于「0」的输入的栅极电压设为仅小△V/2的电压值。将顶栅极电压和一方的侧边栅极电压设为「0」的输入，进一步地，对于另一方的侧边栅极电压，将获取峰值电流的栅极电压设为相当于「1」的输入的栅极电压，将相当于「0」的输入的栅极电压设为仅小△V/2的电压值。此时，三个栅极电压都以在相当于「1」的输入的栅极电压获取输出为「1」的电流峰值的方式设定输入的栅极电压。
如果将三个栅极电压全设为「0」的状态，则电流不流通输出变为「0」。
如果将三个栅电极中的任意一个栅极电压设为「1」的状态，将剩余两个栅极电压设为「0」的状态，则流通峰值电流，输出变为「1」。
如果在三个栅电极中，将任意两个栅极电压设为「1」的状态，将剩余一个栅极电压设为「0」的状态，则引起基于栅极电压的朝向单电子岛的电荷感应的重叠，变为施加了1个周期的△V的状态，所以输出变为「0」的状态。
如果将三个栅极电压设为「1」的状态，则等同于施加了1.5个周期的△V所以输出变为「1」。
在图4的逻辑对应表的XOR列中，表示有上述的输出电流的结果。在输出结果中，「0」表示电流不流通的状态或者较小的状态，「1」表示电流流通状态或者较大的状态。
在逻辑对应表的最下栏，表示有1个周期的库仑振荡(横轴为栅极电压，纵轴为漏极电流)，黑圈(●)标记是表示「0」的电流输出状态，白圈(○)标记是表示「1」的电流输出状态。在XOR工作中，将△V/2的电位差用作相当于输入栅极电压的「0」和「1」的状态的电位差，在输入为「0」的一侧输出为「0」，所以将1个周期的库仑振荡的左半边的电压区域用作为向各栅电极施加的电压。
如上所述，栅电极的输入的组合和输出的关系成为了逻辑异或XOR工作的输出。因此，在单电子晶体管中，通过库仑振荡特性和基于多个栅电极的朝向单电子岛的电荷诱发的重叠现象，能够实现逻辑计算。
接着，对于逻辑计算元件10、20进行逻辑异或的否定(XNOR：exclusivenotor)工作的情况进行说明。在该情况下，将各栅极电压的值按如下方式设定即可。即，在XNOR工作中，与XOR同样地以「0」和「1」的状态的输入电压差变为相当于△V/2的栅极电压差的方式调整漏极电压，但是三个栅极电压均都以在相当于「0」的输入的栅极电压获取输出为「1」的电流峰值的方式设定输入的栅极电压。这样，根据与XOR同样的工作原理，用该栅极电压的设定，能够实现XNOR的逻辑计算。在此，将1个周期的库仑振荡的图的右半边的电压区域用作为向各栅电极施加的电压。
接着，对于逻辑计算元件10、20，用△V/4(四分之一周期)作为输入「0」和输入「1」的电压差，在施加具有△V/4的电压差的两个栅极电压时，以用库仑振荡的电流峰值的跟前的正斜坡(Slope)和峰值后的负斜坡的中途的值表示同一电流值的方式，调节漏极电压。如图4的四分之一周期的库仑振荡特性，如果将栅极电压每次错开△V/4，则以「0」、「1」、「1」、「0」变化。
对进行计算A的工作或者计算C的工作的情况进行说明。在该情况下，将各栅极电压的输入电压值设定为相当于图4的四分之一周期的库仑振荡的计算A的栅极电压即可。即，例如，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式调节漏极电压，将相当于「0」的输入的顶栅极电压设定为峰值电流的负斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/4的电压值。
接着，对于一方的侧边栅极电压的设定，顶栅极电压设为先前决定的「0」的输入，作为相当于「0」的输入的一方的侧边栅极电压的值，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的负斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/4的电压值。
进一步地，对于另一方的侧边栅极电压的设定，将顶栅极电压和一方的侧边栅极电压设为「0」的输入，作为相当于「0」的输入的另一方的侧边栅极电压的值，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的负斜坡上的电压值，相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/4的电压值。
三个栅极电压都以在相当于「1」的输入的栅极电压获取输出为「1」的电流峰值的方式设定输入的栅极电压。这样，只有在向三个栅极电压的输出为(0，0，0)以及(1，1，1)的情况下输出变为「1」，在除此以外的情况下输出变为「0」，从而逻辑计算元件10进行计算A的工作。
相反，将相当于计算C的栅极电压按如下方式设定。即，例如，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，将相当于「1」的输入的顶栅极电压设定为峰值电流的正的斜坡上的电压值，将相当于「0」的输入的顶栅极电压设定为比该设定了的电压值仅低△V/4的电压值。
接着，对于一方的侧边栅极电压的设定，将顶栅极电压设为先前决定的「0」的输入，作为相当于「1」的输入的一方的侧边栅极电压的值，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的正的斜坡上的电压值，将相当于「0」的输入的顶栅极电压设定为比该设定了的电压值仅低△V/4的电压值。
进一步地，对于另一方的侧边栅极电压的设定，将顶栅极电压和一方的侧边栅极电压设为「0」的输入，作为相当于「1」的输入的另一方的侧边栅极电压的值，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的正的斜坡上的电压值，将相当于「0」的输入的顶栅极电压设定为比该设定了的电压值仅低△V/4的电压值。
这样，只有在向三个栅极电压的输出为(0，0，0)以及(1，1，1)的情况下输出变为「0」，在除此以外的情况下输出变为「1」，由此实现计算C的逻辑计算。
接着，对于使逻辑计算元件10进行计算B的工作或者进行计算D的工作的情况进行说明。该情况下，也用△V/4作为输入「0」和输入「1」的电压差，并调整漏极电压。据此，在峰值电流的正斜坡和负斜坡的中途的值获取同一值。相当于计算B的栅极电压按如下方式设定。
例如作为相当于「1」的输入的顶栅极电压，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，相对于峰值电流的正斜坡上的电压值设定为高△V的3/4倍的值，将相当于「0」的输入的顶栅极电压设定为比该设定了的电压值仅低△V/4的电压值。
接着，对于一方的侧边栅极电压的设定，将顶栅极电压设为先前决定的「0」的输入，作为相当于「1」的输入的一方的侧边栅极电压的值，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，相对于峰值电流的正斜坡上的电压值设定为高△V的3/4倍的值，将相当于「0」的输入的顶栅极电压设定为比该设定了的电压值仅低△V/4的电压值。
进一步地，对于另一方的侧边栅极电压的设定，将顶栅极电压和一方的侧边栅极电压设为「0」的输入，作为相当于「1」的输入的另一方的侧边栅极电压的值，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，相对于峰值电流的正斜坡上的电压值设定为高△V的3/4倍的值，将相当于「0」的输入的顶栅极电压设定为比该设定了的电压值仅低△V/4的电压值。
这样，在输入中「0」的个数为0个或者1个的情况下输出变为「0」，在除此以外的情况下输出变为「1」，由此实现计算B的逻辑计算。
相反，将相当于计算D的栅极电压按如下方式设定。例如作为相当于「0」的输入的顶栅极电压，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的正斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/4的电压值。在输入「1」时，在负斜坡成为与所述的同一电流值相同的电流值。
接着，对于一方的侧边栅极电压的设定，将顶栅极电压设为先前决定的「0」的输入，作为相当于「0」的输入的一方的侧边栅极电压的值，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的正斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/4的电压值。
进一步地，对于另一方的侧边栅极电压的设定，将顶栅极电压和一方的侧边栅极电压设为「0」的输入，作为相当于「0」的输入的另一方的侧边栅极电压的值，以将△V四等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的正斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/4的电压值。
这样，在输入中「0」的个数为0个或者1个的情况下输出变为「1」，在除此以外的情况下输出变为「0」，由此实现计算D的逻辑计算。
也可以使逻辑计算元件10按如下方式工作。即，用△V/3作为输入「0」和输入「1」的电压差，施加具有△V/3电压差的两个栅极电压时，以用库仑振荡的电流峰值的跟前的正斜坡和峰值后的负斜坡的中途的值表示同一电流值的方式，调节漏极电压。
相当于计算E的栅极电压按如下方式设定。例如作为相当于「0」的输入的顶栅极电压，以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的正斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/3的电压值。
接着，对于一方的侧边栅极电压的设定，将顶栅极电压设为先前决定的「0」的输入，作为相当于「0」的输入的一方的侧边栅极电压的值，以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的正斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/3的电压值。
进一步地，对于另一方的侧边栅极电压的设定，将顶栅极电压和一方的侧边栅极电压设为「0」的输入，作为相当于「0」的输入的另一方的侧边栅极电压的值，以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的正斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/3的电压值。
这样，能够实现只有在输入中「1」的个数为2个的情况下输出为「0」、在除此之外的情况下输出变为「1」的逻辑计算E。
相反，将相当于计算F的栅极电压按如下方式设定。例如作为相当于「0」的输入的顶栅极电压，以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的负斜坡上的电压值，将相当于「1」的输入顶栅极电压设定为比该设定了的电压值仅高△V/3的电压值。
接着，对于一方的侧边栅极电压的设定，将顶栅极电压设为先前决定的「0」的输入，作为相当于「0」的输入的一方的侧边栅极电压的值，以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的负斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/3的电压值。
进一步地，对于另一方的侧边栅极电压的设定，将顶栅极电压和一方的侧边栅极电压设为「0」的输入，作为相当于「0」的输入的另一方的侧边栅极电压的值，以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一电流值的方式，设定为峰值电流的负斜坡上的电压值，将相当于「1」的输入的顶栅极电压设定为比该设定了的电压值仅高△V/3的电压值。
这样，能够实现只有在输入中「1」的个数为1个的情况下输出为「0」、在除此之外的情况下输出变为「1」的计算F的逻辑计算。
将相当于计算G的栅极电压按如下方式设定。例如相当于「1」的输入的顶栅极电压按如下方式设定。以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一值的方式将△V三等分，设定为峰值电流的正斜坡上的值。将相当于「0」的输入顶栅极电压设定为比该设定了的电压值仅低△V/3的电压值。
接着，对于一方的侧边栅极电压的设定，将顶栅极电压设为先前决定的「0」的输入，相当于「1」的输入的一方的侧边栅极电压的值按如下方式设定。以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一值的方式将△V三等分，设定为峰值电流的正斜坡上的值。将相当于「0」的输入顶栅极电压设定为比该设定了的电压值仅低△V/3的电压值。
进一步地，对于另一方的侧边栅极电压的设定，将顶栅极电压和一方的侧边栅极电压设为「0」的输入，作为相当于「1」的输入的另一方的栅极电压的值按如下方式设置。以将△V三等分了的值在库仑振荡的峰值电流的正负斜坡上成为同一值的方式将△V三等分，设定为峰值电流的正斜坡上的值。将相当于「0」的输入的顶栅极电压设定为比该设定了的电压值仅低△V/3的电压值。
这样，能够实现只有在输入中「1」的个数为1个或者2个的情况下输出为「1」、在除此之外的情况下输出变为「0」的计算G的逻辑计算。
如上述说明，在图1以及图2表示的逻辑计算元件10、20将high(高)和low(低)的电位差、例如「0」和「1」的电位差设为△V/n，并将n设定为2以上整数的各值，由此能够实现3输入的逻辑计算元件。
在此，如果自侧边栅电极5C，5D向成为源极以及漏极各电极的一方电极5A、另一方电极5B流通泄漏电流，则On/Off比变差，所以并不优选。因此，为了不让泄漏电流流通有必要将间隙长度变大。
本发明的实施方式，如图1所示栅电极不必是3个，栅电极也可以是4个或者其以上。栅电极根据配置位置区分为底栅电极、顶栅电极、侧边栅电极。各电极只要能施加规定的电压可以不问材质等。
三个以上的栅电极可以是由两个侧边栅电极和一个顶栅电极构成。三个以上的栅电极也可以是由两个侧边栅电极和一个底栅电极构成。三个以上的栅电极还可以是由两个侧边栅电极、一个顶栅电极构成和一个底栅电极构成。
在三个以上的栅电极中，例如在四个栅电极(即，两个侧边栅电极、一个底栅电极和一个顶栅电极)中，可以将任意三个用作为电压输入用的电极，将剩余一个用作为电压调整用的电极。两个侧边栅电极如参照图1等说明的那样，相对于一方的电极和另一方的电极的配设轴具有对称性，所以优选为将底栅电极以及顶栅电极的任意一者作为电压调整用的电极。可以将电压调整用的电极设定为例如0V，并以此为基准设定向其他栅电极施加的电压值。
[4输入逻辑计算元件]
接着，对4输入的逻辑计算元件进行说明。图7表示本发明的实施方式涉及的4输入的逻辑计算元件，(A)是剖面图，(B)是俯视图。如图7所示，本发明的实施方式涉及的逻辑计算元件30具备：以具有纳米间隙的方式配置的一方电极5A以及另一方电极5B，在一方电极5A和另一方电极5B之间绝缘配置的金属纳米粒子7，以及用于调整金属纳米粒子7的电荷的多个栅电极5C，5D，11A，11B。
底栅电极11A所在的面，侧边栅电极5C、5D所在的面，以及顶栅电极11A所在的面在上下方向上分离。隔着侧边栅电极5C、5D所在的面，底栅电极11A所在的面和顶栅电极11B所在的面上下分开配置。金属纳米粒子7位于底栅电极11A之上顶栅电极11B之下并埋设在第2绝缘层8。
在图7所述的实施方式中，以只有Si基板等的具有导电性的基板1的规定区域变高的方式对周围实施蚀刻等的处理而形成基板1。在该基板1上将第1绝缘层2形成在该基板1上且使表面根据需要平整化。之后，与图1的逻辑计算元件10的情况一样地，形成一方电极5A以及另一方电极5B，将金属纳米粒子7配置在该规定区域上方的纳米间隙之间，形成第2绝缘层8，形成顶栅电极11B。
因此，通过向基板1施加电压，能够将基板1的高出部分作为底栅电极11A发挥功能。
此外，通过将基板1的一部分置换为导电层，能够实现多个逻辑计算元件的集成化和/或应用了金属纳米粒子的逻辑计算元件和另外一个或者多个元件的集成化。
[基于四输入的逻辑计算元件的工作]
图8表示的是4输入的真值表，且一并表示了用于进行各逻辑工作的栅极电压的设定方法。
在计算H和I，对于逻辑计算元件30，用△V/2(二分之一周期)作为输入「0」和输入「1」的电压差，在施加具有△V/2的电压差的两个栅极电压时，以表示库仑振荡的电流峰值的方式，调节漏极电压。如图8的二分之一周期的库仑振荡特性，如果将栅极电压每次错开△V/2，则以「0」、「1」、「0」、「1」变化。因此，在计算H，只有在输入中「1」的个数是奇数个的情况下输出为「1」，在除此之外的情况下进行输出为「0」的逻辑计算。在计算I，只有在输入中「1」的个数是偶数个的情况下输出为「1」，在除此之外的情况下进行输出为「0」的逻辑计算。
在计算J、K、L、M，对于逻辑计算元件30，用△V/4(四分之一周期)作为输入「0」和输入「1」的电压差，在施加具有△V/4的电压差的两个栅极电压时，以用库仑振荡的电流峰值的跟前的正斜坡和峰值后的负斜坡的中途的值表示同一电流值的方式，调节漏极电压。如图4的四分之一周期的库仑振荡特性，如果将栅极电压每次错开△V/4，则以「0」、「1」、「1」、「0」变化。
因此，在计算J，只有在输入中「1」的个数是1个或者2个的情况下输出为「1」，在除此之外的情况下进行输出为「0」的逻辑计算。在计算K，只有在输入中「1」的个数是0个、1个、4个的情况下输出为「1」，在除此之外的情况下进行输出为「0」的逻辑计算。在计算L，只有在输入中「1」的个数是0个、3个、4个的情况下输出为「1」，在除此之外的情况下进行输出为「0」的逻辑计算。在计算M，只有在输入中「1」的个数是2个、3个的情况下输出变为「1」，在除此之外的情况下进行输出为「0」的逻辑计算。
计算N、O、P，能够使逻辑计算元件30进行如下的工作。即，用△V/3作为输入「0」和输入「1」的电压差，在施加具有△V/3的电压差的两个栅极电压时，以用库仑振荡的电流峰值的跟前的正斜坡和峰值后的负斜坡的中途的值表示同一电流值的方式，调节漏极电压。
如果设定为相当于计算N的栅极电压，则只有在输入中「1」的个数是1个、2个、4个的情况下输出为「1」，在除此之外的情况下进行输出变为「0」的逻辑计算N。如果设定为相当于计算O的栅极电压，则只有在输入中「1」的个数是0个、1个、3个、4个的情况下输出为「1」，在除此之外的情况下进行输出为「0」的逻辑计算O。
如果设定为相当于计算P的栅极电压，则只有在输入中「1」的个数是0个，2个，3个的情况下输出为「1」，在除此之外的情况下进行输出为「0」的逻辑计算P。
此外，对于在图8的最下栏表示的、用于进行各逻辑工作的栅极电压的设定方法，图4与其相同，所以省略说明。
实施例1
作为实施例1，将图1表示的逻辑计算元件10按照以下的要领进行了制作。图9是由实施例1制作的逻辑计算元件10的SEM像。在Si基板1的上方利用热CVD法制作作为第1绝缘层2的SiO2膜，在此基础上，形成间隙长度9nm的金纳米间隙电极5A、5B，将核直径6.2nm的金纳米粒子7配置在金纳米间隙电极之间。然后，在金纳米间隙电极5A、5B以及SiO2膜2上形成了作为第2绝缘层8的SiN的钝化层。
Si3N4的钝化层的形成是按照以下要领来进行的。将制作的单电子晶体管导入真空室内，利用水冷以使单电子晶体管温度不达到65℃以上的方式进行温度控制。在这种条件下，向真空室内导入硅烷气体(silanegas)、氨气(Ammoniagas)及氢气，利用触媒CVD法堆积SiNx层。在实施例1中，为了防止因加热使单电子晶体管破坏，在形成SiNx的钝化层的时候，以样品温度不超过65℃的方式冷却。本身而言，钝化层的堆积在170℃以下即可，但为了尽可能地使堆积时温度变低，优选使样品冷却至65℃以下。通过椭圆偏光法(ellipsometry)以及扫描电子显微镜分别对SiNx的钝化层的厚度进行测量，均为50nm。
之后，在样品上涂布抗蚀膜，利用电子束蚀刻法，在金纳米间隙部的正上方绘制电极图案。显像后，利用电子束蒸镀，依次蒸镀Ti层30nm、Au层70nm。据此，在金纳米间隙的正上方通过作为第2绝缘层8的Si3N4层来配置顶栅电极21。
图10是表示在由实施例1制作的样品中对应漏极电压的漏极电流的图。测量温度设为9K。横轴是漏极电压Vd(mV)，左纵轴是漏极电流Id(pA)，右纵轴是漏极电流Id(nA)。在堆积作为钝化膜的SiNx之前的漏极电流在±大约100pA的范围内，但在堆积了SiNx后的漏极电流会变大至±400pA的范围，无漏极电流Id流过的漏极电压Vd的幅值也变大。另外，在堆积了顶栅极后，漏极电流变为了±4nA。
图11是表示分别扫描顶栅极电压以及漏极电压时的微分电导的映射(稳定性图(Stabilitydiagram))的图。横轴是在顶栅极施加的电压(V)，纵轴是漏极电压Vd(V)，深浅表示漏极电流(A)的微分电导。测量温度设为9K。可观察到由抑制(阻塞)漏极和源极之间的经由库伦岛的电流引起的所谓的被称为库仑金刚石(Coulombdiamond)的平行四边形形状的电压领域。据此可知，作为单电子晶体管起到了作用。此外，确认了和逻辑计算值一致。
图12是表示相对于漏极电压的漏极电流依存性的图。横轴是漏极电压Vd(V)，纵轴是漏极电流Id(pA)。从图中，因为相对于漏极电压的增减有漏极电流不流通的区域，所以能够清楚地观察到库仑台阶特性，可以知道由实施例1制作的样品能够作为单电子晶体管起到了作用。此外，其与理论计算保持一致。
图13(A)是表示相对于第1侧边栅极电压的漏极电流依存性(库仑振荡特性)的图，(B)是表示相对于第2侧边栅极电压的漏极电流依存性(库仑振荡特性)的图，(C)是表示相对于顶栅极电压的漏极电流依存性(库仑振荡特性)的图，(D)是表示使第1侧边栅极电压和漏极电压变化时的微分电导(dId/dVd)特性的图，(E)是表示使第2侧边栅极电压和漏极电压变化时的微分电导(dId/dVd)特性的图，(F)是表示使顶栅极电压和漏极电压变化时的微分电导(dId/dVd)特性的图。测定温度为9K。
图13(A)～(C)的纵轴是漏极电流Id(pA)，(D)～(F)的纵轴是漏极电压Vd(V)，(A)以及(D)的横轴是第1侧边栅极电压Vg1(V)，(B)以及(E)的横轴是第2侧边栅极电压Vg2(V)，(C)以及(F)的横轴是顶栅极电压Vtop-gate(V)。
图13(A)、(B)、(C)分别是对应栅极电压Vg1，Vg2，Vtop-gate的库仑振荡特性。通过电流不流通的区域和具有正、负倾斜的斜坡能够观察到峰值电流。在图13(A)以及(C)中能够观察到多个峰值电流，根据峰值间的电压差△V，用C＝e/△V赋予栅极电容C。在图13(B)中，因为栅极电容小，虽然不能观察到一个周期的库仑振荡，但可以观察到大致一个周期。
图13(D)、(E)、(F)是对应各自栅极电压的库仑金刚石特性。在栅极电压方向，在Vd＝0V附近的由平行四边形包围的区域内电流由于库仑阻塞而不流通。呼应库仑振荡特性，平行四边形在栅极电压方向上共有顶点并连接而成。
图14是表示相对于施加在任意两个栅极的电压的微分电导依存性的图，(A)是表示相对于第1侧边栅极电压以及第2侧边栅极电压的微分电导依存性的图，(B)是表示相对于第2栅极电压以及顶栅极电压的微分电导依存性的图，(C)是表示相对于第1侧边栅极电压以及顶栅极电压的微分电导依存性的图。用α表示的部分对应峰值电流，在用β表示的区域电流由于库仑阻塞而不流通。因为相对于任意两个栅极电压用α表示的峰值电流是作为平行线的集合而被观察到，所以可以预测能够在一个器件同时用三个栅极进行逻辑计算。
图15是表示由实施例1制作的逻辑计算元件的特性的图。因为如上所述的将相当于△V/2的栅极电压设为相当于三个栅极电压的「0」和「1」的输入的值，所以将Vtop-gate的-1V、0.85V分别设为相当于「0」、「1」的输入的值，将Vg1的-4V、4V分别设为相当于「0」、「1」的输入的值，将Vg2的-2V、0.6V分别设为相当于「0」、「1」的输入的值。
从图15可以知道，对应第1侧边栅极电压、第2侧边栅极电压以及顶栅极电压的脉冲电压波形的输入，漏极电流变为XOR的输出。ON/OFF比是10。此外，工作温度定为9K。
实施例2
在实施例2中，除了应用脉冲激光堆积法将50nm的Al2O3作为了第2绝缘层8以外和实施例1同样地制作。以下，测定环境定为9K。
图16是表示相对于漏极电压的漏极电流依存性的图。横轴是漏极电压Vd(V)，纵轴是漏极电流Id(nA)。从图中，因为相对于漏极电压的增减有漏极电流不流通的区域，所以能够清楚地观察到库仑台阶(Coulombstaircase)特性，可以知道由实施例2制作的样品能够作为单电子晶体管起到了作用。此外，可以知道其与理论计算保持一致。
图17(A)、(B)、(C)分别表示相对于栅极电压Vg1、Vg2、Vtop-gate的库仑振荡特性，(D)，(E)，(F)分别表示相对于栅极电压的库仑金刚石特性。图17(A)～(C)的纵轴是漏极电流Id(nA)，(D)～(F)的纵轴是漏极电压Vd(V)，(A)以及(D)的横轴是第1侧边栅极电压Vg1(V)，(B)以及(E)的横轴是第2侧边栅极电压Vg2(V)，(C)以及(F)的横轴是顶栅极电压Vtop-gate(V)。
从图17(A)～(C)，通过电流不流通的区域和具有正、负倾斜的斜坡能够观察到峰值电流。在图17(A)、(B)以及(C)中能够观察到多个峰值电流，从峰值间的电压差△V，用C＝e/△V赋予栅极电容C。
从图17(D)～(F)，在栅极电压方向，在Vd＝0V附近的由平行四边形包围的区域内，电流由于库仑阻塞而不流通。呼应库仑振荡特性，平行四边形在栅极电压方向上共有顶点并连接而成。如此，能够清楚地观察到库仑振荡特性以及库仑金刚石特性。
图18(A)、(B)、(C)分别表示反复测定对应栅极电压Vg1、Vg2、Vtop-gate的库仑振荡特性的结果。此外，Vd设为了10mV。图的纵轴以及横轴与图17(A)、(B)、(C)相同。从图可以知道能够稳定地观测到库仑振荡。此外，能够观测到再现性良好的库仑金刚石特性。
与实施例1相比较，漏极电流不是pA等级(order)而是nA等级。此外，与实施例1相比较，库仑振动较为稳定。在单电子晶体管中，如果存在于单电子岛附近的陷阱电荷(Trappedcharge)发生变化，输出电流(漏极)电流则会变紊乱。作为钝化膜应用Al2O3的情况下，与应用SiNx的情况相比较电流的波动小，所以利用脉冲激光堆积法制作的Al2O3绝缘膜，自陷阱电荷不容易变化的观点适合作为单电子晶体管的钝化膜。不限于Al2O3、SiNx，也可以是如SiO2层、HfOx等的高介电常数绝缘层这样的陷阱电荷不容易发生变化的膜。
图19是表示由实施例2制作的逻辑计算元件的特性的图。因为如上所述的将相当于△V/2的栅极电压设为相当于三个栅极电压的「0」和「1」的输入的值，所以将Vtop-gate的-0.9V、0.5V分别设为相当于「0」、「1」的输入的值，将Vg1的-7.5V、0.5V分别设为相当于「0」、「1」的输入的值，将Vg2的-7.5V、-1V分别设为相当于「0」、「1」的输入的值。
从图19可以知道，对应第1侧边栅极电压、第2侧边栅极电压以及顶栅极电压的脉冲电压波形的输入，漏极电流变为XOR的输出。ON/OFF比是9.4。此外，工作温度定为9K。
此外，在图19中，输出相当于「0」的电流值是0.1nA程度，输出相当于「1」的电流是0.9nA程度，所以ON/OFF比约为9。输出为「0」时的电流值为0.1nA是因为在源极电极和漏极电极之间有泄漏电流流动。在图19表示了XOR特性，但如上所述那样，通过将栅极电压错开半个周期，来确认了表示XNOR的特性。进一步地，如果不是△V/2，而应用△V/3和/或△V/4的电压差，则能够如图4表示的真值表那样进行各种逻辑工作。
接着，将频率增加为1Hz、10Hz，来确认了由实施例2制作的逻辑计算元件的工作。图20(A)、(B)是分别表示在1Hz、10Hz频率的逻辑计算元件的工作结果的图。确认了即使提高频率也能维持逻辑计算元件的特性。
本发明并不限于上述实施方式和实施例，可以在权利要求保护范围所记载的发明范围内进行各种变更以应用。
根据本发明的实施方式，能够应用使用了金属纳米粒子和/或功能粒子的单电子晶体管，提供一种将两个侧边栅极、顶栅极、底栅极中的任意三个以上的栅极组合了的逻辑计算元件。进一步地，通过将本发明的实施方式涉及的逻辑计算元件与CMOS电路组合，能够提供集成度较高的高性能的逻辑计算电路。
Claims (8)
1.一种逻辑计算元件，其特征在于，具备：
一方电极以及另一方电极，其以具有纳米间隙的方式设置；
金属纳米粒子，其绝缘地配置于所述一方电极以及所述另一方电极之间；以及
多个栅电极，其用于调整所述金属纳米粒子的电荷，
根据向所述多个栅电极中的三个以上的栅电极施加的电压来控制在所述一方电极以及所述另一方电极之间流动的电流。
2.根据权利要求1所述的逻辑计算元件，其特征在于，所述三个以上的栅电极包括两个侧边栅电极和一个顶栅电极。
3.根据权利要求1所述的逻辑计算元件，其特征在于，所述三个以上的栅电极包括两个侧边栅电极和一个底栅电极。
4.根据权利要求1所述的逻辑计算元件，其特征在于，所述三个以上的栅电极包括两个侧边栅电极、一个顶栅电极和一个底栅电极。
5.根据权利要求2或4所述的逻辑计算元件，其特征在于，所述一方电极、所述另一方电极以及所述两个侧边栅电极设置在第1绝缘层上，
第2绝缘层在所述第1绝缘层上，以将所述一方电极、所述另一方电极、所述两个侧边栅电极以及所述金属纳米粒子埋设的方式设置，
所述顶栅电极位于所述第2绝缘层上且设置在所述金属纳米粒子的上方。
6.根据权利要求1所述的逻辑计算元件，其特征在于，所述三个以上的栅电极包括一个侧边栅电极、一个底栅电极和一个顶栅电极，
所述底栅电极存在的面、所述侧边栅电极存在的面和所述顶栅电极存在的面，在上下方向上分离，
所述金属纳米粒子位于所述底栅电极之上且位于所述顶栅电极之下并以埋设在绝缘层的方式设置。
7.根据权利要求1所述的逻辑计算元件，其特征在于，向所述三个以上的栅电极施加的电压的输入与在所述一方电极和所述另一方电极之间通过所述金属纳米粒子流通的电流的输出之间的关系是XOR或者XNOR。
8.根据权利要求1所述的逻辑计算元件，其特征在于，作为相当于向所述三个以上的栅电极施加的电压的High和Low的输入的电位差，设定为相当于某一电压区间的两端的值，其中，所述某一电压区间通过对在一个周期的库仑振荡中赋予峰值电流的栅极电压和赋予相邻的峰值电流的栅极电压的电压差△V进行二等分、三等分或者四等分而得到，为所述电压差△V的1/2、1/3或者1/4。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP2013-047421 | 2013-03-09 | ||
| JP2013047421 | 2013-03-09 | ||
| PCT/JP2014/056079 WO2014142039A1 (ja) | 2013-03-09 | 2014-03-09 | 論理演算素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105144388A true CN105144388A (zh) | 2015-12-09 |
Family
ID=51536698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480013409.5A Pending CN105144388A (zh) | 2013-03-09 | 2014-03-09 | 逻辑计算元件 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9825161B2 (zh) |
| EP (1) | EP2991118B1 (zh) |
| JP (1) | JP6352243B2 (zh) |
| KR (1) | KR102162267B1 (zh) |
| CN (1) | CN105144388A (zh) |
| TW (1) | TWI605585B (zh) |
| WO (1) | WO2014142039A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI772618B (zh) * | 2018-03-02 | 2022-08-01 | 國立研究開發法人科學技術振興機構 | 奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置 |
| JP2024101262A (ja) * | 2023-01-17 | 2024-07-29 | 学校法人トヨタ学園 | 半導体素子及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196720A (ja) * | 1992-12-25 | 1994-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 単一電子トランジスタ |
| JPH11168205A (ja) * | 1997-12-04 | 1999-06-22 | Nippon Telegr & Teleph Corp <Ntt> | クーロンブロッケイド型論理素子及びその製造方法 |
| US20080108227A1 (en) * | 2006-02-06 | 2008-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for producing single electron semiconductor element |
| US20090008629A1 (en) * | 2005-02-10 | 2009-01-08 | Japan Science And Technology Agency | N-type transistor, production methods for n-type transistor and n-type transistor-use channel, and production method of nanotube structure exhibiting n-type semiconductor-like characteristics |
| WO2012121067A1 (ja) * | 2011-03-08 | 2012-09-13 | 独立行政法人科学技術振興機構 | ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス |
| CN104303313A (zh) * | 2012-02-28 | 2015-01-21 | 独立行政法人科学技术振兴机构 | 纳米器件及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19522351A1 (de) * | 1995-06-20 | 1997-01-09 | Max Planck Gesellschaft | Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen |
| JP4873335B2 (ja) * | 2000-04-28 | 2012-02-08 | 独立行政法人科学技術振興機構 | 情報処理構造体 |
| JP3974429B2 (ja) * | 2002-02-28 | 2007-09-12 | 株式会社東芝 | 乱数発生素子 |
| US6791338B1 (en) * | 2003-01-31 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Gated nanoscale switch having channel of molecular wires |
| EP1788637A4 (en) * | 2004-07-09 | 2014-03-12 | Japan Science & Tech Agency | INFRARED DETECTOR |
| JP5141943B2 (ja) * | 2006-12-13 | 2013-02-13 | 独立行政法人科学技術振興機構 | 分子素子 |
| JP2008288346A (ja) * | 2007-05-16 | 2008-11-27 | Hiroshima Univ | 半導体素子 |
| US20090130427A1 (en) * | 2007-10-22 | 2009-05-21 | The Regents Of The University Of California | Nanomaterial facilitated laser transfer |
-
2014
- 2014-03-09 JP JP2015505448A patent/JP6352243B2/ja active Active
- 2014-03-09 KR KR1020157028291A patent/KR102162267B1/ko active IP Right Grant
- 2014-03-09 US US14/773,581 patent/US9825161B2/en active Active
- 2014-03-09 EP EP14764150.0A patent/EP2991118B1/en active Active
- 2014-03-09 WO PCT/JP2014/056079 patent/WO2014142039A1/ja active Application Filing
- 2014-03-09 CN CN201480013409.5A patent/CN105144388A/zh active Pending
- 2014-03-10 TW TW103108205A patent/TWI605585B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196720A (ja) * | 1992-12-25 | 1994-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 単一電子トランジスタ |
| JPH11168205A (ja) * | 1997-12-04 | 1999-06-22 | Nippon Telegr & Teleph Corp <Ntt> | クーロンブロッケイド型論理素子及びその製造方法 |
| US20090008629A1 (en) * | 2005-02-10 | 2009-01-08 | Japan Science And Technology Agency | N-type transistor, production methods for n-type transistor and n-type transistor-use channel, and production method of nanotube structure exhibiting n-type semiconductor-like characteristics |
| US20080108227A1 (en) * | 2006-02-06 | 2008-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for producing single electron semiconductor element |
| WO2012121067A1 (ja) * | 2011-03-08 | 2012-09-13 | 独立行政法人科学技術振興機構 | ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス |
| CN104303313A (zh) * | 2012-02-28 | 2015-01-21 | 独立行政法人科学技术振兴机构 | 纳米器件及其制作方法 |
Non-Patent Citations (2)
| Title |
|---|
| C.STAMPFER等: ""Energy Gaps in Etched Graphene Nanoribbons"", 《PHYSICAL REVIEW LETTERS》 * |
| YASUO AZUMA等: ""Nanoparticle single-electron transistor with metal-bridged top-gate and nanogap electrodes"", 《APPLIED PHYSICS LETTERS》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2991118B1 (en) | 2023-02-22 |
| TWI605585B (zh) | 2017-11-11 |
| KR102162267B1 (ko) | 2020-10-06 |
| US9825161B2 (en) | 2017-11-21 |
| US20160027908A1 (en) | 2016-01-28 |
| JP6352243B2 (ja) | 2018-07-04 |
| WO2014142039A1 (ja) | 2014-09-18 |
| JPWO2014142039A1 (ja) | 2017-02-16 |
| KR20150130439A (ko) | 2015-11-23 |
| TW201503363A (zh) | 2015-01-16 |
| EP2991118A1 (en) | 2016-03-02 |
| EP2991118A4 (en) | 2017-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI591801B (zh) | 奈米裝置、積體電路及奈米裝置的製造方法 | |
| Li et al. | Electron-beam-irradiated rhenium disulfide memristors with low variability for neuromorphic computing | |
| TWI697454B (zh) | 奈米裝置 | |
| CA2601001C (en) | Electrostatically regulated atomic scale electroconductivity device | |
| KR20100047845A (ko) | 나노튜브 장치 및 제조 방법 | |
| Belete et al. | Dielectric properties and ion transport in layered MoS2 grown by vapor-phase sulfurization for potential applications in nanoelectronics | |
| Kaushik et al. | Charge transport in 2D MoS2, WS2, and MoS2–WS2 heterojunction-based field-effect transistors: Role of ambipolarity | |
| Tang et al. | Energy-band engineering for improved charge retention in fully self-aligned double floating-gate single-electron memories | |
| CN105474398A (zh) | 电极对、其制作方法、器件用基板以及器件 | |
| JP6917644B2 (ja) | エネルギーフィルタ処理冷電子デバイスおよび方法 | |
| CN105144388A (zh) | 逻辑计算元件 | |
| Beugré et al. | Local electrochemistry of nickel (oxy) hydroxide material gradients prepared using bipolar electrodeposition | |
| Maroo et al. | Decoupling effects of electrostatic gating on electronic transport and interfacial charge-transfer kinetics at few-layer molybdenum disulfide | |
| Wang et al. | Two-dimensional lateral heterostructures made by selective reaction on a patterned monolayer MoS2 matrix | |
| KR100822992B1 (ko) | 나노선 전계효과 트랜지스터 및 그 제조 방법 | |
| Son et al. | Electrical Patterning of Graphene Circuitry by Hydrogenation for Transparent and Flexible Devices | |
| KR102636495B1 (ko) | 단분자 트랜지스터 | |
| Fruhman et al. | High-yield parallel fabrication of quantum-dot monolayer single-electron devices displaying Coulomb staircase, contacted by graphene | |
| TWI612663B (zh) | 電子元件 | |
| Akram et al. | Electrolyte‐induced modulation of electronic transport in the presence of surface charge impurities on bilayer graphene | |
| Chiang et al. | Polarization-Switchable Electrochemistry of 2D Layered Bi2O2Se Bifunctional Microreactors by Ferroelectric Modulation | |
| Wang et al. | Enhancing the Electrochemical Activity of 2D Materials Edges through Oriented Electric Fields | |
| Cheng | Fundamental Research On Direct Fabrication Of Low Dimensional Nanomaterials On Si Substrates | |
| Fatima | Scanning Tunneling Microscopy/Spectroscopy Measurements And Density Functional Theory Calculations On Iridium-Modified Silicon Surfaces And Self-Assembled Monolayer Of Organic Molecules On Graphite | |
| KR20080091899A (ko) | 엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151209 |