JP2024101262A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2024101262A
JP2024101262A JP2023005146A JP2023005146A JP2024101262A JP 2024101262 A JP2024101262 A JP 2024101262A JP 2023005146 A JP2023005146 A JP 2023005146A JP 2023005146 A JP2023005146 A JP 2023005146A JP 2024101262 A JP2024101262 A JP 2024101262A
Authority
JP
Japan
Prior art keywords
passivation film
quantum dots
semiconductor
element body
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023005146A
Other languages
English (en)
Inventor
格 神谷
Itaru Kamiya
モハマディ ハニフ
Mohammadi Hanif
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Gauken
Original Assignee
Toyota Gauken
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Gauken filed Critical Toyota Gauken
Priority to JP2023005146A priority Critical patent/JP2024101262A/ja
Priority to PCT/JP2024/001098 priority patent/WO2024154750A1/ja
Publication of JP2024101262A publication Critical patent/JP2024101262A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

【課題】長波長側において安定した発光強度を呈する半導体素子を実現することが可能な技術を提供する。【解決手段】本明細書が開示する半導体素子は、表面に量子ドットを備える素子本体と、素子本体の表面に設けられ、量子ドットを被覆するパッシベーション膜と、を備える。パッシベーション膜の膜厚は、量子ドットの凸形状の高さよりも小さい。パッシベーション膜の表面は、量子ドットの凸形状に倣うように変位している。【選択図】図１

Description

特許法第３０条第２項適用申請有り 令和４年１月２６日に第６９回応用物理学会春季学術講演会のオンライン講演情報にて公開 ｈｔｔｐｓ：／／ｃｏｎｆｉｔ．ａｔｌａｓ．ｊｐ／ｇｕｉｄｅ／ｅｖｅｎｔ／ｊｓａｐ２０２２ｓ／ｓｕｂｊｅｃｔ／２２ｐ－Ｄ３１６－１０／ａｄｖａｎｃｅｄ 令和４年２月２５日に第６９回応用物理学会春季学術講演会の講演予稿集にて公開 ｈｔｔｐｓ：／／ｃｏｎｆｉｔ．ａｔｌａｓ．ｊｐ／ｇｕｉｄｅ／ｅｖｅｎｔ／ｊｓａｐ２０２２ｓ／ｓｕｂｊｅｃｔ／２２ｐ－Ｄ３１６－１０／ａｄｖａｎｃｅｄ 令和４年３月２２日に第６９回応用物理学会春季学術講演会にて発表 令和４年７月６日に第８３回応用物理学会秋季学術講演会のオンライン講演情報にて公開 ｈｔｔｐｓ：／／ｃｏｎｆｉｔ．ａｔｌａｓ．ｊｐ／ｇｕｉｄｅ／ｅｖｅｎｔ／ｊｓａｐ２０２２ａ／ｓｕｂｊｅｃｔ／２０ｐ－Ｃ４０１－６／ｔａｂｌｅｓ？ｃｒｙｐｔｏＩｄ＝ 令和４年８月２６日に第８３回応用物理学会秋季学術講演会の講演予稿集にて公開 ｈｔｔｐｓ：／／ｃｏｎｆｉｔ．ａｔｌａｓ．ｊｐ／ｇｕｉｄｅ／ｅｖｅｎｔ／ｊｓａｐ２０２２ａ／ｓｕｂｊｅｃｔ／２０ｐ－Ｃ４０１－６／ｔａｂｌｅｓ？ｃｒｙｐｔｏＩｄ＝ 令和４年９月２０日に第８３回応用物理学会秋季学術講演会にて発表 令和４年１１月２３日にＡｐｐｌｉｅｄ Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅに掲載された学術論文にて公開 ｈｔｔｐｓ：／／ｗｗｗ．ｓｃｉｅｎｃｅｄｉｒｅｃｔ．ｃｏｍ／ｓｃｉｅｎｃｅ／ａｒｔｉｃｌｅ／ａｂｓ／ｐｉｉ／Ｓ０１６９４３３２２２０３３１８９？ｖｉａ％３Ｄｉｈｕｂ
本明細書は、半導体素子及びその製造方法に関する。
特許文献１－７及び非特許文献１－１５から分かるように、近年、量子ドットを含む半導体素子を利用した技術が注目されている。これらの半導体素子では、量子ドットのパッシベーション及び汚染防止を目的として、量子ドットの表面を被覆する、あるいはパッシベーションを施すことが一般的である。
例えば特許文献１には、表面に量子ドットを備える素子本体と、前記素子本体の前記表面に設けられ、前記量子ドットを被覆する被覆膜又はパッシベーション膜と、を備える半導体素子が開示されている。前記被覆膜又は前記パッシベーション膜の表面は、前記量子ドットの凸形状に倣うことなく、ほぼ平坦となっている。
特開２００１－２３７４１３号公報 特開２００９－１０４２５号公報 特開２０１１－１２９７３３号公報 特開平５－２４３２０９号公報 特開２００６－１６５５３７号公報 特開２０１８－８２２１１号公報 特開２０１８－１７４２７０号公報
K. Nishi, H. Saito, S. Sugou, and J-S. Lee, "A narrow photoluminescence linewidth of 21 meV at 1.35 μm from strain-reduced InAs quantum dots covered by In0.2Ga0.8As grown on GaAs substrates," Appl. Phys. Lett. 74 (1999) 1111. H. Saito, K. Nishi, and S. Sugou, "Ground-state lasing at room temperature in long-wavelength InAs quantum-dot lasers on InP(311)B substrates," Appl. Phys. Lett. 78 (2001) 267. H. Saito, K. Nishi, and S. Sugou, "Influence of GaAs capping on the optical properties of InGaAs/GaAs surface quantum dots with 1.5 μm emission," Appl. Phys. Lett. 73 (1998) 2742. Z. Z. Sun, S. F. Yoon, W. K. Loke, and C. Y. Liu, "Mechanism of emission-energy tuning in InAs quantum dots using a thin upper confinement layer," Appl. Phys. Lett. 88 (2006) 203114. Z. Mi, et al., "Growth and characteristics of ultralow threshold 1.45 μm metamorphic InAs tunnel injection quantum dot lasers on GaAs," Appl. Phys. Lett. 89 (2006) 153109. K. Shimomura and I. Kamiya, "Strain engineering of quantum dots for long wavelength emission: Photoluminescence from self-assembled InAs quantum dots grown on GaAs(001) at wavelengths over 1.55 μm," Appl. Phys. Lett. 106 (2015) 082103. C. J. Sandroff, R. N. Nottenburg, J.-C. Bischoff, and R. Bhat, "Dramatic enhancement in the gain of a GaAs/AlGaAs heterostructure bipolar transistor by surface chemical passivation," Appl. Phys. Lett. 51 (1987) 33. B. J. Skromme, C. J. Sandroff, E. Yablonovitch, and T. Gmitter, "Effects of passivating ionic films on the photoluminescence properties of GaAs," Appl. Phys. Lett. 51 (1987) 2022. Jia-Fa FAN, Haruhiro Oigawa, and Yasuo Nannichi, "The Effect of (NH4)2S Treatment on the Interface Characteristics of GaAs MIS Structures," J. J. Appl. Phys. 27 (1988) L1331. N. Li, Eric S. Harmon, James Hyland, David B. Sazman, T. P. Ma, Yi Xuan, and P. D. Ye, "Properties of InAs metal-oxide-semiconductor structures with atomic-layer-deposited Al2O3 Dielectric," Appl. Phys. Lett. 92 (2008) 143507. R. Timm, A. Fian, M. Hjort, C. Thelander, E. Lind, J. N. Andersen, L-E. Wernersson, and A. Mikkelsen, "Reduction of native oxides on InAs by atomic layer deposited Al2O3 and HfO2," Appl. Phys. Lett. 97 (2010) 132904. Xiaoye Qin and Robert M. Wallace, "In-situ plasma enhanced atomic layer deposition half cycle study of Al2O3 on AlGaN/GaN high electron mobility transistors," Appl. Phys. Lett. 107 (2015) 081608. Omer Salihoglu, "Atomic layer deposited passivation layers for superlattice photodetectors," J. Vac. Sci. Technol. B 32 (2014) 051201. Abhiroop Chellu, Eero Koivusalo, Marianna Raappana, Sanna Ranta, Ville Polojaervi, Antti Tukiainen, Kimmo Lahtonen, Jesse Saari, Mika Valden, Heli Seppaenen, Harri Lipsanen, Mircea Guina and Teemu Hakkarainen, "GaAs surface passivation for InAs/GaAs quantum dot based nanophotonic devices," Nanotechnology 32 (2021) 130001. H. Mohammadi, Ronel C. Roca, and I. Kamiya, "Anomalous photoluminescence of InAs surface quantum dots: intensity enhancement and strain control by underlying quantum dots," Nanotechnology 33 (2022) 415204.
特許文献１の半導体素子では、被覆膜を量子ドットの凸形状に倣うように設けることができないので、量子ドットに作用する応力が不均一となる。このため、量子ドットに対して局所的に過大な応力が作用し、量子ドットに歪みが生じることがある。結果として、量子ドットの発光強度は確保されるものの、量子ドットの発光波長のピークが短波長側にシフトしてしまうので、長波長側において安定した発光強度を呈する半導体素子を実現できないということがある。本明細書では、長波長側において安定した発光強度を呈する半導体素子を実現することが可能な技術を提供する。
本明細書が開示する半導体素子は、表面に量子ドットを備える素子本体と、前記素子本体の前記表面に設けられ、前記量子ドットを被覆するパッシベーション膜と、を備える。前記パッシベーション膜の表面は、前記量子ドットの凸形状に倣うように変位している。
上記の構成によれば、量子ドットの表面を被覆するパッシベーション膜を、量子ドットの凸形状に倣うように設けることができる。このため、量子ドットに作用する応力が均一化され、量子ドットに対して局所的に過大な応力が作用することが抑制される。従って、量子ドットに歪みが生じることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。これに加えて、パッシベーション膜によるパッシベーション効果も得られるので、長波長側において安定した発光強度を呈する半導体素子を実現することができる。また、このことは非発光再結合過程の存在によるキャリア（可動電荷）の損失の抑制がなされていることを示しており、発光素子への応用のみならず、受光素子やセンサなどの応用においても欠かせない要件である。
実施例１に係る半導体素子２を模式的に示す図である。 表面が被覆されていない状態の素子本体４を模式的に示す図である。 実施例１に係るＰＥＡＬＤ装置を模式的に示す図である。 実施例１に係るＰＥＡＬＤ装置の制御装置３８が実行する、素子本体４の表面にパッシベーション膜６を形成するための処理を示すフローチャートである。 従来の半導体素子１０２を模式的に示す図である。 実施例１に係る半導体素子２について実施された蛍光測定の結果を示すグラフである。 実施例２に係る半導体素子２０２を模式的に示す図である。 実施例２に係る半導体素子２０２について実施された蛍光測定の結果を示すグラフである。
１つ又はそれ以上の実施形態において、前記パッシベーション膜の膜厚は、前記量子ドットの前記凸形状の高さよりも小さくてもよい。
量子ドットのサイズに比してパッシベーション膜が過剰に厚くなると、量子ドットに作用する応力が過剰に大きくなり、量子ドットに歪みが生じてしまう。上記の構成によれば、膜厚が量子ドットの凸形状の高さよりも小さいので、パッシベーション膜は比較的薄いといえる。このため、量子ドットに作用する応力が過剰に大きくなることを抑制できるので、量子ドットに歪みが生じることを抑制できる。
１つ又はそれ以上の実施形態において、前記パッシベーション膜の膜厚の最小値と最大値との差は、前記量子ドットの前記凸形状の高さの５０％以下であってもよく、さらには３０％以下であってもよく、よりさらには１０％以下であってもよい。
膜厚の最小値と最大値との差（以下では、単に「膜厚差」とも呼ぶ。）が大きいと、量子ドットに作用する応力を十分に均一化できず、量子ドットに歪みが生じることを十分に抑制できないおそれがある。上記の構成によれば、膜厚差が量子ドットの凸形状の高さの５０％以下であるため、膜厚差が比較的小さいといえる。このため、量子ドットに作用する応力を十分に均一化できるので、量子ドットに歪みが生じることを十分に抑制できる。
１つ又はそれ以上の実施形態において、前記パッシベーション膜の少なくとも一部は、アモルファス構造を有してもよい。
一般的に、同材料で比較すると、結晶構造はアモルファス構造よりも柔軟性に劣る。このため、パッシベーション膜がアモルファス構造を有していない（すなわち、パッシベーション膜が結晶構造のみから構成される）場合、量子ドットに作用する応力が大きくなってしまう。これにより、量子ドットに歪みが生じ、量子ドットの発光波長のピークが短波長側にシフトするおそれがある。結果として、長波長側において安定した発光強度を呈する半導体素子を実現することが困難になる。これに対し、上記の構成によれば、パッシベーション膜の少なくとも一部がアモルファス構造を有するので、量子ドットに作用する応力が低減される。これにより、量子ドットに歪みが生じることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。従って、長波長側において安定した発光強度を呈する半導体素子を実現することができる。
また、量子ドットとパッシベーション膜の界面において、両者の結晶構造が接し合うと、両者の結晶構造の格子定数が異なることに起因して、両者の界面で格子不整合が生じる。格子不整合により、量子ドットに歪みが生じ、量子ドットの発光波長のピークが短波長側にシフトするおそれがある。結果として、長波長側において安定した発光強度を呈する半導体素子を実現することが困難になる。上記の構成によれば、パッシベーション膜の少なくとも一部がアモルファス構造を有する。量子ドットの結晶構造とパッシベーション膜のアモルファス構造が接し合う領域では、格子不整合は生じず、また原子の未結合手が大幅に減じられる。このため、量子ドットとパッシベーション膜の界面において、格子不整合が生じる領域を低減できる。従って、量子ドットに歪み及び非発光再結合サイトが生じることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。これにより、長波長側において安定した発光強度を呈する半導体素子を実現することができる。
１つ又はそれ以上の実施形態において、前記パッシベーション膜には、３００℃以下の温度条件下で前記アモルファス構造を形成可能な材料が用いられてもよい。
パッシベーション膜を形成する過程では、量子ドットと、量子ドットに隣接する層（例えば、素子本体の下地層や、パッシベーション膜）との間において、材料の相互拡散が起こり得る。材料の相互拡散が活発に起こると、量子ドットのドットサイズが縮小される。結果として、量子ドットの発光波長のピークが短波長側にシフトしてしまうので、長波長側において安定した発光強度を呈する半導体素子を実現することが困難になる。また、材料の相互拡散は、温度が高いほど活発に行われる。このため、材料の相互拡散を抑制する観点では、低い温度条件下でパッシベーション膜を形成することが好ましい。上記の構成によれば、パッシベーション膜には、３００℃以下の温度条件下でアモルファス構造を形成可能な材料が用いられる。すなわち、３００℃以下の温度条件下で、本願に係るパッシベーション膜を形成することができる。従って、材料の相互拡散が活発に起こることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。これにより、長波長側において安定した発光強度を呈する半導体素子を実現することができる。
１つ又はそれ以上の実施形態において、前記パッシベーション膜には、Ａｌ２Ｏ３及びＺｎＯのいずれか一つが用いられてもよい。
詳細は後述するが、Ａｌ２Ｏ３及びＺｎＯのいずれか一つがパッシベーション膜として用いられた場合の蛍光測定の結果は既に得られている。従って、上記の構成によれば、半導体素子の蛍光特性が既知であるため、半導体素子の実用化が容易になる。
１つ又はそれ以上の実施形態において、前記パッシベーション膜の膜厚は、０．３ｎｍ以上１０００ｎｍ未満の範囲内であってもよい。
パッシベーション膜が過剰に厚い場合、量子ドットに作用する応力が大きくなり、量子ドットに歪みが生じてしまう。この観点から、パッシベーション膜の膜厚は、１０００ｎｍ未満であることが好ましい。一方で、パッシベーション膜が過剰に薄い場合、素子本体の表面を漏れなく被覆できないことがある。この観点から、パッシベーション膜の膜厚は、０．３ｎｍ以上であることが好ましい。上記の構成によれば、パッシベーション膜の膜厚は、０．３ｎｍ以上１０００ｎｍ未満である。このため、量子ドットに歪みが生じることを抑制しつつ、素子本体の表面を漏れなく被覆することができる。
１つ又はそれ以上の実施形態において、前記量子ドットには、ＩＩＩ－Ｖ族半導体、ＩＩ－ＶＩ族半導体、及びＩＶ族半導体のいずれか一つが用いられてもよい。
上記の構成によれば、様々な種類の量子ドットに対して、本願に係るパッシベーション膜を適用することができる。
本明細書が開示する別の半導体素子は、表面に量子ドットを備える素子本体と、前記素子本体の前記表面に設けられ、前記量子ドットを被覆するパッシベーション膜と、を備える。前記パッシベーション膜の少なくとも一部は、アモルファス構造を有する。
本明細書が開示する半導体素子の製造方法は、表面に量子ドットを備える素子本体を用意する工程と、前記素子本体の前記表面に、前記量子ドットを被覆するパッシベーション膜を形成する工程と、を備える。前記パッシベーション膜の少なくとも一部は、アモルファス構造を有する。
一般的に、同材料で比較すると、結晶構造はアモルファス構造よりも柔軟性に劣る。このため、パッシベーション膜がアモルファス構造を有していない（すなわち、パッシベーション膜が結晶構造のみから構成される）場合、量子ドットに作用する応力が大きくなってしまう。これにより、量子ドットに歪みが生じ、量子ドットの発光波長のピークが短波長側にシフトするおそれがある。結果として、長波長側において安定した発光強度を呈する半導体素子を実現することが困難になる。これに対し、上記の方法によれば、少なくとも一部にアモルファス構造を有するパッシベーション膜を形成することができるので、量子ドットに作用する応力を低減できる。これにより、量子ドットに歪みが生じることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。従って、長波長側において安定した発光強度を呈する半導体素子を実現することができる。
また、量子ドットとパッシベーション膜の界面において、両者の結晶構造が接し合うと、両者の結晶構造の格子定数が異なることに起因して、両者の界面で格子不整合が生じる。格子不整合により、量子ドットに歪みが生じ、量子ドットの発光波長のピークが短波長側にシフトするおそれがある。結果として、長波長側において安定した発光強度を呈する半導体素子を実現することが困難になる。上記の方法によれば、少なくとも一部にアモルファス構造を有するパッシベーション膜が形成される。量子ドットの結晶構造とパッシベーション膜のアモルファス構造が接し合う領域では、格子不整合は生じない。このため、量子ドットとパッシベーション膜の界面において、格子不整合が生じる領域を低減できる。従って、量子ドットに歪みが生じることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。これにより、長波長側において安定した発光強度を呈する半導体素子を実現することができる。
１つ又はそれ以上の実施形態において、前記パッシベーション膜を形成する工程は、前記パッシベーション膜を０．０５ＭＬ／ｓ（モノレイヤ・パー・セカンド）以下の速度で成長させる工程を含んでもよい。
パッシベーション膜の成長速度が速すぎると、パッシベーション膜の膜厚が不均一となるおそれがある。例えば、エピタキシャル成長といった手法によりパッシベーション膜を成長させる場合、パッシベーション膜の成長速度は遅くとも０．０６ＭＬ／ｓ以上となるため、パッシベーション膜の膜厚が不均一となり得る。この場合、量子ドットに作用する応力が不均一となり、量子ドットに対して局所的に過大な応力が作用する。これにより、量子ドットに歪みが生じ、量子ドットの発光波長のピークが短波長側にシフトするおそれがある。結果として、長波長側において安定した発光強度を呈する半導体素子を実現することが困難になる。これに対し、上記の方法によれば、パッシベーション膜の成長速度が０．０５ＭＬ／ｓ以下であるため、パッシベーション膜の膜厚が比較的均一化される。このため、量子ドットに作用する応力が均一化され、量子ドットに対して局所的に過大な応力が作用することが抑制される。従って、量子ドットに歪みが生じることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。これにより、長波長側において安定した発光強度を呈する半導体素子を実現することができる。
１つ又はそれ以上の実施形態において、前記パッシベーション膜を形成する工程は、前記パッシベーション膜を３００℃以下の温度条件下で成長させる工程を含んでもよい。
パッシベーション膜を成長させる工程では、量子ドットと、量子ドットに隣接する層（例えば、素子本体の下地層や、パッシベーション膜）との間において、材料の相互拡散が起こり得る。材料の相互拡散が活発に起こると、量子ドットのドットサイズが縮小される。結果として、量子ドットの発光波長のピークが短波長側にシフトしてしまうので、長波長側において安定した発光強度を呈する半導体素子を実現することが困難になる。また、材料の相互拡散は、温度が高いほど活発に行われる。このため、材料の相互拡散を抑制する観点では、低い温度条件下でパッシベーション膜を成長させることが好ましい。上記の方法によれば、３００℃以下の温度条件下で、パッシベーション膜を成長させる。従って、材料の相互拡散が活発に起こることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。これにより、長波長側において安定した発光強度を呈する半導体素子を実現することができる。
１つ又はそれ以上の実施形態において、前記パッシベーション膜を形成する工程は、原子層堆積法を用いた工程であって、前記素子本体の前記表面に複数の前駆体を順番に供給し、前記複数の前駆体を互いに反応させる工程を含んでもよい。
原子層堆積法によれば、複数の前駆体を互いに反応させてパッシベーション膜を成長させるサイクルが、分子レベルで繰り返し実行される。このため、パッシベーション膜の膜厚を分子レベルで調節可能であるから、パッシベーション膜を量子ドットの凸形状に倣うように形成できる。さらに原子層堆積法によれば、パッシベーション膜をアモルファス状に成長させることができる。従って、原子層堆積法による被膜が行われた半導体素子では、量子ドットに作用する応力が低減される。これにより、量子ドットに歪みが生じることを抑制できるので、量子ドットの発光波長のピークが短波長側にシフトすることを抑制できる。従って、長波長側において安定した発光強度を呈する半導体素子を実現することができる。
１つ又はそれ以上の実施形態において、前記複数の前駆体は、前記素子本体の前記表面に存在する自然酸化物に対して、還元剤として作用する材料を含んでもよい。
素子本体の表面には、自然酸化物が形成されることがある。素子本体の表面に自然酸化物が残存した状態では、被膜層によって量子ドットを被覆することによる効果が適切に発揮されないおそれがある。これに対し、上記の方法によれば、複数の前駆体に、自然酸化物に対して還元剤として作用する材料が含まれる。このため、第２工程では、素子本体の表面に存在する自然酸化物が還元（すなわち除去）された上で、パッシベーション膜が形成される。従って、被膜層によって量子ドットを被覆することによる効果が適切に発揮される。
１つ又はそれ以上の実施形態において、前記複数の前駆体は、ＴＭＡ（トリメチルアルミニウム）及びＤＥＺ（ジエチル亜鉛）の少なくとも一つを含んでもよい。
（実施例１；半導体素子２）
図１に示すように、本実施例の半導体素子２は、素子本体４とパッシベーション膜６を備える。素子本体４は、ＧａＡｓ基板８と、ＧａＡｓバッファー層１０と、ＩｎＡｓ／ＧａＡｓキャリア供給層１２と、ＧａＡｓスペーサー層１４と、ＩｎＡｓ量子ドット層１６を備える。
図２は、パッシベーション膜６が形成される前の素子本体４を示す。素子本体４は、主に分子線エピタキシー法（ＭＢＥ）に基づいて作製される。素子本体４を作製する方法は、ＧａＡｓ基板８をＭＢＥ装置（図示せず）にセットする工程と、ＧａＡｓ基板８を昇温し、ＧａＡｓ基板８の上に存在する酸化膜を除去する工程と、ＧａＡｓ基板８の上に、ＧａＡｓバッファー層１０と、ＩｎＡｓ／ＧａＡｓキャリア供給層１２と、ＧａＡｓスペーサー層１４と、ＩｎＡｓ量子ドット層１６を、順番に成長させる工程と、を含む。
ＧａＡｓバッファー層１０は、結晶性向上の観点から設けられる。ＧａＡｓバッファー層１０は、約１００ｎｍの膜厚で設けられる。また、ＩｎＡｓ／ＧａＡｓキャリア供給層１２は、発光強度を増大するべく設けられる（詳細は非特許文献１０を参照されたい）。
ＩｎＡｓ量子ドット層１６を成長させる工程では、ＧａＡｓスペーサー層１４の上にＩｎＡｓを２．８ＭＬ（モノレイヤ）に相当する量だけ積層する。これにより、Ｉｎ-ＸＧａ１－ＸＡｓ（Ｘ＝０．６７）の組成を有する層（濡れ層とも呼ぶ。）が１ＭＬの膜厚で形成されるとともに、濡れ層の表面から突出した凸形状を有する量子ドット１６ａが自己形成される。なお、量子ドット１６ａの凸形状の高さは、２ｎｍから１０ｎｍ程度であることが知られている。
素子本体４において、量子ドット１６ａは、素子本体４の最表面に位置することから、表面量子ドットとも呼ばれる。量子ドット１６ａが最表面にある場合、量子ドット１６ａの表面に、表面準位と呼ばれる電子状態が形成されてしまう。表面準位は、量子ドット１６ａの発光強度を低下させる要素であることが知られている。これに対しては、表面のパッシベーション（不活化）と呼ばれる方法が提案されている。パッシベーションとは、被覆のされていない物質の表面に化学的な処理を施し、欠陥の一種である表面準位の不活化をはかるものである。例えば、ＩＩＩ－Ｖ族半導体に対しては、硫化アンモニウムや硫化物といったＶＩ族原子を含んだ物質で表面終端させることで、発光強度の増大やパイポーラートランジスタのゲインの向上が実現されたことが報告されている。
また、量子ドット１６ａが大気に暴露されると、大気中の成分が量子ドット１６ａに吸着又は反応することで、量子ドット１６ａが汚染されることが知られている。例えば、量子ドット１６ａが大気中の酸素・水分と反応することで、量子ドット１６ａの表面に、自然酸化物（ＩｎやＡｓの酸化物）が生じてしまう。自然酸化物も、量子ドット１６ａの発光強度を低下させる要素であることが知られている。
従って、素子本体４の表面には、表面量子ドットのパッシベーション及び汚染防止を目的として、パッシベーション膜が設けられる。なお、ＭＢＥ装置によって作製された直後の素子本体４をＭＢＥ装置から取り出すと、量子ドット１６ａが一時的に大気に暴露されてしまうので、量子ドット１６ａの表面に、多少なりとも自然酸化物が生じてしまう。このため従来では、素子本体４を作成した後、素子本体４をＭＢＥ装置から取り出す前に、ＭＢＥ装置によってパッシベーション膜を形成することが一般的であった。
しかしながら、本実施例では、ＭＢＥ装置によって作製された素子本体４を、ＭＢＥ装置から取り出して、図３に示すＰＥＡＬＤ装置２０（プラズマ支援原子層堆積装置）に移し替える。ＰＥＡＬＤ装置２０を用いて、素子本体４の表面にパッシベーション膜６を形成する。
ＰＥＡＬＤ装置２０は、ＡＬＤチャンバ２２と、ステージ２４と、ヒータ２６と、センサ２８と、第１の前駆体供給装置３０と、第２の前駆体供給装置３２と、供給通路３４と、排出通路３６と、制御装置３８を備える。ステージ２４、ヒータ２６、及びセンサ２８は、ＡＬＤチャンバ２２内に設けられる。ヒータ２６は、ステージ２４に載置される素子本体４を加熱することができる。センサ２８は、本実施例では、光学センサである。センサ２８は、例えば、素子本体４の温度を測定したり、素子本体４を撮像したりすることができる。第１の前駆体供給装置３０及び第２の前駆体供給装置３２は、それぞれ供給通路３４に接続される。第１の前駆体供給装置３０は、供給通路３４を介して、ＡＬＤチャンバ２２に第１の前駆体を供給できる。本実施例における第１の前駆体は、ＴＭＡ（トリメチルアルミニウム）である。また、第２の前駆体供給装置３２は、供給通路３４を介して、ＡＬＤチャンバ２２に第２の前駆体を供給できる。本実施例における第２の前駆体は、Ｏ（酸素）である。排出通路３６の途中には、図示しない真空ポンプが設けられている。真空ポンプは、ＡＬＤチャンバ２２をパージすることができる。制御装置３８は、ＲＯＭ、ＲＡＭ等から構成されており、所定のプログラムが記憶されたメモリを備える。制御装置３８は、所定のプログラムに従って、ＰＥＡＬＤ装置２０の動作に係る各種処理を実行する。以下では、制御装置３８が実行する、素子本体４の表面にパッシベーション膜６を形成するための処理について説明する。
（素子本体４の表面にパッシベーション膜６を形成するための処理；図４）
Ｓ２では、制御装置３８は、ヒータ２６を用いて、素子本体４の温度を約２００℃まで昇温する。なお、図４に示す一連の処理が終了するまでの間、制御装置３８はヒータ２６によって素子本体４の温度を約２００℃に維持し続ける。Ｓ２の後、処理はＳ４へ進む。
Ｓ４では、制御装置３８は、第１の前駆体供給装置３０を用いてＡＬＤチャンバ２２にＴＭＡガスを供給する。これにより、量子ドット１６ａの表面に存在する自然酸化物とＴＭＡとの間で酸化還元反応が起きる。自然酸化物が還元されて除去されるとともに、ＴＭＡが酸化されてＡｌ酸化物（Ａｌ２Ｏ３）が生じる。また、この工程において、量子ドット１６ａのパッシベーションが実現される。Ｓ４の後、処理はＳ６へ進む。
Ｓ６では、制御装置３８は、第１の前駆体供給装置３０及び第２の前駆体供給装置３２を用いて、ＡＬＤチャンバ２２にＴＭＡガスとＯプラズマを交互に供給する。Ｓ６における供給サイクルは、ＴＭＡガスをパルス状に０．０６秒間供給することと、５秒間パージすることと、Ｏプラズマを２５秒供給することと、５秒間パージすることと、を含む。制御装置３８は、上記の供給サイクルを所定の回数だけ繰り返す。この工程では、素子本体４の表面にＴＭＡとＯが交互に堆積され、ＴＭＡとＯの間で酸化還元反応が起きる。これにより、素子本体４の表面に、Ａｌ２Ｏ３によって構成されるパッシベーション膜６が、概ね０．０２ＭＬ／ｓ－０．０３ＭＬ／ｓの速度で成長していく。また素子本体４の温度が約２００℃と比較的低温であることから、パッシベーション膜６の少なくとも一部は、アモルファス構造を成すＡｌ２Ｏ３によって構成される。Ｓ６の後、図４の処理は終了する。
なお図４に示す一連の処理に係る各パラメータ（例えば、ヒータ２６の加熱温度、各前駆体の供給時間、パージ時間）は、ユーザによって適宜変更されてもよい。
（半導体素子２の特徴）
図１に示すように、パッシベーション膜６は、量子ドット１６ａの凸形状に倣うように、略均一な膜厚ｔ１で設けられる。なお膜厚ｔ１は、半導体素子２の各層１０、１２、１４、１６の積層方向に沿った方向における厚みを示す。本実施例では、膜厚ｔ１の最小値と最大値との差が、量子ドット１６ａの凸形状の高さの５０％以下となる。膜厚ｔ１は、厳密には一定の値をとらないものの、その最小値と最大値との差は非常に小さい。このことから、本明細書では、膜厚ｔ１を数値範囲では表さず、単一の数値によって表すことがある。この単一の数値は、膜厚ｔ１の最小値と最大値との間に存在する任意の数値である。
膜厚ｔ１は、図４のＳ６に示す処理における供給サイクルの繰り返し回数を調節することにより、適宜変更することができる。これにより、膜厚ｔ１は、例えば０．３ｎｍ以上１０００ｎｍ未満の範囲内となるように調節される。あるいは、膜厚ｔ１は、量子ドット１６ａの凸形状の高さよりも小さくなるように調節される。
半導体素子２の比較対象として、図５に、従来の手法（ＭＢＥ）に従って形成されたパッシベーション膜１０６を備える半導体素子１０２を示す。パッシベーション膜１０６は、量子ドット１６ａの凸形状に倣うことなく、不均一な膜厚で設けられる。また、ＭＢＥに依ることから、パッシベーション膜１０６は、略全体が結晶構造によって構成される。
図６には、パッシベーション膜６の効果を検証するために実施された、蛍光測定の結果が示される。蛍光測定は、パッシベーション膜６が設けられていない場合と、パッシベーション膜６の膜厚ｔ１が１０ｎｍの場合と、パッシベーション膜６の膜厚ｔ１が３０ｎｍの場合と、のそれぞれについて実施された。なお、蛍光測定では、４Ｋの温度条件下において、波長７４０ｎｍ、強度約１４Ｗ／ｃｍ２のレーザー光で半導体素子２を励起して得られた蛍光を、分光器を通してＩｎＧａＡｓ素子で検出している。
図６から、パッシベーション膜６を設けることによって、量子ドット１６ａの発光波長の強度が増大することが分かる。特にパッシベーション膜６の膜厚ｔ１が３０ｎｍの場合は、量子ドット１６ａの発光波長の分光分布をほとんど変化させることなく、量子ドット１６ａの発光波長の強度が増大している。なお、パッシベーション膜６の膜厚ｔ１が１０ｎｍの場合は、量子ドット１６ａの発光波長のピークが長波長側にシフトしている。
パッシベーション膜６を設けることにより、量子ドット１６ａの発光波長の強度が１５００ｎｍ－１６００ｎｍ付近で増大する現象は、パッシベーション膜６中の不純物や欠陥に起因するものと考えられる。これらの不純物や欠陥は、成膜を継続する過程で除去されていく。このため、パッシベーション膜６の膜厚ｔ１が３０ｎｍの場合は、パッシベーション膜６の膜厚ｔ１が１０ｎｍの場合と比較して、上記の現象が目立たなくなる。
（実施例２；半導体素子２０２）
図７に示すように、本実施例の半導体素子２０２は、実施例１の半導体素子２（図１参照）と略同様の構成を備える。半導体素子２０２は、実施例１と共通の素子本体４を備えるとともに、実施例１とは異なるパッシベーション膜２０６を備える。以下では、パッシベーション膜２０６に係る説明を行う。
パッシベーション膜２０６は、ＰＥＡＬＤ装置２０（図３参照）を用いて形成される。なお本実施例では、第１の前駆体として、ＴＭＡの代わりにＤＥＺ（ジエチル亜鉛）が用いられる。パッシベーション膜２０６は、図４に示す一連の処理と略同様の処理によって形成される。当該処理では、素子本体４の表面に、ＺｎＯによって構成されるパッシベーション膜２０６が成長していく。
図７に示すように、パッシベーション膜２０６は、パッシベーション膜６（図１参照）と略同様の形状を有する。パッシベーション膜２０６は、量子ドット１６ａの凸形状に倣うように、略均一な膜厚ｔ２で設けられる。本明細書では、膜厚ｔ２についても、単一の数値によって表すことがある。また、パッシベーション膜２０６の少なくとも一部は、アモルファス構造を有する。
図８には、パッシベーション膜２０６の効果を検証するために実施された、蛍光測定の結果が示される。蛍光測定は、パッシベーション膜２０６が設けられていない場合と、パッシベーション膜２０６の膜厚ｔ２が２ｎｍの場合と、パッシベーション膜２０６の膜厚ｔ２が１０ｎｍの場合と、パッシベーション膜２０６の膜厚ｔ２が３０ｎｍの場合と、のそれぞれについて実施された。なお、蛍光測定では、４Ｋの温度条件下において、波長７４０ｎｍ、強度約１４Ｗ／ｃｍ２のレーザー光で半導体素子２０２を励起して得られた蛍光を、分光器を通してＩｎＧａＡｓ素子で検出している。
図８から、パッシベーション膜２０６の膜厚ｔ２が１０ｎｍ又は３０ｎｍの場合は、量子ドット１６ａの発光波長の強度が増大することが分かる。また、パッシベーション膜２０６が設けられると、パッシベーション膜２０６が設けられていない場合と比較して、わずかながらにも短波長化の傾向が見られる。即ち、量子ドット１６ａの発光波長のピークが短波長側にシフトする。この傾向は、パッシベーション膜２０６を形成する過程でＺｎＯの微結晶が生成されることに起因する。しかしながら、量子ドット１６ａの発光波長のピークのシフト幅は、１００ｎｍ程度に抑えられている。
パッシベーション膜２０６を設けることにより、量子ドット１６ａの発光波長の強度が１４００ｎｍ－１６００ｎｍ付近で増大する現象は、パッシベーション膜２０６中の不純物や欠陥に起因するものと考えられる。
（変形例）
パッシベーション膜６の表面が量子ドット１６ａの凸形状に倣うように変位していれば、パッシベーション膜６（又は、パッシベーション膜２０６）は、アモルファス構造を有していなくてもよい。
パッシベーション膜６（又は、パッシベーション膜２０６）がアモルファス構造を有していれば、パッシベーション膜６の表面は、量子ドット１６ａの凸形状に倣うように変位していなくてもよい。
パッシベーション膜６（又は、パッシベーション膜２０６）には、Ａｌ２Ｏ３及びＺｎＯ以外の材料が用いられてもよい。例えば、低温下でアモルファス構造を形成可能な材料が用いられてよい。
膜厚ｔ１（又は、膜厚ｔ２）の最小値と最大値との差は、量子ドット１６ａの凸形状の高さの５０％を上回ってもよい。
膜厚ｔ１（又は、膜厚ｔ２）は、量子ドット１６ａの凸形状の高さより大きくてもよい。
第１の前駆体は、ＴＭＡ及びＤＥＺ以外であってもよい。第１の前駆体は、金属でも非金属でもよい。ある観点では、第１の前駆体は、還元力の強い材料の中から選定されてもよい。
第２の前駆体は、Ｏ以外であってもよい。第２の前駆体は、金属でも非金属でもよい。例えば、第２の前駆体は、Ｎ（窒素）であってもよい。
ＰＥＡＬＤ装置２０は、第３の前駆体供給装置といった、追加の前駆体供給装置を備えてもよい。これにより、ＰＥＡＬＤ装置２０は、３つ以上の前駆体を互いに反応させることによって、パッシベーション膜を成長させてもよい。
本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２ ：半導体素子
４ ：素子本体
６ ：パッシベーション膜
８ ：ＧａＡｓ基板
１０ ：ＧａＡｓバッファー層
１２ ：ＧａＡｓキャリア供給層
１４ ：ＧａＡｓスペーサー層
１６ ：ＩｎＡｓ量子ドット層
１６ａ ：量子ドット
２０ ：ＰＥＡＬＤ装置
２２ ：ＡＬＤチャンバ
２４ ：ステージ
２６ ：ヒータ
２８ ：センサ
３０ ：第１の前駆体供給装置
３２ ：第２の前駆体供給装置
３４ ：供給通路
３６ ：排出通路
３８ ：制御装置
１０２ ：半導体素子
１０６ ：パッシベーション膜
２０２ ：半導体素子
２０６ ：パッシベーション膜
ｔ１ ：膜厚
ｔ２ ：膜厚

Claims (15)

  1. 表面に量子ドットを備える素子本体と、
    前記素子本体の前記表面に設けられ、前記量子ドットを被覆するパッシベーション膜と、
    を備えており、
    前記パッシベーション膜の表面は、前記量子ドットの凸形状に倣うように変位している、
    半導体素子。
  2. 前記パッシベーション膜の膜厚は、前記量子ドットの前記凸形状の高さよりも小さい、請求項１に記載の半導体素子。
  3. 前記パッシベーション膜の膜厚の最小値と最大値との差は、前記量子ドットの前記凸形状の高さの５０％以下である、請求項１に記載の半導体素子。
  4. 前記パッシベーション膜の少なくとも一部は、アモルファス構造を有する、請求項１に記載の半導体素子。
  5. 前記パッシベーション膜には、３００℃以下の温度条件下で前記アモルファス構造を形成可能な材料が用いられる、請求項４に記載の半導体素子。
  6. 前記パッシベーション膜には、Ａｌ２Ｏ３及びＺｎＯのいずれか一つが用いられる、請求項５に記載の半導体素子。
  7. 前記パッシベーション膜の膜厚は、０．３ｎｍ以上１０００ｎｍ未満の範囲内である、請求項１に記載の半導体素子。
  8. 前記量子ドットには、ＩＩＩ－Ｖ族半導体、ＩＩ－ＶＩ族半導体、及びＩＶ族半導体のいずれか一つが用いられる、請求項１に記載の半導体素子。
  9. 表面に量子ドットを備える素子本体と、
    前記素子本体の前記表面に設けられ、前記量子ドットを被覆するパッシベーション膜と、
    を備えており、
    前記パッシベーション膜の少なくとも一部は、アモルファス構造を有する、
    半導体素子。
  10. 半導体素子の製造方法であって、
    表面に量子ドットを備える素子本体を用意する工程と、
    前記素子本体の前記表面に、前記量子ドットを被覆するパッシベーション膜を形成する工程と、
    を備え、
    前記パッシベーション膜の少なくとも一部は、アモルファス構造を有する、
    製造方法。
  11. 前記パッシベーション膜を形成する工程は、前記パッシベーション膜を０．０５ＭＬ／ｓ以下の速度で成長させる工程を含む、請求項１０に記載の製造方法。
  12. 前記パッシベーション膜を形成する工程は、前記パッシベーション膜を３００℃以下の温度条件下で成長させる工程を含む、請求項１０に記載の製造方法。
  13. 前記パッシベーション膜を形成する工程は、原子層堆積法を用いた工程であって、前記素子本体の前記表面に複数の前駆体を順番に供給し、前記複数の前駆体を互いに反応させる工程を含む、請求項１０に記載の製造方法。
  14. 前記複数の前駆体は、前記素子本体の前記表面に存在する自然酸化物に対して、還元剤として作用する材料を含む、請求項１３に記載の製造方法。
  15. 前記複数の前駆体は、ＴＭＡ及びＤＥＺの少なくとも一つを含む、請求項１４に記載の製造方法。

JP2023005146A 2023-01-17 2023-01-17 半導体素子及びその製造方法 Pending JP2024101262A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023005146A JP2024101262A (ja) 2023-01-17 2023-01-17 半導体素子及びその製造方法
PCT/JP2024/001098 WO2024154750A1 (ja) 2023-01-17 2024-01-17 半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023005146A JP2024101262A (ja) 2023-01-17 2023-01-17 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2024101262A true JP2024101262A (ja) 2024-07-29

Family

ID=91956190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023005146A Pending JP2024101262A (ja) 2023-01-17 2023-01-17 半導体素子及びその製造方法

Country Status (2)

Country Link
JP (1) JP2024101262A (ja)
WO (1) WO2024154750A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301116B1 (ko) * 1998-12-02 2001-10-20 오길록 양자점 구조를 갖는 화합물반도체 기판의 제조 방법
JP2001085665A (ja) * 1999-09-10 2001-03-30 Fujitsu Ltd 量子ドットを用いた半導体素子
AU2003304433A1 (en) * 2002-08-02 2005-03-07 Ultradots, Inc. Quantum dots, nanocomposite materials with quantum dots, optical devices with quantum dots, and related fabrication methods
JP2005019654A (ja) * 2003-06-25 2005-01-20 Japan Science & Technology Agency 量子ドット半導体素子及び該製造方法並びに量子ドット半導体素子を用いた量子ドット半導体レーザ、光増幅素子、光電変換素子、光送信機、光中継機及び光受信機
CA2775324C (en) * 2009-09-23 2018-05-15 Crystalplex Corporation Passivated nanoparticles
WO2014142039A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 論理演算素子

Also Published As

Publication number Publication date
WO2024154750A1 (ja) 2024-07-25

Similar Documents

Publication Publication Date Title
US11024769B2 (en) Group III nitride semiconductor light-emitting element and method of manufacturing same
JP3866540B2 (ja) 窒化物半導体素子およびその製造方法
JP3468866B2 (ja) ３次元量子閉じ込めを利用した半導体装置
JP3760663B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US5762706A (en) Method of forming compound semiconductor device
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
US7727873B2 (en) Production method of gallium nitride-based compound semiconductor multilayer structure
JP6766243B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN115224171B (zh) 高光效发光二极管外延片及其制备方法、发光二极管
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
JP2010225870A (ja) 半導体素子
JP4707475B2 (ja) 化合物半導体結晶の成長方法、その成長方法を用いて成長した化合物半導体結晶の層を備えた半導体装置及び半導体基板
US11984535B2 (en) III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
JP2008311579A (ja) 窒化物半導体発光素子の製造方法
JP6090899B2 (ja) エピタキシャルウェハの製造方法
TW201310701A (zh) 三族氮化物半導體發光元件之製造方法
WO2024154750A1 (ja) 半導体素子及びその製造方法
JP2007149779A (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP4924498B2 (ja) 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
CN113410350A (zh) 深紫外发光元件及其制备方法
JP4900126B2 (ja) 半導体デバイスの作製方法
US7749787B2 (en) Method for forming quantum dots by alternate growth process
CN116387982A (zh) 一种氮化镓基激光器外延结构及具有该结构的激光器
KR101613556B1 (ko) 질화물 반도체 소자 제조방법
JP2009267341A (ja) Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20230131