CN104795385B - 系统级包装模块和系统级包装模块的制造方法 - Google Patents

系统级包装模块和系统级包装模块的制造方法 Download PDF

Info

Publication number
CN104795385B
CN104795385B CN201510027611.XA CN201510027611A CN104795385B CN 104795385 B CN104795385 B CN 104795385B CN 201510027611 A CN201510027611 A CN 201510027611A CN 104795385 B CN104795385 B CN 104795385B
Authority
CN
China
Prior art keywords
memory
storage chip
pad
chip
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510027611.XA
Other languages
English (en)
Other versions
CN104795385A (zh
Inventor
戎博斗
甘万达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN104795385A publication Critical patent/CN104795385A/zh
Application granted granted Critical
Publication of CN104795385B publication Critical patent/CN104795385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种系统级包装模块和系统级包装模块的制造方法。所述系统级包装模块包含非存储芯片、捆绑式存储器及密封包装材料。所述非存储芯片具有多个衬垫。所述捆绑式存储器包含第一存储芯片和第二存储芯片。所述第一存储芯片和所述第二存储芯片并排形成在基板之上，所述第一存储芯片包含第一组衬垫和所述第二存储芯片包含第二组衬垫。所述密封包装材料包装所述非存储芯片和所述捆绑式存储器。所述非存储芯片通过所述多个衬垫、所述第一组衬垫和所述第二组衬垫电耦接所述捆绑式存储器。所述第一组衬垫通过旋转一预定角度或镜像映射对应所述第二组衬垫。因此，所述系统级包装模块具有较佳的功耗和操作效能。

Description

系统级包装模块和系统级包装模块的制造方法
技术领域
本发明是涉及一种系统级包装模块和系统级包装模块的制造方法，尤其涉及一种通过重新安排捆绑式存储器内每一存储芯片的多个衬垫的位置，以使系统级包装模块中的非存储芯片的多个衬垫并不需要较长的引线接合或额外的重分布层电耦接捆绑式存储器内每一存储芯片的多个衬垫的系统级包装模块和系统级包装模块的制造方法。
背景技术
请参照图1，图1是说明具有多个存储芯片的晶圆11和存储芯片的放大结构的示意图，其中晶圆11包含多个称为存储芯片(die)的重复单元。如图1所示，在晶圆11中，一第一存储芯片121是被隔离于其他存储芯片，以及通过一划线12和邻近的第二存储芯片122分开。另外，在晶圆11制造完成后，晶圆11上的多个存储芯片是被多条划线互相隔离，以及多个存储芯片中的每一存储芯片具有设置在相同位置的多个衬垫。例如，第一存储芯片121具有设置在第一存储芯片121的上边之上或靠近第一存储芯片121的上边的第一组衬垫1211，以及第二存储芯片122具有设置在第二存储芯片122的上边之上或靠近第二存储芯片122的上边的第二组衬垫1221。
一般说来，在晶圆11制造完成后，晶圆11是被切割成多个个别可分离的存储芯片(例如第一存储芯片121以及第二存储芯片122)。然而有时候需要结合2个存储芯片成为一捆绑式存储器(bundled memory)13或结合4个存储芯片成为一捆绑式存储器14。例如每一存储芯片的存储容量和总线宽度为2Mx32bit，则捆绑式存储器13将有较大的存储容量(4M)和相同的总线宽度(32bits)，或较大的总线宽度(64bits)和相同的存储容量(2M)。另外，捆绑式存储器14也将有较大的存储容量(8M)和相同的总线宽度(32bits)，或较大的总线宽度(128bits)和相同的存储容量(2M)。
当捆绑式存储器13和另一逻辑集成电路(例如非存储器电路，其中所述非存储器电路包含逻辑基础的半导体工艺电路、射频电路、模拟电路、混合模式电路等，以及内存包含存储器基础的半导体工艺电路，其中存储器基础的半导体工艺电路包含动态随机存取存储器(Dynamic Random AccessMemory,DRAM)、静态随机存取存储器(Static RandomAccess Memory,SRAM)、与非门快闪存储器(NAND flash memory)、磁阻随机存取存储器(Magnetoresistive Random Access Memory,MRAM)、参数随机存取存储器(ParameterRandom Access Memory,PRAM)、电阻式随机存取存储器(Resistiverandom accessmemory,RRAM)等，其中美国专利公开号2013/0091315和2013/0091312已公开存储器电路和逻辑单元互相堆栈的技术特征)互相堆栈，且包装或密封在一起时，如果逻辑集成电路的主动电路区覆盖住第二组衬垫1221(或第一组衬垫1211)的部份，则将付出昂贵的代价以电耦接逻辑集成电路的多个衬垫至第二组衬垫1221(或第一组衬垫1211)被覆盖的部份，也就是说逻辑集成电路的多个衬垫不是需要较长的引线接合(wire bonding)就是需要额外的重分布层(Redistribution layer,RDL)以电耦接第二组衬垫1221(或第一组衬垫1211)被覆盖的部份。另一方面，传统的晶圆切割过程较长、系统级包装模块(或多芯片包装(Multi-Chip Packaging,MCP))的外型较大以及材料成本较高。因此，现有技术对于系统级包装模块并不是一个好的选择。
发明内容
本发明的一实施例公开一种系统级包装模块。所述系统级包装模块包含一非存储芯片、一捆绑式存储器及一密封包装材料。所述非存储芯片具有多个衬垫。所述捆绑式存储器包含一第一存储芯片和一第二存储芯片，其中所述第一存储芯片和所述第二存储芯片并排形成在一基板之上，所述第一存储芯片包含设置在所述第一存储芯片的一边之上或靠近所述第一存储芯片的所述边的一第一组衬垫，以及所述第二存储芯片包含设置在所述第二存储芯片的一边之上或靠近所述第二存储芯片的所述边的一第二组衬垫。所述密封包装材料是用以包装所述非存储芯片和所述捆绑式存储器，其中所述非存储芯片通过所述多个衬垫、所述第一组衬垫和所述第二组衬垫电耦接所述捆绑式存储器。所述第一组衬垫通过旋转一预定角度或镜像映射对应所述第二组衬垫。
本发明的另一实施例公开一种系统级包装模块的制造方法。所述制造方法包含形成包含一第一存储芯片和一第二存储芯片的一捆绑式存储器，其中所述第一存储芯片和所述第二存储芯片并排形成在一基板，所述第一存储芯片包含设置在所述第一存储芯片的一边之上或靠近所述第一存储芯片的所述边的一第一组衬垫，以及所述第二存储芯片包含设置在所述第二存储芯片的一边之上或靠近所述第二存储芯片的所述边的一第二组衬垫，其中所述第一组衬垫通过旋转一预定角度或镜像映射对应所述第二组衬垫。
本发明公开一种系统级包装模块和系统级包装模块的制造方法。所述系统级包装模块和所述制造方法是通过重新安排一捆绑式存储器内每一存储芯片的多个衬垫的位置，以使所述捆绑式存储器内每一存储芯片的多个衬垫中的大部分(或全部)不会被一非存储芯片的主动电路区覆盖。因此，相较于现有技术，所述系统级包装模块中的非存储芯片的多个衬垫并不需要较长的引线接合或额外的重分布层电耦接所述捆绑式存储器内每一存储芯片的多个衬垫，所以本发明所公开的系统级包装模块的系统级延迟时间的总和可被降低，也就是说本发明所公开的系统级包装模块具有较佳的功耗和操作效能。
附图说明
图1是说明具有多个存储芯片的晶圆和存储芯片的放大结构的示意图。
图2是本发明的第一实施例公开具有多个存储芯片的晶圆以及存储芯片的放大结构的示意图。
图3是说明第二组衬垫通过旋转角度180°对应第一组衬垫的示意图。
图4是说明第二组衬垫通过旋转角度90°或270°对应第一组衬垫的示意图。
图5是说明第二组衬垫通过镜像映射对应第一组衬垫的示意图。
图6、7是说明非存储芯片堆栈或设置在捆绑式存储器的划线之下的示意图。
图8-11是说明非存储芯片堆栈或设置在捆绑式存储器的划线之上的示意图。
图12是说明捆绑式存储器和非存储芯片是并排设置在密封包装材料内的示意图。
图13是说明第一存储芯片的第一组衬垫包含至少两列衬垫的示意图。
图14、15是说明非存储芯片的设置位置的示意图。
图16是说明至少一定位标记设置在捆绑式存储器内的划线之上的示意图。
图17是本发明的第二实施例公开一种系统级包装模块的制造方法的流程图。
其中，附图标记说明如下：
11 晶圆
12 划线
13、14 捆绑式存储器
15 非存储芯片
16 定位标记
20 引线
121 第一存储芯片
122 第二存储芯片
1211 第一组衬垫
1221 第二组衬垫
1700-1712 步骤
具体实施方式
请参照图2，图2是本发明的第一实施例公开具有多个存储芯片的一晶圆11以及存储芯片的放大结构的示意图。如图2所示，晶圆11包含多个重复可分离的存储芯片(例如第一存储芯片121、第二存储芯片122)，其中晶圆11内的每一存储芯片是相同的且具有一组衬垫。例如第一存储芯片121具有第一组衬垫1211以及第二存储芯片122具有第二组衬垫1221。在本发明的一实施例中，第一存储芯片121和第二存储芯片122是结合在一起形成一捆绑式存储器(bundled memory)13，以及另外4个可分离的存储芯片是结合在一起形成一捆绑式存储器14。另外，晶圆11内的每一存储芯片是通过划线和相邻的其他存储芯片隔开，晶圆11可为一硅基板，以及多个存储芯片可根据常规半导体工艺形成在晶圆11之上。
如图2所示，一划线12是设置在第一存储芯片121和第二存储芯片122之间，其中设置第一存储芯片121的第一组衬垫1211的一边不相邻于划线12以及设置第二存储芯片122的第二组衬垫1221的一边也不相邻于划线12。如图2所示，晶圆11上的划线可被分成至少二种(一种划线最终会被芯片切割步骤切割以及另一种划线则不会被芯片切割步骤切割)。例如，划线12将不会被芯片切割步骤切割(也就是说划线12最终会被保留在第一存储芯片121和第二存储芯片122之间)。然而，在捆绑式存储器13之外的划线120、130将会被芯片切割步骤切割。另外，在本发明的另一实施例中，第二存储芯片122的第二组衬垫1221可通过旋转一预定角度对应第一存储芯片121的第一组衬垫1211(如图3所示的角度180°或如图4所示的角度90°或270°)。另外，在本发明的另一实施例中，第二存储芯片122的第二组衬垫1221可通过镜像映射对应第一存储芯片121的第一组衬垫1211(如图5所示)。
在晶圆11上被切割出来的捆绑式存储器13或捆绑式存储器14可和另一非存储芯片15(例如一逻辑集成电路)堆栈在一起。例如，非存储芯片15可堆栈或设置在捆绑式存储器13的划线之下(如图6所示)或捆绑式存储器14的划线之下(如图7所示)。但在本发明的另一实施例中，非存储芯片15是堆栈或设置在捆绑式存储器13的划线之上(如图8、9所示)或捆绑式存储器14的划线之上(如图10、11所示)。非存储芯片15也具有多个衬垫以及当非存储芯片15堆栈或设置在捆绑式存储器13的划线之下(如图6所示)或捆绑式存储器13的划线之上(如图8所示)时，非存储芯片15是通过所述多个衬垫、第一组衬垫1211和第二组衬垫1221电耦接捆绑式存储器13，其中在图6、8中，非存储芯片15的多个衬垫可通过引线接合(wire bonding)电耦接捆绑式存储器13的第一组衬垫1211和第二组衬垫1221。然而在图9中，因为非存储芯片15的多个衬垫的位置是在捆绑式存储器13的第一组衬垫1211和第二组衬垫1221之上，所以非存储芯片15的多个衬垫可通过覆晶接合(flip chip bonding)电耦接捆绑式存储器13的第一组衬垫1211和第二组衬垫1221。另外，捆绑式存储器14和非存储芯片15的电耦接方式与捆绑式存储器13和非存储芯片15的电耦接方式相同，在此不再赘述。
在非存储芯片15和捆绑式存储器13或捆绑式存储器14电耦接后，一密封包装材料可用以包装非存储芯片15和捆绑式存储器13或非存储芯片15和捆绑式存储器14。因为捆绑式存储器13可通过图3-5重新安排第一存储芯片121的第一组衬垫1211和第二存储芯片122的第二组衬垫1221的位置，所以第一组衬垫1211和第二组衬垫1221中的大部分(或全部)将不会被非存储芯片15的主动电路区覆盖，也就是说相较于现有技术，非存储芯片15的多个衬垫并不需要较长的引线接合或额外的重分布层电耦接第一组衬垫1211和第二组衬垫1221。
另外，在本发明的另一实施例中，捆绑式存储器13和非存储芯片15是并排设置在密封包装材料内(如图12所示)。如图12所示，非存储芯片15的多个衬垫可通过引线接合(例如引线20)电耦接捆绑式存储器13的第一组衬垫1211和第二组衬垫1221。
另外，在本发明的另一实施例中，第一存储芯片121的第一组衬垫1211可包含至少两列衬垫(如图13所示)。另外，第二存储芯片122的第二组衬垫1221也可包含至少两列衬垫或一列衬垫。因此，当捆绑式存储器13内的第一组衬垫1211和第二组衬垫1221包含至少两列衬垫时，非存储芯片15将设置在如图14所示的位置。同理，当捆绑式存储器14内的至少一存储芯片的多个衬垫包含至少两列衬垫时，非存储芯片15将设置在如图15所示的位置。
另外，在本发明的另一实施例中，至少一定位标记16可设置在捆绑式存储器13或捆绑式存储器14内的划线之上(如图16所示)。例如，一定位标记16是设置在捆绑式存储器13的划线12上，以及定位标记16是设置在捆绑式存储器14的划线上，其中捆绑式存储器13的定位标记16对应一预定的方位，以及捆绑式存储器14的定位标记16也对应所述预定的方位。如此，至少一定位标记16是用以警示一操作者不要切割设置至少一定位标记16的划线。
另外，本发明的捆绑式存储器并不受限于由两个可分离的存储芯片和四个可分离的存储芯片组成，也就是说本发明的捆绑式存储器可由多个可分离的存储芯片组成。另外，本发明的捆绑式存储器也不受限于仅和一非存储芯片互相堆栈或并排在一起包装，也就是说本发明的捆绑式存储器可和至少一非存储芯片互相堆栈或并排在一起包装。
请参照图2-12、图16和图17，图17是本发明的第二实施例公开一种系统级包装模块的制造方法的流程图。图17的制造方法是利用图2的晶圆11、划线12、第一存储芯片121、第一组衬垫1211、第二存储芯片122、第二组衬垫1221、捆绑式存储器13和捆绑式存储器14说明，详细步骤如下：
步骤1700：开始；
步骤1702：提供一基板；
步骤1704：形成包含第一存储芯片121和第二存储芯片122的捆绑式存储器13在所述基板之上；
步骤1706：提供具有多个衬垫的非存储芯片15；
步骤1708：通过非存储芯片15的多个衬垫、第一存储芯片121的第一组衬垫1211和第二存储芯片122的第二组衬垫1221电耦接非存储芯片15和捆绑式存储器13；
步骤1710：包装非存储芯片15和捆绑式存储器13在所述密封包装材料之内；
步骤1712：结束。
在步骤1702中，如图2所示，所述基板是晶圆11，且晶圆11可为一硅基板。在步骤1704中，第一存储芯片121和第二存储芯片122是并排在一起形成捆绑式存储器13，其中划线12是设置在第一存储芯片121和第二存储芯片122之间，设置第一存储芯片121的第一组衬垫1211的所述边不相邻于划线12，以及设置第二存储芯片122的第二组衬垫1221的所述边也不相邻于划线12。另外，在本发明的另一实施例中，第二存储芯片122的第二组衬垫1221可通过旋转预定角度对应第一存储芯片121的第一组衬垫1211(如图3所示的角度180°或如图4所示的角度90°或270°)。另外，在本发明的另一实施例中，第二存储芯片122的第二组衬垫1221可通过镜像映射对应第一存储芯片121的第一组衬垫1211(如图5所示)。
在步骤1708中，非存储芯片15可堆栈或设置在捆绑式存储器13的划线之下(如图6所示)或捆绑式存储器14的划线之下(如图7所示)。但在本发明的另一实施例中，非存储芯片15是堆栈或设置在捆绑式存储器13的划线之上(如图8、9所示)或捆绑式存储器14的划线之上(如图10、11所示)。非存储芯片15也具有多个衬垫以及当非存储芯片15堆栈或设置在捆绑式存储器13的划线之下(如图6所示)或捆绑式存储器13的划线之上(如图8所示)时，非存储芯片15是通过所述多个衬垫、第一组衬垫1211和第二组衬垫1221电耦接捆绑式存储器13，其中在图6、8中，非存储芯片15的多个衬垫可通过引线接合电耦接捆绑式存储器13的第一组衬垫1211和第二组衬垫1221。然而在图9中，因为非存储芯片15的多个衬垫的位置是在捆绑式存储器13的第一组衬垫1211和第二组衬垫1221之上，所以非存储芯片15的多个衬垫可通过覆晶接合电耦接捆绑式存储器13的第一组衬垫1211和第二组衬垫1221。
在步骤1710中，在非存储芯片15和捆绑式存储器13或捆绑式存储器14电耦接后，所述密封包装材料可用以包装非存储芯片15和捆绑式存储器13或非存储芯片15和捆绑式存储器14。因为捆绑式存储器13可通过图3-5重新安排第一存储芯片121的第一组衬垫1211和第二存储芯片122的第二组衬垫1221的位置，所以第一组衬垫1211和第二组衬垫1221中的大部分(或全部)将不会被非存储芯片15的主动电路区覆盖，也就是说相较于现有技术，非存储芯片15的多个衬垫并不需要较长的引线接合或额外的重分布层电耦接第一组衬垫1211和第二组衬垫1221。
另外，在本发明的另一实施例中，捆绑式存储器13和非存储芯片15是并排设置在密封包装材料内(如图12所示)。因此，如图12所示，非存储芯片15的多个衬垫可通过引线接合(例如引线20)电耦接捆绑式存储器13的第一组衬垫1211和第二组衬垫1221。
另外，在本发明的另一实施例中，至少一定位标记16可设置在捆绑式存储器13或捆绑式存储器14内的划线之上(如图16所示)。如此，至少一定位标记16是用以警示操作者不要切割设置至少一定位标记16的划线。
综上所述，本发明所公开的系统级包装模块和系统级包装模块的制造方法是通过重新安排捆绑式存储器内每一存储芯片的多个衬垫的位置，以使捆绑式存储器内每一存储芯片的多个衬垫中的大部分(或全部)不会被非存储芯片的主动电路区覆盖。因此，相较于现有技术，系统级包装模块中的非存储芯片的多个衬垫并不需要较长的引线接合或额外的重分布层电耦接捆绑式存储器内每一存储芯片的多个衬垫，所以本发明所公开的系统级包装模块的系统级延迟时间的总和可被降低，也就是说本发明所公开的系统级包装模块具有较佳的功耗和操作效能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种系统级包装模块，其特征在于包含：
一非存储芯片，具有多个衬垫；
一捆绑式存储器，包含一第一存储芯片和一第二存储芯片，其中所述第一存储芯片和所述第二存储芯片并排形成在一基板之上，所述第一存储芯片包含设置在所述第一存储芯片的一边之上或靠近所述第一存储芯片的所述边的一第一组衬垫，以及所述第二存储芯片包含设置在所述第二存储芯片的一边之上或靠近所述第二存储芯片的所述边的一第二组衬垫；
一密封包装材料，用以包装所述非存储芯片和所述捆绑式存储器，其中所述非存储芯片通过所述多个衬垫、所述第一组衬垫和所述第二组衬垫电耦接所述捆绑式存储器；及
至少一定位标记，设置在所述第一存储芯片和所述第二存储芯片之间的一划线之上，用以定位所述划线，以及使所述划线不被切割；
其中所述第一组衬垫通过旋转一预定角度对应所述第二组衬垫，其中所述预定角度是90°或270°。
2.如权利要求1所述的系统级包装模块，其特征在于所述第一存储芯片的所述边不相邻于所述划线，以及所述第二存储芯片的所述边不相邻于所述划线。
3.如权利要求1所述的系统级包装模块，其特征在于所述非存储芯片设置在所述划线之上或之下，或所述非存储芯片和所述捆绑式存储器是并排设置。
4.如权利要求1所述的系统级包装模块，其特征在于所述第一组衬垫包含设置在所述第一存储芯片的所述边之上或靠近所述第一存储芯片的所述边的至少两列衬垫，以及所述第二组衬垫包含设置在所述第二存储芯片的所述边之上或靠近所述第二存储芯片的所述边的至少两列衬垫。
5.如权利要求1所述的系统级包装模块，其特征在于所述非存储芯片利用一引线接合或一覆晶接合通过所述多个衬垫、所述第二组衬垫和所述第二组衬垫电耦接所述捆绑式存储器。
6.如权利要求1所述的系统级包装模块，其特征在于：
所述至少一定位标记对应于所述捆绑式存储器的一预定的方位。
7.如权利要求1所述的系统级包装模块，其特征在于所述第一组衬垫和所述第二组衬垫中的大部分或全部不会被所述非存储芯片的主动电路区覆盖。
8.如权利要求1所述的系统级包装模块，其特征在于所述捆绑式存储器的存储容量大于所述第一存储芯片的存储容量和所述第二存储芯片的存储容量，以及所述捆绑式存储器的总线宽度等于所述第一存储芯片的总线宽度和所述第二存储芯片的总线宽度。
9.如权利要求1所述的系统级包装模块，其特征在于所述捆绑式存储器的总线宽度大于所述第一存储芯片的总线宽度和所述第二存储芯片的总线宽度，以及所述捆绑式存储器的存储容量等于所述第一存储芯片的存储容量和所述第二存储芯片的存储容量。
10.一种系统级包装模块的制造方法，其特征在于包含：
形成包含一第一存储芯片和一第二存储芯片的一捆绑式存储器，其中所述第一存储芯片和所述第二存储芯片并排形成在一基板，所述第一存储芯片包含设置在所述第一存储芯片的一边之上或靠近所述第一存储芯片的所述边的一第一组衬垫，以及所述第二存储芯片包含设置在所述第二存储芯片的一边之上或靠近所述第二存储芯片的所述边的一第二组衬垫，其中所述第一组衬垫通过旋转一预定角度对应所述第二组衬垫，以及所述预定角度是90°或270°；及
形成设置在所述第一存储芯片和所述第二存储芯片之间的一划线之上的至少一定位标记，其中所述至少一定位标记是用以定位所述划线，以及使所述划线不被切割。
11.如权利要求10所述的制造方法，其特征在于另包含：
提供具有多个衬垫的一非存储芯片；
所述非存储芯片通过所述多个衬垫、所述第一组衬垫和所述第二组衬垫电耦接所述捆绑式存储器；及
包装所述非存储芯片和所述捆绑式存储器在一密封包装材料之内。
12.如权利要求10所述的制造方法，其特征在于：
所述至少一定位标记对应于所述捆绑式存储器的一预定的方位。
CN201510027611.XA 2014-01-20 2015-01-20 系统级包装模块和系统级包装模块的制造方法 Active CN104795385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461929130P 2014-01-20 2014-01-20
US61/929,130 2014-01-20

Publications (2)

Publication Number Publication Date
CN104795385A CN104795385A (zh) 2015-07-22
CN104795385B true CN104795385B (zh) 2017-09-08

Family

ID=53545480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510027611.XA Active CN104795385B (zh) 2014-01-20 2015-01-20 系统级包装模块和系统级包装模块的制造方法

Country Status (3)

Country Link
US (1) US9601456B2 (zh)
CN (1) CN104795385B (zh)
TW (1) TWI576980B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102179297B1 (ko) * 2014-07-09 2020-11-18 삼성전자주식회사 모노 패키지 내에서 인터커넥션을 가지는 반도체 장치 및 그에 따른 제조 방법
US9899324B1 (en) * 2016-11-28 2018-02-20 Globalfoundries Inc. Structure and method of conductive bus bar for resistive seed substrate plating
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die
CN115802602B (zh) * 2023-02-08 2023-09-26 深圳时识科技有限公司 三维堆叠装置及方法、电路板和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845324A (zh) * 2005-04-08 2006-10-11 钰创科技股份有限公司 堆叠式多重积体电路祼晶封装组合结构
CN101060113A (zh) * 2006-04-18 2007-10-24 联华电子股份有限公司 芯片封装结构
US7485953B2 (en) * 2006-04-05 2009-02-03 United Microelectronics Corp. Chip package structure
CN102468292A (zh) * 2010-10-29 2012-05-23 万国半导体股份有限公司 一种用于直流-直流转换器的封装体结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335529A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
JP4091838B2 (ja) * 2001-03-30 2008-05-28 富士通株式会社 半導体装置
US6531782B1 (en) * 2001-06-19 2003-03-11 Cypress Semiconductor Corp. Method of placing die to minimize die-to-die routing complexity on a substrate
JP4601892B2 (ja) * 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
KR100585150B1 (ko) * 2004-07-01 2006-05-30 삼성전자주식회사 신호 전달 특성을 개선시킨 반도체 장치
KR100761755B1 (ko) * 2005-02-28 2007-09-28 삼성전자주식회사 입출력 비트구조를 조절할 수 있는 반도체 메모리 장치
DE102005049248B4 (de) * 2005-10-14 2008-06-26 Qimonda Ag Gehäuster DRAM-Chip für Hochgeschwindigkeitsanwendungen
KR100962678B1 (ko) * 2007-07-04 2010-06-11 삼성전자주식회사 듀얼 미러 칩을 포함하는 웨이퍼 및 상기 칩을 포함하는 멀티칩 패키지
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
TWI565026B (zh) 2012-01-05 2017-01-01 威盛電子股份有限公司 晶片封裝結構
TWI528500B (zh) 2012-03-20 2016-04-01 鈺創科技股份有限公司 包裹式記憶體和用於製造具有一外部輸入輸出匯流排的包裹式記憶體 的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845324A (zh) * 2005-04-08 2006-10-11 钰创科技股份有限公司 堆叠式多重积体电路祼晶封装组合结构
US7485953B2 (en) * 2006-04-05 2009-02-03 United Microelectronics Corp. Chip package structure
CN101060113A (zh) * 2006-04-18 2007-10-24 联华电子股份有限公司 芯片封装结构
CN102468292A (zh) * 2010-10-29 2012-05-23 万国半导体股份有限公司 一种用于直流-直流转换器的封装体结构

Also Published As

Publication number Publication date
TW201530730A (zh) 2015-08-01
US9601456B2 (en) 2017-03-21
US20150206849A1 (en) 2015-07-23
CN104795385A (zh) 2015-07-22
TWI576980B (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
CN104795385B (zh) 系统级包装模块和系统级包装模块的制造方法
KR102308487B1 (ko) CiM 패키지 및 이것을 형성하는 방법
CN104321863B (zh) 带有多个管芯的封装基板
CN100595878C (zh) 半导体堆叠管芯/晶片构造和封装及其方法
CN104081516B (zh) 堆叠型半导体封装及其制造方法
US8198717B1 (en) Signal shifting to allow independent control of identical stacked memory modules
KR101557273B1 (ko) 반도체 패키지
CN204614786U (zh) 高密度电路薄膜
CN103985648A (zh) 半导体的晶圆级封装方法和半导体封装件
CN101228628A (zh) 具有堆叠的集成电路的集成电路封装及其方法
CN101919002A (zh) 数据存储和可堆叠结构
CN101097905A (zh) 半导体器件及其制造方法
CN110176403A (zh) 制造包括增强顶部晶片的半导体封装的方法
CN104157619B (zh) 一种新型PoP堆叠封装结构及其制造方法
CN113096699A (zh) 在硅衬底和封装衬底上耦合高带宽存储器设备的技术
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN106803503A (zh) 包括具有阶梯状边缘的模制层叠晶片的半导体封装
WO2014025919A1 (en) Monolithic multi-channel adaptable stt-mram
CN103681639B (zh) 系统级封装结构及其封装方法
CN210723023U (zh) 一种bga封装结构
CN206727065U (zh) 一种用于多组半导体芯片堆叠封装的结构
CN202394957U (zh) 半导体晶圆及封装构造
CN106205670A (zh) 包括再分布层的半导体器件
CN101236959A (zh) 多芯片交错堆栈的封装结构
CN111029303B (zh) 集成电路封装件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant