CN104678671A - 显示基板及其制造方法和显示装置 - Google Patents

显示基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN104678671A
CN104678671A CN201510144882.3A CN201510144882A CN104678671A CN 104678671 A CN104678671 A CN 104678671A CN 201510144882 A CN201510144882 A CN 201510144882A CN 104678671 A CN104678671 A CN 104678671A
Authority
CN
China
Prior art keywords
electrode pattern
via hole
insulation course
metal layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510144882.3A
Other languages
English (en)
Other versions
CN104678671B (zh
Inventor
封宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510144882.3A priority Critical patent/CN104678671B/zh
Publication of CN104678671A publication Critical patent/CN104678671A/zh
Priority to US14/913,327 priority patent/US9831178B2/en
Priority to PCT/CN2015/087367 priority patent/WO2016155203A1/zh
Application granted granted Critical
Publication of CN104678671B publication Critical patent/CN104678671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示基板及其制造方法和显示装置。显示基板包括：衬底基板和形成于衬底基板上方的第一金属层、第二金属层、第一电极图形、第二电极图形、第一绝缘层和第二绝缘层，第一绝缘层位于第一金属层之上，第二绝缘层位于第一绝缘层的上方，第一电极图形和第二金属层位于第一绝缘层和第二绝缘层之间；第一绝缘层和第二绝缘层对应第一金属层正上方的位置设置有过孔，第一电极图形的一端与第二金属层连接，第一电极图形的另一端延伸至过孔内，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接。本发明降低了后续工艺中产生各种不良现象的机率，以及避免了第二电极图形发生劣化断路、线不良和异常显示等问题。

Description

显示基板及其制造方法和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其制造方法和
显示装置。
背景技术
目前，在薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称：TFT-LCD)技术领域中，高级超维场转换技术(ADvanced Super Dimension Switch)显示装置的应用越来越广泛。其中，高开口率H-ADS显示装置是ADS显示装置中的一种重要类型。
图1为现有技术中H-ADS显示基板的结构示意图，如图1所示，该显示基板可包括衬底基板11和形成于衬底基板11上方的第一金属层12、第二金属层13、第二电极图形15、第一绝缘层16、第二绝缘层17和有源层21。第一绝缘层16位于第一金属层12之上，有源层21位于第一绝缘层16之上，第二金属层13位于有源层21之上，第二绝缘层17位于第二金属层13之上，第二电极图形15位于第二绝缘层17之上，第一金属层12上方的第一绝缘层16和第二绝缘层17上设置有第一过孔19，第二金属层13上方的第二绝缘层17上设置有第二过孔20，部分第二电极图形15设置于第一过孔19和第二过孔20中以实现将第一金属层12和第二金属层13连接。
现有技术中，采用第二电极图形15作为连接介质，并在需要连接的金属层对应位置进行过孔工艺，以实现金属层之间的导通。但是，现有技术存在如下技术问题：
1)需要两个过孔对不同的金属层进行连接，造成过孔的分布密度太高，这样会导致后续的工艺中出现各种不良现象，例如：过孔的分布密度太高使得配向膜工艺中配向膜扩散不均形成mura，从而提高了后续工艺中产生各种不良现象的机率。
2)由于需要采用两个过孔对不同的金属层进行连接，因此作为连接介质的第二电极图形15除了部分结构位于两个过孔中之外，还有部分结构位于第二绝缘层17之上，使得第二电极图形15跨越的距离较大，位于过孔周围的台阶处和拐角处的第二电极图形15较为脆弱，导致第二电极图形制作完成之后的工艺中特别是产品制作完成和使用过程中容易发生腐蚀，从而容易发生劣化断路、线不良和异常显示等问题。
发明内容
本发明提供一种显示基板及其制造方法和显示装置，用于降低后续工艺中产生各种不良现象的机率，以及避免第二电极图形发生劣化断路、线不良和异常显示等问题。
为实现上述目的，本发明提供了一种显示基板，包括：衬底基板和形成于所述衬底基板上方的第一金属层、第二金属层、第一电极图形、第二电极图形、第一绝缘层和第二绝缘层，所述第一绝缘层位于所述第一金属层之上，所述第二绝缘层位于所述第一绝缘层的上方，所述第一电极图形和所述第二金属层位于所述第一绝缘层和所述第二绝缘层之间；
所述第一绝缘层和第二绝缘层对应所述第一金属层正上方的位置设置有过孔，所述第一电极图形的一端与所述第二金属层连接，所述第一电极图形的另一端延伸至所述过孔内，所述第二电极图形位于所述过孔内且与所述第一电极图形连接，所述第二电极图形还与第一金属层连接。
可选地，所述过孔包括设置于所述第一绝缘层上的第一子过孔和设置于所述第二绝缘层上的第二子过孔，所述第一子过孔和所述第二子过孔连通且所述第二子过孔的宽度大于所述第一子过孔的宽度；
位于所述过孔中的第一电极图形位于所述第二子过孔中且位于所述第一绝缘层之上；
位于所述过孔中的第二电极图形的一端位于第一子过孔中，位于所述过孔中的第二电极图形的另一端位于第二子过孔中且位于所述第一电极图形之上。
可选地，所述过孔靠近所述第二金属层的一侧为台阶状。
可选地，所述第二金属层位于第一电极图形之下，或者所述第二金属层位于所述第一电极图形之上。
可选地，所述第一金属层为栅极金属层，所述第二金属层为源漏金属层；或者，
所述第一金属层为源漏金属层，所述第二金属层为栅金属层。
为实现上述目的，本发明提供了一种显示装置，包括：相对设置的上述基板和对置基板。
为实现上述目的，本发明提供了一种显示基板的制造方法，包括：
在衬底基板的上方形成第一金属层、第一绝缘层、第二金属层、第一电极图形和第二绝缘层，所述第一绝缘层位于所述第一金属层之上，所述第二绝缘层位于所述第一绝缘层的上方，所述第一电极图形和所述第二金属层位于所述第一绝缘层和所述第二绝缘层之间，所述第一电极图形的一端与所述第二金属层连接；
在第一绝缘层和第二绝缘层对应所述第一金属层正上方的位置形成过孔，所述第一电极图形的另一端延伸至所述过孔内；
在所述衬底基板的上方形成所述第二电极图形，所述第二电极图形位于所述过孔内且与所述第一电极图形连接，所述第二电极图形还与第一金属层连接。
可选地，所述在衬底基板的上方形成第一金属层、第一绝缘层、第二金属层、第一电极图形和第二绝缘层包括：
在所述衬底基板之上形成所述第一金属层；
在所述第一金属层之上形成所述第一绝缘层；
在所述第一绝缘层上形成有源层和位于有源层之上的第二金属层；
在所述第二金属层之上形成所述第一电极图形；
在所述第一电极图形之上形成所述第二绝缘层。
可选地，所述在衬底基板的上方形成第一金属层、第一绝缘层、第二金属层、第一电极图形和第二绝缘层包括：
在所述衬底基板之上形成所述第一金属层；
在所述第一金属层之上形成所述第一绝缘层；
在所述第一绝缘层之上形成有源层；
在所述衬底基板的上方形成所述第一电极图形；
在所述第一电极图形之上形成所述第二金属层；
在所述第二金属层之上形成所述第二绝缘层。
可选地，所述过孔包括设置于所述第一绝缘层上的第一子过孔和设置于所述第二绝缘层上的第二子过孔，所述第一子过孔和所述第二子过孔连通且所述第二子过孔的宽度大于所述第一子过孔的宽度；
位于所述过孔中的第一电极图形位于所述第二子过孔中且位于所述第一绝缘层之上；
位于所述过孔中的第二电极图形的一端位于第一子过孔中，位于所述过孔中的第二电极图形的另一端位于第二子过孔中且位于所述第一电极图形之上。
本发明具有以下有益效果：
本发明提供的显示基板及其制造方法和显示装置的技术方案中，第一绝缘层和第二绝缘层对应第一金属层正上方的位置设置有过孔，第一电极图形的一端与第二金属层连接，第一电极图形的另一端延伸至过孔内，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接，以实现第一金属层和第二金属层的连接，本发明采用一个过孔对不同的金属层进行连接，降低了过孔的分布密度，从而降低了后续工艺中产生各种不良现象的机率。本发明中仅采用一个多孔对不同的金属层进行连接且作为连接介质的第二电极图形位于过孔中，使得第二电极图形无需位于过孔周围的台阶处和拐角处，避免了由过孔周围的台阶处和拐角处引起的第二电极图形发生腐蚀的现象，从而避免了第二电极图形发生劣化断路、线不良和异常显示等问题。
附图说明
图1为现有技术中H-ADS显示基板的结构示意图；
图2为本发明实施例一提供的一种显示基板的结构示意图；
图3为本发明实施例二提供的一种显示基板的结构示意图；
图4a为实施例四中形成第一金属层的示意图；
图4b为实施例四中形成第一绝缘层的示意图；
图4c为实施例四中形成第二金属层的示意图；
图4d为实施例四中形成第一电极图形的示意图；
图4e为实施例四中形成第二绝缘层的示意图；
图4f为实施例四中形成过孔的示意图；
图5a为实施例五中形成第一金属层的示意图；
图5b为实施例四中形成第一绝缘层的示意图；
图5c为实施例五中形成第一电极图形的示意图；
图5d为实施例五中形成第二金属层的示意图；
图5e为实施例五中形成第二绝缘层的示意图；
图5f为实施例五中形成过孔的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的显示基板及其制造方法和显示装置进行详细描述。
图2为本发明实施例一提供的一种显示基板的结构示意图，如图2所示，该显示基板包括：衬底基板11和形成于衬底基板11上方的第一金属层12、第二金属层13、第一电极图形14、第二电极图形15、第一绝缘层16和第二绝缘层17，第一绝缘层16位于第一金属层12之上，第二绝缘层17位于第一绝缘层16的上方，第一电极图形14和第二金属层13位于第一绝缘层16和第二绝缘层17之间。第一绝缘层16和第二绝缘层17对应于第一金属层12正上方的位置设置有过孔18，第一电极图形14的一端与第二金属层13连接，第一电极图形14的另一端延伸至过孔18内，第二电极图形15位于过孔18内且与第一电极图形14连接，第二电极图形15还与第一金属层12连接。
本实施例中，第一电极图形14分别与第二电极图形15和第二金属层13连接，且第二电极图形15与第一金属层12连接，从而实现了第一金属层12和第二金属层13连接。
本实施例中，过孔18包括设置于第一绝缘层16上的第一子过孔181和设置于第二绝缘层17上的第二子过孔182，第一子过孔181和第二子过孔182连通且第二子过孔182的宽度大于第一子过孔181的宽度。位于过孔18中的第一电极图形14位于第二子过孔182中且位于第一绝缘层16之上。位于过孔18中的第二电极图形15的一端位于第一子过孔181中，位于过孔18中的第二电极图形15的另一端位于第二子过孔182中且位于第一电极图形14之上。需要说明的是：图2的过孔18中的虚线是为了分隔第一子过孔181和第二子过孔182。
优选地，过孔18靠近第二金属层13的一侧为台阶状。采用台阶状的过孔，避免了采用直接隧穿第一绝缘层和第二绝缘层的深刻孔(即深度较大的过孔)，从而避免了由于深刻孔的深度过大而导致的后续工艺中的各种不良，例如：避免了配向膜工艺中配向膜扩散不均形成mura，并且有效预防了电极层倒角的出现，避免发生断路的现象。
本实施例中，第二金属层13位于第一电极图形14之下。具体地，第二金属层13位于第一绝缘层16的上方，第一电极图形14部分位于第二金属层13之上且部分位于第一绝缘层16之上。
本实施例中，第一金属层12为栅极金属层，第二金属层13为源漏金属层。可选地，在实际应用中，第一金属层12还可以为源漏金属层，第二金属层13还可以为栅金属层，此种情况不再具体画出。
进一步地，该显示基板还可以包括有源层21。有源层21位于第二金属层13之下，且位于第一绝缘层16之上。
本实施例中，第一电极图形14位于第一电极层中，第一电极层包括作为连接介质的结构和用于产生电场的结构，其中，作为连接介质的结构为第一电极图形14，图2中仅画出了第一电极图形14，用于产生电场的结构未具体画出。
本实施例中，第二电极图形15位于第二电极层中，第二电极层包括作为连接介质的结构和用于产生电场的结构，其中，作为连接介质的结构为第二电极图形15，图2中仅画出了第二电极图形15，用于产生电场的结构未具体画出。
本实施例中，第一电极图形14和第二电极图形15的材料可以为透明导电材料，例如：ITO。
本实施例提供的显示基板中，第一绝缘层和第二绝缘层对应第一金属层正上方的位置设置有过孔，第一电极图形的一端延伸至过孔内，第一电极图形的另一端与第二金属层连接，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接，以实现第一金属层和第二金属层的连接，本实施例采用一个过孔对不同的金属层进行连接，降低了过孔的分布密度，从而降低了后续工艺中产生各种不良现象的机率。本实施例中仅采用一个过孔对不同的金属层进行连接且作为连接介质的第二电极图形位于过孔中，使得第二电极图形无需位于过孔周围的台阶处和拐角处，避免了由过孔周围的台阶处和拐角处引起的第二电极图形发生腐蚀的现象，从而避免了第二电极图形发生劣化断路、线不良和异常显示等问题。因此，本实施例在信赖性实验和良率方面均有较高的效果。
图3为本发明实施例二提供的一种显示基板的结构示意图，如图3所示，该显示基板包括：衬底基板11和形成于衬底基板11上方的第一金属层12、第二金属层13、第一电极图形14、第二电极图形15、第一绝缘层16和第二绝缘层17，第一绝缘层16位于第一金属层12之上，第二绝缘层17位于第一绝缘层16的上方，第一电极图形14和第二金属层13位于第一绝缘层16和第二绝缘层17之间。第一绝缘层16和第二绝缘层17对应于第一金属层12正上方的位置设置有过孔18，第一电极图形14的一端延伸至过孔18内，第一电极图形14的另一端与第二金属层13连接，第二电极图形15位于过孔18内且与第一电极图形14连接，第二电极图形15还与第一金属层12连接。
本实施例中，第一电极图形14分别与第二电极图形15和第二金属层13连接，且第二电极图形15与第一金属层12连接，从而实现了第一金属层12和第二金属层13连接。
本实施例中，过孔18包括设置于第一绝缘层16上的第一子过孔181和设置于第二绝缘层17上的第二子过孔182，第一子过孔181和第二子过孔182连通且第二子过孔182的宽度大于第一子过孔181的宽度。位于过孔18中的第一电极图形14位于第二子过孔182中且位于第一绝缘层16之上。位于过孔18中的第二电极图形15的一端位于第一子过孔181中，位于过孔18中的第二电极图形15的另一端位于第二子过孔182中且位于第一电极图形14之上。需要说明的是：图2的过孔18中的虚线是为了分隔第一子过孔181和第二子过孔182。
优选地，过孔18靠近第二金属层13的一侧为台阶状。采用台阶状的过孔，避免了采用直接隧穿第一绝缘层和第二绝缘层的深刻孔，(即深度较大的过孔)，从而避免了由于深刻孔的深度过大而导致的后续工艺中的各种不良，例如：避免了配向膜工艺中配向膜扩散不均形成mura，并且从而有效预防了电极层倒角的出现，避免发生断路的现象。
本实施例中，第二金属层13位于第一电极图形14之上。具体地，第一电极图形14位于第一绝缘层16之上，第二绝缘层17位于第二金属层13之上。
本实施例中，第一金属层12为栅极金属层，第二金属层13为源漏金属层。可选地，在实际应用中，第一金属层12还可以为源漏金属层，第二金属层13还可以为栅金属层，此种情况不再具体画出。
进一步地，该显示基板还可以包括有源层。有源层位于位于第一绝缘层16之上，且位于第一电极图形14之下。
本实施例中，第一电极图形14位于第一电极层中，第一电极层包括作为连接介质的结构和用于产生电场的结构，其中，作为连接介质的结构为第一电极图形14，图3中仅画出了第一电极图形14，用于产生电场的结构未具体画出。
本实施例中，第二电极图形15位于第二电极层中，第二电极层包括作为连接介质的结构和用于产生电场的结构，其中，作为连接介质的结构为第二电极图形15，图3中仅画出了第二电极图形15，用于产生电场的结构未具体画出。
本实施例中，第一电极图形14和第二电极图形15的材料可以为透明导电材料，例如：ITO。
本实施例提供的显示基板中，第一绝缘层和第二绝缘层对应第一金属层正上方的位置设置有过孔，第一电极图形的一端与第二金属层连接，第一电极图形的另一端延伸至过孔内，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接，以实现第一金属层和第二金属层的连接，本实施例采用一个过孔对不同的金属层进行连接，降低了过孔的分布密度，从而降低了后续工艺中产生各种不良现象的机率。本实施例中仅采用一个多孔对不同的金属层进行连接且作为连接介质的第二电极图形位于过孔中，使得第二电极图形无需位于过孔周围的台阶处和拐角处，避免了由过孔周围的台阶处和拐角处引起的第二电极图形发生腐蚀的现象，从而避免了第二电极图形发生劣化断路、线不良和异常显示等问题。因此，本实施例在信赖性实验和良率方面均有较高的效果。
本发明实施例三提供了一种显示装置，该显示装置包括：相对设置的显示基板和对置基板，其中，显示基板采用上述实施例一或者实施例二提供的显示基板。
本实施例中，显示基板可以为阵列基板，对置基板可以为彩膜基板。
本实施例提供的显示装置中，第一绝缘层和第二绝缘层对应第一金属层正上方的位置设置有过孔，第一电极图形的一端与第二金属层连接，第一电极图形的另一端延伸至过孔内，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接，以实现第一金属层和第二金属层的连接，本实施例采用一个过孔对不同的金属层进行连接，降低了过孔的分布密度，从而降低了后续工艺中产生各种不良现象的机率。本实施例中仅采用一个过孔对不同的金属层进行连接且作为连接介质的第二电极图形位于过孔中，使得第二电极图形无需位于过孔周围的台阶处和拐角处，避免了由过孔周围的台阶处和拐角处引起的第二电极图形发生腐蚀的现象，从而避免了第二电极图形发生劣化断路、线不良和异常显示等问题。因此，本实施例在信赖性实验和良率方面均有较高的效果。
本发明实施例四提供了一种显示基板的制造方法，该方法包括：
步骤101、在衬底基板的上方形成第一金属层、第一绝缘层、第二金属层、第一电极图形和第二绝缘层，第一绝缘层位于第一金属层之上，第二绝缘层位于第一绝缘层的上方，第一电极图形和第二金属层位于第一绝缘层和第二绝缘层之间，第一电极图形的一端与第二金属层连接。
具体地，步骤101包括：
步骤1011、在衬底基板之上形成第一金属层。
图4a为实施例四中形成第一金属层的示意图，如图4a所示，在衬底基板11之上形成第一金属层材料层，对第一金属层材料层进行构图工艺以在衬底基板11之上形成第一金属层12。
步骤1012、在第一金属层之上形成第一绝缘层。
图4b为实施例四中形成第一绝缘层的示意图，如图4b所示，在第一金属层12之上沉积第一绝缘层16。
步骤1013、在第一绝缘层上形成有源层和位于有源层之上的第二金属层。
图4c为实施例四中形成第二金属层的示意图，如图4c所示，可通过构图工艺在第一绝缘层16上形成有源层21和第二金属层13。具体地，在第一绝缘层上连续沉积有源层材料层和第二金属层材料层，通过对有源层材料层和第二金属层材料层进行构图工艺以在第一绝缘层16上形成有源层21和第二金属层13。由于有源层21和第二金属层13是通过一次构图工艺形成的，因此第二金属层13下方的有源层21未被去除。
步骤1014、在第二金属层之上形成第一电极图形。
图4d为实施例四中形成第一电极图形的示意图，如图4d所示，在衬底基板11之上形成第一电极图形材料层，通过对第一电极图形材料层进行构图工艺在衬底基板11之上形成第一电极图形14。该第一电极图形14部分位于第二金属层13之上且部分位于第一金属层12的上方。
步骤1015、在第一电极图形之上形成第二绝缘层。
图4e为实施例四中形成第二绝缘层的示意图，如图4e所示，在第一电极图形14之上沉积第二绝缘层17。
步骤102、在第一绝缘层和第二绝缘层对应所述第一金属层正上方的位置形成过孔，第一电极图形的另一端延伸至过孔内。
图4f为实施例四中形成过孔的示意图，如图4f所示，通过对第一绝缘层16和第二绝缘层17进行构图工艺以形成过孔18，部分第一电极图形14位于过孔18中。优选地，本实施例通过一次构图工艺形成过孔18。本实施例中，过孔18包括设置于第一绝缘层16上的第一子过孔181和设置于第二绝缘层17上的第二子过孔182，第一子过孔181和第二子过孔182连通且第二子过孔182的宽度大于第一子过孔181的宽度；位于过孔18中的第一电极图形14位于第二子过孔182中且位于第一绝缘层16之上；位于过孔18中的第二电极图形15的一端位于第一子过孔181中，位于过孔18中的第二电极图形15的另一端位于第二子过孔182中且位于第一电极图形14之上。在过孔18中由于部分第一电极图形14的遮挡作用，使得过孔18的靠近第二金属层13的一侧为台阶状。
步骤103、在衬底基板的上方形成第二电极图形，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接。
如图2所示，在第二绝缘层17之上形成第二电极图形材料层，通过对第二电极图形材料层进行构图工艺在衬底基板11的上方形成第二电极图形15。第二电极图形15位于过孔18内且与第一电极图形14连接，第二电极图形15还与第一金属层12连接，从而实现第一金属层12和第二金属层13连接。
本实施例中，步骤1011、步骤1013、步骤1014、步骤102和步骤103均可通过构图工艺实现。换言之，本实施例可通过1+4mask工艺实现。
本实施例提供的显示基板的制造方法可用于制造上述实施例一提供的显示基板，对显示基板的具体描述可参见实施例一，此处不再赘述。
本实施例提供的显示基板的制造方法制造出的显示基板中，第一绝缘层和第二绝缘层对应第一金属层正上方的位置设置有过孔，第一电极图形的一端与第二金属层连接，第一电极图形的另一端延伸至过孔内，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接，以实现第一金属层和第二金属层的连接，本实施例采用一个过孔对不同的金属层进行连接，降低了过孔的分布密度，从而降低了后续工艺中产生各种不良现象的机率。本实施例中仅采用一个过孔对不同的金属层进行连接且作为连接介质的第二电极图形位于过孔中，使得第二电极图形无需位于过孔周围的台阶处和拐角处，避免了由过孔周围的台阶处和拐角处引起的第二电极图形发生腐蚀的现象，从而避免了第二电极图形发生劣化断路、线不良和异常显示等问题。因此，本实施例在信赖性实验和良率方面均有较高的效果。
本发明实施例五提供了一种显示基板的制造方法，该方法包括：
步骤201、在衬底基板的上方形成第一金属层、第一绝缘层、第二金属层、第一电极图形和第二绝缘层，第一绝缘层位于第一金属层之上，第二绝缘层位于第一绝缘层的上方，第一电极图形和第二金属层位于第一绝缘层和第二绝缘层之间，第一电极图形的一端与第二金属层连接。
具体地，步骤201包括：
步骤2011、在衬底基板之上形成所述第一金属层。
图5a为实施例五中形成第一金属层的示意图，如图5a所示，在衬底基板11之上形成第一金属层材料层，对第一金属层材料层进行构图工艺以在衬底基板11之上形成第一金属层12。
步骤2012、在第一金属层之上形成第一绝缘层。
图5b为实施例四中形成第一绝缘层的示意图，如图5b所示，在第一金属层12之上沉积第一绝缘层16。
步骤2013、在第一绝缘层之上形成有源层。
具体地，在第一绝缘层之上形成有源层材料层，对有源层材料层进行构图工艺形成有源层。
步骤2014、在衬底基板的上方形成第一电极图形。
图5c为实施例五中形成第一电极图形的示意图，如图5c所示，在衬底基板11的上方形成第一电极图形材料层，通过对第一电极图形材料层进行构图工艺在衬底基板11的上方形成第一电极图形14。该第一电极图形14位于第一绝缘层16之上。
步骤2015、在第一电极图形之上形成第二金属层。
图5d为实施例五中形成第二金属层的示意图，如图5d所示，可通过构图工艺在第一电极图形14之上形成第二金属层13。具体地，在第一电极图形14上沉积第二金属层材料层，通过对第二金属层材料层进行构图工艺以在第一电极图形14之上形成第二金属层13。
步骤2016、在第二金属层之上形成第二绝缘层。
图5e为实施例五中形成第二绝缘层的示意图，如图5e所示，在第二金属层13之上沉积第二绝缘层17。
步骤202、在第一金属层上方的第一绝缘层和第二绝缘层上形成过孔，部分第一电极图形位于过孔中。
图5f为实施例五中形成过孔的示意图，如图5f所示，通过对第一绝缘层16和第二绝缘层17进行构图工艺以形成过孔18，部分第一电极图形14位于过孔18中。优选地，本实施例通过一次构图工艺形成过孔18。本实施例中，过孔18包括设置于第一绝缘层16上的第一子过孔181和设置于第二绝缘层17上的第二子过孔182，第一子过孔181和第二子过孔182连通且第二子过孔182的宽度大于第一子过孔181的宽度；位于过孔18中的第一电极图形14位于第二子过孔182中且位于第一绝缘层16之上；位于过孔18中的第二电极图形15的一端位于第一子过孔181中且与第一金属层12接触，位于过孔18中的第二电极图形15的另一端位于第二子过孔182中且位于第一电极图形14之上。在过孔18中由于部分第一电极图形14的遮挡作用，使得过孔18的靠近第二金属层13的一侧为台阶状。
步骤203、在衬底基板的上方形成第二电极图形，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接。
如图3所示，在第二绝缘层17之上形成第二电极图形材料层，通过对第二电极图形材料层进行构图工艺在衬底基板11的上方形成第二电极图形15。第二电极图形15位于过孔18内且与第一电极图形14连接，第二电极图形15还与第一金属层12连接，从而实现第一金属层12和第二金属层13连接。
本实施例中，步骤2011、步骤2013、步骤2014、步骤2015、步骤202和步骤203均可通过构图工艺实现。换言之，本实施例可通过1+5mask工艺实现。
本实施例提供的显示基板的制造方法可用于制造上述实施例二提供的显示基板，对显示基板的具体描述可参见实施例二，此处不再赘述。
本实施例提供的显示基板的制造方法制造出的显示基板中，第一绝缘层和第二绝缘层对应第一金属层正上方的位置设置有过孔，第一电极图形的一端与第二金属层连接，第一电极图形的另一端延伸至过孔内，第二电极图形位于过孔内且与第一电极图形连接，第二电极图形还与第一金属层连接，以实现第一金属层和第二金属层的连接，本实施例采用一个过孔对不同的金属层进行连接，降低了过孔的分布密度，从而降低了后续工艺中产生各种不良现象的机率。本实施例中仅采用一个过孔对不同的金属层进行连接且作为连接介质的第二电极图形位于过孔中，使得第二电极图形无需位于过孔周围的台阶处和拐角处，避免了由过孔周围的台阶处和拐角处引起的第二电极图形发生腐蚀的现象，从而避免了第二电极图形发生劣化断路、线不良和异常显示等问题。因此，本实施例在信赖性实验和良率方面均有较高的效果。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种显示基板，其特征在于，包括：衬底基板和形成于所述衬底基板上方的第一金属层、第二金属层、第一电极图形、第二电极图形、第一绝缘层和第二绝缘层，所述第一绝缘层位于所述第一金属层之上，所述第二绝缘层位于所述第一绝缘层的上方，所述第一电极图形和所述第二金属层位于所述第一绝缘层和所述第二绝缘层之间；
所述第一绝缘层和第二绝缘层对应所述第一金属层正上方的位置设置有过孔，所述第一电极图形的一端与所述第二金属层连接，所述第一电极图形的另一端延伸至所述过孔内，所述第二电极图形位于所述过孔内且与所述第一电极图形连接，所述第二电极图形还与第一金属层连接。
2.根据权利要求1所述的显示基板，其特征在于，所述过孔包括设置于所述第一绝缘层上的第一子过孔和设置于所述第二绝缘层上的第二子过孔，所述第一子过孔和所述第二子过孔连通且所述第二子过孔的宽度大于所述第一子过孔的宽度；
位于所述过孔中的第一电极图形位于所述第二子过孔中且位于所述第一绝缘层之上；
位于所述过孔中的第二电极图形的一端位于第一子过孔中，位于所述过孔中的第二电极图形的另一端位于第二子过孔中且位于所述第一电极图形之上。
3.根据权利要求2所述的显示基板，其特征在于，所述过孔靠近所述第二金属层的一侧为台阶状。
4.根据权利要求1所述的显示基板，其特征在于，所述第二金属层位于第一电极图形之下，或者所述第二金属层位于所述第一电极图形之上。
5.根据权利要求1所述的显示基板，其特征在于，所述第一金属层为栅极金属层，所述第二金属层为源漏金属层；或者，
所述第一金属层为源漏金属层，所述第二金属层为栅金属层。
6.一种显示装置，其特征在于，包括：相对设置的显示基板和对置基板，所述显示基板采用上述权利要求1至5任一所述的显示基板。
7.一种显示基板的制造方法，其特征在于，包括：
在衬底基板的上方形成第一金属层、第一绝缘层、第二金属层、第一电极图形和第二绝缘层，所述第一绝缘层位于所述第一金属层之上，所述第二绝缘层位于所述第一绝缘层的上方，所述第一电极图形和所述第二金属层位于所述第一绝缘层和所述第二绝缘层之间，所述第一电极图形的一端与所述第二金属层连接；
在第一绝缘层和第二绝缘层对应所述第一金属层正上方的位置形成过孔，所述第一电极图形的另一端延伸至所述过孔内；
在所述衬底基板的上方形成所述第二电极图形，所述第二电极图形位于所述过孔内且与所述第一电极图形连接，所述第二电极图形还与第一金属层连接。
8.根据权利要求7所述的显示基板的制造方法，其特征在于，所述在衬底基板的上方形成第一金属层、第一绝缘层、第二金属层、第一电极图形和第二绝缘层包括：
在所述衬底基板之上形成所述第一金属层；
在所述第一金属层之上形成所述第一绝缘层；
在所述第一绝缘层上形成有源层和位于有源层之上的第二金属层；
在所述第二金属层之上形成所述第一电极图形；
在所述第一电极图形之上形成所述第二绝缘层。
9.根据权利要求7所述的显示基板的制造方法，其特征在于，所述在衬底基板的上方形成第一金属层、第一绝缘层、第二金属层、第一电极图形和第二绝缘层包括：
在所述衬底基板之上形成所述第一金属层；
在所述第一金属层之上形成所述第一绝缘层；
在所述第一绝缘层之上形成有源层；
在所述衬底基板的上方形成所述第一电极图形；
在所述第一电极图形之上形成所述第二金属层；
在所述第二金属层之上形成所述第二绝缘层。
10.根据权利要求7所述的显示基板的制造方法，其特征在于，所述过孔包括设置于所述第一绝缘层上的第一子过孔和设置于所述第二绝缘层上的第二子过孔，所述第一子过孔和所述第二子过孔连通且所述第二子过孔的宽度大于所述第一子过孔的宽度；
位于所述过孔中的第一电极图形位于所述第二子过孔中且位于所述第一绝缘层之上；
位于所述过孔中的第二电极图形的一端位于第一子过孔中，位于所述过孔中的第二电极图形的另一端位于第二子过孔中且位于所述第一电极图形之上。
CN201510144882.3A 2015-03-30 2015-03-30 显示基板及其制造方法和显示装置 Active CN104678671B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510144882.3A CN104678671B (zh) 2015-03-30 2015-03-30 显示基板及其制造方法和显示装置
US14/913,327 US9831178B2 (en) 2015-03-30 2015-08-18 Display substrate, manufacturing method thereof and display device
PCT/CN2015/087367 WO2016155203A1 (zh) 2015-03-30 2015-08-18 显示基板及其制造方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510144882.3A CN104678671B (zh) 2015-03-30 2015-03-30 显示基板及其制造方法和显示装置

Publications (2)

Publication Number Publication Date
CN104678671A true CN104678671A (zh) 2015-06-03
CN104678671B CN104678671B (zh) 2018-12-21

Family

ID=53313949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510144882.3A Active CN104678671B (zh) 2015-03-30 2015-03-30 显示基板及其制造方法和显示装置

Country Status (3)

Country Link
US (1) US9831178B2 (zh)
CN (1) CN104678671B (zh)
WO (1) WO2016155203A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016155203A1 (zh) * 2015-03-30 2016-10-06 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN107591417A (zh) * 2017-09-22 2018-01-16 京东方科技集团股份有限公司 阵列基板及其制备方法
CN114509902A (zh) * 2022-01-27 2022-05-17 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107168582B (zh) * 2017-05-25 2019-11-12 上海天马微电子有限公司 一种触控显示面板
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180901A1 (en) * 2001-06-05 2002-12-05 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof
US20060044487A1 (en) * 2004-09-01 2006-03-02 Sharp Kabushiki Kaisha Active-matrix substrate and display device including the substrate
CN103715135A (zh) * 2013-12-16 2014-04-09 京东方科技集团股份有限公司 一种过孔及其制作方法、阵列基板
CN104392990A (zh) * 2014-11-25 2015-03-04 合肥鑫晟光电科技有限公司 一种阵列基板及显示装置
CN204557028U (zh) * 2015-03-30 2015-08-12 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943559A (en) * 1997-06-23 1999-08-24 Nec Corporation Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process
CN101526707B (zh) * 2008-03-07 2011-10-12 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
JP2011212869A (ja) 2010-03-31 2011-10-27 Seiko Epson Corp 圧電アクチュエータ、液滴噴射ヘッドおよび液滴噴射装置
CN102280436B (zh) * 2010-06-09 2014-08-06 北京京东方光电科技有限公司 薄膜金属层接线结构及其制造方法和阵列基板
CN102692771B (zh) * 2011-05-09 2014-12-17 京东方科技集团股份有限公司 一种液晶显示器、薄膜晶体管阵列基板及其制造方法
KR101988925B1 (ko) 2012-12-10 2019-06-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103474472B (zh) 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN203941365U (zh) * 2014-07-09 2014-11-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN104183607A (zh) * 2014-08-14 2014-12-03 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN104269413B (zh) * 2014-09-22 2017-08-11 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示装置
CN104465510A (zh) * 2014-12-11 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
CN104678671B (zh) 2015-03-30 2018-12-21 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180901A1 (en) * 2001-06-05 2002-12-05 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof
US20060044487A1 (en) * 2004-09-01 2006-03-02 Sharp Kabushiki Kaisha Active-matrix substrate and display device including the substrate
CN103715135A (zh) * 2013-12-16 2014-04-09 京东方科技集团股份有限公司 一种过孔及其制作方法、阵列基板
CN104392990A (zh) * 2014-11-25 2015-03-04 合肥鑫晟光电科技有限公司 一种阵列基板及显示装置
CN204557028U (zh) * 2015-03-30 2015-08-12 京东方科技集团股份有限公司 显示基板和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016155203A1 (zh) * 2015-03-30 2016-10-06 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
US9831178B2 (en) 2015-03-30 2017-11-28 Boe Technology Group Co., Ltd. Display substrate, manufacturing method thereof and display device
CN107591417A (zh) * 2017-09-22 2018-01-16 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107591417B (zh) * 2017-09-22 2020-12-04 京东方科技集团股份有限公司 阵列基板及其制备方法
CN114509902A (zh) * 2022-01-27 2022-05-17 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板及显示装置
US11764230B2 (en) 2022-01-27 2023-09-19 Mianyang HKC Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device

Also Published As

Publication number Publication date
CN104678671B (zh) 2018-12-21
US20170040251A1 (en) 2017-02-09
US9831178B2 (en) 2017-11-28
WO2016155203A1 (zh) 2016-10-06

Similar Documents

Publication Publication Date Title
CN104678671A (zh) 显示基板及其制造方法和显示装置
CN102468308B (zh) 阵列基板及其制造方法和液晶显示器
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN201876644U (zh) 一种薄膜晶体管液晶显示面板及液晶显示器
US8728836B2 (en) Method for preventing electrostatic breakdown, method for manufacturing array substrate and display substrate
CN101957529A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103354206B (zh) 过孔制作方法、显示面板制作方法及显示面板
CN101644863A (zh) Tft-lcd像素结构及其制造方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN103715138A (zh) 一种阵列基板及其制造方法、显示装置
CN103885221B (zh) 大板加电线路及其制造方法
CN204557028U (zh) 显示基板和显示装置
CN102983135A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN105319792A (zh) 阵列基板及液晶显示面板
CN105575979A (zh) 阵列基板及其制备方法、显示面板和显示装置
CN105140181A (zh) Tft阵列基板的制造方法、tft阵列基板及显示装置
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
CN101826488B (zh) 阵列基板及制造方法和液晶面板及制造方法
CN202940240U (zh) 一种阵列基板和显示装置
CN105425492A (zh) 阵列基板及其制备方法
CN103700668A (zh) 一种阵列基板及其制备方法和显示装置
CN105047675A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103560112B (zh) 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
CN103730473B (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant