CN104517729B - 校准装置以及使用该校准装置的电子部件的制造方法 - Google Patents

校准装置以及使用该校准装置的电子部件的制造方法 Download PDF

Info

Publication number
CN104517729B
CN104517729B CN201410490588.3A CN201410490588A CN104517729B CN 104517729 B CN104517729 B CN 104517729B CN 201410490588 A CN201410490588 A CN 201410490588A CN 104517729 B CN104517729 B CN 104517729B
Authority
CN
China
Prior art keywords
cavity
feeding fixture
recess
calibration object
object thing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410490588.3A
Other languages
English (en)
Other versions
CN104517729A (zh
Inventor
清水孝太郎
佐野正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104517729A publication Critical patent/CN104517729A/zh
Application granted granted Critical
Publication of CN104517729B publication Critical patent/CN104517729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49764—Method of mechanical manufacture with testing or indicating
    • Y10T29/49778—Method of mechanical manufacture with testing or indicating with aligning, guiding, or instruction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种能够防止校准对象物中产生破裂或破损等不合格的情况，并高效地使校准对象物校准的校准装置。该校准装置构成为第1进给夹具(10)的第1凹部X1具有俯视时第2凹部X2的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，第2进给夹具(20)的第1凹部Y1具有第2凹部Y2的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，在使第1以及第2进给夹具重叠时，上述Y1具有上述X2的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，在将校准对象物(1)进给到第1进给夹具的空腔(X)的状态下，使第1进给夹具与第2进给夹具重叠，将校准对象物从上述空腔(X)转移到空腔(Y)。

Description

校准装置以及使用该校准装置的电子部件的制造方法
技术领域
本发明涉及一种在芯片型层叠陶瓷电容器、芯片型电感器等电子部件的制造工序等中，被用于使电子部件元件等的校准对象物(芯片)校准的校准装置(aligning device)以及使用该校准装置的电子部件的制造方法。
背景技术
近年来，在芯片型电子部件中，强烈要求小型化、特别是薄型化(低背化)。并且，作为用于使薄型化的电子部件校准的校准装置，例如，提出有专利文献1那样的校准装置。
也就是说，该专利文献1中，表示了一种元件校准装置，其具备元件校准夹具，在作为对象的电子部件具有长度尺寸L、宽度尺寸W以及厚度尺寸T的长方体状的形状的情况下，若将电子部件的外表面中，沿长度方向与宽度方向的面设为WL面，沿宽度方向与厚度方向的面设为WT面，沿长度方向与厚度方向的面设为LT面，则作为元件校准夹具，具有表面开设的多个容纳凹部，为了一个电子部件以一个WT面为上方的状态从容纳凹部向上方部分突出的状态下保持在该容纳凹部，容纳凹部的深度Z比电子部件的长度L短，并且在俯视容纳凹部时，比容纳凹部的内周面之间的对置距离，即厚度尺寸T大，在将作为最狭窄的距离的最短间隔设为S时，满足W＞S＞T的要求(专利文献1的权利要求1等)。
此外，专利文献1记载有：在元件校准夹具的容纳凹部内，按照形成俯视时相互交叉的第1条纹状空间与第2条纹状空间的方式，形成从与校准夹具的容纳凹部面对的内侧面向容纳凹部内突出的多个突起，在将第1条纹状空间以及第2条纹状空间的宽度设为X时，W＞X＞T，在将条纹状空间的长度设为Y时，满足Y＞W的要求(参照专利文献1的第0015段等)。
但是，在该专利文献1的元件校准装置中，若芯片型电子部件与芯片型电子部件被容纳的容纳凹部与芯片型电子部件之间的间隙变大，则不仅在芯片型电子部件的位置容易产生偏离，芯片型电子部件还容易倾斜，若缩小上述间隙，则存在不能高效地将芯片型电子部件进给到容纳凹部的问题。
进一步地，如图13示意性地所示，在由于异物52进入元件校准夹具50的容纳凹部51，导致被容纳的芯片型电子部件60较大地突出，其倾斜也较大的情况下，存在被容纳在容纳凹部51的芯片型电子部件60的上端部60a与被配设在元件校准夹具50的上表面侧并使用的导板70的贯通孔71的内周面接触，容易引起破裂或破损等的问题。
在先技术文献
专利文献
专利文献1：日本特开2010-278153号公报
发明内容
本发明为了解决上述问题，其目的在于，提供一种能够防止在校准对象物中产生破裂或破损等不合格、高效地使校准对象物(alignment object)校准的校准装置，以及使用该校准装置而能够高效地制造电子部件的电子部件的制造方法。
为了解决上述课题，本发明的校准装置构成为具备第1进给夹具(transfer jig)和第2进给夹具，该第1进给夹具具备空腔X，该空腔X是作为进给的对象的校准对象物被进给的空腔X，具有：朝向主面开口的第1凹部X1和在深度方向上与所述第1凹部X1相邻并与所述第1凹部X1连通的第2凹部X2，该第2进给夹具具备空腔Y，该空腔Y是校准对象物被进给的空腔Y，具有：朝向主面开口的第1凹部Y1和在深度方向上与所述第1凹部Y1相邻并与所述第1凹部Y1连通的第2凹部Y2，所述第1进给夹具的所述第1凹部X1具有俯视时所述第2凹部X2的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，所述第2进给夹具的所述第1凹部Y1具有俯视时所述第2凹部Y2的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，在使所述第1进给夹具与所述第2进给夹具重叠时，所述第2进给夹具的所述第1凹部Y1具有俯视时所述第1进给夹具的所述第2凹部X2的整个区域隔着规定的间隔容纳在其内侧的形状以及尺寸，在所述校准对象物被进给到所述第1进给夹具的所述空腔X的状态下，通过使所述第1进给夹具与所述第2进给夹具按照所述主面彼此相互对置的方式重叠，来将进给到所述空腔X的所述校准对象物转移到所述空腔Y。
此外，在本发明的校准装置中，优选在所述第1进给夹具的所述第2凹部X2的底面，设置有贯通孔。
通过设为上述结构，能够插入金属线等线状部件，或向上述贯通孔吹入空气，高效地除去空腔X内的异物，能够防止校准对象物从空腔X较多突出由于异物而导致空腔X的有效深度减少的部分，从而由于其他夹具等的接触而导致容易产生破裂或破损的情况，提高可靠性。
此外，优选在所述第2进给夹具的所述第2凹部Y2的底面，设置有贯通孔。
通过设为上述结构，能够通过向上述贯通孔吹入空气，或插入金属线等线状部件，从而高效地去除第2进给夹具的空腔Y内的异物，能够防止由于异物而导致空腔Y的有效深度减少。
此外，优选在将厚度设为T、宽度设为W、长度设为L的情况下，所述校准对象物的尺寸满足T＜W＜L的关系。
在校准对象物的尺寸满足T＜W＜L的关系的情况下，在TW面的自立较为困难，容易倾斜并容纳在空腔内，但例如，即使在这种情况下，由于第2进给夹具的第1凹部Y1具有俯视时第1进给夹具的第2凹部X2的整个区域每个规定的间隔容纳在其内侧的形状以及尺寸，因此即使在校准对象物的上端部从空腔X露出一些的情况下，也能够防止与第2进给夹具20的空腔Y的内周面(详细来讲是第1凹部Y1)碰撞，产生破裂或破损等情况，特别有意义。
此外，优选所述校准对象物是在层叠陶瓷电容器的制造工序中形成的、具有陶瓷层与内部电极层叠的结构的层叠体。
由于具有在层叠陶瓷电容器的制造工序中形成的陶瓷层与内部电极层叠的结构的层叠体(陶瓷电容器元件)容易产生破裂或破损等，因此通过使用本发明的校准装置来进给相关的层叠体，能够在不损伤层叠体的情况下进行进给、校准。另外，在层叠体是未烧制的情况下，更容易产生破裂或破损，但即使在这种情况下，也能够在不引起破裂或破损的情况下，进行层叠体的进给、校准，特别有意义。
优选所述第2进给夹具包括：(a)具备构成所述第1凹部Y1的贯通孔的第1板状部件；和(b)第2板状部件，其具备与所述第1板状部件重叠使用，与所述凹部Y1配合来构成所述空腔Y的凹部Y2，该第2板状部件构成为能够与所述第1板状部件分离。
作为第2进给夹具，通过使用具备上述那样的第1板状部件与第2板状部件的结构，能够得到使第2进给夹具的制作变得容易，并实现成本的减少，也容易对应复杂的结构等的效果。
此外，本发明的电子部件的制造方法使用上述本发明的校准装置(权利要求2～6的任意一项所述的校准装置)，具备：将所述校准对象物进给到所述第1进给夹具的所述空腔X的工序；和通过使所述第1进给夹具与所述第2进给夹具按照所述主面彼此相互对置的方式重叠，来将被进给到所述空腔X的所述校准对象物转移到所述第2进给夹具的所述空腔Y的工序。
此外，本发明的电子部件的制造方法能够还具备：将被转移到所述第2进给夹具的所述空腔Y的所述校准对象物按压在粘接保持夹具，通过所述粘接保持夹具来保持所述校准对象物的工序；和将由所述粘接保持夹具保持的所述校准对象物浸渍在膏剂层的工序。
通过具备上述工序，例如，能够高效地制造通过涂敷导电性膏剂来形成外部电极的工序而制造的电子部件，使本发明更有实际效果。
此外，优选作为所述第2进给夹具，使用具备下述部件的夹具：(a)具备构成所述第1凹部Y1的贯通孔的第1板状部件；和(b)第2板状部件，其具备与所述第1板状部件重叠使用，与所述凹部Y1配合来构成所述空腔Y的凹部Y2，该第2板状部件构成为能够与所述第1板状部件分离，在通过所述粘接保持夹具来保持所述校准对象物的工序之前，还具备：将所述第1板状部件从所述第2板状部件分离，使所述校准对象物从所述第2板状部件的构成所述空腔Y的一部分的所述凹部Y2突出的工序。
作为所述第2进给夹具，通过使用上述结构，从而可以是使进给时的电子部件被进给的凹部(空腔Y)的深度以及形状与将校准对象物保持在粘接保持夹具时的电子部件被进给的凹部(凹部Y2)的深度及形状不同，从而例如，到保持在粘接保持夹具的时刻为止，电子部件的整体被容纳在凹部(空腔Y)，在保持在粘接保持夹具的阶段，开始使电子部件的上端部露出(突出)的结构，能够得到更加缩小对电子部件付与损伤的可能性等效果。
另外，在本发明的电子部件的制造方法中，将电子部件是如层叠陶瓷电容器那样的陶瓷电子部件的情况下的处于形成烧制前的陶瓷层叠体或烧制后的外部电极之前的阶段的烧制完成的陶瓷层叠体等设为校准对象物。但是，校准对象物并不仅限于此，能够将各种部件设为校准对象物。
发明效果
本发明的校准装置如上所述那样构成，在使第1进给夹具与第2进给夹具重叠时，由于俯视时第2进给夹具的第1凹部Y1具有第1进给夹具的第2凹部X2的整个区域隔着规定的间隔(差值)容纳在其内侧的形状以及尺寸，因此例如，如图6所示，即使在由于异物(校准对象物1的碎片等)3，第1进给夹具10的空腔X的有效深度减少，校准对象物1的上端部从空腔X露出，并且倾斜保持的情况下，也能够如图6所示，防止从第1进给夹具10的空腔X突出的校准对象物1的上端部与第2进给夹具的空腔Y的第1凹部Y1的内周面接触的情况，能够防止校准对象物1中产生破裂或破损等情况。
此外，本发明的电子部件的制造方法是使用上述本发明的校准装置(权利要求2～6的任意一项所述的校准装置)的电子部件的制造方法，由于在将校准对象物转移到第2进给夹具的空腔Y后，通过向设置在第1进给夹具的空腔X的第2凹部X2的底面的贯通孔，插入剖面面积比贯通孔的开口面积小的线状部件，或者吹入气体，来除去空腔X内的异物，因此即使在校准对象物的碎片等异物进入空腔X内的情况下，也能够除去该异物，将校准对象物可靠地进给到其下端部达到空腔X的底面的位置。其结果，能够在校准对象物的上端部不与其他夹具等接触，产生破裂或破损的情况下，可靠地使校准对象物校准，高效地制造电子部件。
附图说明
图1(a)、(b)是表示构成本发明的第1实施方式涉及的校准装置的第1进给夹具的结构的图，(a)是表示空腔X等的结构的俯视图，(b)是正面剖视图。
图2(a)、(b)是表示构成本发明的第1实施方式涉及的校准装置的第2进给夹具的结构的图，(a)是表示空腔Y等的结构的俯视图，(b)是正面剖视图。
图2A是表示构成本发明的第1实施方式涉及的校准装置的第2进给夹具的变形例的图。
图3是表示作为使用本发明的校准装置来进行进给、校准的对象的校准对象物的结构的立体图。
图4是对使用本发明的第1实施方式涉及的校准装置使校准对象物校准的方法进行说明的图，是表示将校准对象物进给到第1进给夹具的空腔X的状态的图。
图5是表示使第2进给夹具重叠到图4的状态的第1进给夹具的状态的图。
图6是对使第2进给夹具重叠到图5的第1进给夹具的状态下的本发明的作用效果进行说明的图。
图7是表示为了说明本发明的作用效果而使用的比较例(不具备本发明的主要部件的比较例涉及的校准装置)的结构的图。
图8是对使用了本发明的第1实施方式涉及的校准装置的电子部件的制造方法进行说明的图，是表示在翻转后除去了第1进给夹具的状态的图。
图8A是表示在使用变形例涉及的第2进给夹具(图2A)的情况下，使校准对象物的上端部从第2板状部件的第2凹部Y2露出(突出)的状态的图。
图9是对使用了本发明的第1实施方式涉及的校准装置的电子部件的制造方法进行说明的图，是表示按压具备粘接材料的粘接保持夹具，来使校准对象物保持在粘接保持夹具的粘接材料的状态的图。
图9A是表示在使用了变形例涉及的第2进给夹具(图2A)的情况下，使校准对象物保持在粘接保持夹具的粘接材料的状态的图。
图10是对使用了本发明的第1实施方式涉及的校准装置的电子部件的制造方法进行说明的图，是表示通过将粘接保持夹具与第2进给夹具分离，从而将校准对象物转移到粘接保持夹具的状态的图。
图11是对使用了本发明的第1实施方式涉及的校准装置的电子部件的制造方法进行说明的图，是表示将校准对象物的端部浸渍在导电性膏剂层的状态的图。
图12是对使用了本发明的第1实施方式涉及的校准装置的电子部件的制造方法进行说明的图，是表示使导电性膏剂附着在校准对象物的端部的状态的图。
图13是对现有的校准装置的问题点进行说明的图。
符号说明：
1 校准对象物(芯片)
1a1 芯片的一个WT面
1a2 芯片的另一个WT面
2 内部电极
3 异物
10 第1进给夹具
11 第1凹部X2的底面的贯通孔
20 第2进给夹具
20a 第1板状部件
20b 第2板状部件
21 第2 凹部Y2的底面的贯通孔
30 构成第1凹部的贯通孔
40 粘接保持夹具
41 粘接材料
42 导电性膏剂层
42a 导电性膏剂
DX 第1进给夹具的空腔X的深度
DY 第2进给夹具的空腔Y的深度
DY1 第2进给夹具的第1凹部Y1的深度
L 校准对象物(芯片)的长度
T 校准对象物(芯片)的厚度
W 校准对象物(芯片)的宽度
X 第1进给夹具的空腔(容纳凹部)
Y 第2进给夹具的空腔(容纳凹部)
X1 构成空腔X的第1凹部
X2 构成空腔X的第2凹部
Y1 构成空腔Y的第1凹部
Y2 构成空腔Y的第2凹部
具体实施方式
下面表示本发明的实施方式，对作为本发明的特征的部分进一步进行详细说明。
[实施方式]
图1(a)、(b)是表示构成本发明的第1实施方式涉及的校准装置的第1进给夹具的结构的图，图2(a)、(b)是表示第2进给夹具的结构的图。
此外，图3是表示作为使用本发明的校准装置进行进给、校准的对象的校准对象物(芯片)1的结构的立体图。
在本实施方式中，如图3所示，作为进行进给、校准的对象的校准对象物(芯片)1在将厚度设为T、宽度设为W、长度设为L的情况下，具有T：约0.15～0.10mm、W：约0.5mm，L：约1.0mm的尺寸并满足T＜W＜L的关系的立方体形状。
另外，在本实施方式中，作为进给、校准的对象的校准对象物(芯片)1是在层叠陶瓷电容器的制造工序中形成的陶瓷层叠体(层叠陶瓷电容器元件)，在相互对置侧的端面(WT面)1a1、1a2，具有与层叠方向相邻的内部电极2被交替拉出的结构。
此外，该芯片(层叠陶瓷电容器元件)1经过使用本实施方式的校准装置而进行的进给、校准的工序，为了与从相互对置侧的端面(1a1、1a2)拉出的内部电极2导通，在端面1a1、1a2形成一对外部电极，未烧制地形成对涂敷在端面的外部电极形成用的导电性膏剂进行烧结的层叠陶瓷电容器。
被用于这种校准对象物1的进给、校准的本实施方式的校准装置具备：
1)如图1(a)、(b)所示，具备作为进给对象的校准对象物1被进给的空腔(容纳凹部)X的第1进给夹具10；
2)图2(a)、(b)所示，具备校准对象物1被进给的空腔(容纳凹部)Y的第2进给夹具20。
另外，在本实施方式中，第1进给夹具10由树脂材料形成，此外第2进给夹具20由金属材料形成。但是，各夹具的材料并不仅限于此，也可以使用其他的材料。
此外，第1进给夹具10的空腔(容纳凹部)X遍及第1进给夹具10的整面地形成为矩阵状，进一步地，第2进给夹具20的空腔(容纳凹部)Y遍及第2进给夹具20的整面地形成为矩阵状。
此外，在第1进给夹具10的周边部，设置有与设置于第2进给夹具20的周边部的卡合凹部卡合的销(未图示)，构成为易于与第2进给夹具20的对位。
并且，如图1(a)、(b)所示，第1进给夹具10的空腔X具有：朝向主面开口的第1凹部X1、在深度方向上与第1凹部X1相邻，并与第1凹部X1连通的第2凹部X2。
另外，空腔X的第1凹部X1是倾斜的锥状，形成为钵状，构成为促进校准对象物1被进给。
此外，第2凹部X2的平面形状具有两端侧有圆弧的带状的形状，构成为在本实施方式中作为进给的对象的薄型的校准对象物1以规定的姿势被进给。
此外，设置有贯通孔11，以使得即使在第1进给夹具10的第2凹部X2的底面，异物进入的情况下，也能够使异物落下。另外，即使在异物不容易通过贯通孔11的情况下，例如，通过吹入气体，或者插入导线等细线并掏出，能够容易地取出异物。另外，在本实施方式中，能够插入细线，来取出异物。
并且，第1进给夹具10的第1凹部X1具有俯视时第2凹部X2的整个区域隔着规定的间隔(差值)收敛在其内侧的形状以及尺寸。
此外，在本实施方式中，第1进给夹具10的空腔X的深度DX是在校准对象物1以WT面为上表面的姿势被进给时，校准对象物1的上端部露出(突出)的深度(即比校准对象物的长度L短的尺寸)。另外，第1进给夹具10的空腔X的深度DX优选是在校准对象物1以WT面为上表面的姿势被进给时，校准对象物1的整体被容纳的深度(即校准对象物的长度L以上的尺寸)。
在该情况下，在校准对象物1是满足T＜W＜L的关系的对象物的情况下，特别是在T为W以及L的约一半以下的厚度较薄的对象物的情况下，能够抑制、防止破裂或破损，高效地将校准对象物1进给至第1进给夹具10。
但是，若将校准对象物1收敛在校准对象物1的整体被容纳的深度，则难以将校准对象物1按压在后述的粘接保持夹具40，并保持在粘接保持夹具40。因此，在本发明中，将校准对象物1转移到第2进给夹具20。
此外，如图2(a)、(b)所示，第2进给夹具20的空腔Y具有：朝向主面开口的第1凹部Y1、在深度方向上与第1凹部Y1相邻，并与第1凹部Y1连通的第2凹部Y2。也就是说，该第2进给夹具20的构成第1凹部Y1的部件与构成第2凹部Y2的部件形成为一体。
但是，第2进给夹具20如图2A所示，可以使用具备第1板状部件20a和第2板状部件20b的结构，其中，该第1板状部件20a具备构成第1凹部Y1的贯通孔30，第2板状部件20b具备与第1板状部件20a重叠使用并与凹部Y1配合地构成空腔Y的凹部Y2，并构成为能够与第1板状部件20a分离。另外，在图2A中，赋予和图2相同符号的部分表示相同或者相当的部分。
另外，第2进给夹具的空腔Y的深度DY如后面所述，是为了能够通过粘接保持夹具来粘接保持在校准对象物1，在将校准对象物1以WT面为上表面的姿势进行容纳时，校准对象物1的整体不被容纳，上端部露出(突出)的深度(即比校准对象物的长度L短的尺寸)。
此外，作为第2进给夹具20，如上所述，在使用具备第1板状部件20a和能够分离的第2板状部件20b的结构的情况下，第2凹部Y2的深度构成为在将第1板状部件20a从第2板状部件20b分离时，校准对象物1的上端部从第2板状部件20b的上表面露出(突出)的深度。也就是说，第2凹部Y2的深度是比校准对象物1的长度L短的尺寸。
另外，空腔(容纳凹部)Y的第1凹部Y1是圆板状的空间(高度低的圆柱状的空间)，被赋予比第2凹部Y2的最大尺寸大的直径。也就是说，第2进给夹具20的第1凹部Y1具有俯视时第2凹部Y2的整个区域隔着规定的间隔容纳在其内侧的形状以及尺寸。
此外，第2凹部Y2的平面形状具有两端侧有圆弧的带状的形状，构成为在本实施方式中作为进给的对象的薄型的校准对象物1能够以规定的姿势而保持。
此外，在第2进给夹具20的第2凹部Y2的底面设置有贯通孔21，构成为即使在异物进入的情况下，例如，通过从贯通孔21吹入气体，或插入导线等细线来掏出，从而能够容易地取出异物。
此外，第2进给夹具20的第1凹部Y1具有俯视时第2凹部Y2的整个区域隔着规定的间隔收入在其内侧的形状以及尺寸。
此外，第2进给夹具20的第1凹部Y1的深度DY1是比校准对象物1的厚度T的尺寸(在本实施例中约为0.15mm)大的尺寸。
这里，将第2进给夹具20的第1凹部Y1的深度DY1设为比校准对象物1的厚度大的尺寸，是为了在转移校准对象物1时，防止校准对象物1和第2进给夹具20的干扰。
并且，在本实施方式的校准装置中，被进给到第1进给夹具10的空腔X的校准对象物1构成为第1进给夹具10与第2进给夹具20的主面彼此相互对置(优选为抵接)，并且相互以规定的位置关系重叠，例如，通过赋予振动，被进给到第1进给夹具10的空腔X的校准对象物1能够向第2进给夹具20的空腔Y转移。
接下来，参照作为示意图的图4～图12，来对使用上述进给装置来进给、校准芯片的方法，以及向校准的芯片付与外部电极形成用的导电性膏剂的方法进行说明。
(1)首先，将第1进给夹具10装配到能够赋予规定的摇动和振动的振动装置，通过赋予摇动和振动，如图4所示，将校准对象物1进给到第1进给夹具10的空腔X。
(2)图5所示，按照空腔X与空腔Y相互对置的方式来使第2进给夹具20与第1进给夹具10重叠。另外，此时，通过使设置于第1进给夹具10的销(未图示)与设置于第2进给夹具20的卡合凹部(未图示)卡合，来进行定位。
然后，此时，在第2进给夹具20的空腔Y设置有第1凹部Y1，由于第1凹部Y1如上所述，是圆板状的空间(高度低的圆柱状的空间)，被赋予比第2凹部Y2的最大尺寸大的直径(也就是说，第1凹部Y1具有俯视时第2凹部Y2的整个区域容纳在其内侧的形状以及尺寸)，并且在使第1进给夹具10与第2进给夹具20重叠时，第2进给夹具20的第1凹部Y1具有俯视时第1进给夹具10的第2凹部X2的整个区域隔着规定的间隔容纳在其内侧的形状以及尺寸，因此图6所示，即使在异物(例如校准对象物1的碎片等)进入到第1进给夹具的空腔X的底部，校准对象物1的上端部从空腔X突出(露出)的情况下，也能够可靠地避免校准对象物1的上端部与第2进给夹具20的空腔Y的内周面碰撞，产生破裂或破损等情况。也就是说，由于构成第2进给夹具20的空腔Y的第1凹部Y1的直径形成为比第2凹部Y2的平面最大尺寸大，因此可以防止例如在图7所示那样，不存在第1凹部Y1的情况所引起的空腔Y的内周面向校准对象物1的上端部的碰撞和由此导致的校准对象物1的破裂或破损等损伤的产生，可以高效地使校准对象物1校准。
(3)然后，通过按照第1进给夹具10与第2进给夹具20的上下位置关系翻转的方式，翻转180°，并赋予振动，从而在将校准对象物1从第1进给夹具10的空腔X转移到第2进给夹具20的空腔Y后，取下第1进给夹具10，如图8所示，成为校准对象物1被进给到第2进给夹具的空腔Y，上端部从空腔Y露出的状态。
此外，作为第2进给夹具20，如上所述，在使用具备第1板状部件20a和能够分离的第2板状部件20b的结构(参照图2A)的情况下，将第1板状部件20a从第2板状部件20b分离，如图8A所示，成为校准对象物1的上端部从第2板状部件20b的第2凹部Y2露出(突出)的状态。
另外，在图8A中，赋予和图2相同符号的部分表示相同或者相当的部分。
然后，从取下的第1进给夹具10的第1进给夹具的底面侧，向形成在空腔X的底部的贯通孔11插入钢琴线等细线，并除去进入到空腔X内的异物，准备接下来的进给工序。另外，也可以通过鼓风(airblow)来代替向贯通孔11插入细线，从而将异物从空腔X除去。
(4)接下来，如图9所示，在按压具备具有粘接性的片状材料即粘接材料41的粘接保持夹具40，来使校准对象物1的一个WT面1a1保持在粘接保持夹具40的粘接材料41后，如图10所示，通过将粘接保持夹具40与第2进给夹具20分离，来将校准对象物1转移到粘接保持夹具40。
此外，在作为第2进给夹具20，使用具备第1板状部件20a和能够分离的第2板状部件20b的结构(参照图2A)的情况下，如图9A所示，通过将粘接保持夹具40按压在从第2板状部件20b的第2凹部Y2露出的校准对象物1，同样能够将校准对象物1转移到粘接保持夹具40。另外，在图9A中，付与和图2相同符号的部分表示相同或者相当的部分。
另外，作为粘接材料41，使用能够保持校准对象物1的具有粘接强度和弹性的片状粘接材料。另外，作为粘接材料41，能够使用能够粘接保持校准对象物1的各种材料。
(5)接下来，如图11所示，在将保持在粘接保持夹具40的校准对象物1的另一个WT面1a2浸渍在导电性膏剂层42后，通过使校准对象物1上升，从而如图12所示，使导电性膏剂42a附着在校准对象物1的另一个WT面1a2及其附近的侧面。
(6)然后，如图12所示，以校准对象物1保持在粘接保持夹具40的状态，使附着的导电性膏剂干燥。
(7)然后，虽未特别图示，使被付与了校准对象物1的导电性膏剂42a的另一个WT面1a2粘接保持在使用了粘接力比上述(4)中使用的粘接保持夹具40的粘接材料41高的粘接材料的粘接保持夹具，将校准对象物1转移，实施依照上述(5)以及(6)的工序，来使导电性膏剂附着在校准对象物1的一个WT面1a1及其附近的侧面。
(8)然后，将芯片从粘接保持夹具剥离。之后，在规定的条件下，实施同时进行未烧制的陶瓷层叠体(校准对象物)的烧制与导电性膏剂(外部电极)的烧结的共烧(cofiring)工序。由此，陶瓷的烧制、外部电极的形成等被同时进行。
之后，通过在外部电极上实施电镀，得到具有与内部电极导通的外部电极形成在芯片的相互对置的端面的结构的层叠陶瓷电容器。
[关于破裂或破损等不合格的产生率]
如上所述，对使用图6所示的具备本发明的主要部件的实施方式涉及的校准装置与图7所示的不具备第1凹部Y1的结构的校准装置(不具备本发明的主要部件的比较例涉及的校准装置)来进行进给、校准的情况下的破裂或破损等不合格的产生状态进行了调查。
其结果，在使用不具备本发明的主要部件的比较例的校准装置(图7)的情况下，对于10万个进给、校准的校准对象物，以几个的比例产生了破裂或破损等不合格。与此相对地，在使用具备本发明的主要部件的实施方式涉及的校准装置(图6)的情况下，在对10万个校准对象物进行进给、校准的情况下，几乎没有破裂或破损等不合格的产生。
根据该结果，确认通过使用具备本发明的结构的校准装置，能够防止校准对象物中产生破裂或破损的情况，能够高效地使校准对象物校准。
另外，虽然在上述实施方式中，以第1进给夹具10的第2凹部X2以及第2进给夹具20的第2凹部Y2的平面形状是两端侧具有圆弧的带状的形状的情况为例进行了说明，但第2凹部X2以及Y2对平面形状并没有特别的制约，可以是方形或圆形，甚至是椭圆形等各种形状。
也就是说，在使WT面是作为正方形的棱柱状或接近其的形状的校准对象物进给、校准的情况下，也能够适用本发明，在该情况下也能够得到同样的效果。
此外，在上述实施方式中，以校准对象物是在层叠陶瓷电容器的制造工序中形成的未烧制的陶瓷层叠体(层叠陶瓷电容器元件)的情况为例进行了说明，但本发明对校准对象物的种类没有特别的制约，以在芯片电感器、芯片电阻等其他电子部件的制造工序中形成的芯片状的部件为首，可以广泛适用于使各种部件校准的情况。
此外，在上述实施方式中，以校准对象物是未烧制的陶瓷层叠体的情况为例进行了说明，但校准对象物也可以是烧制完成的部件。
此外，在上述实施方式中，以在涂敷导电性膏剂之前的工序使校准对象物校准的情况为例进行了说明，但本发明的校准装置也能够适用于其他的工序，例如检查特性之前的工序、用于进行包装的工序等其他各种的工序。
本发明还在其它的方面不仅限于上述实施方式，关于第1以及第2进给夹具的具体结构(例如，空腔X以及Y的配设方式、具体的形状、结构、尺寸等)，在发明的范围内，能够添加各种应用、变形。

Claims (9)

1.一种校准装置，其特征在于，构成为具备第1进给夹具和第2进给夹具，
该第1进给夹具具备空腔，该空腔是作为进给的对象的校准对象物被进给的空腔，具有：朝向主面开口的第1凹部和在深度方向上与所述第1凹部相邻并与所述第1凹部连通的第2凹部，
该第2进给夹具具备空腔，该空腔是校准对象物被进给的空腔，具有：朝向主面开口的第1凹部和在深度方向上与所述第1凹部相邻并与所述第1凹部连通的第2凹部，
所述第1进给夹具的所述第1凹部具有俯视时所述第2凹部的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，
所述第2进给夹具的所述第1凹部为圆板状的空间，且具有俯视时所述第2凹部的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，
在使所述第1进给夹具与所述第2进给夹具重叠时，所述第2进给夹具的所述第1凹部具有俯视时所述第1进给夹具的所述第2凹部的整个区域隔着规定的间隔容纳在其内侧的形状以及尺寸，
在所述校准对象物被进给到所述第1进给夹具的所述空腔的状态下，通过使所述第1进给夹具与所述第2进给夹具重叠为所述主面彼此相互对置，从而将进给到所述空腔的所述校准对象物转移到所述空腔。
2.根据权利要求1所述的校准装置，其特征在于，
在所述第1进给夹具的所述第2凹部的底面，设置有贯通孔。
3.根据权利要求1或2所述的校准装置，其特征在于，
在所述第2进给夹具的所述第2凹部的底面，设置有贯通孔。
4.根据权利要求1或2所述的校准装置，其特征在于，
在将厚度设为T、宽度设为W、长度设为L的情况下，所述校准对象物的尺寸满足T＜W＜L的关系。
5.根据权利要求1或2所述的校准装置，其特征在于，
所述校准对象物是在层叠陶瓷电容器的制造工序中形成的、具有陶瓷层与内部电极层叠的结构的层叠体。
6.根据权利要求1或2所述的校准装置，其特征在于，
所述第2进给夹具包括：(a)具备构成所述第1凹部的贯通孔的第1板状部件；和(b)第2板状部件，其具备与所述第1板状部件重叠使用且与所述凹部配合来构成所述空腔的凹部，该第2板状部件构成为能够与所述第1板状部件分离。
7.一种电子部件的制造方法，使用权利要求2～6的任意一项所述的校准装置，所述电子部件的制造方法的特征在于，具备：
将所述校准对象物进给到所述第1进给夹具的所述空腔的工序；和
通过使所述第1进给夹具与所述第2进给夹具重叠为所述主面彼此相互对置，从而将被进给到所述空腔的所述校准对象物转移到所述第2进给夹具的所述空腔的工序。
8.根据权利要求7所述的电子部件的制造方法，其特征在于，
还具备：
将已被转移到所述第2进给夹具的所述空腔的所述校准对象物按压在粘接保持夹具，通过所述粘接保持夹具来保持所述校准对象物的工序；和
将由所述粘接保持夹具保持的所述校准对象物浸渍在膏剂层的工序。
9.根据权利要求8所述的电子部件的制造方法，其特征在于，
作为所述第2进给夹具，使用具备下述部件的夹具：(a)具备构成所述第1凹部的贯通孔的第1板状部件；和(b)第2板状部件，其具备与所述第1板状部件重叠使用且与所述凹部配合来构成所述空腔的凹部，该第2板状部件构成为能够与所述第1板状部件分离，
在通过所述粘接保持夹具来保持所述校准对象物的工序之前，还具备：将所述第1板状部件从所述第2板状部件分离，使所述校准对象物从所述第2板状部件的构成所述空腔的一部分的所述凹部突出的工序。
CN201410490588.3A 2013-09-26 2014-09-23 校准装置以及使用该校准装置的电子部件的制造方法 Active CN104517729B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-199502 2013-09-26
JP2013199502 2013-09-26
JP2014137662A JP6160569B2 (ja) 2013-09-26 2014-07-03 整列装置およびそれを用いた電子部品の製造方法
JP2014-137662 2014-07-03

Publications (2)

Publication Number Publication Date
CN104517729A CN104517729A (zh) 2015-04-15
CN104517729B true CN104517729B (zh) 2017-08-25

Family

ID=52689663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410490588.3A Active CN104517729B (zh) 2013-09-26 2014-09-23 校准装置以及使用该校准装置的电子部件的制造方法

Country Status (4)

Country Link
US (2) US9478369B2 (zh)
JP (1) JP6160569B2 (zh)
KR (1) KR101636737B1 (zh)
CN (1) CN104517729B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7327286B2 (ja) * 2020-06-02 2023-08-16 株式会社村田製作所 電子部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393808A (en) * 1980-10-09 1983-07-19 Palomar Systems & Machines, Inc. Means for processing miniature electronic components
CN102428532A (zh) * 2009-05-27 2012-04-25 株式会社村田制作所 部件排列装置以及电子部件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156807A (ja) * 1985-12-27 1987-07-11 関西日本電気株式会社 チツプ部品の電極形成方法
JP2712988B2 (ja) * 1992-01-20 1998-02-16 株式会社村田製作所 電子部品製造用治具及び電子部品の製造方法
JPH0742199U (ja) * 1993-12-28 1995-07-21 住友金属工業株式会社 チップ部品振り込み治具
JPH0922804A (ja) * 1995-07-07 1997-01-21 Taiyo Yuden Co Ltd チップ部品供給装置
JPH09232113A (ja) * 1996-02-21 1997-09-05 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法及び電子部品整列装置
JP3641217B2 (ja) * 2000-03-31 2005-04-20 Ｔｄｋ株式会社 チップ状電子部品における端部電極形成方法及び装置
JP2003297705A (ja) * 2002-04-04 2003-10-17 Taiyo Yuden Co Ltd 電子部品の製造方法及び製造装置
JP4771645B2 (ja) * 2002-09-27 2011-09-14 株式会社村田製作所 電子部品チップ用ホルダおよび電子部品チップの取扱い方法
JP4337498B2 (ja) * 2003-10-23 2009-09-30 株式会社村田製作所 導電性ペーストの塗布方法および導電性ペーストの塗布装置
KR100992205B1 (ko) 2008-05-19 2010-11-04 삼성전기주식회사 전자 부품 생산용 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393808A (en) * 1980-10-09 1983-07-19 Palomar Systems & Machines, Inc. Means for processing miniature electronic components
CN102428532A (zh) * 2009-05-27 2012-04-25 株式会社村田制作所 部件排列装置以及电子部件的制造方法

Also Published As

Publication number Publication date
US9478369B2 (en) 2016-10-25
KR20150034663A (ko) 2015-04-03
US20150082591A1 (en) 2015-03-26
US9934908B2 (en) 2018-04-03
KR101636737B1 (ko) 2016-07-20
JP2015088730A (ja) 2015-05-07
CN104517729A (zh) 2015-04-15
JP6160569B2 (ja) 2017-07-12
US20170004924A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
US8938875B2 (en) Component aligning apparatus and electronic component manufacturing method
JP4299292B2 (ja) 電子部品
JP2020141079A (ja) 受動部品及び電子機器
CN104517729B (zh) 校准装置以及使用该校准装置的电子部件的制造方法
US11258155B2 (en) Multilayer electronic component
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
US9961815B2 (en) Series of electronic components stored in a tape, manufacturing method for series of electronic components stored in a tape, and electronic component
JP2008177188A (ja) チップ状電子部品用冶具
US7503814B1 (en) Terminal structure of female connector
JP2010161352A (ja) リード型電子部品
JP2009065004A (ja) チップ状電子部品の整列方法およびチップ状電子部品の整列装置
US10340087B2 (en) Multilayer electronic component having first internal electrode base patterns exposed to an end and opposing side surfaces of a body, and method of manufacturing the same
JP2642853B2 (ja) チップ状電子部品の保持方法と保持治具
KR20200023197A (ko) 적층 세라믹 전자 부품, 적층 세라믹 전자 부품 실장 기판 및 적층 세라믹 전자 부품 포장체, 및 적층 세라믹 전자 부품의 제조 방법
US20130063238A1 (en) Chip inductor
JP2015012214A (ja) 振込治具およびそれを用いた電子部品の製造方法
JPS6312119A (ja) 積層セラミツクコンデンサの製造方法
JPH0738168A (ja) 積層型圧電体素子
JP2015019117A (ja) テーピング電子部品連及びテーピング電子部品連の製造方法
JP3077646B2 (ja) チップ状電子部品用ホルダおよびそれを用いたチップ状電子部品の取扱方法
JP2642852B2 (ja) チップ状電子部品の保持方法と治具
JP2012252978A (ja) ２列ピンヘッダおよびその製造方法、ならびに電子チューナ
KR20120140522A (ko) 세라믹 기판의 제조방법
JPS58187000A (ja) チップ形電子部品の実装方法
KR20160004119A (ko) 전자부품 고정용 캐리어 플레이트 및 전자부품의 외부 전극 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant