CN104471925B - 半导体设备和传感系统 - Google Patents

Abstract

一种半导体设备，包括：第一基板，具有检测预定信息的传感部分；第二基板，具有处理从所述传感部分提供至其的数据的第一处理部分；以及第三基板，具有处理从所述第一基板或从所述第二基板提供至其的数据的第二处理部分。

Description

半导体设备和传感系统

技术领域

本技术涉及一种半导体设备和包括半导体的传感系统，并且更具体地涉及一种可以获得高质量信号的半导体设备、以及包括半导体的传感系统。

背景技术

在提出本技术的技术时，将在下面描述现有半导体设备和传感系统、与本技术的半导体设备和传感系统之间的区别。以下，将通过举例说明图像处理传感系统给出描述。

图1是示出现有图像传感器1的配置的示例的框图。在现有图像传感器1中，参考电压生成部分19将必要的参考电压提供至各个部分的每个。驱动器17驱动在矩阵中布置多个像素的像素部分11，由此从像素部分11中读出模拟视频信号。AD转换器12将从像素部分11输入至其的模拟视频信号与从DA转换器18提供以便逐渐增加的参考电压相比较，并且当模拟视频信号的电平已经达到参考电压时反转其输出信号。

计数器13在从预定时刻起直到来自AD转换器12的输出信号被反转为止的时间段内对时钟计数。结果，将模拟视频信号的电平转换为数字视频信号。SRAM(静态随机存取存储器)14将从计数器13输出的数字视频信号临时存储在其中。

管道(pipeline)处理部分15使得从SRAM 14提供至其的数字视频信号经受各种处理。管道处理部分15在其中构建SRAM 15A，并且SRAM 15A将已经经受了处理的数字视频信号临时存储在其中。通过数字接口16将从SRAM 15A读出的数字视频信号输出至外部。

MPU(微处理单元)20根据OTP(一次可编程只读存储器)21中存储的程序和数据，控制各个部分的操作。

迄今为止，已经知道在一片基板上布置上述像素部分11和其它电路31的图像传感器。总而言之，在电路部分31中布置AD转换器12、计数器13、SRAM 14、管道处理部分15、数字接口16、驱动器17、DA转换器18、参考电压生成部分19、MPU 20以及OTP 21。

为了平衡集成与噪声特性的目的，此书面专利(letters patent)的申请人之前提出了例如在日本专利公开No.2011-159958中描述的技术。

然而，在将像素部分11的基板以及电路部分31的基板以这样的方式彼此层叠的结构的情况下，电路部分31中产生的热量对像素部分11施加坏的影响，由此在某些情况下使视频信号恶化。结果，必须提供用于补偿这样的情形的电路，其导致在某些情况下成本增加。如果省略用于补偿的电路，那么提供高质量的图像传感器变得困难。

发明内容

为了解决上述问题，已经做出本技术，并且本技术的第一目的是使得能够获得高质量信号。

本技术的第二目的是抑制由于噪声和热量导致的信号恶化。

本技术的第三目的是使得能够以最佳制造工艺制造各种半导体设备。

本技术的第四目的是使得能够抑制功耗。

本技术的第五目的是使得能够体现(embody)各种信号形式。

本技术的第六目的是使得能够部分地输出所检测的信息。

本技术的第七目的是使得能够减缓(relax)用于输入/输出的接口速度。

本技术的第八目的是使得能够抑制电磁波的辐射。

本技术的第九目的是使得能够在用于检测各种物理信息的信号经受信号处理之后输出该信号。

本技术的第十目的是使得能够标准化基板内的具有各种形式的信号的标准。

根据本技术，提供了一种半导体设备，包括：第一基板，具有检测预定信息的传感部分；第二基板，具有处理从传感部分提供至其的数据的第一处理部分；以及第三基板，具有处理从所述第一基板或从所述第二基板提供至其的数据的第二处理部分。

可以按顺序将第一至第三基板彼此层叠。

第三基板可以具有将来自第一基板或来自第二基板的数据存储在其中的存储区域部分。

第三基板的存储区域部分可以具有易失性存储区域和非易失性存储区域二者。

可以分别以不同工艺制造第一基板的传感部分、第二基板的第一处理部分、以及第三基板的存储区域部分。

第三基板的存储区域部分可以输出由第一基板的传感部分检测的数据的一部分。

第三基板的第二处理部分可以具有将通过处理来自传感部分的数据而获得的数据输出至外部的接口。

第一基板可以具有多个传感部分。

第二基板的第一处理部分的发热量可以小于第三基板的第二处理部分的发热量。

第三基板的第二处理部分可以包括发热量最多的电路块。

半导体设备可以是图像传感器。

第二基板的第一处理部分可以包括模拟电路。

第二基板的第一处理部分可以包括DRAM。

第二基板的第一处理部分可以包括驱动器、参考电压生成部分、DA转换器、AD转换器以及OTP的至少一个电路块。

第三基板的第二处理部分可以包括逻辑电路。

第三基板的第二处理部分可以包括管道处理部分、计数器、SRAM、MPU、阵列控制器以及DRAM控制器的至少一个电路块。

根据本技术，可以提供一种传感系统，包括：检测预定信息的传感设备，所述传感设备包括具有检测预定信息的传感部分的第一基板、具有处理从传感部分提供至其的数据的第一处理部分的第二基板、以及具有处理从第一基板或第二基板提供至其的数据的第二处理部分的第三基板。

可以对传感系统提供处理来自多个传感设备的数据的MPU。

附图说明

图1是示出现有图像传感器的配置的示例的框图。

图2是示出根据本技术的实施例的半导体设备的配置示例的框图。

图3是示出用于存储的视频信号的处理的示例的一组视图。

图4是示出根据本技术的半导体设备的层叠结构的示例的一组视图。

图5是示出像素的基板的平面结构的视图。

图6是示出模拟部分的基板的平面结构的视图。

图7是示出逻辑部分的基板的平面结构的视图。

图8是示出基板中的块之间的连接关系的图。

图9是示出根据本技术的实施例的传感系统的配置的示例的图。

图10是示出根据本技术的另一实施例的半导体设备的结构的示例的视图。

图11是示出根据本技术的又一实施例的半导体设备的结构的示例的视图。

图12是示出根据本技术的另一实施例的半导体设备的结构的示例的视图。

图13是示出根据本技术的又一实施例的半导体设备的结构的示例的视图。

图14是示出根据本技术的另一实施例的半导体设备的结构的示例的视图。

图15是说明根据本技术的实施例的用于半导体设备的处理的视图。

图16是示出根据本技术的另一实施例的传感系统的配置的示例的图。

具体实施方式

图2是示出根据本技术的实施例的半导体设备的框图。可用作例如用在数字相机中的CMOS图像传感器(互补金属氧化物半导体图像传感器)的半导体设备101包括像素部分111。在像素部分111中将检测来自对象的光的多个像素布置在n×m的矩阵中。为了方便起见，在图2中仅示出两个像素。

每个像素由晶体管151至153、以及光电二极管154组成。光电二极管154输出通过光电转换来自对象的光而获得的视频信号。晶体管152将视频信号从光电二极管154传送至晶体管153。晶体管153放大从光电二极管154通过晶体管152提供至其的视频信号，并将所得到的视频信号输出至线155。晶体管151选择要被驱动的光电二极管154。

连接至晶体管151的栅极的线156、连接至晶体管152的栅极的线157、以及连接至晶体管153的栅极的线158分别通过通孔(via)171全部连接至驱动器112。另外，线155通过通孔171连接至晶体管116和AD转换器115的一个输入端。将已经由DA转换器114输出的参考电压提供至AD转换器115的另一个输入端。参考电压生成部分113生成预定参考电压，其转而被提供至除了AD转换器115之外的各个部分的每个。

阵列控制器117通过相应的通孔172连接至驱动器112、DA转换器114和参考电压生成部分113，并控制驱动器112、DA转换器114和参考电压生成部分113的操作。AD转换器115的输出通过通孔172连接至计数器118。计数器118对从电路(未示出)提供至其的时钟计数。根据来自AD转换器115的数字输出信号控制计数器118的计数操作，由此计数值对应于模拟视频信号的电平。也就是说，计数器118的计数值变为数字视频信号。来自计数器118的输出信号被提供至充当缓冲器的SRAM 121，并且被临时存储在SRAM 121中。注意，当使用本公开的技术中提出的构造时，DRAM 124可以代替SRAM 121。结果，可以减小芯片尺寸。

将已经从用作列接口的SRAM 121读出的视频信号提供至管道处理部分122，然后使该视频信号经受预处理。已经在管道处理部分122中经受了预处理的视频信号被DRAM(动态随机存取存储器)控制器123读出，然后通过通孔172被提供至DRAM 124以存储在DRAM124中。

存储在DRAM 124中的视频信号在预定时刻被DRAM控制器123读出，然后被传送至管道处理部分122。将传送至管道处理部分122的视频信号临时存储在管道处理部分122中构建的SRAM 122A中。临时存储在SRAM122A中的视频信号被提供至数据接口125，然后被从数据接口125输出至外部。

MPU 119通过通孔172连接至OTP 120，并且根据存储在OTP 120中的程序和数据，除了控制阵列控制器117的操作之外、还控制SRAM 121、管道处理部分122和DRAM控制器123的操作。

接下来，将描述半导体设备101的操作。由阵列控制器117控制驱动器112以便在预定时刻选择属于预定线的像素。对应于已经被累积在如此选择的像素的光电二极管154中的电荷的视频信号通过晶体管152被传送至晶体管153，然后被晶体管153放大，由此被读出至线155。将如此读出的视频信号提供至AD转换器115的一个输入端。

由阵列控制器117控制DA转换器114以便在预定时刻生成逐渐变大的参考电压，并将如此生成的参考电压提供至AD转换器115的另一输入端。计数器118开始用于从预定时刻起对时钟计数的操作。当由DA转换器114 输出的参考电压的电平已经变为等于视频信号的电平时，将来自AD转换器115的输出反转。当来自AD转换器115的输出被反转时，计数器118将直到那时为止其中的计数值锁存，并将该计数值提供至SRAM 121。该计数值随着视频信号的电平变大而变大。也就是说，该计数值变为通过将模拟视频信号转换为数字视频信号而获得的值。

使得已经被临时保持在SRAM 121中的视频信号经受由管道处理部分122进行的预处理。例如，将缺陷像素上的数据存储在OTP 120中，并且基于所存储的缺陷数据校正来自具有缺陷的像素的像素信号。另外，使得视频信号经受群(clump)处理。

已经经受预处理的视频信号通过DRAM控制器123被提供至DRAM124，然后被存储在DRAM 124中。MPU 119在必须时控制DRAM控制器123，以便执行用于DRAM 124中存储的视频信号的预定处理。

图3是示出用于存储在DRAM 124中的视频信号的处理的示例的一组视图。现在，假设将针对一帧的视频信号分别存储在DRAM 124中的预定地址中。如图3A中所示，可以在从左上方至右下方的方向上相继读出针对帧501的视频信号。另外，如图3B中所示，也可以在从右上方至左下方的方向上相继读出帧501的预定区域内的视频信号。除此之外，如图3C中所示，可以算术地操作针对帧501A的视频信号、与在针对帧501A的视频信号之前或之后的针对帧501B的视频信号之间的差。

执行这样的各种处理导致可以实现诸如手运动校正、噪声校正、运动检测、ToF(飞行时间)检测、高速AF(自动对焦)、用于增加或减少像素的数目的高性能标量(scalar)、以及数字变焦的功能。以这样的方式在半导体设备101中构建DRAM 124，由此，与在外部DSP(数字信号处理器)中处理从图像传感器输出的视频信号的情况相比，快速处理成为可能。

在已经根据DRAM控制器123进行的控制读出了存储在DRAM 124中的视频信号以便临时将该视频信号存储在管道处理部分122的SRAM 122A中之后，进一步通过数据接口125将有关视频信号输出至外部。

接下来，现在将描述半导体设备101的结构。图4是示出半导体设备101的层叠结构的示例的一组视图。如图4中所示，半导体设备101由三层构成：最下面的基板401；层叠在基板401上的基板301；以及层叠在基板301上的基板201。简而言之，基板201、基板301和基板401被层叠，以便被以一个芯片的形式形成。图4A示出将基板201、基板301和基板401按顺序层叠的状态。而且，图4B示出在将基板201、基板301和基板401按顺序层叠之前的状态。在图4中，如箭头所指示的，使得从对象发出的光从上方入射至最上面的基板201。

图5是示出用于像素的基板201的平面结构的视图。如图中所示，大约在基板201的中心形成像素部分111。如上所述，在像素部分111中的n×m的矩阵中布置像素。在图中，分别在像素部分111的上侧和下侧、以及右手侧形成通孔211。这些通孔211分别形成图2中的通孔171。

图6是示出用于模拟部分的基板301的平面结构的视图。基板301包括第一电路部分331，用于处理从像素部分111提供至其的信号。也就是说，如图中所示，大约在基板301的中心的右手侧和左手侧的每侧布置三个DRAM124，也就是，大约在基板301的中心总共布置六个DRAM 124。将OTP 120布置在基板301的左手侧。将参考电压生成部分113和DA转换器114二者布置在基板301中的右手侧。而且，将驱动器112布置在基板301中的参考电压生成部分113和DA转换器114二者的右手侧。

将各自在图中的横向上延伸的AD转换器115分别布置在基板301中的上侧和下侧。在AD转换器115的内侧形成通孔312。另外，还布置三个通孔312以便其在右手侧和左手侧DRAM 124的内侧在图中的纵向上延伸。三个通孔312分别形成图2中的通孔172。

将分别形成图2中所示的通孔171的通孔311分别形成在基板301中的上侧和下侧AD转换器115的外侧、和驱动器112的右手侧。分别在对应于图5中所示的基板201的通孔211的位置形成通孔311。因此，当将基板201层叠在基板301上时，基板301的通孔311连接至基板201的通孔211，由此分别形成图2中所示的通孔171。

以这样的方式，在本实施例中，将模拟电路块和DRAM 124嵌入在基板301中。简而言之，除了驱动器112、参考电压生成部分113、DA转换器114和AD转换器115的模拟电路块之外，基板301的第一电路部分331还由OTP120、DRAM 124等的电路块组成。

图7是示出用于逻辑部分的基板401的平面结构的视图。基板401包括第二电路部分431，用于处理从像素部分111提供至其的信号。也就是说，在基板401中，大约在中心的左手侧布置管道处理部分122。另外，布置数据125以便其在管道处理部分122的左手侧在图中的纵向上延伸。大约在基板401的中心的右手侧布置DRAM控制器123。而且，布置MPU 119和阵列控制器117二者以便其在DRAM控制器123的右手侧在图中的纵向上延伸。

布置各自用作列接口的SRAM 121以便其分别在基板401的上侧和下侧在图中的纵向上延伸。而且，布置计数器118以便其在SRAM 121的内侧在图中的横向上延伸。

布置通孔411以便其分别在计数器118的内侧在图中的横向上延伸。另外，三个通孔411被布置在管道处理部分122与DRAM控制器123之间，以便在图中的纵向上延伸。

分别在对应于图6中所示的基板301的通孔312的位置形成基板401的通孔411。因此，当基板301被层叠在基板401上时，基板401的通孔411连接至基板301的通孔311，由此分别形成图2中的通孔172。

以此方式，基板401的第二电路部分431由阵列控制器117、计数器118、MPU 119、SRAM 121、管道处理部分122、DRAM控制器123、数据接口125等的电路块组成。注意，虽然图8中未示出，但是如图7中所示，阵列控制器117和DRAM控制器123二者也包括在基板401的第二电路部分431中。

图8是示出基板的块之间的连接关系的图。将来自基板201的像素部分111的输出提供至基板301的AD转换器115。将来自AD转换器115的输出提供至基板401的计数器118，并且用于控制计数器118的计数操作。在计数器118的计数值已经通过基板401的SRAM 121经受基板401的管道处理部分122进行的预定预处理之后，得到的计数值提供至基板301的DRAM 124以存储在DRAM 124中。由基板401上的MPU 119控制管道处理部分122的操作。

将MPU 119中的程序和数据二者均存储在基板301上的OTP 120中。驱动器112、DA转换器114以及参考电压生成部分113也被布置在基板301上。

基板301的DRAM 124中存储的视频信号通过基板401的管道处理部分122的SRAM122A被提供至基板401的数据接口125，并且被进一步从数据接口125输出至外部。例如，数据接口125可以遵从CSI 2(相机串行接口2)的标准。

提供三个基板导致可以在基板401上布置发热量较多的逻辑电路，并且可以在基板301上布置发热量较少的电路块。简而言之，除了驱动器112、参考电压生成电路113、DA转换器114、以及AD转换器115的模拟电路块之外，还可以在基板301上布置OTP 120、DRAM 124等的发热量较少的电路块。结果，抑制基板201的像素部分111中的噪声的产生量成为可能。另外，具有高集成水平的基板可以用作基板401。

简而言之，将基板301布置在基板401与基板201之间。结果，可以将具有像素部分111的基板201推离基板401。电路块的发热量随着操作频率变高而变多。然后，将发热量相对多的逻辑电路块布置在基板401上。换言之，在基板301上布置不产生热量或者即使在产生热量的情况下发热量也相对较少的模拟电路块。结果，可以防止如下情况：在基板401中产生的噪声和热量对基板201的像素部分111施加坏的影响，由此使视频信号恶化。另外，因为将基板401布置在最外面，所以基板401变得容易将热量释放到外部，因此，可以抑制半导体设备101的温度升高。

使得基板301的发热量少于基板401的发热量(换言之，使得基板401的发热量多于基板301的发热量)，由此使得可以抑制由发热而施加在像素部分111上的坏的影响。简而言之，将所有电路块分散地布置在基板301和基板401中，以使得基板301的第一电路部分331的发热量变得少于基板401的第二电路部分431的发热量。

或者，例如，即使当待布置的电路块中发热量最多的电路块被布置在基板401中、而非被布置在基板301上时，也可以实现相同效果。

注意，可以采用用于比较的发热量作为当通过利用最容易产生热量的方法仅在给定时间内使用半导体设备101时的发热量、或者作为当通过利用标准方法仅在标准时间内使用半导体设备101时的发热量。当设置最严格的条件时，可以采用在前的发热量。

根据以上描述，可以利用半导体设备101获取高质量视频信号。

例如，上述半导体设备101可以应用至诸如数字相机的图像拾取系统的图像传感器。图9是示出根据本技术的实施例的传感系统的配置的示例的图。在图9中所示的示例中，将传感系统应用至图像拍摄系统。为了描述简便起见，简化了图像拾取系统601的配置。图像拾取系统601包括透镜611、由上述实施例的半导体设备101组成的图像传感器101A、信号处理部分612、存储器613和显示部分614。

会聚从对象发出的光，以使其入射至图像传感器101A。图像传感器101A基于从对象发出的光，输出对应于对象的视频信号。信号处理部分612处理并调制从图像传感器101A提供至其的视频信号以生成记录信号，并将所得到的记录信号提供至存储器613以存储在存储器613中。存储器613由硬盘、固态存储器等组成。信号处理部分612在需要时将视频信号输出至外部。

信号处理部分612在预定时刻读出存储在存储器613中的视频信号，解调如此读出的视频信号，并将所得到的视频信号提供至显示部分614。结果，在显示部分614上显示对象的图像。

如上所述，抑制了如下情况：图像传感器101A遭受热量的坏的影响。因此，可以获得高质量图像。

本技术不仅可以应用至输出图像信息的图像拾取系统，而且还可以应用至需要输出关于声音信息、位置信息、速度信息等的具有大容量的高清信号的各种类型的传感系统。图10是示出根据本技术的另一实施例的半导体设备的结构的示例的视图。

图10中所示的半导体设备701由传感部分721、处理部分722和处理部分723组成。在基板711上形成传感部分721，在基板712上形成处理部分722，并且在基板713上形成处理部分723。将基板712层叠在基板713上，并且将基板711层叠在基板712上。在基板711上形成的传感部分721检测声音信息、位置信息、速度信息等。在基板712上形成的处理部分722处理由传感部分721检测的数据。在基板713上形成的处理部分723处理由传感部分721检测的数据(包括由基板712的处理部分722处理数据的情况)。

图10中所示的半导体设备701中的基板711上的传感部分721、基板712上的处理部分722、以及基板713上的处理部分723分别对应于图4中所示的半导体设备101中的基板201上的像素部分111、基板301上的第一电路部分331、以及基板401上的第二电路部分431。

而且，在图10中所示的实施例的情况下，将处理部分722和723分散地布置在基板712和基板713中，以使得接触基板711的基板712的发热量变为少于基板713的发热量。以一个芯片的形式形成三个基板711、712和713，以便它们具有层叠结构。结果，可以获得高质量输出信号。

注意，即使也在采用具有四层或更多层的层叠结构的情况下，也在最下面的基板(离其上形成传感部分721的基板711最远地层叠的基板)上布置发热量最多的电路块。

图11是示出根据本技术的又一实施例的半导体设备的结构的示例的视图。在该实施例的半导体设备702中，在基板711上形成多个传感部分。在图11中所示的示例中，在基板711上形成两个传感部分721A和721B。两个传感部分721A和721B检测同一种信息、或不同信息。在基板712和713上形成的处理部分722和723分别处理来自传感部分721A和721B的输出信号之一或二者。半导体设备702的其它结构与图10中所示的结构相同。

图12是示出根据本技术的另一实施例的半导体设备的结构的示例的视图。在该实施例的半导体设备703中，形成存储区域部分731作为图10中所示的基板713的处理部分723。当然，并非在整个处理部分723中、而是在处理部分723的一部分中，也可以形成存储区域部分731。基板713的存储区域部分731将从基板711的传感部分721输出的数据存储在其中(包括在基板712的处理部分722中处理数据的情况)。半导体设备703的其它结构与图10或图11中所示的结构相同。

注意，还可以在最下面的基板713上形成处理部分723，并且还可以在中间基板712上形成存储区域部分731。

图13是示出根据本技术的又一实施例的半导体设备的结构的示例的视图。在该实施例的半导体设备704中，形成易失性存储区域部分731A和非易失性存储区域部分731B二者作为基板713上的存储区域部分731。在易失性存储区域部分731A中存储应当在电源的关态阶段中擦除的信息。另一方面，在非易失性存储区域部分731B中存储同样在电源的关态的阶段中不应当擦除的信息。其它结构与图12中所示的情况下的结构相同。

图14是示出根据本技术的另一实施例的半导体设备的结构的示例的视图。该实施例的半导体设备705在结构上基本上与图12中所示的半导体设备703相同。然而，在半导体设备705中，以制造工艺A制造基板711A的传感部分721A，以制造工艺B制造基板712A的处理部分722P，并且以制造工艺C制造基板713A的存储区域部分731P。

当以多层结构的形式形成半导体设备705时，分别以最优制造工艺制造各层，由此可以减小功耗。

图15是说明根据本技术的实施例的用于半导体设备的处理的视图。在图15中所示的半导体设备706中，由基板712的处理部分722处理由基板711的传感部分721检测的数据，然后将所述数据存储在基板713的存储区域部分731中。而且，在基板713的存储区域部分731中存储的预定数据中，仅将其一部分输出至外部。也就是说，仅将由传感部分721检测的预定数据的一部分输出至外部。

以这样的方式提供存储区域部分731导致可以在时间方向上存储信息，因此可以体现各种信号形式。另外，因为可以在存储区域部分731中存储所检测的数据，所以可以将所检测的预定数据的一部分输出至输出级。简而言之，可以有助于减缓用于输入/输出的接口速度。另外，随着用于输入/输出的接口速度的减缓，可以抑制电磁波的辐射。

图16是示出根据本技术的另一实施例的传感系统的配置的示例的图。图16中所示的传感系统801由传感设备811至814以及MPU 815组成。传感设备811至814由图4中所示的半导体设备101、图10至15中分别所示的半导体设备701至706等组成。

例如，传感设备811至814分别检测对应于传感系统801的功能的各种信息(诸如，除了图像信息、自动对焦信息、位置信息和速度信息之外，还有声音信息等)上的数据。MPU815处理由传感设备811至814检测的预定数据。

传感设备811至814可以在直到已经执行了信号处理之后，输出分别由传感设备811至814检测的各种物理信息上的预定数据。因此，可以标准化具有各种形式(诸如，图像信息、声音信息、位置信息和速度信息)的信号所遵从的标准。简而言之，可以最终从传感设备811至814等输出遵从预先确定的预定标准的信号，而与从传感设备811至814等分别具有的传感部分721输出的信号的形式无关。结果，例如，采用由任意制造商制造的传感部分721变为可能。因此，增加了自由度。

还应注意，本技术的实施例绝不限制于上述实施例，因此可以在不违背本技术的主题的情况下进行各种改变。

例如，各个基板上布置的具体电路块绝不限制于上述实施例中描述的电路块。

<对相关申请的交叉引用>

此申请主张于2012年6月4日提交的序列号为61/655237的临时申请的优先权的权益，通过引用将其全部内容合并在此。

Claims (16)

1.一种半导体设备，包括：

第一基板，具有检测预定信息的传感部分；

第二基板，具有处理从所述传感部分提供至其的数据的第一处理部分；以及

第三基板，具有处理从所述第一基板或从所述第二基板提供至其的数据的第二处理部分，

其中按顺序将第一至第三基板彼此层叠，并且

其中所述第二基板的所述第一处理部分的发热量小于所述第三基板的所述第二处理部分的发热量。

2.如权利要求1所述的半导体设备，其中所述第三基板具有将来自所述第一基板或来自所述第二基板的数据存储在其中的存储区域部分。

3.如权利要求2所述的半导体设备，其中所述第三基板的所述存储区域部分具有易失性存储区域和非易失性存储区域二者。

4.如权利要求2所述的半导体设备，其中分别以不同工艺制造所述第一基板的所述传感部分、所述第二基板的所述第一处理部分、以及所述第三基板的所述存储区域部分。

5.如权利要求2所述的半导体设备，其中所述第三基板的所述存储区域部分输出由所述第一基板的所述传感部分检测的数据的一部分。

6.如权利要求1所述的半导体设备，其中所述第三基板的所述第二处理部分具有将通过处理来自所述传感部分的数据而获得的数据输出至外部的接口。

7.如权利要求1所述的半导体设备，其中所述第一基板具有多个传感部分。

8.如权利要求1所述的半导体设备，其中所述第三基板的所述第二处理部分包括发热量最多的电路块。

9.如权利要求1所述的半导体设备，其中所述半导体设备是图像传感器。

10.如权利要求9所述的半导体设备，其中所述第二基板的所述第一处理部分包括模拟电路。

11.如权利要求9所述的半导体设备，其中所述第二基板的所述第一处理部分包括DRAM。

12.如权利要求9所述的半导体设备，其中所述第二基板的所述第一处理部分包括驱动器、参考电压生成部分、DA转换器、AD转换器以及OTP的至少一个电路块。

13.如权利要求9所述的半导体设备，其中所述第三基板的所述第二处理部分包括逻辑电路。

14.如权利要求9所述的半导体设备，其中所述第三基板的所述第二处理部分包括管道处理部分、计数器、SRAM、MPU、阵列控制器以及DRAM控制器的至少一个电路块。

15.一种传感系统，包括：

传感设备，检测预定信息，

所述传感设备包括

第一基板，具有检测预定信息的传感部分，

第二基板，具有处理从所述传感部分提供至其的数据的第一处理部分，以及

第三基板，具有处理从所述第一基板或所述第二基板提供至其的数据的第二处理部分，

其中按顺序将第一至第三基板彼此层叠，并且

其中所述第二基板的所述第一处理部分的发热量小于所述第三基板的所述第二处理部分的发热量。

16.如权利要求15所述的传感系统，还包括

MPU，处理来自多个传感设备的数据。