JP2009005262A - 半導体装置および撮像装置 - Google Patents
半導体装置および撮像装置 Download PDFInfo
- Publication number
- JP2009005262A JP2009005262A JP2007166498A JP2007166498A JP2009005262A JP 2009005262 A JP2009005262 A JP 2009005262A JP 2007166498 A JP2007166498 A JP 2007166498A JP 2007166498 A JP2007166498 A JP 2007166498A JP 2009005262 A JP2009005262 A JP 2009005262A
- Authority
- JP
- Japan
- Prior art keywords
- imaging
- semiconductor chip
- circuit
- liquid crystal
- shutter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【課題】撮像素子の周辺をシャッタも含めて小型化した半導体装置および撮像装置を提供する。
【解決手段】半導体チップからなる撮像素子53と、撮像素子53の前面に配置され、撮像素子53への光を遮断、透過する液晶シャッタ51と、撮像素子53の裏面側に配置され、撮像素子53からの信号を処理する信号処理回路と液晶シャッタ51を駆動する駆動回路を実装した半導体チップからなる回路基板55、57と、撮像素子53および回路基板55、57を積層し、この積層体を載置するインターポーザ58と、この基材58と液晶シャッタを電気的に接続する異方性導電体62と、これらの部材を外気から封止するためのパッケージ61から構成される。
【選択図】 図2
【解決手段】半導体チップからなる撮像素子53と、撮像素子53の前面に配置され、撮像素子53への光を遮断、透過する液晶シャッタ51と、撮像素子53の裏面側に配置され、撮像素子53からの信号を処理する信号処理回路と液晶シャッタ51を駆動する駆動回路を実装した半導体チップからなる回路基板55、57と、撮像素子53および回路基板55、57を積層し、この積層体を載置するインターポーザ58と、この基材58と液晶シャッタを電気的に接続する異方性導電体62と、これらの部材を外気から封止するためのパッケージ61から構成される。
【選択図】 図2
Description
本発明は、半導体装置および撮像装置に関し、詳しくは撮像素子を有し、この撮像素子への光束の遮断および透過を行なうシャッタ手段を有する半導体装置および撮像装置に関する。
最近のデジタルカメラやビデオカメラ等の撮像装置においては、撮像素子とその周辺回路の実装技術が改良され、撮像装置の小型化が進んできている。また、撮像素子への光束の開閉を制御するシャッタとしては、機械シャッタの他、液晶シャッタ等の透過率を制御する素子も知られている。
例えば、特許文献1には、固体撮像デバイスの遮光と透過を行なう液晶シャッタを備えた内視鏡等における撮像用自動調光装置が開示されている。また、特許文献2には、光透過時の光量損失を防止するために遮光性の油膜と、この油膜と透明電極の間に充填された電解液とからなるシャッタ素子が開示されている。
特開昭60−77733号公報
特開2006−106397号公報
このように、液晶シャッタ等を用いて光束の遮光と透過を切り換える技術は提案されているが、撮像素子を含む全体を小型化することについては、何等、検討されていない。すなわち、従来は、撮像素子の周辺とシャッタとは別々に構成し、最後に組み立てを行なっており、撮像モジュールや撮像装置全体としては、大型化していた。
本発明は、このような事情を鑑みてなされたものであり、撮像素子の周辺をシャッタも含めて一つのユニットとしてアッセンブリー工程に送り込める利便性と共に小型化した半導体装置および撮像装置を提供することを目的とする。
上記目的を達成するため第1の発明に係わる半導体装置は、撮像素子である撮像用半導体チップを有する半導体装置において、複数の半導体が積層され、載置されるための基材と、上記撮像用半導体チップの光軸前面に配置され、上記撮像用半導体チップへの光を遮断、透過させるシャッタ手段と、上記撮像用半導体チップと、上記基材との間に配置され、上記撮像用半導体チップからの信号を処理する信号処理用半導体チップと、上記シャッタ駆動手段を駆動する駆動回路を備える。
上記目的を達成するため第2の発明に係わる半導体装置は、撮像素子である撮像用半導体チップを有する半導体装置において、複数の半導体が積層され、載置されるための基材と、上記撮像用半導体チップの光軸前面に配置され、上記撮像用半導体チップへの光を遮断、透過させる液晶シャッタと、上記撮像用半導体チップと、上記基材との間に配置され、上記撮像用半導体チップからの信号を処理する信号処理回路と、上記シャッタを駆動する駆動回路を実装した半導体チップと、上記基材と上記液晶シャッタを電気的に接続する接続部材と、上記構成要件を外気から封止するためのパッケージを備える。
第3の発明に係わる撮像素子ユニットは、上記第2の発明において、上記液晶シャッタは、半導体装置を構成するパッケージの一部を構成する。
上記目的を達成するため第4の発明に係わる撮像装置は、被写体光束に基づく被写体像を光電変換する撮像素子を有する撮像用半導体チップと、上記光電変換された信号を処理する信号処理回路を有する信号処理用半導体チップと、上記撮像用半導体チップの受光面側に配置され、上記被写体光束の遮光と透過を制御するシャッタ手段と、上記撮像用半導体チップ、上記信号処理用半導体チップおよびシャッタ手段を一体に実装するパッケージと、を備える。
第5の発明に係わる撮像装置は、上記第4の発明において、上記シャッタ手段は、上記パッケージの外壁と一体になり、外気から封止する。
また、第6の発明に係わる撮像装置は、上記第4の発明において、上記シャッタ手段は、液晶シャッタである。
さらに、第7の発明に係わる撮像装置は、上記第6の発明において、上記液晶シャッタは、電源オフ時に遮光状態である。
さらに、第8の発明に係わる撮像装置は、上記第6の発明において、上記液晶シャッタは、上記撮像素子の画像データの読出時には、遮光状態にする。
また、第6の発明に係わる撮像装置は、上記第4の発明において、上記シャッタ手段は、液晶シャッタである。
さらに、第7の発明に係わる撮像装置は、上記第6の発明において、上記液晶シャッタは、電源オフ時に遮光状態である。
さらに、第8の発明に係わる撮像装置は、上記第6の発明において、上記液晶シャッタは、上記撮像素子の画像データの読出時には、遮光状態にする。
さらに、第9の発明に係わる撮像装置は、上記第4の発明において、上記パッケージ内には、上記シャッタ手段を駆動する駆動回路を備える。
さらに、第10の発明に係わる撮像装置は、上記第4の発明において、上記撮像用半導体チップおよび上記信号処理用半導体チップは積層されている。
さらに、第11の発明に係わる撮像装置は、上記第4の発明において、上記信号処理用半導体チップには、撮像装置の調整値を記憶する記憶回路と、上記調整値に基づいて、上記信号処理回路によって処理された信号を調整する調整回路を有する。
さらに、第10の発明に係わる撮像装置は、上記第4の発明において、上記撮像用半導体チップおよび上記信号処理用半導体チップは積層されている。
さらに、第11の発明に係わる撮像装置は、上記第4の発明において、上記信号処理用半導体チップには、撮像装置の調整値を記憶する記憶回路と、上記調整値に基づいて、上記信号処理回路によって処理された信号を調整する調整回路を有する。
本発明によれば、撮像素子の周辺をシャッタも含めて一つのユニットとしてアッセンブリー工程に送り込める利便性と共に小型化した半導体装置および撮像装置を提供することができる。
以下、図面に従って本発明を適用したカメラを用いて好ましい実施形態について説明する。このカメラは、撮像素子およびその周辺回路を有する複数の半導体チップと液晶シャッタをパッケージ化し、撮像モジュールとして全体を小型化している。また、この撮像モジュールを組み込んだカメラは、撮像素子によって被写体像の画像信号を取得し、画像データに変換し、記録媒体に記録することができる。
まず、撮像素子や液晶シャッタ等を有する撮像モジュールの構成について図を用いて説明する。図1は本発明の一実施形態に係わる撮像モジュール100の断面図であり、撮影光学系3は、レンズ鏡筒ユニットの移動枠11に固定されている。移動枠11は固定枠12に保持されており、レンズ駆動用アクチュエータ7aによって、撮影光学系3の光軸方向に沿って進退自在に制御される。なお、レンズ駆動用アクチュエータ7aは、レンズ駆動機構101(図4参照)の一部であり、撮影光学系のピント合わせ用モータや、焦点距離調節用のモータ等によって構成される。
また、撮影光学系3の光軸上には、撮像回路ユニット90(図4参照)を構成する赤外カットフィルタおよびローパスフィルタ91と、撮像素子ユニット50が配置されている。撮像素子ユニット50は撮像素子基板15に保持されており、この撮像素子基板15は、ネジ16によって固定枠12に固定されている。赤外カットフィルタおよびローパスフィルタ91の内、ローパスフィルタは、被写体像の高周波成分をカットし、低周波のみを通過させるための光学的フィルタであり、また赤外カットフィルタは、赤外光成分をカットする光学的フィルタである。
次に、撮像素子ユニット50の構成について、図2を用いて説明する。図2(A)は撮像素子ユニット50の断面図であり、図2(B)は撮像素子53側からみたインターポーザ58の平面図である。撮像素子ユニット50は、公知のシステム・イン・パッケージ(Sip)技術を利用して、基板・チップを積層している。
撮影光学系3によって結像された被写体像を光電変換する撮像素子53の裏面側には第1スペーサ54が配置されている。この第1スペーサ54の熱伝導率は低い値の材料が用いられる。第1スペーサ54を挟んで、撮像素子53の反対側には種々の回路を含む第1回路基板(半導体チップ)55が配置されている。
この第1回路基板55は、撮像素子53を駆動するための撮像素子駆動回路が設けられており、この撮像素子駆動回路としては、タイミングジェネレータ(TG)や、撮像素子53の読み出し用の駆動ドライバ等の回路が含まれる。また、第1回路基板55には、撮像素子53から出力される撮像信号の処理を行なうためのアナログ信号処理回路71(図4参照)、A/D変換回路73、また種々の調整値や補正値を記憶するためのE2PROM等の電気的書き換え可能な不揮発性メモリ等で構成される記憶回路77や、これらの調整値や補正値に基づいて、信号の調整や補正を行う調整回路75が設けられている。
また、第1回路基板55の裏面側には第2スペーサ56が配置されており、この第2スペーサ56の熱伝導率は、上述の第1スペーサ54よりは高い材料が用いられている。この第2スペーサ56の裏面側には第2回路基板57が配置されており、この第2回路基板57には、液晶シャッタ駆動回路79(図4参照)およびインターフェース回路等が設けられている。液晶シャッタ駆動回路79は液晶シャッタ51を駆動するための回路である。インターフェース回路は、第1回路基板57内の各回路によって処理された撮像信号を後述するCCDインターフェース回路225に受け渡すためのインターフェース回路である。
これらの撮像素子53、第1スペーサ54、第1回路基板55、第2スペーサ56および第2回路基板57の順に積層され、第2回路基板57は、薄い基板で構成されたインターポーザ58上に配置されている。インターポーザ58は、熱伝導率の高い材料で構成され、またインターポーザ58の裏面側には、放熱用電極59aが設けられている。
第1回路基板55の撮像素子駆動回路81等によって発生した熱は、主として、第2スペーサ56、インターポーザ58、放熱電極59aの順に伝わって、放熱していく。撮像素子53と第1回路基板55の間の第1スペーサ54の熱伝導率は低いので、殆ど撮像素子53側には第1回路基板55の発熱が伝わらない。このため、撮像素子53の環境温度が上昇し、暗電流が増加したり、ノイズが増加するおそれが低い。さらに、画素の出力レベルが温度により異常値を示す虞も低くなる。
撮像素子53および第1回路基板55内の各回路素子は、それぞれボンディングワイヤ63、電極66および電極59bを介して外部の回路と接続している。各部材の周囲はパッケージ61で囲まれており、また撮像素子53の受光面側には液晶シャッタ51が設けられており、この液晶シャッタ51は電気的に透過状態と遮光状態に切り換え制御される。そして液晶シャッタ51、電源供給がオフの状態では遮光状態である。
液晶シャッタ51とパッケージ61とは接着剤で固着されており、図3(A)に示すように、内部は気密状態に保持され、ゴミ等の侵入を防止することができる。液晶シャッタ51は、図3(B)に示す破線部51a内が透過状態と遮光状態に切り換え制御可能であり、周囲は透過状態となっている。このため、この周囲部分については、パッケージ61の嵌合部および後述する異方性導電部材62や、黒紙等の遮光部材で被写体光束がパッケージ61内に入射しないようにしている。
液晶シャッタ51とインターポーザ58の間には、パッケージ61の四辺に沿って異方性導電部材62が配置されており、液晶シャッタ51はインターポーザ58上の電極65と電気的に接続している。第2回路基板57の底面には、第2回路基板57内の回路と接続している電極(不図示)が設けられており、この電極と、インターポーザ58上の電極67とが電気的に接続している。そして、不図示の銅箔パターン若しくはインターポーザ58内の接続路を通じて、電極67の一部と上述の電極65は接続されている。このため、第2回路基板57内の液晶シャッタ駆動回路79は、電極67→電極65→異方性導電部材62を通じて、液晶シャッタ51と電気的に接続されている。また、第2回路基板57内の他の回路は、電極67、電極66、電極59bを通じて外部の回路と接続している。
なお、撮像素子53としては、CCD(Charge Coupled Devices)や、CMOS(Complementary Metal Oxide Semiconductor)等の二次元撮像素子を用いる。撮像素子53は、第1回路基板54内の撮像素子駆動回路81等に接続されており、撮像素子53は、撮像素子駆動回路81等の駆動制御の下で、被写体像を光電変換して撮像画像信号をA/D変換回路によってデジタルデータに変換して、デジタル画像データとして出力する。
次に、本実施形態における電気回路について図4に示すブロック図を用いて説明する。撮像モジュール100は、撮影光学系3およびレンズ駆動機構101と、撮像回路ユニット90、撮像素子ユニット50から構成される。撮影光学系3は、前述したように、被写体像を撮像素子53上に結像するためのレンズであり、レンズ駆動機構101によってピント合わせや焦点距離調節がなされる。撮像回路ユニット90内には、前述の赤外カットフィルタおよびローパスフィルタ91が、撮影光学系3の光軸上に配置されている。
撮像素子ユニット50は、前述のパッケージ61内に設けられている。液晶シャッタ51は、撮像素子53上に被写体光束を透過し、また遮光するためのシャッタ手段である。この液晶シャッタ51は、第2回路基板57内の液晶シャッタ駆動回路79に接続されており、この液晶シャッタ駆動回路79によって、駆動制御される。
撮像素子53は、撮像素子駆動回路81の出力が接続されており、この撮像素子駆動回路81によって撮像素子53内の各画素の読出し制御がなされる。撮像素子53の出力は、アナログ信号処理回路71に接続されている。アナログ信号処理回路71は、読み出された画像信号の増幅やその他の信号処理を行なう。アナログ信号処理回路71の出力は、A/D変換回路73に接続されており、このA/D変換回路73は、アナログ信号処理回路71から出力された画像信号のアナログデジタル変換を行なう。
A/D変換回路73の出力は、調整回路75に接続されている。調整回路75は、撮像モジュール100における各種調整値、例えば、光学補正値等に基づいて、A/D変換された画像信号を補正するための回路である。この時の調整値は記憶回路77に記憶されている。また、撮像素子ユニット50内には、カメラ本体200内の回路と整合をとるためのインターフェース回路83を有しており、このインターフェース回路83は、調整回路75の出力、記憶回路77の入力、撮像素子駆動回路81の入力、および液晶シャッタ駆動回路79の入力と接続されている。
次に、カメラ本体200内には、調節回路75から出力される画像信号を、インターフェース回路83を介して入力するCCDインターフェース回路225が設けられている。このCCDインターフェース225は画像処理回路227に接続されており、この画像処理回路227は色補正、ガンマ(γ)補正、コントラスト補正、白黒・カラーモード処理、スルー画像処理といった各種の画像処理を行う。画像処理回路227は、ASIC263内のデータバス261に接続されている。このデータバス261には、画像処理回路227の他、ボディCPU229、圧縮回路231、フラッシュメモリ制御回路233、SDRAM(Synchronous Dynamic Random Access
Memory)制御回路236、入出力回路239、通信回路241、記録媒体制御回路243、ビデオ信号出力回路247、スイッチ検出回路253が接続されている。
Memory)制御回路236、入出力回路239、通信回路241、記録媒体制御回路243、ビデオ信号出力回路247、スイッチ検出回路253が接続されている。
データバス261に接続されているボディCPU229は、このデジタルカメラのフローを制御するものである。またデータバス261に接続されている圧縮回路231は後述するSDRAM237に記憶された画像データ等をJPEGで圧縮するための回路である。なお、画像圧縮はJPEGに限らず、他の圧縮方法も適用できる。データバス261に接続されているフラッシュメモリ制御回路233は、フラッシュメモリ235に接続され、このフラッシュメモリ235は、デジタルカメラのフローを制御するためのプログラムが記憶されており、ボディCPU229はこのフラッシュメモリ235に記憶されたプログラムに従ってデジタルカメラの制御を行う。なお、フラッシュメモリ235は、電気的に書換可能な不揮発性メモリである。SDRAM237は、SDRAM制御回路236を介してデータバス261に接続されており、このSDRAM237は、画像処理回路227によって画像処理された画像情報または圧縮回路231によって圧縮された画像情報を一時的に記憶するためのメモリである。
上述の記憶回路77、撮像素子駆動回路81、液晶シャッタ駆動回路79と接続されたインターフェース回路83と接続し、またレンズ駆動機構101と接続する入出力回路239は、データバス261を介してボディCPU229等の各回路とデータの入出力を制御する。通信回路241は、データバス261に接続され、ボディCPU229等とUSBコネクタ242でカメラ外部との画像データのやりとりを行う。データバス261に接続された記録媒体制御回路243は、記録媒体245に接続され、この記録媒体245への画像データ等の記録の制御を行う。記録媒体245は、xDピクチャーカード(登録商標)、コンパクトフラッシュ(登録商標)、SDメモリカード(登録商標)、メモリスティック(登録商標)またはハードディスクドライブ(HD)等の書換え可能な記録媒体で構成され、カメラ本体20に対して着脱自在となっている。
データバス261に接続されたビデオ信号出力回路247は液晶モニタ駆動回路249を介して液晶モニタ26に接続される。ビデオ信号出力回路247は、SDRAM237または記録媒体245に記憶された画像データを、液晶モニタ26に表示するためのビデオ信号に変換するための回路である。液晶モニタ26はカメラ本体の背面に配置されているが、撮影者が観察できる位置であれば、背面に限らないし、また液晶に限らず他の表示装置でも構わない。レリーズ釦の第1ストロークを検出するスイッチ(1Rスイッチと称する)や第2ストロークを検出するスイッチ(2Rスイッチと称する)や、モードダイヤル、パワースイッチ、コントロールダイヤル、再生釦、メニュー釦、十字キー、OK釦、スルー画切換釦等を含む各種スイッチ255(図4では各種SWと略記)は、スイッチ検出回路253を介してデータバス261に接続されている。
次に、このように構成された本実施形態におけるカメラの動作について、図5に示すフローチャートを用いて説明する。まず、カメラに電源電池が装填されると、図5に示すパワーオンリセットのルーチンを開始し、初期設定を行なう(S1)。初期設定は、各種フラグ等の設定値を初期化すると共に、撮影光学系等の機械的部材を初期位置に駆動する。初期設定が終わると、次に、スイッチ検出回路253の出力に基づいて、パワースイッチがオンか否かの判定を行なう(S3)。
ステップS3の判定の結果、パワースイッチがオフの場合には、液晶シャッタ51を閉じ状態、すなわち遮光状態とする(S5)。この液晶シャッタ51は、電源が供給されない状態では遮光状態となっている、いわゆるノーマリオフタイプの液晶シャッタである。パワーオフ時は、ステップS3とS5を繰り返す待機状態となる。
ステップS3の判定の結果、パワーオンであった場合には、スイッチ検出を行なう(S7)。ここでは、スイッチ検出回路253の検出出力を用いて、各種スイッチの状態を読み込む。続いて、モード処理変更を行なう(S9)。モード処理変更は、ステップS7で読み込んだモード情報に基づき、設定モードが変更されていた場合に行なう。
次に、液晶シャッタ51を開状態、すなわち、液晶シャッタ51を透過状態にする(S11)。これは、入出力回路239、インターフェース回路83および液晶シャッタ駆動回路79を介して、液晶シャッタ51を透過状態となるように駆動制御する。これによって、撮像素子53上に被写体像が結像する。続いて、スルー画処理の開始を行なう(S13)。この指令が出されると、撮像素子駆動回路81は撮像素子53の画像信号の読出しを開始し、アナログ信号処理回路71→A/D変換回路73→調整回路75→インターフェース回路83→CCDインターフェース回路225→画像処理227→ビデオ信号出力回路247→液晶モニタ249の順に、画像信号は処理され、液晶モニタ26に被写体像が観察用に動画表示される。
次に、1Rスイッチの状態を判定する(S15)。判定の結果、オフであった場合には、ステップS3のパワースイッチの判定に戻り、前述のステップを繰り返す。一方、判定の結果、1Rスイッチがオンの場合、すなわちレリーズボタンが半押しされた場合には、続いて、測距とレンズ駆動量の演算を行なう(S17)。測距は、カメラ本体200内に設けられた測距装置(不図示)によって撮影光学系3の焦点ズレ量を検出することによって行い、この焦点ズレ量に基づいて、撮影光学系の駆動を演算する。
次に、測距・駆動量演算結果に基づいて、撮影光学系3が合焦範囲内にあるかどうかの判定を行なう(S19)。判定の結果、合焦範囲内にない場合には、合焦動作を行う(S21)。すなわち、ステップS17で演算したレンズ駆動量に基づいて、レンズ駆動機構101は撮影光学系3の駆動を行い、合焦動作が終わると、ステップS15、S17に戻り、再度、測距と駆動量演算を行ない、これらの動作を合焦するまで繰り返す。
ステップS19の判定の結果、合焦範囲内にある場合には、続いて、2Rスイッチの状態を判定する(S23)。判定の結果、オフ状態であった場合には、1Rスイッチの状態を判定する。1Rスイッチがオンであった場合には、ステップS23に戻り、ステップS23とS25を繰り返し実行する待機状態となる。1Rスイッチがオフとなると、ステップS3に戻り、前述のステップを繰り返す。
ステップS23における判定の結果、2Rスイッチがオンとなると、すなわちレリーズボタンが全押しされると、ステップS31以下の撮影動作に移行する。撮影動作に入ると、まず、スルー画処理を停止する(S31)。すなわち、ステップS13において、撮像素子53の出力に基づいて被写体画像を液晶モニタ26に表示するスルー画表示を開始したが、このステップにおいて停止処理を行なう。次に、測光および露出量演算を行なう。これは、カメラ本体200内の測光センサ(不図示)に基づいて、被写体輝度を求め、公知の方法により適正露光となる露出量を演算する。
次に、静止画像の撮像を開始する(S35)。これは、撮像素子53の電荷蓄積部を一旦リセットした後、電荷蓄積を開始する。ステップS33で演算した露光時間が経過すると、液晶シャッタ51を閉じ、すなわち液晶シャッタ51を遮光状態にする(S37)。これは、液晶シャッタ駆動回路79を介して行なう。続いて、撮像素子53から画像データの読み出しを行なう(S39)。この画像データの読出は、液晶シャッタ51を遮光状態としてから行なっているので、スミア現象の発生を防ぐことができる。
続いて、読み出された画像データについて、画像処理回路227等によって画像処理を行なう(S41)。圧縮処理等を含む画像処理が終わると、次に、画像データを記録媒体245に記録を行なう(S245)。画像データの記録が終わると、液晶シャッタ51を開き、すなわち透過状態に駆動制御する(S45)。液晶シャッタ51の開き動作が終わると、ステップS3に戻り、前述のステップを繰り返す。
以上のように、本実施形態の半導体装置は、撮像素子を含む撮像用半導体チップ(撮像素子53)と、この撮像用半導体チップの前面側に配置され、撮像用半導体チップへの光を遮断および透過を行なうシャッタ(液晶シャッタ51)と、撮像用半導体チップからの信号を処理する信号処理用半導体チップ(第1回路基板55)から構成され、撮像用半導体チップと信号処理用半導体チップは積層構造であることから、シャッタを含めて全体を小型化することができる。
また、本実施形態によれば、撮像用半導体チップと、信号処理用半導体チップと、シャッタを一体のパッケージで構成しているので、シャッタを含めて全体を小型化することができ、また、一つのユニットとしてアッセンブリー工程に送り込める利便性も有する。さらに、シャッタの駆動回路も一体のパッケージ内に設けるようにしているので、小型化することができる。シャッタがパッケージの一部を兼用していることから、更に一層小型化することができる。
なお、本実施形態においては、回路基板は第1及び第2の回路基板55、57の2つであったが、これに限らず、1つでもよく、また3以上でも勿論構わない。また、シャッタとして、液晶シャッタを例に挙げたが、これに限らず、磁性流体を利用したシャッタや特許文献2記載されているような遮光性油膜を使用したシャッタ素子等、物質の特性を利用したシャッタであればよい。
本発明の実施形態の説明にあたっては、デジタルカメラに適用された例を挙げたが、デジタルカメラとしては一眼レフタイプやコンパクトタイプのデジタルカメラ等のいずれでも良く、またこれらのデジタルカメラ以外にも、ビデオカメラ、携帯電話、PDA等の携帯電子機器でもよく、また専用機に組み込まれるような撮像装置にも本発明を適用できることは勿論である。
3・・・撮影光学系、7a・・・レンズ駆動用アクチュエータ、11・・・移動枠、12・・・固定枠、15・・・撮像素子基板、16・・・ネジ、26・・・液晶モニタ、50・・・撮像素子ユニット、51・・・液晶シャッタ、53・・・撮像素子、54・・・第1スペーサ、55・・・第1回路基板、56・・・第2スペーサ、57・・・第2回路基板、58・・・インターポーザ、59a・・・放熱用電極、59b・・・電極、61・・・パッケージ、62・・・異方性導電部材、63・・・ボンディングワイヤ、65・・・電極、66・・・電極、67・・・電極、71・・・アナログ信号処理回路、73・・・A/D変換回路、75・・・調整回路、77・・・記憶回路、79・・・液晶シャッタ駆動回路、81・・・撮像素子駆動回路、83・・・インターフェース回路、90・・・撮像回路ユニット、91・・・赤外カットフィルタおよびローパスフィルタ、100・・・撮像モジュール、225・・・CCDインターフェース回路、227・・・画像処理回路、229・・・ボディCPU、231・・・圧縮回路、233・・・フラッシュメモリ制御回路、235・・・フラッシュメモリ、236・・・SDRAM制御回路、237・・・SDRAM、239・・・入出力回路、241・・・通信回路、242・・・USBコネクタ、243・・・記録媒体制御回路、245・・・記録媒体、247・・・ビデオ信号出力回路、249・・・液晶モニタ駆動回路、253・・・スイッチ検出回路、255・・・各種SW、261・・・データバス、263・・・ASIC
Claims (11)
- 撮像素子である撮像用半導体チップを有する半導体装置において、
複数の半導体が積層され、載置されるための基材と、
上記撮像用半導体チップの光軸前面に配置され、上記撮像用半導体チップへの光を遮断、透過させるシャッタ手段と、
上記撮像用半導体チップと、上記基材との間に配置され、上記撮像用半導体チップからの信号を処理する信号処理用半導体チップと、
上記シャッタ駆動手段を駆動する駆動回路と、
を備えたことを特徴とする半導体装置。 - 撮像素子である撮像用半導体チップを有する半導体装置において、
複数の半導体が積層され、載置されるための基材と、
上記撮像用半導体チップの光軸前面に配置され、上記撮像用半導体チップへの光を遮断、透過させる液晶シャッタと、
上記撮像用半導体チップと、上記基材との間に配置され、上記撮像用半導体チップからの信号を処理する信号処理回路と、上記シャッタを駆動する駆動回路を実装した半導体チップと、
上記基材と上記液晶シャッタを電気的に接続する接続部材と、
上記構成要件を外気から封止するためのパッケージと、
を備えたことを特徴とする半導体装置。 - 上記液晶シャッタは、半導体装置を構成するパッケージの一部を構成することを特徴とする請求項2に記載の半導体装置。
- 被写体光束に基づく被写体像を光電変換する撮像素子を有する撮像用半導体チップと、
上記光電変換された信号を処理する信号処理回路を有する信号処理用半導体チップと、
上記撮像用半導体チップの受光面側に配置され、上記被写体光束の遮光と透過を制御するシャッタ手段と、
上記撮像用半導体チップ、上記信号処理用半導体チップおよびシャッタ手段を一体に実装するパッケージと、
を備えたことを特徴とする撮像装置。 - 上記シャッタ手段は、上記パッケージの外壁と一体になり、外気から封止することを特徴とする請求項4に記載の撮像装置。
- 上記シャッタ手段は、液晶シャッタであることを特徴とする請求項4に記載の撮像装置。
- 上記液晶シャッタは、電源オフ時に遮光状態であることを特徴とする請求項6に記載の撮像装置。
- 上記液晶シャッタは、上記撮像素子の画像データの読出時には、遮光状態にすることを特徴とする請求項6に記載の撮像装置。
- 上記パッケージ内には、上記シャッタ手段を駆動する駆動回路を備えることを特徴とする請求項4に記載の撮像装置。
- 上記撮像用半導体チップおよび上記信号処理用半導体チップは積層されていることを特徴とする請求項4に記載の撮像装置。
- 上記信号処理用半導体チップには、撮像装置の調整値を記憶する記憶回路と、上記調整値に基づいて、上記信号処理回路によって処理された信号を調整する調整回路を有することを特徴とする請求項4に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007166498A JP2009005262A (ja) | 2007-06-25 | 2007-06-25 | 半導体装置および撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007166498A JP2009005262A (ja) | 2007-06-25 | 2007-06-25 | 半導体装置および撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009005262A true JP2009005262A (ja) | 2009-01-08 |
Family
ID=40321126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007166498A Pending JP2009005262A (ja) | 2007-06-25 | 2007-06-25 | 半導体装置および撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009005262A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102655567A (zh) * | 2011-03-02 | 2012-09-05 | 奥林巴斯映像株式会社 | 电子摄影装置 |
WO2013043762A1 (en) * | 2011-09-21 | 2013-03-28 | Kla-Tencor Corporation | Interposer based imaging sensor for high-speed image acquisition and inspection systems |
EP2856750A2 (en) * | 2012-06-04 | 2015-04-08 | Sony Corporation | Semiconductor device and sensing system |
JP2015167399A (ja) * | 2012-03-19 | 2015-09-24 | アプティナ イメージング コーポレイションAptina Imaging Corporation | 画像データの処理方法 |
JP2018029418A (ja) * | 2016-08-16 | 2018-02-22 | 株式会社ユピテル | 装置 |
JP2019050574A (ja) * | 2018-10-04 | 2019-03-28 | 株式会社ニコン | 撮像素子および撮像装置 |
CN110176439A (zh) * | 2019-05-29 | 2019-08-27 | 中国电子科技集团公司第四十三研究所 | 一种模块SiP结构及其制造方法 |
US10616536B2 (en) | 2018-01-12 | 2020-04-07 | Semiconductor Components Industries, Llc | Imaging systems having broadband monochromatic and chromatic image sensors |
KR20230026866A (ko) * | 2021-08-18 | 2023-02-27 | (주) 픽셀플러스 | 이미지 센서 패키지 |
-
2007
- 2007-06-25 JP JP2007166498A patent/JP2009005262A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102655567A (zh) * | 2011-03-02 | 2012-09-05 | 奥林巴斯映像株式会社 | 电子摄影装置 |
WO2013043762A1 (en) * | 2011-09-21 | 2013-03-28 | Kla-Tencor Corporation | Interposer based imaging sensor for high-speed image acquisition and inspection systems |
US8748828B2 (en) | 2011-09-21 | 2014-06-10 | Kla-Tencor Corporation | Interposer based imaging sensor for high-speed image acquisition and inspection systems |
US9299738B1 (en) | 2011-09-21 | 2016-03-29 | Kla-Tencor Corporation | Interposer based imaging sensor for high-speed image acquisition and inspection systems |
US10070104B2 (en) | 2012-03-19 | 2018-09-04 | Semiconductor Components Industries, Llc | Imaging systems with clear filter pixels |
US9942527B2 (en) | 2012-03-19 | 2018-04-10 | Semiconductor Components Industries, Llc | Imaging systems with clear filter pixels |
JP2015167399A (ja) * | 2012-03-19 | 2015-09-24 | アプティナ イメージング コーポレイションAptina Imaging Corporation | 画像データの処理方法 |
US9521380B2 (en) | 2012-03-19 | 2016-12-13 | Semiconductor Components Industries, Llc | Imaging systems with clear filter pixels |
US9607971B2 (en) | 2012-06-04 | 2017-03-28 | Sony Corporation | Semiconductor device and sensing system |
JP2015521390A (ja) * | 2012-06-04 | 2015-07-27 | ソニー株式会社 | 半導体装置及び検出システム |
EP2856750A2 (en) * | 2012-06-04 | 2015-04-08 | Sony Corporation | Semiconductor device and sensing system |
JP2018029418A (ja) * | 2016-08-16 | 2018-02-22 | 株式会社ユピテル | 装置 |
US10616536B2 (en) | 2018-01-12 | 2020-04-07 | Semiconductor Components Industries, Llc | Imaging systems having broadband monochromatic and chromatic image sensors |
JP2019050574A (ja) * | 2018-10-04 | 2019-03-28 | 株式会社ニコン | 撮像素子および撮像装置 |
CN110176439A (zh) * | 2019-05-29 | 2019-08-27 | 中国电子科技集团公司第四十三研究所 | 一种模块SiP结构及其制造方法 |
KR20230026866A (ko) * | 2021-08-18 | 2023-02-27 | (주) 픽셀플러스 | 이미지 센서 패키지 |
KR102574875B1 (ko) * | 2021-08-18 | 2023-09-06 | (주) 픽셀플러스 | 이미지 센서 패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009005262A (ja) | 半導体装置および撮像装置 | |
JP2019205177A (ja) | 電子機器 | |
US7729609B2 (en) | Image sensing apparatus and control method | |
JP5255790B2 (ja) | 撮像装置 | |
JP2006270183A (ja) | 撮像装置 | |
JP2011077901A (ja) | 撮像装置 | |
JP2010103921A (ja) | 撮像装置および撮像装置の制御方法 | |
JP2010026120A (ja) | カメラシステム及びアダプタ | |
WO2015080163A1 (ja) | 電子機器、撮像装置、および、撮像素子 | |
JP4662333B2 (ja) | 撮像装置 | |
JP6488545B2 (ja) | 電子機器 | |
JP2006287640A (ja) | 固体撮像素子パッケージ、固体撮像素子実装基板、デジタルカメラ及び固体撮像素子パッケージの実装方法 | |
JP5159536B2 (ja) | 撮像装置、その制御方法及びプログラム | |
JP2010226185A (ja) | 撮像装置および撮像装置の制御方法 | |
JP2010176071A (ja) | 撮像装置、撮像機器システム及び撮影レンズ | |
JP6349659B2 (ja) | 電子機器、電子機器の制御方法、及び制御プログラム | |
JP2008193359A (ja) | 撮像モジュール及び撮像素子パッケージ | |
JP5274290B2 (ja) | 撮像装置および撮像装置の制御方法 | |
JP2006135659A (ja) | 撮像素子モジュール及び電子機器 | |
JP2010141458A (ja) | 撮像装置および撮像装置の制御方法 | |
JP2007124006A (ja) | 撮像ユニット、及び撮像装置 | |
JP5408903B2 (ja) | 撮像装置 | |
JP5281911B2 (ja) | 撮像装置および撮像装置の制御方法 | |
JP2010183397A (ja) | 撮像装置および撮像装置の制御方法 | |
JP2018174543A (ja) | 電子機器 |