CN107071236B - 图像传感器及实施高速滚动图像传感器的方法 - Google Patents

图像传感器及实施高速滚动图像传感器的方法 Download PDF

Info

Publication number
CN107071236B
CN107071236B CN201610821639.5A CN201610821639A CN107071236B CN 107071236 B CN107071236 B CN 107071236B CN 201610821639 A CN201610821639 A CN 201610821639A CN 107071236 B CN107071236 B CN 107071236B
Authority
CN
China
Prior art keywords
pixel
array
adm
pixel array
imaging sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610821639.5A
Other languages
English (en)
Other versions
CN107071236A (zh
Inventor
马渕圭司
真锅宗平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN107071236A publication Critical patent/CN107071236A/zh
Application granted granted Critical
Publication of CN107071236B publication Critical patent/CN107071236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种图像传感器及一种实施高速滚动图像传感器的方法。高速滚动图像传感器包含安置于第一半导体裸片中的像素阵列、安置于第二半导体裸片中的读出电路及导体。像素阵列被分割成若干像素子阵列PSA。所述PSA中的每一者包含多个像素。像素群组包含为非连续、非重叠且相异的像素。每一像素群组包含来自不同PSA的像素。每一像素群组耦合到分别包含于读出电路中的对应模/数转换器与存储器单元瓦片ADM。ADM分别包含：(i)将来自像素群组的图像数据从模拟转换成数字以获得模/数转换器ADC输出的ADC电路，及(ⅱ)用以存储ADC输出的存储器单元。导体将像素阵列耦合到ADM。导体包含针对像素阵列的每列存在的一定数目个导体。针对像素阵列的每列存在的导体的数目可等于PSA中布置于同一列中的像素的数目。本发明描述其它实施例。

Description

图像传感器及实施高速滚动图像传感器的方法
技术领域
本发明的实例大体来说涉及图像传感器。更具体来说，本发明的实例涉及使用ADM的高速滚动图像传感器及实施所述图像传感器的方法，所述ADM为分别包含模/数转换器(ADC)及存储器的单元瓦片(tile)。
背景技术
高速图像传感器已广泛用于不同领域中的许多应用中，包含汽车领域、机器视觉领域及专业视频摄影领域。用以制造图像传感器且特定来说互补金属氧化物半导体(CMOS)图像传感器的技术已不断快速地发展。举例来说，对较高帧速率及较低功率消耗的需求已促进了这些图像传感器的进一步小型化及集成。
用以增加CMOS图像传感器的帧速率的一种方式可为增加并行操作的读出电路的数目。在常规图像传感器中，像素阵列中的像素的一个列可共享一个读出电路。在常规技术的其它实例中，像素阵列中的像素单元的一个列可共享多个读出电路。这些解决方案提供较高帧速率，但需要较多硅面积，此在硅图像传感器的小型化中并非有帮助。
为使图像传感器小型化，实施堆叠式芯片，其中像素传感器层堆叠于电路层上且电路层的子部分处理在其正上方的像素的图像数据。虽然此实现超高速图像传感器的高效率，但这些堆叠式芯片实施方案在电路层的子部分中的每一者的边界处遭受块噪声。因此，使用此堆叠式芯片实施方案捕获的移动物体的图像在电路层的子部分的边界处失真，同时电路层的子部分中的每一者之间的握手在图像处理期间也导致失真。还可在电路层的子部分中的每一者之间的边界处看到模/数转换(ADC)变化。此外，鉴于像素信号线也在边界处分离，因此像素输出也可在边界处明显变化。
发明内容
在一个方面中，本发明提供一种图像传感器，其包括：像素阵列，其安置于第一半导体裸片中，其中所述像素阵列被分割成多个像素子阵列(PSA)，其中所述多个PSA中的每一者包含多个像素，其中所述像素阵列包含多个像素群组，所述多个像素群组包含为非连续的像素，其中每一像素群组包含来自不同PSA的像素；多个读出电路，其安置于第二半导体裸片中，其中所述多个读出电路分别包含模/数转换器与存储器单元瓦片(ADM)，其中所述像素群组中的每一者耦合到所述多个ADM中的对应一者，所述ADM分别包含：(i)将来自所述像素群组的图像数据从模拟转换成数字以获得模/数转换器(ADC)输出的ADC电路，及(ⅱ)用以存储所述ADC输出的存储器单元；及多个导体，其将所述像素阵列耦合到所述多个ADM，其中所述多个导体包含针对所述像素阵列的每列存在的一定数目个导体。
在另一方面中，本发明提供一种图像传感器，其包括：像素阵列，其安置于第一半导体裸片中，其中所述像素阵列被分割成多个像素子阵列(PSA)，其中所述多个PSA中的每一者包含多个像素，其中所述像素阵列包含多个像素群组，所述多个像素群组包含为非连续、非重叠且相异的像素，其中每一像素群组包含来自不同PSA的像素；多个读出电路，其安置于第二半导体裸片中，其中所述多个读出电路分别包含模/数转换器与存储器单元瓦片(ADM)，其中所述像素群组中的每一者耦合到所述多个ADM中的对应一者，所述ADM分别包含：(i)将来自所述像素群组的图像数据从模拟转换成数字以获得模/数转换器(ADC)输出的ADC电路，及(ⅱ)用以存储所述ADC输出的存储器单元；及多个导体，其将所述像素阵列耦合到所述多个ADM，其中所述多个导体包含针对所述像素阵列的每列存在的一定数目个导体，其中针对所述像素阵列的每列存在的导体的所述数目等于所述PSA中布置于同一列中的像素的数目。
在另一方面中，本发明提供一种实施高速滚动图像传感器的方法，其包括：由像素阵列捕获图像数据，其中所述像素阵列安置于第一半导体裸片中，其中所述像素阵列被分割成多个像素子阵列(PSA)，其中所述像素阵列包含多个像素群组，其中所述多个像素群组中的每一者包含为非连续、非重叠且相异的多个像素，其中每一像素群组包含来自不同PSA的像素；由安置于第二半导体裸片中的多个读出电路经由多个导体而从所述像素阵列获取所述图像数据，其中所述像素群组中的每一者耦合到分别包含于读出电路中的多个模/数转换器与存储器单元瓦片(ADM)中的对应一者，其中所述多个导体将所述像素阵列耦合到所述多个ADM，其中所述多个导体包含针对所述像素阵列的每列存在的一定数目个导体，其中针对所述像素阵列的每列存在的导体的所述数目等于所述PSA中布置于同一列中的像素的数目；由分别包含于所述ADM中的多个模/数转换器(ADC)电路将来自所述像素群组的所述图像数据从模拟转换成数字以获得ADC输出；及将来自所述ADC电路中的每一者的所述ADC输出分别存储于存储器单元中，其中所述多个ADM分别包含所述存储器单元。
附图说明
在附图的各图中以实例方式而非以限制方式图解说明本发明的实施例，在附图中，除非另外规定，否则贯穿各种视图相似参考指示类似元件。应注意，在本发明中对本发明的“一”或“一个”实施例的指代未必是指相同实施例，且其意指至少一个。在图式中：
图1是图解说明根据本发明的一个实施例的实例性成像系统的框图，所述实例性成像系统包含具有ADM架构的高速滚动图像传感器。
图2图解说明根据本发明的第一实施例的图1中的图像传感器的细节，所述图像传感器包含实例性像素阵列(其包含于像素芯片上)及耦合到所述像素芯片的实例性ADM芯片。
图3是图解说明根据本发明的一个实施例的包含于图1中的读出电路中的多个读出电路中的一者的细节的框图。
图4是图解说明根据本发明的一个实施例的图1中的图像传感器中的连接体及ADM芯片的细节的图式。
图5A到5B图解说明根据本发明的第二实施例的图1中的图像传感器的细节(图5A)及根据本发明的第二实施例的图1中的图像传感器中的ADM芯片的细节(图5B)。
图6图解说明根据本发明的第三实施例的图1中的图像传感器的细节。
图7是展示根据本发明的一个实施例的用于实施高速滚动图像传感器的实例性过程的流程图表。
图8图解说明根据本发明的第二实施例的图1中的图像传感器的细节，所述图像传感器包含实例性像素阵列(其包含于像素芯片上)及耦合到所述像素芯片的实例性ADM芯片。
图9图解说明根据本发明的第三实施例的图1中的图像传感器的细节，所述图像传感器包含实例性像素阵列(其包含于像素芯片上)及耦合到所述像素芯片的实例性ADM芯片。
贯穿图式的数个视图，对应参考符号指示对应组件。所属领域的技术人员将了解，图中的元件是为简单及清晰起见而图解说明，且未必按比例绘制。举例来说，为帮助改进对本发明的各种实施例的理解，各图中的元件中的一些元件的尺寸可能相对于其它元件被放大。此外，通常不描绘在商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本发明的这些各种实施例的较不受阻挡的观察。
具体实施方式
在以下说明中，陈述众多特定细节以便提供对本发明的透彻理解。然而，应理解，可在不具有这些具体细节的情况下实践本发明的实施例。在其它例项中，未展示众所周知的电路、结构及技术以避免使对此说明的理解模糊。
贯穿本说明书对“一个实施例”或“实施例”的提及意指结合所述实施例所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿本说明书在各个地方中出现的短语“在一个实施例中”或“在实施例中”未必全部是指相同实施例。此外，特定特征、结构或特性可以任何适合方式组合于一个或多个实施例中。特定特征、结构或特性可包含于集成电路、电子电路、组合逻辑电路或提供所描述功能性的其它适合组件中。
如在各种实例中将揭示，用以实施高速滚动CMOS图像传感器的有效方法为在图像传感器的读出电路中利用ADM架构。CMOS图像传感器也可布置于堆叠式CMOS芯片解决方案中，其中像素单元包含于第一半导体裸片中且其中读出电路包含于第二半导体裸片中。举例来说，在一个实例中，第一半导体裸片可为像素芯片(或裸片)，且第二半导体裸片可为专用集成电路(ASIC)芯片(或裸片)。在一个实例中，像素芯片上的像素阵列可利用由像素构成的像素子阵列(PSA)。在一个实例中，像素芯片上的像素阵列也可包含多个像素群组且每一像素群组包含为非连续、非重叠且相异的多个像素。在一个实例中，根据本发明的教示，像素群组内侧的像素单元的放大器输出节点耦合在一起，使得像素群组中的每一者共享包含于读出电路中的单个模/数转换器与存储器单元瓦片(ADM)。在所述实例中，根据本发明的教示，在高速下及/或以低功率并行地读出像素子阵列。
图1是图解说明根据本发明的一个实施例的实例性成像系统的框图，所述实例性成像系统包含具有ADM架构的高速滚动图像传感器。
如在图1中所图解说明，成像系统100包含具有像素阵列105的图像传感器，所述像素阵列包括多个像素111。根据本发明的教示，在堆叠式图像传感器方案中像素阵列105可被分割成包含像素架构的多个像素子阵列110。在所图解说明实例中，成像系统100是以堆叠式CMOS芯片实现，其包含与ASIC裸片180堆叠在一起且耦合到ASIC裸片180的像素裸片170。在一个实例中，像素裸片170包含像素阵列105，且ASIC裸片180包含控制电路120、读出电路阵列130及功能逻辑140。在所描绘实例中，读出电路阵列130包括多个读出电路131(在图3中可见)。在所描绘实例中，控制电路120经耦合以控制像素阵列105的操作，所述像素阵列经耦合以通过位线160由所述多个读出电路131中的一者读出。位线160可为金属导线。在一个实例中，互连层安置于像素裸片170与ASIC裸片180之间。
在一个实例中，互连层(未展示)可包含多个导体及通孔，例如微穿硅通孔(μTSV)或穿硅通孔(TSV)。导体可为位线160。在实例中，所述多个导体可用于将读出电路131耦合到包含于像素裸片170中的电路。在一个实施例中，位线(或连接体)160通过像素阵列105的像素区域。像素阵列105中的每一像素列可经由多个位线160耦合到读出电路131。在一个实施例中，每像素列的位线的数目大于2。如在图1中所见，每像素列的位线的数目为8个，使得像素子阵列110中的所有像素111均可并行读出，且每八个像素(例如，像素0、8、16、24、…)耦合到同一位线及模/数转换器与存储器单元瓦片(ADM)，举例来说，像素群组1091中的像素可耦合到同一位线及ADM单元。布置于相同行中的像素111也将用其对应ADM单元并行读出。如此，在此实例中，根据本发明的教示，每第八个像素可通过所述多个导体中的单个者或单个位线由对应读出电路并行读出。在此实例中，像素群组1091包含为非连续、非重叠且相异的每第八个像素(例如，每像素子阵列110一个像素)。
在图1中所描绘的实例中，像素阵列105为被分割成如所展示的多个像素子阵列110的二维(2D)阵列。如在图1中所展示，像素子阵列110包含布置成8×1布置的八个像素。在其它实例中，像素子阵列110包含布置成n×m布置的k个像素，其中k为大于2的整数，且n及m为大于或等于1的整数。
图2图解说明根据本发明的第一实施例的图1中的图像传感器100的细节，所述图像传感器包含实例性像素阵列105(其包含于像素裸片170上)及耦合到像素裸片170的实例性ADM芯片113。像素子阵列110的像素111各自耦合到其自身的读出电路，所述读出电路可包含为包含于读出电路130中的多个读出电路中的一者，读出电路130形成于与像素裸片170堆叠且耦合到像素裸片170的ASIC裸片180上。运用多个读出电路，布置于相同行中的像素子阵列可并行读出，从而减小像素阵列105的读出时间。在一个实施例中，单个读出电路包含模/数转换器与存储器单元瓦片(ADM)。因此，包含于读出电路阵列130中的读出电路分别包含ADM。
如在图2中所展示，像素子阵列110包括八个像素111。在此实例中，像素子阵列110中的所述多个像素群组109中的每一者耦合到ADM芯片113中的其自身相关联ADM单元112。在一个实施例中，像素群组109包含来自每一像素子阵列110的像素111，使得像素群组109中的像素111为非连续、非重叠且相异的。在此实施例中，相同列中的每第八个像素111处于相同像素群组109中。在所图解说明实例中，像素子阵列110布置成8×1布置，使得相同列中的每第8个像素共享同一ADM单元112，如在图2中可见，所图解说明列的第2个及第9个像素是由同一ADM单元112读出。如在图2中所展示，ADM芯片113包含多个ADM单元112。如下文结合图3进一步描述，每一ADM单元112可包含于多个读出电路131中的一者中，所述多个读出电路包含于读出电路阵列130中。在一些实施例中，ADM单元112可与读出电路130分离但仍包含于ASIC裸片180中。
图3是图解说明根据本发明的一个实施例的包含于图1中的读出电路阵列130中的所述多个读出电路131中的一者的细节的框图。如在图3中所展示，读出电路131可包含扫描电路310及ADM单元112，所述ADM单元为包含模/数转换器(ADC)电路320及存储器单元330的单元瓦片。扫描电路310还可包含放大电路、选择电路(例如，多路复用器)等以沿着读出位线160一次读出一行图像数据或可使用多种其它技术来读出图像数据，例如串行读出或同时全并行读出所有像素。在一个实施例中，读出电路阵列130从像素阵列105读出图像数据。扫描电路310获取图像数据。ADC电路320可将来自扫描电路310的图像数据中的每一者从模拟转换成数字。举例来说，包含于读出电路中的ADC电路320可分别将图像帧的图像数据从模拟转换成数字以获得ADC输出。在一个实例中，读出电路阵列130中的所述多个读出电路131中的每一者还可包含形成于ASIC裸片180上的加法器。读出电路阵列130可读出布置于像素裸片170的相同行中的像素子阵列110。举例来说，如在图2中可见，构成像素子阵列110的八个像素可由其相应ADM单元112并行读出，且同时，来自像素子阵列1101到1107的像素111可在像素子阵列110通过其相应ADM单元112读出时同时读出。布置于相同行中的像素111可耦合到布置于相同ADM阵列114中的ADM单元112。属于相同像素群组的像素111可由同一ADM单元112读出。
包含存储器(例如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))的存储器单元330可存储来自ADC电路320的ADC输出。返回参考图1，在一个实施例中，功能逻辑140处理ADC输出以产生最终ADC输出。在一个实施例中，逻辑电路(未展示)可控制读出电路130且将图像数据输出到功能逻辑140。功能逻辑140可仅存储图像数据或甚至通过应用后图像效应(例如修剪、旋转、移除红眼、调整亮度、调整对比度或以其它方式)来操纵图像数据。
在图1中，控制电路120耦合到像素阵列105以控制像素阵列105的操作特性。在一个实例中，控制电路120经耦合以产生用于控制每一像素单元的图像获取的全局快门信号。在所述实例中，全局快门信号同时启用像素阵列105的所有像素子阵列110内的特定像素单元以在单个获取窗期间从所述像素单元的相应光检测器同时转移图像电荷。
在一个实例中，在像素子阵列110中的像素单元中的每一者已获取或捕获其图像数据或图像电荷之后，由读出电路阵列130通过位线160的位线读出图像数据。在图4中图解说明根据本发明的第一实施例的图1中的图像传感器100中的位线(或连接体)及ADM芯片113的细节。如上文所讨论，位线160通过像素阵列105的像素区域。换句话说，位线160不在ADM边界处分离。像素阵列105的每一像素列包含一定数目个位线160。在一个实施例中，耦合到每一像素列的位线160的数目大于2。在一些实施例中，耦合到每一像素列的位线160的数目等于读出电路130中的ADM单元的数目。举例来说在图4中，位线160的数目为8个以对应于在ADM芯片113中垂直排列的八个ADM单元112。像素阵列105中的相邻像素可因此周期性地耦合到不同ADM单元112。在图4中所展示的实例中，每像素列具有8个位线致使每第八个像素耦合到相同位线。举例来说，像素0、8、16及24可耦合到第一位线(例如，位线1)而像素1、9、17及25可耦合到第二位线(例如，位线2)。如在图4中所展示，读出电路130中的扫描电路310可执行对像素阵列105的单个连续扫描。
通过具有耦合到像素阵列105中的每一像素列的多个位线，包含于像素子阵列110中的像素111及相关ADM单元112并不置于芯片(例如，堆叠式图像传感器100)上的相同位置处，如在图2中所展示。像素群组109与ADM单元112中的存储器单元330之间的映射为不同的，这是因为相同像素群组109的像素111及对应ADM单元112并不位于对应读出电路上方。在此实施例中，在ADC边界处，来自现有技术图像传感器的块噪声消失。
图5A到5B图解说明根据本发明的第二实施例的图1中的图像传感器100的细节(图5A)及根据本发明的第二实施例的图1中的图像传感器100中的ADM芯片113的细节(图5B)。在图5A中的图像传感器100的实施例中，可在像素裸片170及耦合到其的ADM芯片113的边缘处包含功能逻辑140或者输入/输出或I/O。如在图5B中所展示，逻辑电路可包含于ADM芯片113中，这是因为ADC电路不需要占据全部像素区域(其中在每一像素列中包含有多个位线160)。图6图解说明根据本发明的第三实施例的图1中的图像传感器的细节。在图6中，图像传感器100为三晶片堆叠，其中逻辑电路包含于耦合到ADM芯片113及像素裸片170的逻辑芯片115上。
此外，本发明的以下实施例可描述为过程，所述过程通常描绘为流程图表、流程图、结构图或框图。尽管流程图表可将操作描述为循序过程，但可并行或同时执行操作中的许多操作。另外，可重新布置操作的次序。过程在其操作完成时终止。过程可对应于方法、程序等。
图7是展示根据本发明的一个实施例的用于实施高速滚动图像传感器的实例性过程的流程图表。方法700在方框710处通过由像素阵列捕获图像数据开始。像素阵列可安置于第一半导体裸片中。像素阵列被分割成多个像素子阵列(PSA)。所述多个像素子阵列中的每一者包含多个像素。像素阵列也可包含多个像素群组，所述多个像素群组包含为非连续、非重叠且相异的多个像素。在一个实施例中，来自不同PSA的像素包含于相同像素群组中。在方框720处，安置于第二半导体裸片中的读出电路经由多个导体从像素阵列获取图像数据。像素群组中的每一者耦合到分别包含于读出电路中的多个模/数转换器与存储器单元瓦片(ADM)中的对应一者。多个导体可将像素阵列耦合到读出电路。在一个实施例中，所述多个导体包含针对像素阵列的每列存在的一定数目个导体。在一个实施例中，针对像素阵列的每列存在的导体的数目等于PSA中的每一者中布置于同一列中的像素的数目。在一个实施例中，针对像素阵列的每列存在的导体的数目等于ADM的数目。在方框730处，分别包含于读出电路中的多个模/数转换器(ADC)电路将来自像素群组的图像数据从模拟转换成数字以获得ADC输出。在方框740处，将来自ADC电路中的每一者的ADC输出分别存储于存储器单元中。在一个实施例中，多个ADM分别包含存储器单元。在一个实施例中，ADC电路及存储器单元经组合以形成ADM单元，所述ADM单元为包含于ADM裸片中的单元瓦片。
图8图解说明根据本发明的第二实施例的图1中的图像传感器的细节，所述图像传感器包含实例性像素阵列105(其包含于像素芯片170上)及耦合到像素芯片170的实例性ADM芯片113。像素子阵列110的像素111各自耦合到其自身的读出电路，所述读出电路可包含为包含于读出电路130中的多个读出电路中的一者，读出电路130形成于与像素裸片170堆叠在一起且耦合到像素裸片170的ASIC裸片180上。运用多个读出电路，布置于相同行中的像素子阵列可并行读出，从而减小像素阵列105的读出时间。在一个实施例中，单个读出电路包含模/数转换器与存储器单元瓦片(ADM)。因此，包含于读出电路130中的读出电路分别包含ADM。
如在图8中所展示，像素子阵列110包括四个像素111。在此实例中，像素子阵列110中的所述多个像素111中的每一者耦合到ADM芯片113中的其自身相关联ADM单元112。在所图解说明实例中，像素子阵列110布置成4×1布置，使得相同列中的每第4个像素共享同一ADM单元112。如在图8中可见，所图解说明列的第1个及第5个像素是由同一ADM单元112读出。属于同一像素群组109的像素111(例如，同一列中的每第4个像素)是由同一ADM单元112读出。在图8中属于同一像素群组109的像素111为非连续、非重叠且相异的。如在图8中所展示，ADM芯片113包含多个ADM单元112。如先前结合图3所描述，每一ADM单元112可包含于多个读出电路131中的一者中，所述多个读出电路包含于读出电路阵列130中。在一些实施例中，ADM单元112可与读出电路130分离但仍包含于ASIC裸片180中。读出电路阵列130可读出布置于像素裸片170的相同行中的像素子阵列110。举例来说，如在图8中可见，构成像素子阵列110的四个像素可由其相应ADM单元112并行读出，且来自其它像素子阵列110的像素111可在像素子阵列110通过其相应ADM单元112读出时同时读出。包含于相同像素群组109中的像素111可由同一ADM单元112读出。
在本发明的第二实施例中，如在图8中可见，耦合到像素阵列105的每一像素列的位线160的数目为四个，此对应于在ADM芯片113中垂直排列的四个ADM单元112。像素阵列105中的相邻像素可因此周期性地耦合到不同ADM单元112。在图8中所展示的实例中，每像素子阵列110具有4个位线致使每第四个像素耦合到相同位线。在此实例中，针对像素阵列105的每列存在的导体的数目对应于像素子阵列110中布置于同一列中的像素111的数目(例如，m＝2)。
图9图解说明根据本发明的第三实施例的图1中的图像传感器的细节，所述图像传感器包含实例性像素阵列105(其包含于像素芯片170上)及耦合到像素芯片170的实例性ADM芯片113。在本发明的此实施例中，每一像素子阵列110包括六个像素111。像素子阵列110中的所述多个像素111中的每一者耦合到ADM芯片113中的其自身相关联ADM单元。在所图解说明实例中，像素子阵列110布置成2×3布置，使得相同列中的每第3个像素共享同一ADM单元112，如在图9中可见。属于相同像素群组109的像素111是由同一ADM单元112读出。属于同一像素群组109的像素111(例如，同一列中的每第3个像素)为非连续、非重叠且相异的。
如在图9中所展示，ADM芯片113包含多个ADM单元112。如先前结合图3所描述，每一ADM单元112可包含于多个读出电路131中的一者中，所述多个读出电路包含于读出电路阵列130中。在一些实施例中，ADM单元112可与读出电路130分离但仍包含于ASIC裸片180中。读出电路阵列130可读出布置于像素裸片170的相同行中的像素子阵列110。举例来说，如在图9中可见，像素子阵列110中布置于同一行中的像素111可由其相应ADM单元112并行读出，且来自其它像素子阵列110的布置于同一行中的像素111也可在像素子阵列110通过其相应ADM单元112读出时同时读出。包含于同一像素群组109中的像素111可由同一ADM单元112读出。如在图9中所展示，ADM芯片113包含多个ADM列，所述多个ADM列包含ADM单元112。每一ADM列包含一定数目个ADM单元112，所述数目等于包含于每一像素子阵列110中的像素111的数目。在此实施例中，每一ADM列包含6个ADM单元112。在此实施例中，针对像素阵列105的每列存在的导体的数目对应于像素子阵列110中布置于同一列中的像素111的数目(例如，m＝3)。在此实施例中，耦合到2×3像素子阵列的导体的数目为6个且针对像素阵列105的每列存在的导体的数目为3个。
应理解，像素子阵列110可配置成任何n列×m行单元构造。在一个实施例中，n或m中的至少一者为大于1的整数。在一个实施例中，n及m为大于1的整数。在一个实施例中，包含于像素子阵列中的像素111的数目对应于ADM单元112的数目。在此实施例中，每一像素群组109包含来自每一像素子阵列110的一个像素111，使得像素群组109的数目等于每一像素子阵列110中的像素111的数目。每一像素群组109耦合到对应ADM单元112。在一个实施例中，每列的位线的数目等于像素子阵列110中布置于同一列中的像素111的数目(例如，m个像素)。举例来说，在其中像素子阵列110为4×3布置的一个实施例中，将存在耦合到像素子阵列110的12个连接体及针对像素阵列105的每列存在的3个连接体(或位线)(例如，像素子阵列中处于同一列中的3个像素111)。在其中n等于1的实施例中，每列的位线的数目等于ADM单元112的数目，所述数目等于像素子阵列110中的像素111的数目。
就计算机软件及硬件方面来描述上文所解释的过程。所描述的技术可构成体现于机器(例如，计算机)可读存储媒体内的机器可执行指令，所述机器可执行指令在由机器执行时将致使所述机器执行所描述的操作。另外，所述过程可体现在硬件内，例如专用集成电路(“ASIC”)或类似物。
包含发明摘要中所描述内容的本发明的所图解说明实例的以上说明并不打算为穷尽性的或限制于所揭示的精确形式。虽然出于说明性目的而在本文中描述本发明的特定实施例及实例，但可在不背离本发明的较宽广精神及范围的情况下做出各种等效修改。
可鉴于以上详细说明而对本发明的实例做出这些修改。所附权利要求书中所使用的术语不应理解为将本发明限制于说明书及权利要求书中所揭示的特定实施例。相反，所述范围将完全由所附权利要求书来确定，权利要求书将根据所创建的权利要求解释原则来加以理解。因此，本说明书及各图应视为说明性的而非限制性的。

Claims (19)

1.一种图像传感器，其包括：
像素阵列，其安置于第一半导体裸片中，其中所述像素阵列被分割成多个像素子阵列(PSA)，其中所述多个PSA中的每一者包含多个像素，其中所述像素阵列包含多个像素群组，所述多个像素群组包含为非连续的像素，其中每一像素群组包含来自不同PSA的像素；
多个读出电路，其安置于第二半导体裸片中，其中所述多个读出电路分别包含模/数转换器与存储器单元瓦片(ADM)，其中所述像素群组中的每一者耦合到所述多个ADM中的对应一者，所述ADM分别包含：(i)将来自所述像素群组的图像数据从模拟转换成数字以获得模/数(ADC)输出的ADC电路，及(ⅱ)用以存储所述ADC输出的存储器单元；及
多个导体，其将所述像素阵列耦合到所述多个ADM，其中所述多个导体包含针对所述像素阵列的每列存在的一定数目个导体，
其中针对所述像素阵列的每列存在的导体的所述数目等于所述PSA中的每一者中布置于同一列中的像素的数目。
2.根据权利要求1所述的图像传感器，其中导体的所述数目大于或等于四个导体。
3.根据权利要求2所述的图像传感器，其中导体的所述数目为八个，其中所述像素阵列中的每八个像素耦合到所述八个导体中的同一者。
4.根据权利要求1所述的图像传感器，其中所述图像传感器为堆叠式图像传感器，且其中所述像素群组并不直接定位于所述对应ADM上方。
5.一种图像传感器，其包括：
像素阵列，其安置于第一半导体裸片中，其中所述像素阵列被分割成多个像素子阵列(PSA)，其中所述多个PSA中的每一者包含多个像素，其中所述像素阵列包含多个像素群组，所述多个像素群组包含为非连续、非重叠且相异的像素，其中每一像素群组包含来自不同PSA的像素；
多个读出电路，其安置于第二半导体裸片中，其中所述多个读出电路分别包含模/数转换器与存储器单元瓦片(ADM)，其中所述像素群组中的每一者耦合到所述多个ADM中的对应一者，所述ADM分别包含：(i)将来自所述像素群组的图像数据从模拟转换成数字以获得模/数(ADC)输出的ADC电路，及(ⅱ)用以存储所述ADC输出的存储器单元；及
多个导体，其将所述像素阵列耦合到所述多个ADM，其中所述多个导体包含针对所述像素阵列的每列存在的一定数目个导体，其中针对所述像素阵列的每列存在的导体的所述数目等于所述PSA中的每一者中布置于同一列中的像素的数目。
6.根据权利要求5所述的图像传感器，其中所述多个读出电路分别包含逻辑电路以处理来自所述ADC电路的所述ADC输出以产生最终ADC输出，其中所述存储器单元存储所述最终ADC输出。
7.根据权利要求5所述的图像传感器，其进一步包括：逻辑电路，其安置于第三半导体裸片中，耦合到所述读出电路以接收并处理来自所述ADC电路的所述ADC输出以产生最终ADC输出。
8.根据权利要求5所述的图像传感器，其中导体的所述数目大于或等于四个导体。
9.根据权利要求8所述的图像传感器，其中导体的所述数目为八个，其中所述像素阵列中的每八个像素耦合到所述八个导体中的同一者。
10.根据权利要求5所述的图像传感器，其中所述像素群组及所述对应ADM分别定位于所述第一半导体裸片及所述第二半导体裸片上的不同位置处。
11.根据权利要求10所述的图像传感器，其中所述像素群组并不直接定位于所述对应ADM上方。
12.一种实施高速滚动图像传感器的方法，其包括：
由像素阵列捕获图像数据，其中所述像素阵列安置于第一半导体裸片中，其中所述像素阵列被分割成多个像素子阵列(PSA)，其中所述像素阵列包含多个像素群组，其中所述多个像素群组中的每一者包含为非连续、非重叠且相异的多个像素，其中每一像素群组包含来自不同PSA的像素；
由安置于第二半导体裸片中的多个读出电路经由多个导体而从所述像素阵列获取所述图像数据，其中所述像素群组中的每一者耦合到分别包含于读出电路中的多个模/数转换器与存储器单元瓦片(ADM)中的对应一者，
其中所述多个导体将所述像素阵列耦合到所述多个ADM，其中所述多个导体包含针对所述像素阵列的每列存在的一定数目个导体，其中针对所述像素阵列的每列存在的导体的所述数目等于所述PSA中的每一者中布置于同一列中的像素的数目，
由分别包含于所述ADM中的多个模/数(ADC)电路将来自所述像素群组的所述图像数据从模拟转换成数字以获得ADC输出；及
将来自所述ADC电路中的每一者的所述ADC输出分别存储于存储器单元中，其中所述多个ADM分别包含所述存储器单元。
13.根据权利要求12所述的方法，其进一步包括：
由逻辑电路处理来自所述ADC电路的所述ADC输出以产生最终ADC输出，其中所述存储器单元存储所述最终ADC输出。
14.根据权利要求13所述的方法，其中所述逻辑电路分别包含于所述读出电路中。
15.根据权利要求14所述的方法，其中所述逻辑电路安置于第三半导体裸片中，耦合到所述读出电路以接收并处理来自所述ADC电路的所述ADC输出以产生最终ADC输出。
16.根据权利要求12所述的方法，其中导体的所述数目大于或等于四个导体。
17.根据权利要求16所述的方法，其中导体的所述数目为八个，其中所述像素阵列中的每八个像素耦合到所述八个导体中的同一者。
18.根据权利要求12所述的方法，其中所述像素群组及所述对应ADM分别定位于所述第一半导体裸片及所述第二半导体裸片上的不同位置处。
19.根据权利要求18所述的方法，其中所述像素群组并不定位于所述对应ADM上方。
CN201610821639.5A 2015-12-22 2016-09-13 图像传感器及实施高速滚动图像传感器的方法 Active CN107071236B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/979,058 US9749569B2 (en) 2015-12-22 2015-12-22 High speed rolling image sensor with ADM architecture and method of implementing thereof
US14/979,058 2015-12-22

Publications (2)

Publication Number Publication Date
CN107071236A CN107071236A (zh) 2017-08-18
CN107071236B true CN107071236B (zh) 2019-02-01

Family

ID=59064659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610821639.5A Active CN107071236B (zh) 2015-12-22 2016-09-13 图像传感器及实施高速滚动图像传感器的方法

Country Status (3)

Country Link
US (1) US9749569B2 (zh)
CN (1) CN107071236B (zh)
TW (1) TWI625057B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2843101T3 (es) * 2016-03-15 2021-07-15 Dartmouth College Sensor de imagen Quanta con iluminación posterior apilado con lectura de agrupaciones en paralelo
US10269854B2 (en) * 2016-04-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Rerouting method and a structure for stacked image sensors
US10715753B2 (en) * 2016-05-11 2020-07-14 Sony Corporation Solid-state image pickup element and electronic apparatus
JP7102159B2 (ja) * 2018-02-09 2022-07-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
KR102598041B1 (ko) 2018-02-28 2023-11-07 삼성전자주식회사 이미지 센서 칩
US11443176B2 (en) 2018-05-17 2022-09-13 International Business Machines Corporation Acceleration of convolutional neural networks on analog arrays
CN109688398B (zh) * 2018-12-11 2021-01-29 上海集成电路研发中心有限公司 一种3d堆叠的图像传感器
CN109587417B (zh) * 2018-12-11 2021-06-15 上海集成电路研发中心有限公司 一种3d堆叠的图像传感器
KR20200097841A (ko) 2019-02-08 2020-08-20 삼성전자주식회사 이미지 센서 장치
JP7309420B2 (ja) * 2019-04-02 2023-07-18 キヤノン株式会社 撮像装置
KR20220061351A (ko) 2020-11-06 2022-05-13 삼성전자주식회사 이미지 센서 및 이미지 센싱 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964879A (zh) * 2009-07-23 2011-02-02 索尼公司 图像摄取装置和图像摄取方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631316B2 (en) * 2001-03-05 2003-10-07 Gentex Corporation Image processing system to control vehicle headlamps or other vehicle equipment
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
US9013615B2 (en) * 2011-09-21 2015-04-21 Semiconductor Components Industries, Llc Image sensor with flexible interconnect capabilities
US9350928B2 (en) * 2012-05-02 2016-05-24 Semiconductor Components Industries, Llc Image data compression using stacked-chip image sensors
US20130308027A1 (en) * 2012-05-03 2013-11-21 Aptina Imaging Corporation Systems and methods for generating metadata in stacked-chip imaging systems
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9652575B2 (en) 2014-04-07 2017-05-16 Omnivision Technologies, Inc. Floorplan-optimized stacked image sensor and associated methods
US9508681B2 (en) * 2014-12-22 2016-11-29 Google Inc. Stacked semiconductor chip RGBZ sensor
US9581696B2 (en) * 2014-12-22 2017-02-28 Google Inc. Image sensor and light source driver integrated in a same semiconductor package
US9667895B2 (en) * 2015-05-08 2017-05-30 Omnivision Technologies, Inc. Stacked chip shared pixel architecture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964879A (zh) * 2009-07-23 2011-02-02 索尼公司 图像摄取装置和图像摄取方法

Also Published As

Publication number Publication date
US20170180663A1 (en) 2017-06-22
CN107071236A (zh) 2017-08-18
US9749569B2 (en) 2017-08-29
TW201735622A (zh) 2017-10-01
TWI625057B (zh) 2018-05-21

Similar Documents

Publication Publication Date Title
CN107071236B (zh) 图像传感器及实施高速滚动图像传感器的方法
CN106454141A (zh) 实施堆叠芯片高动态范围图像传感器的方法及系统
CN105049754B (zh) 图像处理装置和具有该图像处理装置的移动计算装置
JP6245474B2 (ja) 固体撮像素子、固体撮像素子の製造方法、並びに、電子機器
WO2013183266A2 (en) Semiconductor device and sensing system
EP3242479B1 (en) Imaging device and mobile terminal
CN105991946A (zh) 图像信号处理器和包括该图像信号处理器的装置
CN106937061B (zh) 实施每一图像捕捉之间的不均匀定时间隙的方法及系统
US20110176045A1 (en) Complementary metal-oxide semiconductor image sensor, data readout method thereof, and electronic system including the same
CN107347142A (zh) 用于在图像传感器中实施h条带消除的方法及系统
CN101919238A (zh) 用于色彩内插法的、具有简化存储器的高动态范围的图像传感器
CN106067955B (zh) 用于图像传感器的读出电路
CN102656880B (zh) 用于图像传感器的列输出电路
US9621830B2 (en) Image sensor, image capturing apparatus, and cellular phone
CN106973248A (zh) 使用并行多斜波合并比较器模/数转换器以减少图像传感器中噪声的方法及系统
JP2016058532A (ja) 固体撮像素子、並びに、電子機器
JP2019161577A (ja) 撮像装置、画素補正処理回路、及び、画素補正処理方法
WO2018047618A1 (ja) 撮像素子および駆動方法、並びに電子機器
US9864722B2 (en) System and method for communication between a data-acquisition circuit and a data-processing circuit
JPS63174356A (ja) 画像処理用半導体装置
CN207251823U (zh) 成像设备和成像系统
CN206042182U (zh) 成像装置
CN107948552A (zh) 图像传感器及其形成方法
US11669935B2 (en) Image processing device and operating method thereof
US10313620B2 (en) Image data output device for image signal processor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant