TWI625057B - 具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法 - Google Patents

具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法 Download PDF

Info

Publication number
TWI625057B
TWI625057B TW105132756A TW105132756A TWI625057B TW I625057 B TWI625057 B TW I625057B TW 105132756 A TW105132756 A TW 105132756A TW 105132756 A TW105132756 A TW 105132756A TW I625057 B TWI625057 B TW I625057B
Authority
TW
Taiwan
Prior art keywords
pixel
conductors
pixels
pixel array
image sensor
Prior art date
Application number
TW105132756A
Other languages
English (en)
Other versions
TW201735622A (zh
Inventor
馬渆圭司
真鍋宗平
Original Assignee
豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豪威科技股份有限公司 filed Critical 豪威科技股份有限公司
Publication of TW201735622A publication Critical patent/TW201735622A/zh
Application granted granted Critical
Publication of TWI625057B publication Critical patent/TWI625057B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

高速滾動影像感測器包含經安置於第一半導體晶粒中之像素陣列、經安置於第二半導體晶粒中之讀出電路及導體。像素陣列被分割成若干像素子陣列(PSA)。該等PSA中之每一者包含複數個像素。像素群組包含非連續、非重疊且相異之像素。每一像素群組包含來自不同PSA之像素。每一像素群組經耦合至分別包含於讀出電路中之一對應類比數位轉換器及記憶體單元微磚(ADM)。ADM分別包含(i)將來自像素群組之影像資料自類比轉換成數位以獲得類比數位轉換器(ADC)輸出的ADC電路，及(ⅱ)用以儲存ADC輸出的記憶體單元。導體將像素陣列耦合至ADM。導體包含像素陣列之每行之一定數目個導體。像素陣列之每行的導體數目可等於PSA中經配置於同一行中之像素的數目。本發明闡述其他實施例。

Description

具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法
本發明之一實例大體而言係關於影像感測器。更具體而言，本發明之實例係關於使用ADM之一高速滾動影像感測器及實施該影像感測器之方法，該等ADM係分別包含一類比數位轉換器(ADC)及記憶體單元微磚。
高速影像感測器已廣泛用於不同領域中之諸多應用中，包含汽車領域、機器視覺領域及專業視訊攝影領域。用以製造影像感測器且特定而言互補金屬氧化物半導體(CMOS)影像感測器之技術已不斷快速地發展。舉例而言，對較高圖框速率及較低功率消耗之需求已促進了此等影像感測器之進一步小型化及整合。
用以增加一CMOS影像感測器之圖框速率之一種方式可係增加平行操作之讀出電路之數目。在習用影像感測器中，一像素陣列中之一行像素可共用一個讀出電路。在習用技術之其他實例中，一像素陣列中之一行像素單元可共用複數個讀出電路。此等解決方案提供一較高圖框速率，但需要較多矽面積，此對矽影像感測器之小型化並無幫助。
為將影像感測器小型化，可實施堆疊式晶片，其中像素感測器層堆疊 於一電路層上且電路層之子部分處理在其正上方之像素之影像資料。雖然此達成超高速影像感測器之高效率，但此等堆疊式晶片實施方案在電路層之子部分中之每一者之邊界處遭受區塊雜訊。因此，使用此堆疊式晶片實施方案擷取之一移動物件之影像在電路層之子部分之邊界處失真，同時在影像處理期間電路層之子部分中之每一者之間的交握亦導致失真。亦可在電路層之子部分中之每一者之間的邊界處看到類比數位轉換(ADC)變化。此外，鑒於像素信號線亦在邊界處分離，因此像素輸出亦可在邊界處明顯變化。
本發明之一實施例係關於一種影像感測器，其包括：一像素陣列，其經安置於一第一半導體晶粒中，其中該像素陣列被分割成複數個像素子陣列(PSA)，其中該複數個PSA中之每一者包含複數個像素，其中該像素陣列包含複數個像素群組，該複數個像素群組包含非連續之像素，其中每一像素群組包含來自不同PSA之像素；複數個讀出電路，其經安置於一第二半導體晶粒中，其中該複數個讀出電路分別包含類比數位轉換器及記憶體單元微磚(ADM)，其中該等像素群組中之每一者經耦合至該複數個ADM中之一對應者，該等ADM分別包含：(i)將來自該等像素群組之影像資料自類比轉換成數位以獲得類比數位轉換器(ADC)輸出的ADC電路，及(ii)用以儲存該等ADC輸出的記憶體單元；及複數個導體，其將該像素陣列耦合至該複數個ADM，其中該複數個導體包含該像素陣列之每行之一數目之導體，其中該像素陣列之每行之導體之該數目等於該PSA中經配置於同一行中之像素的數目。
本發明之另一實施例係關於一種影像感測器，其包括：一像素陣列，其經安置於一第一半導體晶粒中，其中該像素陣列被分割成複數個像素子陣列 (PSA)，其中該複數個PSA中之每一者包含複數個像素，其中該像素陣列包含複數個像素群組，該複數個像素群組包含非連續、非重疊且相異之像素，其中每一像素群組包含來自不同PSA之像素；複數個讀出電路，其經安置於一第二半導體晶粒中，其中該複數個讀出電路分別包含類比數位轉換器及記憶體單元微磚(ADM)，其中該等像素群組中之每一者經耦合至該複數個ADM中之一對應者，該等ADM分別包含(i)將來自該等像素群組之影像資料自類比轉換成數位以獲得類比數位轉換器(ADC)輸出的ADC電路，及(ii)用以儲存該等ADC輸出的記憶體單元；及複數個導體，其將該像素陣列耦合至該複數個ADM，其中該複數個導體包含該像素陣列之每行之一數目之導體，其中該像素陣列之每行之導體之該數目等於該PSA中經配置於同一行中之像素的數目。
本發明之又一實施例係關於一種實施一高速滾動影像感測器之方法，其包括：由一像素陣列擷取影像資料，其中該像素陣列係安置於一第一半導體晶粒中，其中該像素陣列被分割成複數個像素子陣列(PSA)，其中該像素陣列包含複數個像素群組，其中該複數個像素群組中之每一者包含非連續、非重疊且相異之複數個像素，其中每一像素群組包含來自不同PSA之像素；由經安置於一第二半導體晶粒中之複數個讀出電路，經由複數個導體，自該像素陣列獲取該影像資料，其中該等像素群組中之每一者經耦合至分別包含於讀出電路中之複數個類比數位轉換器及記憶體單元微磚(ADM)中之一對應者，其中該複數個導體將該像素陣列耦合至該複數個ADM，其中該複數個導體包含該像素陣列之每行的一數目之導體，其中該像素陣列之每行之導體之該數目等於該PSA中經配置於同一行中之像素的數目，由分別被包含於該等ADM中之複數個類比數位轉換器(ADC)電路將來自該等像素群組之該影像資料自類比轉換成數位以獲得ADC輸出；及將來自該等ADC電路中之每一者之該等ADC輸出分別儲存於記憶體單元 中，其中該複數個ADM分別包含該等記憶體單元。
100‧‧‧成像系統/影像感測器/堆疊式影像感測器
105‧‧‧像素陣列/實例性像素陣列
109‧‧‧像素群組
1091‧‧‧像素群組
110‧‧‧像素子陣列
1101‧‧‧像素子陣列
1107‧‧‧像素子陣列
111‧‧‧像素
112‧‧‧類比數位轉換器及記憶體單元微磚單元
113‧‧‧實例性類比數位轉換器及記憶體單元微磚晶片
114‧‧‧類比數位轉換器及記憶體單元微磚陣列
115‧‧‧邏輯晶片
120‧‧‧控制電路
130‧‧‧讀出電路陣列/讀出電路
131‧‧‧讀出電路
140‧‧‧功能邏輯
160‧‧‧位元線/讀出位元線
170‧‧‧像素晶粒/像素晶片
180‧‧‧特殊應用積體電路晶粒
310‧‧‧掃描電路
320‧‧‧類比數位轉換器電路
330‧‧‧記憶體單元
在附圖之各圖中以實例方式而非以限制方式圖解說明本發明之實施例，在附圖中，貫穿各種視圖相似符號指示類似元件，除非另外規定。應注意，在本發明中對本發明之「一」或「一項」實施例之提及未必係指同一實施例，且其意指至少一項。在圖式中：圖1係圖解說明根據本發明之一項實施例之一實例性成像系統之一方塊圖，該實例性成像系統包含具有一ADM架構之一高速滾動影像感測器。
圖2圖解說明根據本發明之一第一實施例之圖1中之一影像感測器之細節，該影像感測器包含一實例性像素陣列(其包含於一像素晶片上)及耦合至該像素晶片之一實例性ADM晶片。
圖3係圖解說明根據本發明之一項實施例之包含於圖1中之讀出電路中之複數個讀出電路中之一者之細節之一方塊圖。
圖4係圖解說明根據本發明之一項實施例之圖1中之影像感測器中之連接件及ADM晶片之細節之一圖式。
圖5A至圖5B圖解說明根據本發明之一第二實施例之圖1中之影像感測器之細節(圖5A)及根據本發明之第二實施例之圖1中之影像感測器中之ADM晶片之細節(圖5B)。
圖6圖解說明根據本發明之一第三實施例之圖1中之影像感測器之細節。
圖7係展示根據本發明之一項實施例之用於實施一高速滾動影像感測器之一實例性程序之一流程圖表。
圖8圖解說明根據本發明之一第二實施例之圖1中之一影像感測器之 細節，該影像感測器包含一實例性像素陣列(其包含於一像素晶片上)及耦合至該像素晶片之一實例性ADM晶片。
圖9圖解說明根據本發明之一第三實施例之圖1中之一影像感測器之細節，該影像感測器包含一實例性像素陣列(其包含於一像素晶片上)及耦合至該像素晶片之一實例性ADM晶片。
貫穿圖式之數個視圖，對應參考字符指示對應組件。熟習此項技術者將瞭解，圖中之元件係為簡單及清晰起見而圖解說明，且未必按比例繪製。舉例而言，各圖中之元件中之某些元件之尺寸可能相對於其他元件被放大以幫助改良對本發明之各種實施例之理解。此外，通常不繪示在一商業上可行之實施例中有用或必需之常見而眾所周知之元件以便促進對本發明之此等各種實施例之一較不受阻擋之觀察。
在以下說明中，陳述眾多特定細節以便提供對本發明之一透徹理解。然而，應理解，可在無此等特定細節的情況下實踐本發明的實施例。在其他例項中，未展示眾所周知之電路、結構及技術，以避免模糊對此說明之理解。
在本說明書通篇提及之「一項實施例」或「一實施例」意指結合該等實施例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實施例中。因此，在本說明書通篇各個地方中出現之片語「在一項實施例中」或「在一實施例中」未必全部係指同一實施例。此外，特定特徵、結構或特性可以任何適合方式被組合於一或多項實施例中。特定特徵、結構或特性可被包含於一積體電路、一電子電路、一組合邏輯電路或提供所闡述功能性之其他適合組件中。
如將在各種實例中揭示，用以實施一高速滾動CMOS影像感測器之有效方法係在影像感測器之一讀出電路中利用ADM架構。CMOS影像感測器亦可係配置於一堆疊式CMOS晶片解決方案中，其中像素單元係包含於一第一半導體晶粒中，且其中讀出電路係包含於一第二半導體晶粒中。舉例而言，在一項實例中，第一半導體晶粒可係一像素晶片(或晶粒)，且第二半導體晶粒可係一特殊應用積體電路(ASIC)晶片(或晶粒)。在一項實例中，像素晶片上之像素陣列可利用由像素構成之像素子陣列(PSA)。在一項實例中，像素晶片上之像素陣列亦可包含複數個像素群組，且每一像素群組包含非連續、非重疊且相異之複數個像素。在一項實例中，根據本發明之教示，像素群組內部之像素單元的放大器輸出節點係耦合在一起，使得像素群組中之每一者共用經包含於讀出電路中之一單個類比數位轉換器及記憶體單元微磚(ADM)。在該實例中，根據本發明之教示，高速地及/或以低功率平行地讀出像素子陣列。
圖1係圖解說明根據本發明之一項實施例之一實例性成像系統之一方塊圖，該實例性成像系統包含具有一ADM架構之一高速滾動影像感測器。
如在圖1中所圖解說明，成像系統100包含具有一像素陣列105之一影像感測器，該像素陣列包括複數個像素111。根據本發明之教示，在一堆疊式影像感測器方案中像素陣列105可被分割成包含一像素架構之複數個像素子陣列110。在所圖解說明實例中，成像系統100係以堆疊式CMOS晶片實現，成像系統100包含與一ASIC晶粒180堆疊在一起且經耦合至該ASIC晶粒180之一像素晶粒170。在一項實例中，像素晶粒170包含一像素陣列105，且ASIC晶粒180包含控制電路120、讀出電路陣列130，及功能邏輯140。在所繪示實例中，讀出電路陣列130包括複數個讀出電路131(在圖3 中可見)。在所繪示實例中，控制電路120經耦合以控制像素陣列105之操作，該像素陣列經耦合以由該複數個讀出電路131中之一者透過位元線160讀出。位元線160可係金屬導線。在一項實例中，一互連層係安置於像素晶粒170與ASIC晶粒180之間。
在一項實例中，互連層(未展示)可包含複數個導體及導通體，諸如微穿矽導通體(μTSV)或穿矽導通體(TSV)。導體可係位元線160。在實例中，該複數個導體可用於將讀出電路131耦合至經包含於像素晶粒170中之電路。在一項實施例中，位元線(或連接件)160通過像素陣列105之像素區域。像素陣列105中之每一像素行係經由複數個位元線160耦合至讀出電路131。在一項實施例中，每像素行之位元線的數目大於2。如在圖1中所見，每像素行之位元線的數目係8，使得像素子陣列110中之所有像素111可平行讀出，且每八個像素(例如，像素0、8、16、24、...)被耦合至同一位元線及類比數位轉換器及記憶體單元微磚(ADM)，舉例而言，像素群組1091中之像素可係耦合至同一位元線及ADM單元。經配置於同一列中之像素111亦將與其對應ADM單元平行讀出。如此，在此實例中，根據本發明之教示，每第八個像素可由一對應讀出電路透過該複數個導體中之一單個者或單個位元線平行讀出。在此實例中，像素群組1091包含非連續、非重疊且相異之每八個像素(例如，每像素子陣列110一個像素)。
在圖1中所繪示之實例中，像素陣列105係被分割成如所展示之複數個像素子陣列110的一個二維(2D)陣列。如在圖1中所展示，像素子陣列110包含經配置成一8×1配置之八個像素。在其他實例中，像素子陣列110包含經配置成一n×m配置之k個像素，其中k係大於2之一整數，且n及m係大於或等於1之整數。
圖2圖解說明根據本發明之一第一實施例之圖1中之影像感測器100的細節，該影像感測器包含實例性像素陣列105(其被包含於一像素晶粒170上)及經耦合至像素晶粒170之一實例性ADM晶片113。像素子陣列110之像素111各自經耦合至其自身之讀出電路，該讀出電路可被包含為經包含於讀出電路130中之複數個讀出電路中之一者，讀出電路130係形成於與像素晶粒170堆疊且經耦合至像素晶粒170之一ASIC晶粒180上。運用複數個讀出電路，可平行讀出經配置於同一列中之像素子陣列，從而減少像素陣列105之讀出時間。在一項實施例中，單個讀出電路包含一類比數位轉換器及記憶體單元微磚(ADM)。因此，經包含於讀出電路陣列130中之讀出電路分別包含ADM。
如在圖2中所展示，像素子陣列110包括八個像素111。在此實例中，一像素子陣列110中之該複數個像素群組109中之每一者耦合至一ADM晶片113中之其自身相關聯ADM單元112。在一項實施例中，像素群組109包含來自每一像素子陣列110之一像素111，使得一像素群組109中之像素111係非連續、非重疊且相異的。在此實施例中，同一行中之每第八個像素111處於同一像素群組109中。在所圖解說明實例中，像素子陣列110配置成8×1配置，使得同一行中之每第8個像素共用同一ADM單元112，如在圖2中所見，所圖解說明行之第2個及第9個像素係由同一ADM單元112讀出。如在圖2中所展示，ADM晶片113包含複數個ADM單元112。如下文結合圖3進一步闡述，每一ADM單元112可包含於複數個讀出電路131中之一者中，該複數個讀出電路包含於讀出電路陣列130中。在某些實施例中，ADM單元112可與讀出電路130分離但仍包含於ASIC晶粒180中。
圖3係圖解說明根據本發明之一項實施例之包含於圖1中之讀出電路 陣列130中之該複數個讀出電路131中之一者之細節的一方塊圖。如在圖3中所展示，讀出電路131可包含掃描電路310及ADM單元112，該ADM單元係包含一類比數位轉換器(ADC)電路320及記憶體單元330之一單元微磚。掃描電路310亦可包含放大電路、選擇電路(例如，多工器)等以沿著讀出位元線160一次讀出一列影像資料或可使用多種其他技術來讀出影像資料，諸如一串行讀出或對所有像素同時進行之一全平行讀出。在一項實施例中，讀出電路陣列130自像素陣列105讀出影像資料。掃描電路310獲取影像資料。ADC電路320可將來自掃描電路310之影像資料中之每一者自類比轉換成數位。舉例而言，分別包含於多個讀出電路中之ADC電路320可將一影像圖框之影像資料自類比轉換成數位以獲得一ADC輸出。在一項實例中，讀出電路陣列130中之該複數個讀出電路131中之每一者亦可包含形成於ASIC晶粒180上之加法器。讀出電路陣列130可讀出配置於像素晶粒170之同一行中之像素子陣列110。舉例而言，如在圖2中所見，構成像素子陣列110之八個像素可由其各別ADM單元112平行讀出，且同時，來自像素子陣列1101至1107之像素111可在像素子陣列110透過其各別ADM單元112被讀出時同時讀出。配置於同一列中之像素111可耦合至配置於同一ADM陣列114中之ADM單元112。屬於同一像素群組之像素111可由同一ADM單元112讀出。
包含記憶體(諸如靜態隨機存取記憶體(SRAM)或動態隨機存取記憶體(DRAM))之記憶體單元330可儲存來自ADC電路320之ADC輸出。返回參考圖1，在一項實施例中，功能邏輯140處理ADC輸出以產生一最終ADC輸出。在一項實施例中，一邏輯電路(未展示)可控制讀出電路130且將影像資料輸出至功能邏輯140。功能邏輯140可僅儲存影像資料或甚至藉由應用 後影像效應(例如修剪、旋轉、移除紅眼、調整亮度、調整對比度或以其他方式)來操縱影像資料。
在圖1中，控制電路120係耦合至像素陣列105以控制像素陣列105之操作特性。在一項實例中，控制電路120經耦合以產生用於控制每一像素單元之影像獲取之一全域快門信號。在該實例中，該全域快門信號同時啟用像素陣列105之所有像素子陣列110內的特定像素單元，以在一單個獲取窗期間，自該等像素單元之各別光偵測器同時轉移影像電荷。
在一項實例中，於一像素子陣列110中之像素單元中之每一者已獲取其影像資料或捕獲影像電荷之後，由讀出電路陣列130透過位元線160之一位元線讀出影像資料。在圖4中，根據本發明之一第一實施例圖解說明圖1中之影像感測器100中之位元線(或連接件)及ADM晶片113的細節。如上文所討論，位元線160通過像素陣列105的像素區域。換言之，位元線160在ADM邊界處係不分離的。像素陣列105之每一像素行包含若干個位元線160。在一項實施例中，經耦合至每一像素行之位元線160的數目大於2。在某些實施例中，經耦合至每一像素行之位元線160的數目等於讀出電路130中之ADM單元的數目。舉例而言，在圖4中，位元線160的數目係8，以對應於垂直排列於ADM晶片113中的八個ADM單元112。像素陣列105中之鄰近像素可因此週期性地被耦合至不同ADM單元112。在圖4中所展示之實例中，每像素行具有8個位元線，使得每第八個像素被耦合至同一位元線。舉例而言，像素0、8、16及24可被耦合至一第一位元線(例如，位元線1)，而像素1、9、17及25可被耦合至一第二位元線(例如，位元線2)。如在圖4中所展示，讀出電路130中之掃描電路310可執行對像素陣列105之一單個連續掃描。
藉由具有經耦合至像素陣列105中之每一像素行的複數個位元線，經包含於像素子陣列110中的像素111及相關ADM單元112並不被放置於晶片(例如，堆疊式影像感測器100)上的相同位置處，如在圖2中所展示。像素群組109與ADM單元112中之記憶體單元330之間的映射係不同的，此乃因同一像素群組109之像素111及對應ADM單元112並未被定位於對應讀出電路上方。在此實施例中，於ADC邊界處，來自先前技術影像感測器的區塊雜訊消失。
圖5A至圖5B圖解說明根據本發明之一第二實施例之圖1中之影像感測器100的細節(圖5A)及根據本發明之第二實施例之圖1中之影像感測器100中之ADM晶片113的細節(圖5B)。在圖5A中之影像感測器100之實施例中，於像素晶粒170及經耦合至其之ADM晶片113的周邊處可包含功能邏輯140或者輸入/輸出或I/O。如在圖5B中所展示，邏輯電路可被包含於ADM晶片113中，此乃因ADC電路不需要佔據全部像素區域(其中在每一像素行中包含有複數個位元線160)。圖6圖解說明根據本發明之一第三實施例之圖1中之影像感測器的細節。在圖6中，影像感測器100係一個三晶圓堆疊，其中邏輯電路係包含於經耦合至ADM晶片113及像素晶粒170之一邏輯晶片115上。
此外，本發明之以下實施例可被闡述為程序，該程序通常係繪示為一流程圖表、一流程圖式、一結構圖，或一方塊圖。儘管一流程圖表可將操作闡述為一循序程序，但可平行或同時執行操作中之諸多操作。另外，可重新配置操作之次序。一程序在其操作完成時終止。一程序可對應於一方法、一步驟等。
圖7係展示根據本發明之一項實施例之用於實施一高速滾動影像感測 器之一實例性程序之一流程圖表。方法700在方框710處藉由由一像素陣列擷取影像資料開始。像素陣列可被安置於一第一半導體晶粒中。像素陣列被分割成複數個像素子陣列(PSA)。該複數個像素子陣列中之每一者包含複數個像素。像素陣列亦可包含複數個像素群組，該複數個像素群組包含非連續、非重疊且相異的複數個像素。在一項實施例中，來自不同PSA之像素係包含於同一像素群組中。在方框720處，經安置於第二半導體晶粒中之讀出電路經由複數個導體自像素陣列獲取影像資料。像素群組中之每一者經耦合至分別被包含於讀出電路中之複數個類比數位轉換器及記憶體單元微磚(ADM)中之一對應者。複數個導體可將像素陣列耦合至讀出電路。在一項實施例中，該複數個導體包含像素陣列之每行之若干個導體。在一項實施例中，像素陣列之每行的導體數目等於經配置於同一行中之PSA中之每一者中的像素數目。在一項實施例中，像素陣列之每行的導體數目等於ADM的數目。在方框730處，分別包含於讀出電路中之複數個類比數位轉換器(ADC)電路將來自像素群組之影像資料自類比轉換成數位以獲得ADC輸出。在方框740處，將來自ADC電路中之每一者之ADC輸出分別儲存於記憶體單元中。在一項實施例中，複數個ADM分別包含記憶體單元。在一項實施例中，ADC電路及記憶體單元經組合以形成一ADM單元，該ADM單元係包含於一ADM晶粒中之一單元微磚。
圖8圖解說明根據本發明之一第二實施例之圖1中之一影像感測器之細節，該影像感測器包含一實例性像素陣列105(其被包含於一像素晶片170上)及經耦合至像素晶片170之一實例性ADM晶片113。像素子陣列110之像素111各自經耦合至其自身之讀出電路，該等讀出電路可被包含為經包含於讀出電路130中之複數個讀出電路中之一者，讀出電路130係形成於與 像素晶粒170堆疊且經耦合至像素晶粒170之一ASIC晶粒180上。運用複數個讀出電路，可平行讀出配置於同一列中之像素子陣列，從而減少像素陣列105之讀出時間。在一項實施例中，單個讀出電路包含一類比數位轉換器及記憶體單元微磚(ADM)。因此，經包含於讀出電路130中之讀出電路分別包含ADM。
如在圖8中所展示，像素子陣列110包括四個像素111。在此實例中，一像素子陣列110中之該複數個像素111中之每一者耦合至一ADM晶片113中之其自身相關聯ADM單元112。在所圖解說明實例中，像素子陣列110配置成一4×1配置，使得同一行中之每第4個像素共用同一ADM單元112。如在圖8中所見，所圖解說明行之第1個及第5個像素係由同一ADM單元112讀出。屬於同一像素群組109之像素111(例如，同一行中之每第4個像素)係由同一ADM單元112讀出。在圖8中屬於同一像素群組109之像素111係非連續、非重疊且相異的。如在圖8中所展示，ADM晶片113包含複數個ADM單元112。如先前結合圖3所闡述，每一ADM單元112可包含於複數個讀出電路131中之一者中，該複數個讀出電路包含於讀出電路陣列130中。在某些實施例中，ADM單元112可與讀出電路130分離但仍包含於ASIC晶粒180中。讀出電路陣列130可讀出配置於像素晶粒170之同一列中之像素子陣列110。舉例而言，如在圖8中所見，構成像素子陣列110之四個像素可由其各別ADM單元112平行讀出，且來自其他像素子陣列110之像素111可在像素子陣列110透過其各別ADM單元112被讀出時同時讀出。包含於同一像素群組109中之像素111可由同一ADM單元112讀出。
在本發明之第二實施例中，如在圖8中所見，耦合至像素陣列105之每一像素行之位元線160之數目係四個，此對應於垂直排列於ADM晶片113 中之四個ADM單元112。像素陣列105中之鄰近像素可因此週期性地耦合至不同ADM單元112。在圖8中所展示之實例中，每像素子陣列110具有4個位元線使得每第四個像素耦合至同一位元線。在此實例中，像素陣列105之每行之導體數目對應於像素子陣列110中配置於同一行中之像素111之數目(例如，m=2)。
圖9圖解說明根據本發明之一第三實施例之圖1中之一影像感測器之細節，該影像感測器包含一實例性像素陣列105(其包含於一像素晶片170上)及耦合至像素晶片170之一實例性ADM晶片113。在本發明之此實施例中，每一像素子陣列110包括六個像素111。像素子陣列110中之該複數個像素111中之每一者耦合至ADM晶片113中之其自身相關聯ADM單元。在所圖解說明實例中，像素子陣列110配置成一2×3配置，使得同一行中之每第3個像素共用同一ADM單元112，如在圖9中所見。屬於同一像素群組109之像素111係由同一ADM單元112讀出。屬於同一像素群組109之像素111(例如，同一行中之每第3個像素)係非連續、非重疊且相異的。
如在圖9中所展示，ADM晶片113包含複數個ADM單元112。如先前結合圖3所闡述，每一ADM單元112可包含於複數個讀出電路131中之一者中，該複數個讀出電路包含於讀出電路陣列130中。在某些實施例中，ADM單元112可與讀出電路130分離但仍包含於ASIC晶粒180中。讀出電路陣列130可讀出配置於像素晶粒170之同一列中之像素子陣列110。舉例而言，如在圖9中所見，像素子陣列110中配置於同一列中之像素111可由其各別ADM單元112平行讀出，且來自其他像素子陣列110之配置於同一列中之像素111亦可在像素子陣列110透過其各別ADM單元112被讀出時同時讀出。包含於同一像素群組109中之像素111可由同一ADM單元112讀出。如 在圖9中所展示，ADM晶片113包含複數個ADM行，該複數個ADM行包含ADM單元112。每一ADM行包含若干個ADM單元112，ADM單元112之數目等於包含於每一像素子陣列110中之像素111之數目。在此實施例中，每一ADM行包含6個ADM單元112。在此實施例中，像素陣列105之每行之導體數目對應於像素子陣列110中配置於同一行中之像素111之數目(例如，m=3)。在此實施例中，耦合至2×3像素子陣列之導體數目係6，且像素陣列105之每行之導體數目係3。
應理解，可將像素子陣列110組態成任何n行×m列單元構造。在一項實施例中，n或m中之至少一者係大於1之整數。在一項實施例中，n及m係大於1之整數。在一項實施例中，包含於像素子陣列中之像素111之數目對應於ADM單元112之數目。在此實施例中，每一像素群組109包含來自每一像素子陣列110之一個像素111，使得像素群組109之數目等於每一像素子陣列110中之像素111之數目。每一像素群組109耦合至一對應ADM單元112。在一項實施例中，每行之位元線之數目等於像素子陣列110中配置於同一行中之像素111之數目(例如，m個像素)。舉例而言，在其中像素子陣列110係4×3配置之一項實施例中，將存在耦合至像素子陣列110之12個連接件及像素陣列105之每行3個連接件(或位元線)(例如，像素子陣列中處於同一行中之3個像素111)。在其中n等於1之實施例中，每行之位元線之數目等於ADM單元112之數目，該數目等於像素子陣列110中之像素111之數目。
就電腦軟體及硬體而言闡述上文所解釋之程序。所闡述之技術可構成體現於一機器(例如，電腦)可讀儲存媒體內之機器可執行指令，該等機器可執行指令在由一機器執行時將使得該機器執行所闡述之操作。另外，該 等程序可體現在硬體內，諸如一特殊應用積體電路(「ASIC」)或諸如此類。
本發明之所圖解說明實例之以上說明(包含發明摘要中所闡述內容)並不意欲係窮盡性的或限制於所揭示之精確形式。雖然出於說明性目的而在本文中闡述本發明之特定實施例及實例，但可在不脫離本發明之較寬廣精神及範疇之情況下做出各種等效修改。
可鑒於以上詳細說明而對本發明之實例做出此等修改。不應將以下發明申請專利範圍中所使用之術語理解為將本發明限制於說明書及發明申請專利範圍中揭示之特定實施例。相反，範疇將完全由以下發明申請專利範圍來判定，發明申請專利範圍將根據所建立之請求項解釋之原則來加以理解。因此，應將本說明書及各圖視為說明性的而非限制性的。

Claims (19)

  1. 一種影像感測器，其包括：一像素陣列，其經安置於一第一半導體晶粒中，其中該像素陣列被分割成複數個像素子陣列(PSA)，其中該複數個PSA中之每一者包含複數個像素，其中該像素陣列包含複數個像素群組，該複數個像素群組包含非連續之像素，其中每一像素群組包含來自不同PSA之像素；複數個讀出電路，其經安置於一第二半導體晶粒中，其中該複數個讀出電路分別包含類比數位轉換器及記憶體單元微磚(memory unit tiles)(ADM)，其中該等像素群組中之每一者經耦合至該複數個ADM中之一對應者，該等ADM分別包含：(i)將來自該等像素群組之影像資料自類比轉換成數位以獲得類比數位轉換器(ADC)輸出的ADC電路，及(ii)用以儲存該等ADC輸出的記憶體單元；及複數個導體，其將該像素陣列耦合至該複數個ADM，其中該複數個導體包含該像素陣列之每行(per column)之一數目之(a number of)導體其中該像素陣列之每行之導體之該數目等於該PSA中經配置於同一行中之像素的數目。
  2. 如請求項1之影像感測器，其中該導體數目大於或等於四個導體。
  3. 如請求項2之影像感測器，其中該導體數目係八個，其中該像素陣列中之每八個像素係耦合至該八個導體中之同一者。
  4. 如請求項1之影像感測器，其中該影像感測器係一堆疊式影像感測器，且其中該等像素群組並不是直接定位於該等對應ADM上方。
  5. 一種影像感測器，其包括：一像素陣列，其經安置於一第一半導體晶粒中，其中該像素陣列被分割成複數個像素子陣列(PSA)，其中該複數個PSA中之每一者包含複數個像素，其中該像素陣列包含複數個像素群組，該複數個像素群組包含非連續、非重疊且相異之像素，其中每一像素群組包含來自不同PSA之像素；複數個讀出電路，其經安置於一第二半導體晶粒中，其中該複數個讀出電路分別包含類比數位轉換器及記憶體單元微磚(ADM)，其中該等像素群組中之每一者經耦合至該複數個ADM中之一對應者，該等ADM分別包含(i)將來自該等像素群組之影像資料自類比轉換成數位以獲得類比數位轉換器(ADC)輸出的ADC電路，及(ii)用以儲存該等ADC輸出的記憶體單元；及複數個導體，其將該像素陣列耦合至該複數個ADM，其中該複數個導體包含該像素陣列之每行之一數目之導體，其中該像素陣列之每行之導體之該數目等於該PSA中經配置於同一行中之像素的數目。
  6. 如請求項5之影像感測器，其中該複數個讀出電路分別包含邏輯電路以處理來自該等ADC之該等ADC輸出以產生最終ADC輸出，其中該等記憶體單元儲存該等最終ADC輸出。
  7. 如請求項5之影像感測器，進一步包括：邏輯電路，其經安置於一第三半導體晶粒中，經耦合至該等讀出電路以接收並處理來自該等ADC之該等ADC輸出，以產生最終ADC輸出。
  8. 如請求項5之影像感測器，其中該導體數目大於或等於四個導體。
  9. 如請求項8之影像感測器，其中該導體數目係八個，其中該像素陣列中之每八個像素係耦合至該八個導體中之同一者。
  10. 如請求項5之影像感測器，其中該等像素群組及該等對應ADM分別係定位於該第一半導體晶粒及該第二半導體晶粒上之不同位置處。
  11. 如請求項10之影像感測器，其中該等像素群組並不是直接定位於該等對應ADM上方。
  12. 一種實施一高速滾動(high speed rolling)影像感測器之方法，其包括：由一像素陣列擷取影像資料，其中該像素陣列係安置於一第一半導體晶粒中，其中該像素陣列被分割成複數個像素子陣列(PSA)，其中該像素陣列包含複數個像素群組，其中該複數個像素群組中之每一者包含非連續、非重疊且相異之複數個像素，其中每一像素群組包含來自不同PSA之像素；由經安置於一第二半導體晶粒中之複數個讀出電路，經由複數個導體，自該像素陣列獲取該影像資料，其中該等像素群組中之每一者經耦合至分別包含於讀出電路中之複數個類比數位轉換器及記憶體單元微磚(ADM)中之一對應者，其中該複數個導體將該像素陣列耦合至該複數個ADM，其中該複數個導體包含該像素陣列之每行的一數目之導體，其中該像素陣列之每行之導體之該數目等於該PSA中經配置於同一行中之像素的數目，由分別被包含於該等ADM中之複數個類比數位轉換器(ADC)電路將來自該等像素群組之該影像資料自類比轉換成數位以獲得ADC輸出；及將來自該等ADC電路中之每一者之該等ADC輸出分別儲存於記憶體單元中，其中該複數個ADM分別包含該等記憶體單元。
  13. 如請求項12之方法，進一步包括：由邏輯電路處理來自該等ADC之該等ADC輸出以產生最終ADC輸出，其中該等記憶體單元儲存該等最終ADC輸出。
  14. 如請求項13之方法，其中該等邏輯電路分別係包含於該等讀出電路中。
  15. 如請求項14之方法，其中該等邏輯電路係安置於一第三半導體晶粒中，經耦合至該等讀出電路以接收並處理來自該等ADC之該等ADC輸出，以產生最終ADC輸出。
  16. 如請求項12之方法，其中該導體數目大於或等於四個導體。
  17. 如請求項16之方法，其中該導體數目係八個，其中該像素陣列中之每八個像素係耦合至該八個導體中之同一者。
  18. 如請求項12之方法，其中該等像素群組及該等對應ADM分別係定位於該第一半導體晶粒及該第二半導體晶粒上的不同位置處。
  19. 如請求項18之方法，其中該等像素群組並不是定位於該等對應ADM上方。
TW105132756A 2015-12-22 2016-10-11 具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法 TWI625057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/979,058 US9749569B2 (en) 2015-12-22 2015-12-22 High speed rolling image sensor with ADM architecture and method of implementing thereof
US14/979,058 2015-12-22

Publications (2)

Publication Number Publication Date
TW201735622A TW201735622A (zh) 2017-10-01
TWI625057B true TWI625057B (zh) 2018-05-21

Family

ID=59064659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132756A TWI625057B (zh) 2015-12-22 2016-10-11 具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法

Country Status (3)

Country Link
US (1) US9749569B2 (zh)
CN (1) CN107071236B (zh)
TW (1) TWI625057B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11924573B2 (en) * 2016-03-15 2024-03-05 Trustees Of Dartmouth College Stacked backside-illuminated quanta image sensor with cluster-parallel readout
US10269854B2 (en) * 2016-04-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Rerouting method and a structure for stacked image sensors
CN109076178B (zh) * 2016-05-11 2021-07-13 索尼公司 固态图像拾取元件和电子设备
JP7102159B2 (ja) * 2018-02-09 2022-07-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
KR102598041B1 (ko) 2018-02-28 2023-11-07 삼성전자주식회사 이미지 센서 칩
US11443176B2 (en) 2018-05-17 2022-09-13 International Business Machines Corporation Acceleration of convolutional neural networks on analog arrays
CN109587417B (zh) * 2018-12-11 2021-06-15 上海集成电路研发中心有限公司 一种3d堆叠的图像传感器
CN109688398B (zh) * 2018-12-11 2021-01-29 上海集成电路研发中心有限公司 一种3d堆叠的图像传感器
KR20200097841A (ko) 2019-02-08 2020-08-20 삼성전자주식회사 이미지 센서 장치
JP7309420B2 (ja) * 2019-04-02 2023-07-18 キヤノン株式会社 撮像装置
KR20220061351A (ko) 2020-11-06 2022-05-13 삼성전자주식회사 이미지 센서 및 이미지 센싱 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040034457A1 (en) * 2001-03-05 2004-02-19 Stam Joseph S. Image processing system to control vehicle headlamps or other vehicle equipment
US20100276572A1 (en) * 2005-06-02 2010-11-04 Sony Corporation Semiconductor image sensor module and method of manufacturing the same
US20130293753A1 (en) * 2012-05-02 2013-11-07 Aptina Imaging Corporation Image data compression using stacked-chip image sensors
US20130308027A1 (en) * 2012-05-03 2013-11-21 Aptina Imaging Corporation Systems and methods for generating metadata in stacked-chip imaging systems
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9013615B2 (en) * 2011-09-21 2015-04-21 Semiconductor Components Industries, Llc Image sensor with flexible interconnect capabilities

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5282689B2 (ja) * 2009-07-23 2013-09-04 ソニー株式会社 撮像装置及び撮像方法
US9652575B2 (en) 2014-04-07 2017-05-16 Omnivision Technologies, Inc. Floorplan-optimized stacked image sensor and associated methods
US9581696B2 (en) * 2014-12-22 2017-02-28 Google Inc. Image sensor and light source driver integrated in a same semiconductor package
US9508681B2 (en) * 2014-12-22 2016-11-29 Google Inc. Stacked semiconductor chip RGBZ sensor
US9667895B2 (en) * 2015-05-08 2017-05-30 Omnivision Technologies, Inc. Stacked chip shared pixel architecture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040034457A1 (en) * 2001-03-05 2004-02-19 Stam Joseph S. Image processing system to control vehicle headlamps or other vehicle equipment
US20100276572A1 (en) * 2005-06-02 2010-11-04 Sony Corporation Semiconductor image sensor module and method of manufacturing the same
US9013615B2 (en) * 2011-09-21 2015-04-21 Semiconductor Components Industries, Llc Image sensor with flexible interconnect capabilities
US20130293753A1 (en) * 2012-05-02 2013-11-07 Aptina Imaging Corporation Image data compression using stacked-chip image sensors
US20130308027A1 (en) * 2012-05-03 2013-11-21 Aptina Imaging Corporation Systems and methods for generating metadata in stacked-chip imaging systems
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor

Also Published As

Publication number Publication date
CN107071236B (zh) 2019-02-01
CN107071236A (zh) 2017-08-18
TW201735622A (zh) 2017-10-01
US9749569B2 (en) 2017-08-29
US20170180663A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
TWI625057B (zh) 具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法
TWI586169B (zh) 實施一堆疊晶片高動態範圍影像感測器的方法與系統
US7714904B2 (en) Solid-state imaging device and method for driving the same
TWI616099B (zh) 在影像感測器中在每一影像擷取之間實施不均等時序間隔之方法及系統
JP4492250B2 (ja) 固体撮像素子
US20100259662A1 (en) Solid-state imaging device and camera system
JP6265120B2 (ja) 撮像素子および撮像装置
EP3817367A1 (en) Image sensor including pixels mirror symmetric with each other
WO2015166900A1 (ja) 固体撮像装置および撮像装置
JP2008167003A (ja) 固体撮像装置
US11552122B2 (en) Image sensor and operating method
JP4792923B2 (ja) 物理量検出装置、物理量検出装置の駆動方法および撮像装置
TWI615032B (zh) 堆疊式晶片共享像素架構
CN114390227A (zh) 被配置为改善组合模式中的伪影的图像传感器
US10979660B2 (en) Imaging apparatus
US11350045B2 (en) Image sensing apparatus and image binning method thereof
US10880511B2 (en) Image sensor and method for readout of an image sensor
JP2009100381A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
US10313620B2 (en) Image data output device for image signal processor
US20220201237A1 (en) Image sensor, image sensing device including same, and operating method
US20220399384A1 (en) Pixel array and image sensor including the same
US9491387B2 (en) Image capturing device having substrates connected through a connection unit
JP2008098834A (ja) 撮像素子