JP2009134828A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009134828A JP2009134828A JP2007311157A JP2007311157A JP2009134828A JP 2009134828 A JP2009134828 A JP 2009134828A JP 2007311157 A JP2007311157 A JP 2007311157A JP 2007311157 A JP2007311157 A JP 2007311157A JP 2009134828 A JP2009134828 A JP 2009134828A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- memory chip
- function
- semiconductor memory
- sdram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【課題】半導体装置の生産コストを低減できる。
【解決手段】本発明の例に関わる半導体装置は、パッケージ基板と、パッケージ基板上に配置される不揮発性半導体メモリチップ20と、不揮発性半導体メモリチップ20上に配置され、変更可能な複数の機能を有する揮発性半導体メモリチップとを具備し、不揮発性半導体メモリチップ20は、揮発性半導体メモリチップを制御するための制御回路30を有し、揮発性半導体メモリチップの選択可能な複数の機能は、制御回路30に入力された制御信号に基づいて、選択される。
【選択図】図3
【解決手段】本発明の例に関わる半導体装置は、パッケージ基板と、パッケージ基板上に配置される不揮発性半導体メモリチップ20と、不揮発性半導体メモリチップ20上に配置され、変更可能な複数の機能を有する揮発性半導体メモリチップとを具備し、不揮発性半導体メモリチップ20は、揮発性半導体メモリチップを制御するための制御回路30を有し、揮発性半導体メモリチップの選択可能な複数の機能は、制御回路30に入力された制御信号に基づいて、選択される。
【選択図】図3
Description
本発明は、半導体装置に係り、特に、複数の半導体チップが搭載されたマルチチップパッケージ装置に関する。
近年、電子機器に搭載される半導体メモリ装置は、パッケージの小型化及び高性能化の要求が高まっている。そのため、複数の半導体チップが絶縁性基板上に積層され、1つのパッケージとなっているマルチチップパッケージ(MCP)技術が、用いられる。
MCP技術において、メモリチップやLSI(Large Scale Integrated Circuit)チップなど、機能の異なる複数のチップが積層される。MCP装置に用いられるメモリチップとしては、DRAM(Dynamic Access Randum Memory)などの揮発性半導体メモリとフラッシュメモリなどの不揮発性半導体メモリが用いられ、それらが組み合わされて同一のパッケージ基板上に搭載されている。
DRAMは、ページサイズやデータ転送方式など、選択可能な複数のオプション機能を有し、これらのオプション機能はユーザーの要求に合わせて選択される。一般に、オプション機能の選択は、MCPを作製する際のボンディング工程において、要求される機能に応じ、DRAMチップのボンディングオプションを選択することで、実行されている。このように、ボンディングによってDRAMチップのオプション機能を選択した場合、ボンディング工程後にボンディングを変更して、DRAMチップのオプション機能を変更することは、困難である。
そのため、ワイヤボンディング工程後に、MCP装置の仕様が変更された場合には、製造された製品は、在庫又は廃棄処理となり、仕様に合ったMCP装置を再度製造しなければならない。その結果として、MCP装置の生産コストが増加してしまう。
尚、特許文献1には、メモリセルアレイチップと、そのメモリ構成を変更するための回路を有するインターフェースチップを積層し、入出力ビットの構成を切り替える技術が開示されている。
特開2006−12337号公報
本発明の例は、半導体装置の生産コストを低減できる技術を提案する。
本発明の例に関わる半導体装置は、パッケージ基板と、前記パッケージ基板上に配置される不揮発性半導体メモリチップと、前記不揮発性半導体メモリチップ上に配置され、変更可能な複数の機能を有する揮発性半導体メモリチップとを具備し、前記不揮発性半導体メモリチップは、前記揮発性半導体メモリチップを制御するための制御回路を有し、前記揮発性半導体メモリチップの複数の機能は、前記制御回路に入力された制御信号に基づいて、選択されることを備える。
本発明の例に関わる半導体装置は、パッケージ基板と、前記パッケージ基板上に配置される不揮発性半導体メモリチップと、前記不揮発性半導体メモリ上に配置され、選択可能な複数の機能を有する揮発性半導体メモリチップとを具備し、前記不揮発性半導体メモリチップは、その記憶領域内に冗長ブロックを有し、前記揮発性半導体メモリチップの複数の機能の設定情報が前記冗長ブロック内に記憶されることによって、前記複数の機能が選択されることを備える。
本発明の例によれば、半導体装置の生産コストを低減できる。
以下、図面を参照しながら、本発明の例のいくつかの実施の形態について詳細に説明する。
1. 概要
本発明の実施形態は、パッケージ基板上に複数のチップが積層された半導体装置(MCP装置)に関する。MCP装置を構成する半導体チップのうち、例えば、メモリチップは、データ転送方式やデータ入出力方式などの選択可能な複数の機能を有するものがある。
本発明の実施形態は、パッケージ基板上に複数のチップが積層された半導体装置(MCP装置)に関する。MCP装置を構成する半導体チップのうち、例えば、メモリチップは、データ転送方式やデータ入出力方式などの選択可能な複数の機能を有するものがある。
本発明の実施形態においては、選択可能な複数の機能を有する揮発性メモリチップと、その機能を電気的に変更するための制御回路を有する不揮発性メモリチップとを積層させ、その制御回路によって、ユーザーに要求された仕様に合うように、MCP装置内の揮発性メモリチップの複数の機能を変更させる。
これによれば、ワイヤボンディング工程後においても、選択されたメモリチップの機能を変更でき、要求されるMCP装置の機能に対し、フレキシブルに対応できる。したがって、本発明の実施形態によれば、MCP装置のような半導体装置の生産コストを低減できる。
2. 実施形態
(1) 第1の実施形態
(a) 構成
図1乃至図3を用いて、本発明の第1の実施形態について説明する。
(1) 第1の実施形態
(a) 構成
図1乃至図3を用いて、本発明の第1の実施形態について説明する。
図1は、本発明の第1の実施形態の半導体装置の構造を示す平面図であり、図2は、図1のII−II線に沿う断面図である。尚、図2において、II−II線よりも奥行き方向(もしくは手前方向)にある部材に関しては、破線で図示している。
図1及び図2に示すように、2つのメモリチップ10,20が積層されて、パッケージ基板100上に搭載されている。図1及び図2に示す例では、パッケージ基板100上に、メモリチップ20が搭載され、メモリチップ20上にはメモリチップ10が搭載されている。2つのメモリチップ10,20及びパッケージ基板100は、それぞれAu線などのワイヤ60によって各パッド11,21,27,101間がワイヤボンディングされることで、電気的に接続されている。
パッケージ基板100上に設けられたパッド101(以下、基板パッドと呼ぶ)を介して、外部装置(図示せず)からのデータの入出力や電源電圧の供給が、メモリチップ10,20に対して行われる。また、パッケージ基板100は、例えば、基板裏面に設けられた半田ボール(図示せず)や、基板表面に設けられた外部入出力用のパッド(図示せず)を介したワイヤボンディングによって、外部装置(図示せず)と接続される。
下層側のメモリチップ20のサイズは、例えば、上層側のメモリチップ10のサイズより大きい。これによって、下層側のメモリチップ20のボンディングのための領域(以下、ボンディングエリアと呼ぶ)が確保される。それゆえ、上層側のチップと下層側のチップとの間にスペーサを用いることによって、下層側のボンディングエリアを確保する必要はなく、MCP装置を薄型化できる。
下層側のメモリチップ20は、例えば、不揮発性メモリチップであり、NAND型或いはNOR型などのフラッシュメモリチップが用いられている。また、上層側のメモリチップ10は、例えば、揮発性メモリチップであり、DRAM(Dynamic Random Access Memory)が用いられる。以下、本実施形態においては、メモリチップ10として、DRAMのうち、特に、シンクロナスDRAM(Synchronous DRAM:SDRAM)を例に、説明する。
SDRAMチップ10は、チップ表面に複数のボンディング用のパッド11,15が設けられる。これら複数のパッドのうち、パッド11は、SDRAMチップ10とフラッシュメモリチップ20或いは外部装置(図示せず)との間のデータの入出力や、電源電圧の供給のために設けられたパッド(以下、チップパッドと呼ぶ)である。尚、本実施形態においては、簡単化のため、チップパッド11が、チップの2辺に沿ってそれぞれ設けられた例について図示しているが、これに限定されず、チップ上面の4辺に沿ってパッド11を設けてもよいし、1辺に沿ってのみ設けてもよい。
SDRAMチップ10は選択可能な複数のオプション機能を有しており、パッド15は、SDRAMのオプション機能を選択するためのパッドである。以下、このパッド15のことを、オプションパッドと呼ぶ。
オプションパッド15は、SDRAMチップのデータサイズの変更、データ転送方式及びパッド位置の切り替えなどのオプション機能にそれぞれ対応している。そして、本実施形態において、これらのオプション機能は、フラッシュメモリチップ20内部に設けられる制御回路30により、要求に応じて選択された機能に変更される。
オプションパッド15は、SDRAMチップのデータサイズの変更、データ転送方式及びパッド位置の切り替えなどのオプション機能にそれぞれ対応している。そして、本実施形態において、これらのオプション機能は、フラッシュメモリチップ20内部に設けられる制御回路30により、要求に応じて選択された機能に変更される。
ここで、SDRAMチップ10のオプション機能について、より具体的に説明する。SDRAMチップのオプション機能は、例えば、ページサイズの変更機能、Bit長変更機能、Function機能変更機能、Dual機能変更機能及びクロック・反転クロック(以下、/クロックと示す)のパッド位置切り替え機能がある。
ページサイズ変更機能は、データの読み出し・書き込み単位を示すページのサイズを変更できる機能であり、例えば、1ページのサイズを、2Kバイト又は1Kバイトのいずれか一方を選択できる。
Bit長の変更機能は、データのビット長を変更できる機能であり、例えば、8ビット、16ビット、32ビットのうちいずれか一つを選択できる。尚、Bit長変更機能に対応するパッドは、8ビットに対して1個のパッドが設けられ、上記のように32ビットまで対応させる場合には、4個のオプションパッドが設けられる。
Bit長の変更機能は、データのビット長を変更できる機能であり、例えば、8ビット、16ビット、32ビットのうちいずれか一つを選択できる。尚、Bit長変更機能に対応するパッドは、8ビットに対して1個のパッドが設けられ、上記のように32ビットまで対応させる場合には、4個のオプションパッドが設けられる。
Function機能の変更機能は、データ入出力時のデータ転送機能を変更できる機能であり、SDR(Single Data Rate)モード、又は、DDR(Double Data Rate)モードのいずれか一方を選択できる。SDRモードは、クロックの立ち上がりエッジのみを使用して、データの入力又は出力を開始する。また、DDRモードは、クロックの立ち上がりエッジと立ち下りエッジとを使用して、データの入力又は出力を開始する。そのため、DDRモードでは、データ転送のバンド幅が2倍となり、データ転送速度を向上できる。
Dual機能の変更機能は、パッケージ基板100及び他のチップ20とのボンディングや基板上でのチップのレイアウトに合うように、チップの内部配線を切り替えることによって、チップ上のパッドの機能を変更する機能である。例えば、チップに採用されるボンディングレイアウトや配置レイアウトにあわせて、Dual−1又はDual−2といったパッドの各機能があらかじめ設定され、いずれか一方が選択される。本実施形態においては、このDual機能は、SDRAMチップ10のパッドだけでなく、フラッシュメモリチップ20のパッドに対しても、その機能を切り替えることができる。
クロック・/クロックパッド位置切り替え機能は、SDRAMチップ10のクロック入力パッド、/クロック入力パッドとして使用されるパッドを変更すると共に、/クロックパッドをアクティブにする機能である。上述のように、SDRモード又はDDRモードの選択が可能で、SDRAMチップ10がDDRモードで動作する場合には、/クロックも使用されるために、有用となる。
上記のオプション機能を選択する制御回路を有するフラッシュメモリチップ20は、SDRAMチップ10のチップパッド11と接続されるチップパッド21を、チップ上面に有している。さらに、フラッシュメモリチップ20のチップ上面には、SDRAMチップ10のオプションパッド15と接続されるオプションパッド25を有している。
また、フラッシュメモリチップ20は、パッケージ基板100上の基板パッド101と接続するための基板接続用パッド27を有している。基板接続用パッド27は、例えば、フラッシュメモリチップ20内に設けられる内部配線(図示せず)によって、チップパッド21と接続されている。基板接続用パッド27を介して、SDRAMチップ10及びフラッシュメモリチップ20のデータの入出力や電源電圧の供給が行われる。この基板接続用パッド27は、例えば、フラッシュメモリチップ20上面のチップパッド21やオプションパッド25が配置されないスペースに設けられ、パッドが設けられることによってチップサイズが増大するのを防止している。尚、基板接続用パッド27を設けずに、チップパッド21とパッケージ基板100上の基板パッド101とを直接接続してもよい。
また、フラッシュメモリチップ20は、パッケージ基板100上の基板パッド101と接続するための基板接続用パッド27を有している。基板接続用パッド27は、例えば、フラッシュメモリチップ20内に設けられる内部配線(図示せず)によって、チップパッド21と接続されている。基板接続用パッド27を介して、SDRAMチップ10及びフラッシュメモリチップ20のデータの入出力や電源電圧の供給が行われる。この基板接続用パッド27は、例えば、フラッシュメモリチップ20上面のチップパッド21やオプションパッド25が配置されないスペースに設けられ、パッドが設けられることによってチップサイズが増大するのを防止している。尚、基板接続用パッド27を設けずに、チップパッド21とパッケージ基板100上の基板パッド101とを直接接続してもよい。
本発明の実施形態のMCP装置は、フラッシュメモリチップ20内部には、上記のようなSDRAMチップ10のオプション機能を選択及び変更するための制御回路として、オプション機能選択回路30が設けられていることを特徴とする。オプション機能選択回路30は、オプションパッド15,25及びワイヤ60を介して、SDRAMチップ10と接続されている。このオプション機能選択回路30によって、SDRAMチップ10のオプション機能を、ユーザーの要求に合わせて随時選択・変更することが可能となり、MCP装置の仕様の変更にフレキシブルに対応できる。
ここで、図3を用いて、本実施形態のフラッシュメモリチップ20の内部構成について、説明する。尚、図3は、フラッシュメモリチップ20内に設けられる回路を模式的に表したブロック図であり、本実施形態を説明するための主要部のみを図示している。
図3に示す例では、フラッシュメモリチップ20は、オプション機能選択回路30の他に、ROMデコーダ35、電源投入回路40、パワーオン検知回路41、昇圧回路42、コマンドインターフェイス回路43、ステートマシン43、ワード線ドライバ45、メモリセルアレイ46、センスアンプ47、ラッチ回路48が図示されている。
電源投入回路40には、外部から電源電圧が供給される。パワーオン検知回路41は、電源電圧が供給されたことを検知し、昇圧回路42を駆動させる。昇圧回路42は、供給された電源電圧を昇圧し、ROMデコーダ31及びワード線ドライバ43に駆動電圧を供給する。
コマンドインターフェイス回路43は、入力されたコマンド信号をステートマシン44に転送する。ステートマシン44は、入力されたコマンド信号に基づき、フラッシュメモリチップ20全体の動作を制御する。
コマンドインターフェイス回路43は、入力されたコマンド信号をステートマシン44に転送する。ステートマシン44は、入力されたコマンド信号に基づき、フラッシュメモリチップ20全体の動作を制御する。
ワード線ドライバ45は、メモリセルアレイ46のワード線に接続され、ステートマシン44からの制御信号によって、ワード線を駆動する。
メモリセルアレイ46内には、複数のメモリセルがアレイ状に配置されており、各メモリセルのゲート電極はワード線に接続され、ワード線ドライバ45によって駆動される。
また、メモリセルアレイ46は、ビット線を介して、センスアンプ47に接続される。尚、メモリセルアレイ46がNAND型フラッシュメモリの構成の場合、直列接続される複数のメモリセルとその両端に接続されるセレクトトランジスタからなる1つNANDセルユニットに対して、1本のビット線が接続される。
センスアンプ47は、メモリセルアレイ46からビット線を介して出力されたデータを増幅し、増幅されたデータはラッチ回路48で一度ラッチされてからチップ外部へ出力される。チップ外部からメモリセルアレイ46内にデータが入力される場合には、入力されたデータは、ラッチ回路48で一度ラッチされてから、センスアンプ47及びビット線を介して、メモリセルアレイ46内に入力される。
デコーダ35は、コマンドインターフェイス回路42及びステートマシン43を介して入力された制御信号をデコードする。このデコーダ35に入力される制御信号は、オプション機能選択回路30に対する信号である。そして、このデコードされた制御信号に基づき、外部装置(図示せず)によって要求された機能が選択されるように、オプション機能選択回路30が駆動され、少なくとも1つのオプション機能の設定が変更される。
オプション機能選択回路30は、例えば、SDRAMの各機能にそれぞれ対応する複数のROMを有し、デコードされた制御信号に基づいて選択されたスイッチ素子31のオン/オフが切り替えられることで、要求されたオプション機能が設定される。
本実施形態においては、複数のスイッチ素子31は、例えば、MOSトランジスタであり、そのソースに電圧VDD又は接地電位GND(=VSS)が供給されることによって、SDRAMチップ10のオプション機能が選択・変更される。
このオプション機能選択回路30によって、チップ外部からの制御信号に基づいて、SDRAMチップ10の制御を行い、SDRAMチップ10の機能を変更することができる。それゆえ、ワイヤボンディング工程後においても、SDRAMチップ10のオプション機能を変更できる。
また、ページサイズ変更機能に対応するパッド25及びスイッチ素子としてのMOSトランジスタ31が、選択されたときにオン状態となるように設定すると、それらを介して、SDRAMチップ10とフラッシュメモリチップ20とが電気的に接続される。それによって、オプションパッド25、フラッシュメモリチップ20内のオプション機能選択回路30及びラッチ回路48を介して、SDRAMチップ10のデータの入出力を行うことも可能である。この場合、SDRAMチップ10のデータ入出力用パッド数やチップ10内部のラッチ回路を削減することができ、チップサイズの縮小及び生産コストの低減を図ることもできる。
また、本実施形態においては、SDRAMチップ10のDual機能を、フラッシュメモリチップ20に対しても反映させることができるので、パッケージ基板100上でのチップ10,20のレイアウトもフレキシブルに対応することができる。
尚、オプション機能選択回路30は、上記の構成に限定されず、電気的にパッド15,25の接続状態を切り替えることができる構成であればよい。また、本発明の実施形態は、ボンディング工程後に、SDRAMの上記のオプション機能のうち少なくとも1つを選択できる構成でもよい。
以下、図3に示すフラッシュメモリチップ20内に設けられたオプション機能選択回路30の動作について、説明する。
はじめに、フラッシュメモリチップ20の電源投入回路40に電源電圧が供給される。そして、電源電圧が供給されたことが、パワーオン検知回路41により検知され、昇圧回路42が駆動される。これによって、昇圧回路42は電源電圧を昇圧し、ワード線ドライバ45及びデコーダ回路35に駆動電圧をそれぞれ供給する。
電源電圧の供給後、外部装置(図示せず)からフラッシュメモリチップ20の動作を制御するための制御信号が、コマンドインターフェイス回路42に入力される。ステートマシン43は、コマンドインターフェイス回路に入力された制御信号に基づいて、メモリチップ20内の各回路42,45,46,47,48を駆動させ、フラッシュメモリチップ20の読み出し動作、書き込み動作又は消去動作を制御させる。
そして、制御信号がSDRAMチップ10のオプション機能を選択するための信号である場合、ステートマシン43は、選択された機能に変更されるように、デコーダ35を介して、オプション機能選択回路30を動作させる。オプション機能選択回路30は、各オプション機能に対応するスイッチ素子のオン/オフを切り替えて、オプション機能の設定を変更する。これによって、SDRAMチップ10の複数のオプション機能のうち、少なくとも1つが選択されて、変更される。
SDRAMチップ10のオプション機能のうち、ページサイズを2Kバイトのページサイズに設定する場合には、図3に示すように、スイッチ素子31がMOSトランジスタであれば、そのゲートに所定のしきい値電圧が印加される。それとともに、例えば、2Kバイトのオプション機能に対応するMOSトランジスタのソースに、接地電位GND(=Vss)が印加されて、そのMOSトランジスタがオン状態にされる。一方、1Kバイトのオプション機能に対応するMOSトランジスタのソースに電圧VDDが印加され、そのMOSトランジスタがオフ状態にされる。これによって、MOSトランジスタに接続されるパッドもそれぞれオン又はオフ状態となり、SDRAMチップ10のオプション機能の1つであるページサイズ変更機能は、2Kバイトに設定される。尚、MOSトランジスタがオン状態のときは2Kバイトのページサイズを示し、オフ状態のときは1Kバイトのページサイズを示すように設定してもよい。
これと同様に、Bit長変更機能、Functionモード変更機能、Dual機能変更機能及びクロック・/クロックパッド切り替え機能においても、制御信号に基づいてそれぞれ選択・変更されて、SDRAMチップ10のオプション機能が設定される。
SDRAMチップ10のオプション機能のうち、ページサイズを2Kバイトのページサイズに設定する場合には、図3に示すように、スイッチ素子31がMOSトランジスタであれば、そのゲートに所定のしきい値電圧が印加される。それとともに、例えば、2Kバイトのオプション機能に対応するMOSトランジスタのソースに、接地電位GND(=Vss)が印加されて、そのMOSトランジスタがオン状態にされる。一方、1Kバイトのオプション機能に対応するMOSトランジスタのソースに電圧VDDが印加され、そのMOSトランジスタがオフ状態にされる。これによって、MOSトランジスタに接続されるパッドもそれぞれオン又はオフ状態となり、SDRAMチップ10のオプション機能の1つであるページサイズ変更機能は、2Kバイトに設定される。尚、MOSトランジスタがオン状態のときは2Kバイトのページサイズを示し、オフ状態のときは1Kバイトのページサイズを示すように設定してもよい。
これと同様に、Bit長変更機能、Functionモード変更機能、Dual機能変更機能及びクロック・/クロックパッド切り替え機能においても、制御信号に基づいてそれぞれ選択・変更されて、SDRAMチップ10のオプション機能が設定される。
したがって、本実施形態によれば、SDRAMチップ10のオプション機能を、ボンディング工程後であっても、外部からの制御信号及びフラッシュメモリチップ20のような他のチップに搭載された制御回路(オプション機能選択回路)によって、電気的に変更・選択できる。
以上のように、本発明の実施形態のMCP装置は、フラッシュメモリチップ20の内部に、SDRAMチップ10の機能を変更するための制御回路を具備していることを特徴とする。それゆえ、一方のメモリチップの内部機能を、他方のメモリチップが有する制御回路によって制御でき、これによって、選択可能な機能を随時変更することができる。
それゆえ、本実施形態によれば、ボンディング工程後であっても、外部からの制御信号によって、MCP装置の仕様を随時変更することができるため、ユーザーの要求に対して、フレキシブルに対応することができる。
また、従来のように、ワイヤボンディングによってSDRAMチップ10のオプション機能を変更する場合には、SDRAMチップ10とパッケージ基板100とを接続するため、SDRAMチップ10とフラッシュメモリチップ20との間に仲介基板を設けて、ワイヤのたわみを防止していた。しかし、本実施形態では、フラッシュメモリチップ20内のオプション機能選択回路30によってオプション機能を選択するため、SDRAMチップ10とフラッシュメモリチップ20とをワイヤによって接続すればよく、ワイヤのたわみによる悪影響は小さくなる。また、仲介基板が不要となるので、MCP装置の薄型化に貢献できる。
さらに、従来では、選択可能な機能であっても、ユーザーの仕様に合わせて、パッド間をワイヤボンディングによって接続するか否かによって選択していたため、1つのオプション機能に対して、複数のパッドをチップ上に設けなければならなかった。しかし、1つのMOSトランジスタのオン/オフによって、1つのオプション機能の切り替えを行うように設定した場合には、1つのオプション機能に対して複数のパッドを設けずともよく、SDRAMチップ10のパッド数及び内部配線数を減少させることができ、SDRAMチップ20のパッド間及び内部配線間のピッチを広くできる。そのため、隣接するボンディングワイヤ間のショートや、パッドに接続されるチップの内部配線のショートを防ぐことができ、SDRAMチップ20及びMCP装置の製造歩留まりを向上できる。また、SDRAMチップ20のサイズを縮小できると共に、結線されない不要な部材を削減できるためMCP装置の生産コストを低減できる。
以上のように、本発明の実施形態によれば、ワイヤボンディング工程後であっても、MCP装置の仕様を変更できるため、仕様変更による在庫・廃棄処理を減少でき、半導体チップの生産コストを低減することができる。
尚、図1に示す例では、パッケージ基板100上のフラッシュメモリチップ20上に、SDRAMチップ10が積層されているが、それに限定されず、パッケージ基板100上のSDRAMチップ10上に、フラッシュメモリチップ20が積層されても良い。また、図1及び図2に示す例では、SDRAMチップ10とフラッシュメモリチップ20は、パッケージ基板100上に積層されて配置されているが、それに限定されない。例えば、SDRAMチップ10のパッド11,15と、フラッシュメモリチップ20のパッド21,25とが、それぞれワイヤボンディングできるレイアウトで、パッケージ基板100上に並んで配置されても良い。
(2) 第2の実施形態
以下、本発明の第2の実施形態ついて、図1乃至図3を参照して説明する。
以下、本発明の第2の実施形態ついて、図1乃至図3を参照して説明する。
第1の実施形態においては、一方のメモリチップ(SDRAMチップ10)の選択可能な機能を、他方のメモリチップ(フラッシュメモリチップ20)内に設けられた制御回路(オプション機能選択回路30)によって、選択・変更する例について説明した。
第1の実施形態のように、他方のメモリチップがフラッシュメモリのような書き換え可能な不揮発性半導体メモリであれば、その記憶領域内に、他方のメモリチップの機能の設定情報を記憶させ、要求に応じてその設定情報を書き換えることも可能である。
本発明の第2の実施形態においては、フラッシュメモリチップ20内の書き換え可能な記憶領域内に、SDRAMチップの機能の設定情報を記憶させ、その設定情報を要求に応じて書き換え、SDRAMチップの機能の設定を変更する例について、説明する。
フラッシュメモリチップ20において、メモリセルアレイ46は、実データが書き込まれるメモリ領域と、メモリ領域内の不良セルの置き換えに用いられるリダンダンシ領域の他に、エクステンドブロックやワークエリアブロックと呼ばれる冗長ブロックを有している。エクステンドブロックやワークエリアブロックは、メモリ領域と同様の書き換え可能なメモリ機能を有するが、通常のメモリチップの動作において、データの書き込み及び読み出し等の動作が実行されない領域である。
本実施形態において、フラッシュメモリチップ20のエクステンドブロックやワークエリアブロックに、SDRAMチップ10のオプション機能の設定情報が記憶される。そして、フラッシュメモリチップ20であれば、データの書き換えが可能であるので、ユーザーの要求に応じてその設定を変更することができる。
設定の変更があった際には、メモリチップ10,20を制御するためのメモリコントローラ(図示せず)が、冗長ブロック内にデータの入出力を行うことによって、設定情報の変更が実行される。そして、メモリコントローラ(図示せず)が、その設定情報を読み出し、オプションパッド及びワイヤを介して、SDRAMチップ10にオプション機能の設定を反映させる。これによって、ボンディング工程後のSDRAMチップ10の設定変更に対しても、フレキシブルに対応することができる。尚、メモリコントローラを用いずに、フラッシュメモリチップ20内のエクステンドブロックやワークエリアブロック内に、さらに、SDRAMチップ10の設定を変更するためのソフトウェアを記憶させ、それによって、SDRAMチップ10の機能選択・変更の制御を行ってもよい。
上述のように、エクステンドブロックやワークエリアブロックは、通常ではデータの記憶に用いられない冗長ブロックであるため、これらの領域にSDRAMの設定情報を書き込んだとしても、フラッシュメモリチップに要求される記憶容量が小さくなることはない。
また、本実施形態によれば、第1の実施形態のように、フラッシュメモリチップ20内部に、オプション機能選択回路30やデコーダ35のような、SDRAMチップの設定を変更するための制御回路を搭載せずとも良くなる。それゆえ、フラッシュメモリチップ20のチップサイズを縮小できるとともに、フラッシュメモリチップの生産コストを削減できる。
以上のように、本発明の第2の実施形態によれば、第1の実施形態と同様に、ワイヤボ+ンディング後においても、要求に応じてMCP装置の仕様を変更でき、半導体装置の生産コストを削減することができる。
3. その他
本発明の例は、半導体装置の生産コストを低減できる。
本発明の例は、半導体装置の生産コストを低減できる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
1:MCP装置、10:SDRAMチップ、20:フラッシュメモリチップ、100:パッケージ基板、11,21:チップパッド、15,25:オプションパッド、27:基板接続用パッド、30:オプション機能選択回路、31:スイッチ素子、35:デコーダ、40:電源投入回路、41:パワーオン検知回路、42:コマンドインターフェイス回路、43:ステートマシン、44:昇圧回路、45:ワード線ドライバ、46:メモリセルアレイ、47:センスアンプ、48:ラッチ回路、60:ボンディングワイヤ、101:基板パッド。
Claims (5)
- パッケージ基板と、
前記パッケージ基板上に配置される不揮発性半導体メモリチップと、
前記不揮発性半導体メモリチップ上に配置され、選択可能な複数の機能を有する揮発性半導体メモリチップとを具備し、
前記不揮発性半導体メモリチップは、前記揮発性半導体メモリチップを制御するための制御回路を有し、
前記揮発性半導体メモリチップの選択可能な複数の機能は、前記制御回路に入力された制御信号に基づいて、選択されることを特徴とする半導体装置。 - 前記制御回路は、前記選択可能な複数の機能のうち少なくとも1つを選択することを特徴とする請求項1に記載の半導体装置。
- パッケージ基板と、
前記パッケージ基板上に配置される不揮発性半導体メモリチップと、
前記不揮発性半導体メモリ上に配置され、選択可能な複数の機能を有する揮発性半導体メモリチップとを具備し、
前記不揮発性半導体メモリチップは、その記憶領域内に冗長ブロックを有し、
前記揮発性半導体メモリチップの複数の機能の設定情報が、前記冗長ブロック内に記憶されることによって、前記複数の機能が選択されることを特徴とする半導体装置。 - 前記冗長ブロック内に、前記設定情報を変更するためのソフトウェアをさらに具備することを特徴とする請求項3に記載の半導体装置。
- 前記設定情報は、前記選択可能な複数の機能のうち少なくとも1つが設定されることを特徴とする請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311157A JP2009134828A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311157A JP2009134828A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009134828A true JP2009134828A (ja) | 2009-06-18 |
Family
ID=40866560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007311157A Withdrawn JP2009134828A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009134828A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104471925A (zh) * | 2012-06-04 | 2015-03-25 | 索尼公司 | 半导体设备和传感系统 |
JP2017174486A (ja) * | 2016-03-23 | 2017-09-28 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | オプションコード供与回路及びその供与方法 |
JP2020531988A (ja) * | 2017-08-23 | 2020-11-05 | マイクロン テクノロジー,インク. | オン・デマンド・メモリ・ページ・サイズ |
-
2007
- 2007-11-30 JP JP2007311157A patent/JP2009134828A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104471925A (zh) * | 2012-06-04 | 2015-03-25 | 索尼公司 | 半导体设备和传感系统 |
JP2015521390A (ja) * | 2012-06-04 | 2015-07-27 | ソニー株式会社 | 半導体装置及び検出システム |
US9607971B2 (en) | 2012-06-04 | 2017-03-28 | Sony Corporation | Semiconductor device and sensing system |
CN104471925B (zh) * | 2012-06-04 | 2017-12-15 | 索尼公司 | 半导体设备和传感系统 |
JP2017174486A (ja) * | 2016-03-23 | 2017-09-28 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | オプションコード供与回路及びその供与方法 |
US10579290B2 (en) | 2016-03-23 | 2020-03-03 | Winbond Electronics Corp. | Option code providing circuit and providing method thereof |
JP2020531988A (ja) * | 2017-08-23 | 2020-11-05 | マイクロン テクノロジー,インク. | オン・デマンド・メモリ・ページ・サイズ |
US11157176B2 (en) | 2017-08-23 | 2021-10-26 | Micron Technology, Inc. | On demand memory page size |
JP7181664B2 (ja) | 2017-08-23 | 2022-12-01 | マイクロン テクノロジー,インク. | オン・デマンド・メモリ・ページ・サイズ |
US11747982B2 (en) | 2017-08-23 | 2023-09-05 | Micron Technology, Inc. | On-demand memory page size |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10381327B2 (en) | Non-volatile memory system with wide I/O memory die | |
JP3803050B2 (ja) | 半導体記憶装置、ダイナミックランダムアクセスメモリおよび半導体装置 | |
US8637998B2 (en) | Semiconductor chip and semiconductor device | |
KR101323079B1 (ko) | 불휘발성 기억 장치 | |
JP4630879B2 (ja) | 半導体メモリ装置 | |
JP4284154B2 (ja) | マルチチップパッケージ型メモリシステム | |
JP4901286B2 (ja) | 半導体装置及びメモリ回路システム | |
JP2008300469A (ja) | 不揮発性半導体記憶装置 | |
TWI714150B (zh) | 半導體記憶裝置 | |
JP2002251884A (ja) | 半導体記憶装置及びそのシステム装置 | |
US20050253236A1 (en) | Semiconductor device capable of being connected to external terminals by wire bonding in stacked assembly | |
US20050205983A1 (en) | Semiconductor memory device and multi-chip module comprising the semiconductor memory device | |
JP2008077779A (ja) | 半導体記憶装置 | |
TW201101464A (en) | Stacked semiconductor devices including a master device | |
JP2005243132A (ja) | 半導体装置 | |
JP2008299997A (ja) | 半導体記憶装置 | |
JP5086929B2 (ja) | 不揮発性半導体記憶装置 | |
KR100305033B1 (ko) | 블럭 아키텍츄어 옵션 회로를 구비하는 불휘발성 반도체 메모리 장치 | |
JP2021044509A (ja) | 半導体装置、及び、半導体記憶装置 | |
JP2009134828A (ja) | 半導体装置 | |
JP2008004196A (ja) | 半導体メモリ装置 | |
KR100735527B1 (ko) | 2개의 패드 행을 포함하는 반도체 메모리 장치 | |
JP2006140466A (ja) | 半導体記憶装置 | |
TWI820880B (zh) | 記憶體系統 | |
JP2007294695A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |