CN104467775B - 共源共栅晶体管和控制共源共栅晶体管的方法 - Google Patents

共源共栅晶体管和控制共源共栅晶体管的方法 Download PDF

Info

Publication number
CN104467775B
CN104467775B CN201410471704.7A CN201410471704A CN104467775B CN 104467775 B CN104467775 B CN 104467775B CN 201410471704 A CN201410471704 A CN 201410471704A CN 104467775 B CN104467775 B CN 104467775B
Authority
CN
China
Prior art keywords
npn
normal
transistor
switch
transistor npn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410471704.7A
Other languages
English (en)
Other versions
CN104467775A (zh
Inventor
广濑达哉
常信和清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104467775A publication Critical patent/CN104467775A/zh
Application granted granted Critical
Publication of CN104467775B publication Critical patent/CN104467775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)

Abstract

提供了一种共源共栅晶体管和控制共源共栅晶体管的方法。该共源共栅晶体管包括：常断型晶体管；常通型晶体管，其耐电压高于常断型晶体管的耐电压，并且常通型晶体管的源极耦合至常断型晶体管的漏极；电路，在电路中开关和电容器彼此串联耦合，并且电路被布置在连接节点与常断型晶体管的源极之间，连接节点是常断型晶体管的漏极和常通型晶体管的源极彼此耦合的节点；以及控制电路，其在断开常断型晶体管的栅极信号之前接通开关并且将电容器电耦合至连接节点，并且控制电路在接通常断型晶体管的栅极信号之前断开开关并且将连接节点与电容器电隔离。

Description

共源共栅晶体管和控制共源共栅晶体管的方法
技术领域
本文中所讨论的实施方式涉及其中常通型晶体管和常断型晶体管彼此共源共栅地连接的共源共栅晶体管，并且涉及控制共源共栅晶体管的方法。
背景技术
近年来，如下电子器件(化合物半导体器件)的发展较活跃：在该电子器件中，GaN层和AlGaN层依次形成在由例如蓝宝石、SiC、氮化镓(GaN)或Si构成的衬底上，并且GaN层被用作电子渡越层。
GaN的带隙为3.4eV，其与Si的1.1eV的带隙和GaAs的1.4eV的带隙相比是较大的。因此，在这种化合物半导体器件中预期以较高的耐电压进行操作。
这样的化合物半导体器件的一个示例为基于GaN的高电子迁移率晶体管(HEMT)。此后，基于GaN的高电子迁移率晶体管将被称为GaN-HEMT。HEMT是其中采用在半导体异质结中引起的高迁移率二维电子气(2DEG)作为沟道的场效应晶体管。
当GaN-HEMT被用作电源逆变器开关时，可以实现导通电阻的减小以及耐电压的提高。另外，与Si基晶体管相比，可以实现待机期间降低的功耗并且实现提高的工作频率。
因此，可以降低逆变器的开关损耗和功耗。另外，对于同等性能的晶体管，可以使GaN-HEMT小于Si基晶体管。
然而，相关技术中的硅MOS-FET是在未向其栅极施加电压的状态下处于关断的常断型(增强模式)晶体管，而GaN-HEMT通常是在未向其栅极施加电压的状态下处于导通的常通型(抑制模式)晶体管。
因此，存在如下共源共栅晶体管：其中，增强模式FET与抑制模式GaN-HEMT组合使用以在增强模式下工作，以便切换该抑制模式GaN-HEMT。
以下是参考文献：
[文献1]日本公开特许公报No.2011-166673，以及
[文献2]美国专利No.2012/0262220A1。
发明内容
根据本发明的一个方面，共源共栅晶体管包括：第一开关；第二开关，其耐电压高于第一开关的耐电压，并且级联耦合至第一开关的漏极；以及电路，在该电路中第三开关和电容器彼此串联耦合，并且该电路设置在连接节点与第一开关的源极之间，该连接节点是第一开关和第二开彼此耦合的节点。
根据一个实施例，一种共源共栅晶体管包括：常断型晶体管；常通型晶体管，其耐电压高于常断型晶体管的耐电压，并且常通型晶体管的源极耦合至常断型晶体管的漏极；电路，在电路中开关和电容器彼此串联耦合，并且电路被布置在连接节点与常断型晶体管的源极之间，连接节点是常断型晶体管的漏极和常通型晶体管的源极彼此耦合的节点；以及控制电路，其在断开常断型晶体管的栅极信号之前接通开关并且将电容器电耦合至连接节点，并且控制电路在接通常断型晶体管的栅极信号之前断开开关并且将连接节点与电容器电隔离。
根据另一个实施例，提供一种控制共源共栅晶体管的方法，共源共栅晶体管包括：常断型晶体管；常通型晶体管，其耐电压高于常断型晶体管的耐电压，并且常通型晶体管的源极耦合至常断型晶体管的漏极；电路，在电路中开关和电容器彼此串联耦合，并且电路被布置在连接节点与常断型晶体管的源极之间，连接节点是常断型晶体管的漏极和常通型晶体管的源极彼此耦合的节点；以及控制电路，其接通和断开开关。该方法包括：在断开常断型晶体管的栅极信号之前接通开关并且将电容器电耦合至连接节点；以及在接通常断型晶体管的栅极信号之前断开开关并且将连接节点与电容器电隔离。
根据又一个实施例，一种半导体装置包括：形成在衬底上的常断型晶体管；形成在衬底上的常通型晶体管，常通型晶体管的耐电压高于常断型晶体管的耐电压，并且常通型晶体管的源极耦合至常断型晶体管的漏极；衬底上的电路，在电路中开关和电容器彼此串联耦合，并且电路被布置在连接节点与常断型晶体管的源极之间，其中常断型晶体管的漏极和常通型晶体管的源极在连接节点处彼此耦合；以及控制电路，其在断开常断型晶体管的栅极信号之前接通开关并且将电容器电耦合至连接节点，并且控制电路在接通常断型晶体管的栅极信号之前断开开关并且将连接节点与电容器电隔离。
附图说明
图1A和图1B是共源共栅晶体管的电路图；
图2是采用共源共栅晶体管的升压电路的电路图；
图3是用于说明升压电路的工作的图；
图4A和图4B是用于说明寄生电感的图；
图5是第一实施方式的共源共栅晶体管的电路图；
图6A和图6B是说明第一实施方式的共源共栅晶体管的效果的图；
图7A和图7B是说明第一实施方式的共源共栅晶体管的效果的图；
图8A和图8B是说明第一实施方式的共源共栅晶体管的效果的图；
图9是第二实施方式的共源共栅晶体管的电路图；
图10是第三实施方式的共源共栅晶体管的电路图；
图11是用于第三实施方式的共源共栅晶体管的控制电路的图；
图12是第一实施方式的共源共栅晶体管的半导体芯片的截面图；以及
图13是包含第一实施方式的共源共栅晶体管的电子部件的结构图。
具体实施方式
首先，图1A中示出共源共栅晶体管的示例。共源共栅晶体管是其中常断型第一开关元件Tr1和常通型第二开关元件Tr2彼此串联连接的电路，第二开关元件Tr2的源极S2连接到第一开关元件Tr1的漏极D1。第二开关元件Tr2的栅极G2和第一开关元件Tr1的源极S1接地。常断型第一开关元件Tr1例如为常用的硅基n型MOS-FET。常通型第二开关元件Tr2例如为GaN-HEMT。
接下来，将描述共源共栅晶体管的操作。首先，当第一开关元件Tr1关断时，第一开关元件Tr1的电阻增加，并且由于第一开关元件Tr1的电阻被仍然导通的第二开关元件Tr2的电阻平衡，所以第一开关元件Tr1的漏极电压增加。然后，第二开关元件Tr2的栅极电压为0V并且因此第二开关元件Tr2的源极电压变得高于该栅极电压。在此，如果使第二开关元件Tr2关断和导通的阈值为例如-5V，那么在第二开关元件Tr2的源极电压变为5V的时刻，第二开关元件Tr2被关断。
第二开关元件Tr2的漏极D2起共源共栅晶体管的漏极的作用，并且第一开关元件Tr1的源极S1起共源共栅晶体管的源极的作用。类似地，第一开关元件Tr1的栅极G1起共源共栅晶体管的栅极的作用。
接下来，将描述共源共栅晶体管的问题。当以数百KHz或更高的频率来开关共源共栅晶体管时，由各个晶体管的漏极-源极电容的大小确定漏极-源极电压分布。第一开关元件Tr1的漏极-源极电压Vds1由第二开关元件Tr2的漏极-源极电容Cds2确定。
Vds1＝VDD×Cds2/(Cds1+Cgs2+Cds2)...(等式1)
Cds1：第一开关元件Tr1的漏极-源极电容
Cgs2：第二开关元件Tr2的栅极-源极电容
第二开关元件Tr2例如为GaN-HEMT并且具有大电容，因此第一开关元件Tr1的漏极-源极电压Vds1大于第二开关元件Tr2的漏极-源极电压。第二开关元件Tr2具有大的耐电压，但在开关操作时向第一开关元件Tr1施加较大的电压。
第一开关元件Tr1例如为高速Si-MOS并且具有低输入电容和高跨导(gm)，因此在短的栅极长度下具有低耐电压，作为结果，由于第一开关元件Tr1的漏极-源极电压Vds1超过第一开关元件Tr1的源极-漏极耐电压而出现可靠性方面劣化或寿命降低的问题。
因此，如果试图也使用具有大耐电压的晶体管作为第一开关元件Tr1，则共源共栅晶体管构造的小输入电容和高速工作的优点会丢失。
另外，如图1B所示，存在其中在第一开关元件Tr1的漏极和源极之间并联连接齐纳二极管的构造。
在图1B所示的此配置中，齐纳二极管D_zener连接在第一开关元件Tr1的源极和漏极之间，使得第一开关元件Tr1的源极-漏极电压Vds1不超过第一开关元件Tr1的耐电压。然而，由于与实际的齐纳二极管串联地存在较大的内部电阻R_zener，所以第一开关元件Tr1的源极-漏极电压Vds1不固定。因而，共源共栅晶体管的特性由于齐纳二极管的性能而在速率上受限，并且因此可能不会得到共源共栅晶体管的最大性能。
本发明人进行了与采用共源共栅晶体管的电路的损耗有关的研究。
图2示出了采用共源共栅晶体管的升压电路的示例。图3示出了图2的升压电路中的工作波形以及出现开关损耗的地方。
当输出功率较小时，升压电路通常在电流断续模式下工作。参照图3，共源共栅晶体管导通，电感器电流IL和晶体管电流Ids流动，并且能量存储在电感器L1中。然后，共源共栅晶体管被关断，能量以电流的形式释放到输出侧。术语“电流断续模式”是指电流在共源共栅晶体管的关断时段中消失的状态。
在电流消失的时段，在具有储存能量的作用的电感器L1与从共源共栅晶体管的输出端子所看到的等效电容之间发生串联谐振，因此共源共栅晶体管的输出端子处的电压振荡。此振荡的频率是由电感器L1和从共源共栅晶体管的输出端子所看到的等效电容确定的谐振频率。现在，当在谐振状态下使共源共栅晶体管导通时，此时共源共栅晶体管的输出端子处的电压的初始值依赖于共源共栅晶体管导通的定时。
如图3所示，在电流断续模式下，由于源极-漏极电压Vds与漏极电流Ids的重叠而出现开关损耗。当在源极-漏极电压Vds较大的状态下接通栅极电压Vgs时，源极-漏极电压Vds与漏极电流Ids的重叠较大并且开关损耗较大。在相关技术中，在断续模式下，尚不可能通过使源极-漏极电压Vds的大小与开关栅极电压Vgs的定时适当匹配来控制开关损耗。
另外，本发明人研究了在采用共源共栅晶体管的电路中出现的振铃效应(ringing)或振荡。
参照图4A，实际的晶体管被安装在例如印刷电路板上作为以模制封装进行密封或以金属封装进行密封的器件。特别地，连接到源极端子的布线常常充当电感，并且存在于封装中和电路板上的寄生电感LG和LS被连接到晶体管的端子。
有时，在这样的寄生电感和所使用的晶体管的栅极-源极电容之间生成谐振，作为其结果，晶体管可能会导致振铃效应或振荡。如果晶体管的上升时间(tr)和下降时间(tf)较短并且跨导(ΔIds/ΔVgs＝gm)较大，则容易使谐振放大并且容易造成振铃效应或振荡。因此，不仅晶体管的开关操作变得不稳定，而且存在招致开关损耗增加的风险。
图4B示出了在生成振铃效应或振荡时的一段时间内的波形。在相关技术的控制振铃效应和振荡的方法中，与栅极端子串联地插入大电阻以去除从输出端子流动的电流，并且还在输出端子与地之间设置缓冲电路以产生损耗，由此抑制振铃效应和振荡。然而，在此方法中，栅极电压Vgs的上升时间较大，因此在接通和断开源极-漏极电压Vds和漏极电流Ids时的过渡时间较大并且因此开关损耗较大。
关于在第一开关元件Tr1的漏极和源极之间施加等于或大于耐电压的电压的第一问题、在升压电路中电流断续模式下开关损耗较大的第二问题以及由于寄生电感的作用而使晶体管的开关操作不稳定的第三问题，本发明人关注于共源共栅连接的中点处的电压，并且提出了以下实施方式。
下面将参照附图详细描述本公开内容的技术的优选实施方式。
图5是示出应用了所公开的技术的第一实施方式的共源共栅晶体管的图。在图5中，用相同的符号来表示与图1A和图1B中所示的共源共栅晶体管的构成元件相同或等同的构成元件，并且省略其描述。
本实施方式的共源共栅晶体管是其中常断型第一开关元件Tr1和常通型第二开关元件Tr2彼此串联连接的电路，第二开关元件Tr2的源极S2连接到第一开关元件Tr1的漏极D1。第二开关元件Tr2的栅极G2和第一开关元件Tr1的源极S1接地。常断型第一开关元件Tr1例如为常用的硅基n型MOS-FET。常通型第二开关元件Tr2例如为GaN-HEMT。
另外，在节点mid与第一开关元件Tr1的源极S1之间并联地连接其中开关SW和电容器Cadd彼此串联连接的电路，在节点mid处，第二开关元件Tr2的源极S2和第一开关元件Tr1的漏极D1彼此连接。
第二开关元件Tr2的漏极D2起共源共栅晶体管的漏极的作用，并且第一开关元件Tr1的源极S1起共源共栅晶体管的源极的作用。类似地，第一开关元件Tr1的栅极G1起共源共栅晶体管的栅极的作用。
开关SW具有外部端子V1，可以通过外部端子V1从外部控制开关SW的切换，并且使用输入到外部端子V1的信号来接通和断开开关SW。开关SW例如是常用晶体管，如硅基n型MOS-FET或GaN HEMT。
关于开关SW的操作，紧接在共源共栅晶体管的栅极信号变为断开之前接通开关SW，因此电容器Cadd连接到节点mid。通过将电容器Cadd连接到节点mid，使节点mid处的电压稳定，因此可以避免在第一开关元件Tr1的漏极和源极之间施加超过第一开关元件Tr1的耐电压的电压。
另外，紧接在共源共栅晶体管的栅极信号变为接通之前断开开关SW，并且电容器Cadd与节点mid隔离，由此可以缩短在接通时充电所用的时间。
如果电容器Cadd在没有开关SW的情况下简单地连接到节点mid，可能仅获得简单过滤器的作用和使开关时的电压稳定的作用之一。然而，通过连接开关SW并且从外部控制该开关SW可以获得这两种作用。
接下来，将描述对上述第一问题的效果。
图6A和6B示出了用本实施方式的共源共栅晶体管替换图2所示的升压电路中的共源共栅晶体管的情况的仿真波形。
左侧的图6A示出了如下情况的仿真波形：电容器Cadd的电容为0nF，也就是说，SW处于断开状态，这是等效于相关技术的配置的状况。右侧的图6B示出了电容器Cadd的电容为2nF并且SW处于接通状态的情况的仿真波形。
在图6A和图6B中，从顶部起示出：共源共栅晶体管的栅极电压Vgs；第二开关元件Tr2的源极S2和第一开关元件Tr1的漏极D1彼此连接的节点mid处的电压Vmid；共源共栅晶体管的漏极-源极电流Ids；共源共栅晶体管的漏极电压Vds；以及电感器电流IL。
第一开关元件Tr1的漏极-源极耐电压为20V，并且第二开关元件Tr2的漏极-源极耐电压为600V。
作为仿真条件，将共源共栅晶体管的第一开关元件Tr1的输入信号的开关频率设置为100kHz，并且将漏极电压VDD设置为400V。端子之间的电容为Cds1＝500pF、Cds2＝150pF以及Cgs2＝500pF。
首先，使用简单的计算，将暂时计算共源共栅晶体管的晶体管中的每个均关断时的电压。
假设由端子之间的电容来确定共源共栅晶体管的晶体管中的每个关断时的电压，根据以下等式来获得在第二开关元件Tr2关断时第二开关元件Tr2的漏极-源极电压Vds2_OFF：
Vds2_OFF＝VDD×Zds2_OFF/(Zds1_OFF+Zds2_OFF)
＝VDD×(Cds1+Cgs2)/(Cds2+Cds1+Cgs2)
＝400×(500p+500p)/(150p+500p+500p)
＝347.8261V...(等式2)
并且根据以下等式来获得在第一开关元件Tr1关断时第一开关元件Tr1的漏极-源极电压Vds1_OFF：
Vds1_OFF＝VDD×Zds1_OFF/(Zds1_OFF+Zds2_OFF)
＝VDD×Cds2/(Cds2+Cds1+Cgs2)
＝400×150p/(150p+500p+500p)
＝52.1739V...(等式3)。
在此，Zds1_OFF为第一开关元件Tr1关断时第一开关元件Tr1的漏极-源极阻抗，并且Zds2_OFF为第二开关元件Tr2关断时第二开关元件Tr2的漏极-源极阻抗。
在图6A所示的仿真结果中，栅极断开时节点mid处的电压Vmid为52.95V并且该电压基本上与上述计算匹配。此时，远远超过20V(其为第一开关元件Tr1的漏极耐电压)的电压被施加到第一开关元件Tr1。
根据以下等式来获得在添加2nF的电容Cadd的情况下在第二开关元件Tr2关断时第二开关元件Tr2的漏极-源极电压Vds2_OFF：
Vds2_OFF＝VDD×Zds2_OFF/(Zds1_OFF+Zds2_OFF)
＝VDD×(Cds1+Cgs2)/(Cds2+Cds1+Cgs2+Cadd)
＝400×(500p+500p+2n)/(150p+500p+500p+2n)
＝350.9524V...(等式4)
并且根据以下等式来获得在第一开关元件Tr1关断时第一开关元件Tr1的漏极-源极电压Vds1_OFF：
Vds1_OFF＝VDD×Zds1_OFF/(Zds1_OFF+Zds2_OFF)
＝VDD×Cds2/(Cds2+Cds1+Cgs2+Cadd)
＝400×150p/(150p+500p+500p+2n)
＝19.0476V...(等式5)。
在图6B所示的仿真结果中，栅极断开时节点mid处的电压Vmid为19.83V并且该电压基本上与上述计算匹配。此时，未将超过20V(其为第一开关元件Tr1的漏极耐电压)的电压施加到第一开关元件Tr1。因此，可以避免第一开关元件Tr1的劣化和寿命降低。
接下来，图7A和图7B将用于说明对上述第二问题的效果。
左侧的图7A示出了如下情况的仿真波形：其中，电容器Cadd的电容为0nF，也就是说，SW处于断开状态，这是等效于相关技术的配置的状况。右侧的图7B示出了其中电容器Cadd的电容为2nF并且SW处于接通状态的情况的仿真波形。
在图7A和图7B中，从顶部起示出：共源共栅晶体管的栅极电压Vgs；共源共栅晶体管的漏极电压Vds；共源共栅晶体管的漏极电流Ids；以及电感器电流IL。
参照图7A，假设在处于谐振状态的共源共栅晶体管的输出漏极电压Vds已到达峰值时使共源共栅晶体管的栅极导通，漏极电压Vds在开关过渡时段从Vdspk改变到共源共栅晶体管的通常为数十mV的导通电压Vds_ON，并且此时电压关于时间的斜率dv/dt的绝对值非常大。如果共源共栅晶体管的输出漏极电压Vds随时间的变化变得非常大，则伴随着这种变化，与dv/dt的大小成比例的电流流至与共源共栅晶体管的输出连接的等效电容Cds和Cgd。
当例如漏极电压Vds以较大的dv/dt改变时，在从连接在共源共栅晶体管的漏极端子和源极端子之间的源极-漏极电容Cds到晶体管沟道的漏极电流Ids中生成尖峰。
由于漏极电流Ids的尖锋和存在于晶体管的沟道中的纯电阻(在这种情况下为Ron)而在沟道内部生成热。源极-漏极电容Cds越大，在从关断状态到导通状态的过渡时段期间流过沟道的电流就越大，并且此时段期间的开关损耗Ross也越大。
参照图7B，作为添加2nF的电容器Cadd的结果，处于谐振状态的共源共栅晶体管的漏极电压Vds在栅极信号接通时基本上到达导通电压Vds_ON。不存在漏极电压Vds的急剧变化，因此去除了当图7A中的栅极信号被接通时存在于漏极电流Ids中的尖峰。因而，通过将栅极导通的时间与漏极电压Vds处于谷的时段匹配，可以抑制电压浪涌(dv/dt)并且可以将在栅极信号从断开转变到接通时的开关损耗减小到零。
因而，当电容器Cadd连接到节点mid时，漏极电压Vds的波形的振荡频率被改变。这是因为漏极电压Vds的波形由于从漏极端子看到的电容与连接到漏极端子的电感器之间的谐振而振荡。因此，电容器Cadd的电容被确定为使得紧接在栅极信号被接通之前的漏极电压Vds的波形的振荡处于其最低点。
图8A和8B将用于说明对上述第三个问题的效果。
要仿真共源共栅晶体管安装在印刷板上的状态，并且因此执行电感与共源共栅晶体管的栅极布线和源极布线串联连接的仿真，如图4A所示。
左侧的图8A示出了针对如下情况的仿真波形：电容器Cadd的电容为0nF，也就是说，SW处于断开状态，这是等效于相关技术的配置的状况。右侧的图8B示出了针对电容器Cadd的电容为2nF并且SW处于接通状态的情况的仿真波形。
在图8A和图8B中，从顶部起示出：共源共栅晶体管的栅极电压Vgs；共源共栅晶体管的漏极电压Vds；从共源共栅晶体管的源极端子流动的电流Is；以及共源共栅晶体管的漏极电流Ids。
参照图8A，在所有的波形中均看到振荡现象(振铃效应)，而参照图8B，已经从除栅极信号波形之外的所有波形中去除振铃效应现象。
如果紧接在共源共栅晶体管的栅极信号变为接通之前将电容器Cadd的电容设置为1nF，则除了针对对问题2的效果而受控的漏极电压Vds的谷之外，振铃效应也可以被控制。结果，减小了开关损耗并且确保了稳定的工作。
图9是示出应用了所公开的技术的第二实施方式的共源共栅晶体管的图。在图9中，用相同的符号来表示与图5中所示的第一实施方式的共源共栅晶体管的构成元件相同或等同的构成元件，并且省略其描述。
关于本实施方式的共源共栅晶体管，在节点mid与第一开关元件Tr1的源极S1之间并联地连接其中开关SW和电容器CaddV彼此串联连接的电路，在节点mid处，第二开关元件Tr2的源极S2和第一开关元件Tr1的漏极D1彼此连接。开关SW具有外部端子V1，通过外部端子V1可以从外部控制该开关的切换。第二实施方式的共源共栅晶体管的电容器CaddV与第一实施方式的共源共栅晶体管的电容器Cadd的不同之处在于：电容器CaddV是电压可变电容器并且具有用于使得能够对其电容进行控制的控制端子V2。将其静电电容随着施加至其端子的电压而改变的元件例如变容二极管(可变电容二极管)用作电压可变电容器。
当使用本实施方式的共源共栅晶体管时，可以同时解决上述第一问题和第二问题。
例如，通过在栅极信号从断开转变到接通时将电容器CaddV的电容设置为例如1nF，可以去除漏极电流Ids的尖峰。因此，可以控制电流浪涌(dv/dt)并且可以将在栅极信号从断开转变到接通时出现的开关损耗减小到零。
另外，第二开关元件Tr2的源极S2和第一开关元件Tr1的漏极D1彼此连接的节点mid处的电压Vmid可以被减小为等于或小于第一开关元件Tr1的漏极耐电压，并且通过在栅极信号从接通转变到断开时使电容器CaddV的电容例如从1nF到2nF，可以避免第一开关元件Tr1的劣化和寿命降低。
图10是示出应用了所公开的技术的第三实施方式的共源共栅晶体管的图。在图10中，用相同的符号来表示与图5中所示的第一实施方式的共源共栅晶体管的构成元件相同或等同的构成元件，并且省略其描述。
关于本实施方式的共源共栅晶体管，在节点mid与第一开关元件Tr1的源极S1之间并联地连接有多个其中开关SW和电容器Cadd彼此串联连接的电路，在节点mid处，第二开关元件Tr2的源极S2和第一开关元件Tr1的漏极D1彼此连接。各个开关SW各自具有外部端子，通过该外部端子可以从外部控制该开关的切换。
例如，具有不同电容的电容器被布置成使得电容器Cadd1、电容器Cadd2、电容器Cadd3和电容器Cadd4分别具有0.5pF、1nF、2nF和4nF的电容。然后，可以通过单独地接通或断开开关SW1至SWn来以0.5pF为单位设置连接到节点mid的电容。
通过在栅极信号从断开转变到接通时仅接通开关SW1以使连接到节点mid的电容器的电容为例如0.5pF，可以从漏极电流Ids去除尖峰。因此，可以控制电流浪涌(dv/dt)并且可以将在栅极信号从断开转变到接通时出现的开关损耗减小到零。
另外，第二开关元件Tr2的源极S2和第一开关元件Tr1的漏极D1彼此连接的节点mid处的电压Vmid可以被减小为等于或小于第一开关元件Tr1的漏极耐电压，并且通过在栅极信号从接通转变到断开时使开关SW1和开关SW2接通并且使电容器的电容为例如1.5nF，可以避免第一开关元件Tr1的劣化和寿命降低。
连接至节点mid的电容器Cadd的电容依赖于紧接在栅极信号接通之前的漏极电压Vds的波形。这是因为Vds的波形由于从漏极端子看到的电容与连接至漏极端子的升压电感器之间的谐振而振荡，但是当连接了电容器Cadd时，振荡频率被改变。连接至节点mid的电容被设置为使得紧接在栅极信号接通之前的Vds的波形的振荡正接近其最低点。
图11示出单独地接通和断开第三实施方式的共源共栅晶体管的开关SW1至SWn的控制电路的具体示例。控制电路使开关SW1至SWn与共源共栅晶体管的栅极信号同步地接通和断开。
作为用于判定连接至节点mid的电容的值的条件，采用共源共栅晶体管的升压电路的输出电压、输出电流或输入电流，或者共源共栅晶体管的栅极的振铃效应峰值电压或漏极电压波形或栅极信号被输入作为输入偏移电压或转换器的模拟输入。连接至共源共栅晶体管的节点mid的电容可以被控制电路进行适当调整，以匹配例如采用共源共栅晶体管的升压电路的操作。结果，存在如下效果：提高了采用共源共栅晶体管的升压电路等的可靠性并且降低了开关损耗。
图12是其中在与第一开关元件Tr1或第二开关元件Tr2相同的处理步骤中制造电容器Cadd和开关SW的半导体芯片的截面图。在图12的示例中，作为GaN-HEMT的第二开关元件Tr2和电容器Cadd以及开关SW被形成为单个半导体芯片。
图13示出了其中将由图5中所示的共源共栅晶体管电路构成的器件容置在单个封装中的电子部件的结构的示例。
第二开关元件Tr2、电容器Cadd、开关SW和电介质衬底被固定到接地金属板上。第一开关元件Tr1被安装在电介质衬底上，并且该电介质衬底电连接至在第一开关元件Tr1的背面上的漏极端子(未示出)，因此基本上电介质衬底用作第一开关元件Tr1的漏极端子D1。
第一开关元件Tr1的上表面用作源极端子S1并且其通过多根导线连接至接地金属板。
第二开关元件Tr2的上表面上的源极端子S2和电介质衬底通过多根导线彼此连接。第二开关元件Tr2的上表面上的栅极端子G2通过导线与接地金属板连接。
电容器Cadd的背面上的下电极电连接至接地金属板。电容器Cadd的上表面上的上电极通过导线连接至开关SW的上表面上的一个端子，并且开关SW的上表面上的另一端子和用作第一开关元件Tr1的漏电极D1的电介质衬底通过导线彼此连接。
框架被安装在接地金属板的凹部中，框架上形成有输入端子、输出端子和用于控制开关SW的外部端子V1的V1端子。该框架的输入端子通过多根导线与第一开关元件Tr1的上表面上的栅极端子G1连接。该框架的输出端子通过多根导线与第二开关元件Tr2的上表面上的漏极端子D2连接。该框架的V1端子与开关SW的上表面上的外部端子V1利用导线而彼此连接。
另外，例如用树脂将导线和器件密封。

Claims (6)

1.一种共源共栅晶体管，包括：
常断型晶体管；
常通型晶体管，其耐电压高于所述常断型晶体管的耐电压，并且所述常通型晶体管的源极耦合至所述常断型晶体管的漏极；
电路，在所述电路中开关和电容器彼此串联耦合，并且所述电路被布置在连接节点与所述常断型晶体管的源极之间，所述连接节点是所述常断型晶体管的所述漏极和所述常通型晶体管的所述源极彼此耦合的节点；以及
控制电路，其在断开所述常断型晶体管的栅极信号之前接通所述开关并且将所述电容器电耦合至所述连接节点，并且所述控制电路在接通所述常断型晶体管的栅极信号之前断开所述开关并且将所述连接节点与所述电容器电隔离。
2.根据权利要求1所述的共源共栅晶体管，其中，所述电容器是电压可变电容器并且具有控制端子，其中通过所述控制端子来改变所述电容器的电容。
3.根据权利要求1所述的共源共栅晶体管，还包括其中电容器和开关彼此串联耦合的多个电路，所述多个电路被并联地布置在所述连接节点与所述常断型晶体管的所述源极之间。
4.根据权利要求1所述的共源共栅晶体管，其中，所述常断型晶体管为MOS-FET，并且所述常通型晶体管为GaN-HEMT。
5.一种控制共源共栅晶体管的方法，所述共源共栅晶体管包括：
常断型晶体管；
常通型晶体管，其耐电压高于所述常断型晶体管的耐电压，并且所述常通型晶体管的源极耦合至所述常断型晶体管的漏极；
电路，在所述电路中开关和电容器彼此串联耦合，并且所述电路被布置在连接节点与所述常断型晶体管的源极之间，所述连接节点是所述常断型晶体管的所述漏极和所述常通型晶体管的所述源极彼此耦合的节点；以及
控制电路，其接通和断开所述开关，
所述方法包括：
在断开所述常断型晶体管的栅极信号之前接通所述开关并且将所述电容器电耦合至所述连接节点；以及
在接通所述常断型晶体管的栅极信号之前断开所述开关并且将所述连接节点与所述电容器电隔离。
6.一种半导体装置，包括：
形成在衬底上的常断型晶体管；
形成在所述衬底上的常通型晶体管，所述常通型晶体管的耐电压高于所述常断型晶体管的耐电压，并且所述常通型晶体管的源极耦合至所述常断型晶体管的漏极；
所述衬底上的电路，在所述电路中开关和电容器彼此串联耦合，并且所述电路被布置在连接节点与所述常断型晶体管的源极之间，其中所述常断型晶体管的所述漏极和所述常通型晶体管的所述源极在所述连接节点处彼此耦合；以及
控制电路，其在断开所述常断型晶体管的栅极信号之前接通所述开关并且将所述电容器电耦合至所述连接节点，并且所述控制电路在接通所述常断型晶体管的栅极信号之前断开所述开关并且将所述连接节点与所述电容器电隔离。
CN201410471704.7A 2013-09-20 2014-09-16 共源共栅晶体管和控制共源共栅晶体管的方法 Active CN104467775B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013195286A JP6237038B2 (ja) 2013-09-20 2013-09-20 カスコードトランジスタ及びカスコードトランジスタの制御方法
JP2013-195286 2013-09-20

Publications (2)

Publication Number Publication Date
CN104467775A CN104467775A (zh) 2015-03-25
CN104467775B true CN104467775B (zh) 2018-06-15

Family

ID=52690431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410471704.7A Active CN104467775B (zh) 2013-09-20 2014-09-16 共源共栅晶体管和控制共源共栅晶体管的方法

Country Status (4)

Country Link
US (1) US9048837B2 (zh)
JP (1) JP6237038B2 (zh)
CN (1) CN104467775B (zh)
TW (1) TWI514760B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735238B2 (en) * 2014-01-15 2017-08-15 Virginia Tech Intellectual Properties, Inc. Avoiding internal switching loss in soft switching cascode structure device
WO2016067835A1 (ja) * 2014-10-30 2016-05-06 ローム株式会社 パワーモジュールおよびパワー回路
WO2016189371A1 (en) * 2015-05-27 2016-12-01 Visic Technologies Ltd Switching power device
JP6185032B2 (ja) * 2015-09-30 2017-08-23 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
EP3193364B1 (en) 2016-01-18 2020-10-21 Nexperia B.V. Integrated resistor element and associated manufacturing method
EP3193449B1 (en) 2016-01-18 2020-03-11 Nexperia B.V. Apparatus and associated method
US10094863B2 (en) * 2016-03-02 2018-10-09 Texas Instruments Incorporated High-resolution power electronics measurements
GB2572711A (en) * 2017-02-22 2019-10-09 Mitsubishi Electric Corp High frequency amplifier
KR20200087127A (ko) * 2017-09-07 2020-07-20 비식 테크놀로지스 엘티디. 고전압 고속 스위칭 장치
US10447208B2 (en) * 2017-12-15 2019-10-15 Raytheon Company Amplifier having a switchable current bias circuit
US10530306B2 (en) * 2018-04-13 2020-01-07 Nxp Usa, Inc. Hybrid power amplifier circuit or system with combination low-pass and high-pass interstage circuitry and method of operating same
CN112020762B (zh) 2018-04-22 2024-04-26 艾普诺瓦泰克公司 增强型薄膜器件
US10862429B2 (en) 2019-01-09 2020-12-08 Silanna Asia Pte Ltd Apparatus for optimized turn-off of a cascode amplifier
TWI702798B (zh) * 2019-05-20 2020-08-21 台達電子工業股份有限公司 波形轉換電路以及閘極驅動電路
CN110504242B (zh) * 2019-08-26 2022-11-11 黄山学院 大电流级联增强型GaN全桥功率模块封装结构及封装方法
CN110504250B (zh) * 2019-08-26 2022-11-18 珠海镓旦科技有限公司 级联增强型GaNHEMT功率模块封装结构及封装方法
EP3813240A1 (en) * 2019-10-25 2021-04-28 Epinovatech AB Ac-dc converter circuit
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
JP7374486B2 (ja) * 2020-05-27 2023-11-07 株式会社パウデック 半導体回路
JP7293176B2 (ja) 2020-09-11 2023-06-19 株式会社東芝 半導体装置
CN112803786B (zh) * 2021-03-17 2021-07-13 南京工业职业技术大学 采用混合半导体技术的rcc电路
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
CN117581385A (zh) 2021-07-08 2024-02-20 罗姆股份有限公司 氮化物半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916043A (zh) * 2011-08-03 2013-02-06 中国科学院微电子研究所 Mos-hemt器件及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246624B2 (ja) 1992-09-30 2002-01-15 日本電信電話株式会社 Ｆｅｔスイッチ回路
JP2001111369A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機
JP4844007B2 (ja) * 2005-05-18 2011-12-21 富士電機株式会社 複合型半導体装置
US7408409B2 (en) * 2006-06-27 2008-08-05 Intel Corporation Amplifier circuit with cross-coupled cascode transistors
US7902809B2 (en) * 2006-11-28 2011-03-08 International Rectifier Corporation DC/DC converter including a depletion mode power switch
FR2911736B1 (fr) * 2007-01-23 2009-03-20 Schneider Toshiba Inverter Dispositif de commande d'un interrupteur de puissance et variateur comprenant un tel dipositif.
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP2009094571A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 半導体集積回路
WO2010061615A1 (ja) * 2008-11-28 2010-06-03 住友化学株式会社 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
JP5012930B2 (ja) 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
JP5101741B2 (ja) 2011-04-08 2012-12-19 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
US20120262220A1 (en) 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
JP5270713B2 (ja) * 2011-04-19 2013-08-21 シャープ株式会社 スイッチング電源装置
JP5290354B2 (ja) * 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器
JP5653326B2 (ja) * 2011-09-12 2015-01-14 株式会社東芝 窒化物半導体装置
JP5431445B2 (ja) * 2011-12-27 2014-03-05 シャープ株式会社 スイッチング電源回路
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
EP2693639B1 (en) * 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916043A (zh) * 2011-08-03 2013-02-06 中国科学院微电子研究所 Mos-hemt器件及其制作方法

Also Published As

Publication number Publication date
US9048837B2 (en) 2015-06-02
JP2015061265A (ja) 2015-03-30
TWI514760B (zh) 2015-12-21
CN104467775A (zh) 2015-03-25
TW201521360A (zh) 2015-06-01
US20150084685A1 (en) 2015-03-26
JP6237038B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
CN104467775B (zh) 共源共栅晶体管和控制共源共栅晶体管的方法
US9621044B2 (en) Zero voltage soft switching scheme for power converters
US9041435B2 (en) Method of forming electronic components with reactive filters
US8710543B2 (en) Cascode circuit device with improved reverse recovery characteristic
JP2020074562A (ja) フェライトビーズを有するスイッチング回路
JP5883799B2 (ja) 高効率電源回路のための電子デバイスおよび部品
US20150137217A1 (en) Semiconductor power modules and devices
CN101785109B (zh) 具有内部稳定性网络的rf晶体管封装以及形成具有内部稳定性网络的rf晶体管封装的方法
CN104348461A (zh) Mosfet驱动器器件
US9331572B2 (en) Semiconductor device and power conversion device
EP4220920A1 (en) System and method for a gan-based start-up circuit
US10897249B1 (en) Switching circuits having drain connected ferrite beads
US11508647B2 (en) Semiconductor device
CN104518648A (zh) 用于操作氮化镓电子器件的方法和系统
JP2009201096A (ja) スイッチ回路
US10200030B2 (en) Paralleling of switching devices for high power circuits
US20210057980A1 (en) Rectifying circuit and power supply device
KR102604619B1 (ko) 전기부하를 구동하는 회로 및 방법
EP3780368A1 (en) Power supply circuit and device
CN216873068U (zh) 一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路
WO2021140889A1 (ja) 同期整流回路、電源装置、及び電子機器
WO2023278454A1 (en) Circuits and methods for controlling a voltage of a semiconductor substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant