WO2021140889A1 - 同期整流回路、電源装置、及び電子機器 - Google Patents

同期整流回路、電源装置、及び電子機器 Download PDF

Info

Publication number
WO2021140889A1
WO2021140889A1 PCT/JP2020/047592 JP2020047592W WO2021140889A1 WO 2021140889 A1 WO2021140889 A1 WO 2021140889A1 JP 2020047592 W JP2020047592 W JP 2020047592W WO 2021140889 A1 WO2021140889 A1 WO 2021140889A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
switch
control signal
synchronous rectifier
rectifier circuit
Prior art date
Application number
PCT/JP2020/047592
Other languages
English (en)
French (fr)
Inventor
利英 井手
清水　三聡
Original Assignee
国立研究開発法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立研究開発法人産業技術総合研究所 filed Critical 国立研究開発法人産業技術総合研究所
Publication of WO2021140889A1 publication Critical patent/WO2021140889A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal

Definitions

  • the present invention relates to a synchronous rectifier circuit, a power supply device, and an electronic device.
  • a switching element is provided on the primary side of a transformer, and a rectifying element that is turned on and energized by a positive electromotive force on the secondary side and a switch that is turned on and energized by a counter electromotive force.
  • a switching power supply having a diversion element an insulated gate type electric field effect transistor is used for the rectification element and / or the commutation element, and the switching on / off of the primary side is synchronized to rectify even in the zero period. It is known to keep the element and / or the commutation element in the ON state (see Patent Document 1).
  • This method synchronizes the on / off of the switching on the primary side to keep the rectifying element and / or the commutation element in the on state even in the zero period, and avoids the rectification or commutation by the parasitic diode. , The voltage drop is reduced during rectification or commutation, and the power loss is reduced.
  • a synchronous rectifier circuit using a transistor as a switch needs to perform so-called synchronous control in which the other transistor is turned off when one transistor is on and the other transistor is turned off when one transistor is on. is there.
  • one of the objects of the present invention is to provide a synchronous rectifier circuit, a power supply device, and an electronic device capable of increasing the speed of switching operation.
  • the synchronous rectifier circuit includes a first switch whose on / off is controlled by a first control signal and a second switch whose on / off is controlled by a second control signal.
  • One switch includes a normally-off type first transistor
  • the second switch includes a normally-on type second transistor.
  • the power supply device includes a transformer, a primary side circuit including a switching element, and a secondary side circuit including the above-mentioned synchronous rectifier circuit, and a generation circuit is generated in a coil of the transformer.
  • a first control signal and a second control signal are generated using the voltage signals to be generated.
  • the power supply device includes a transformer, a primary side circuit including a switching element, and a secondary side circuit including the synchronous rectifier circuit described above, and the generation circuit is a drive signal of the switching element.
  • a first control signal that is the same as or synchronized with the above and a second control signal that is an inverted signal of the first control signal are generated.
  • the electronic device includes the above-mentioned synchronous rectifier circuit.
  • the speed of switching operation can be increased.
  • FIG. 1 is a configuration diagram illustrating a schematic configuration of a power supply device according to the first embodiment.
  • FIG. 2 is a circuit diagram illustrating the configuration of the generation circuit according to the first embodiment.
  • FIG. 3 is a waveform diagram showing an example of a voltage waveform or a current waveform of each part of the synchronous rectifier circuit according to the first embodiment.
  • FIG. 4 is a waveform diagram showing another example of a voltage waveform or a current waveform of each part of the synchronous rectifier circuit according to the first embodiment.
  • FIG. 5 is a circuit diagram illustrating a model circuit used for simulating the power supply device according to the first embodiment.
  • FIG. 6 is a waveform diagram illustrating a voltage waveform or a current waveform of each part of the model circuit shown in FIG. FIG.
  • FIG. 7 is a circuit diagram illustrating a schematic configuration of the power supply device according to the second embodiment.
  • FIG. 8 is a circuit diagram illustrating a schematic configuration of a power supply device according to a third embodiment.
  • FIG. 9 is a circuit diagram showing a first modification of the generation circuit according to the third embodiment.
  • FIG. 10 is a circuit diagram showing a first modification of the generation circuit according to the third embodiment.
  • FIG. 11 is a circuit diagram showing a second modification of the generation circuit according to the third embodiment.
  • FIG. 12 is a circuit diagram showing a third modification of the generation circuit according to the third embodiment.
  • FIG. 13 is a block diagram showing a fourth modification of the generation circuit according to the third embodiment.
  • FIG. 14 is a schematic view showing an example of the power supply device according to the fourth embodiment.
  • FIG. 15 is a schematic view showing another example of the power supply device according to the fourth embodiment.
  • FIG. 1 is a configuration diagram illustrating a schematic configuration of a power supply device 100 according to the first embodiment.
  • the power supply device 100 includes a transformer 10, a primary side circuit 20, and a secondary side circuit 30.
  • the power supply device 100 is for sharing electric power with the load LD.
  • the transformer 10 includes, for example, a primary coil (primary winding) 11, a secondary coil (secondary winding) 12, and a core (iron core) 13.
  • the primary coil 11 of the transformer 10 is incorporated in the primary circuit 20, and the secondary coil 12 of the transformer 10 is incorporated in the secondary circuit 50.
  • the transformer 10 does not have to include the core 13.
  • the primary side circuit 20 includes the above-mentioned primary coil 11, a voltage source 21, and a switch 25.
  • the switch 25 is for energizing the primary side circuit 20.
  • the switch 25 includes a transistor 26 as a switching element.
  • the transistor 26 is, for example, a unipolar transistor such as a field effect transistor (FET), and has at least three terminals of a gate, a source, and a drain.
  • a drive signal which is a pulsed voltage signal, is input from the signal source 27 to the gate of the transistor 26.
  • the transistor 26 is controlled to be turned on and off by a drive signal. For example, when the voltage of the drive signal is equal to or lower than the threshold voltage of the transistor 26, no current flows between the source and drain of the transistor 26, and the transistor 26 is turned off. For example, when the voltage of the drive signal is larger than the threshold voltage of the transistor 26, a current flows between the primary coil 11 and the source and drain of the transistor 26 due to the voltage of the voltage source 21. That is, the transistor 26 is turned on. Further, when a current flows through the primary coil 11, an electromotive force Vc2 indicated by an arrow in FIG. 1 is generated in the secondary coil 12.
  • Vc2 indicated by an arrow in FIG. 1
  • a transistor may have a weak current flowing even in the off state, so it is not off in a strict sense. Further, the transistor has a transient phenomenon in which the current gradually increases when the transistor is switched from the off state to the on state.
  • the transistor when the transistor is in the on state, it is referred to as "on”, and when the transistor is in the off state, it is referred to as "off".
  • the secondary side circuit 30 includes the above-mentioned secondary coil 12 and a synchronous rectifier circuit 50.
  • a load LD is connected to the output terminals 53a and 53b of the synchronous rectifier circuit 50.
  • the synchronous rectifier circuit 50 includes a first switch 60, a second switch 70, an inductor 91, and a capacitor (capacitor) 92.
  • the capacitor 92 is for smoothing the voltage supplied to the load LD.
  • the capacitor 92 is connected to the terminals 52a and 52b, and is connected in parallel with the load LD.
  • the inductor 91 has a function as a choke coil, and one end is connected to the terminal 51a and the other end is connected to the terminal 52a.
  • the first switch 60 is a high-side switch arranged on the upstream side with respect to the load LD
  • the second switch 70 is a low-side switch arranged on the downstream side with respect to the load LD.
  • the first switch 60 includes a first transistor 61
  • the second switch 70 includes a second transistor 71.
  • the first transistor 61 and the second transistor 71 are a bipolar transistor, an electric field effect transistor, an insulated gate type bipolar transistor (IGBT: Integrated Gate Bipolar Transistor), a gate turn-off thyristor (GTO: Gate Turn-Off transistor), and electrostatic induction, respectively.
  • It is a switchable semiconductor element having three or more terminals such as a transistor (SIT: Static Induction Transistor) and having a gate structure capable of controlling the amount of current inside the element or a base structure in the case of a bipolar element.
  • the first transistor 61 and the second transistor 71 are other than bipolar elements and have a gate structure.
  • the source is connected to one end of the secondary coil 12 and the drain is connected to the terminal 51a.
  • the first control signal Vg1 which is a voltage signal, is input to the gate from the generation circuit 80 described later.
  • the first transistor 61 is turned on and off by the first control signal Vg1.
  • the first current I1 flows between the source and drain of the first transistor 61 due to the electromotive force Vt2 generated in the secondary coil 12.
  • the connection of the drain and the source may be the opposite of the example shown in FIG. 1, that is, the source may be connected to the terminal 51a and the drain may be connected to one end of the secondary coil 12.
  • the source is connected to the terminal 51b and the drain is connected to the terminal 51a.
  • a second control signal Vg2 which is a voltage signal, is input to the gate from the generation circuit 80 described later.
  • the second transistor 71 is turned on and off by the second control signal Vg2. When the second transistor 71 is off, no current flows between the source and drain of the second transistor 71. On the other hand, when the second transistor 71 is on, the second current I2 flows between the source and drain of the second transistor 71.
  • the synchronous rectifier circuit 50 can reduce the power loss and improve the conversion efficiency as compared with the asynchronous rectifier using a diode in which a loss due to a forward voltage drop or a recovery loss occurs.
  • the conventional synchronous rectifier circuit may use a control IC (Integrated Circuit) to control the timing of the switching operation of the transistor.
  • a control IC Integrated Circuit
  • the operating speed of the control IC is a limitation, so that the frequency of transistor switching operation is limited to about 1 [MHz]. ..
  • the first transistor 61 is a normally-off type transistor
  • the second transistor 71 is a normally-on type transistor.
  • a normally-off type transistor has no channel and no drain current flows when no voltage is applied to the gate, and the normally-off type transistor is sometimes called an enhancement mode or simply enhancement.
  • a normally-on type transistor a channel exists even when no voltage is applied to the gate, a drain current flows, and the drain current stops when a reverse voltage (also referred to as a pinch-off voltage) is applied.
  • the normally-on type is sometimes referred to as depletion mode or simply depletion.
  • FIG. 2 is a circuit diagram illustrating the configuration of the generation circuit 80 according to the first embodiment.
  • the transformer 10 further includes an auxiliary coil (auxiliary winding) 14.
  • the auxiliary coil 14 is a coil wound around the core 13 of the transformer 10.
  • the synchronous rectifier circuit 50 further includes a generation circuit 80.
  • the generation circuit 80 is configured to generate the first control signal Vg1 and the second control signal Vg2 described above.
  • the generation circuit 80 is configured to use the electromotive force generated in the auxiliary coil 14 as a voltage signal to generate a first control signal Vg1 and a second control signal Vg2.
  • the first control signal Vg1 is input to the gate of the first transistor 61 shown in FIG. 1 to control the on / off of the first transistor 61.
  • the second control signal Vg2 is input to the gate of the second transistor 71 shown in FIG. 1 to control the on / off of the second transistor 71.
  • the first control signal Vg1 and the second control signal Vg2 are simply configured by generating the first control signal Vg1 and the second control signal Vg2 using the voltage signal generated in the auxiliary coil 14 of the transformer 10. Can be easily generated with.
  • the generation circuit 80 is configured to invert the positive and negative of the first control signal Vg1 and generate the second control signal Vg2. That is, the second control signal Vg2 is an inverted signal of the first control signal Vg1.
  • FIG. 3 is a waveform diagram showing an example of a voltage waveform or a current waveform of each part of the synchronous rectifier circuit 50 according to the first embodiment.
  • the generation circuit 80 starts from the electromotive force generated in the auxiliary coil 14.
  • the first control signal Vg1 is generated
  • the second control signal Vg2 which is an inverted signal of the first control signal Vg1
  • the two control signals Vg2 are 0 [V], respectively.
  • the channel Since the first transistor 61 is a normally-off type transistor, the channel is turned off between the time t2 and the time t3. On the other hand, in the first transistor 61, the channel is turned on when the voltage applied to the gate becomes a predetermined value or more between the time t1 and the time t2 and between the time t3 and the time t4, and the channel is turned on between the source and the drain. The first current I1 flows. Then, when the voltage applied to the gate of the first transistor 61 becomes less than a predetermined value, the channel is turned off, and the first current I1 flowing between the source and the drain becomes 0 [A] (stops flowing).
  • the second transistor 71 is a normally-on type transistor, when a voltage of 0 [V] is applied to the gate between the time t2 and the time t3, the channel is turned on and the source and drain are separated. The second current I2 flows.
  • the second transistor 71 when a negative voltage is applied to the gate between the time t1 and the time t2 and the time t3 and the time t4, the channel is turned off and the second transistor between the source and the drain is turned off.
  • the current I2 becomes 0 [A] (stops flowing).
  • the first switch 60 includes the normally-off type first transistor 61
  • the second switch 70 includes the normally-on type second transistor 71, so that the first switch 60 is turned on when the first switch 60 is on. Synchronous control in which the two switches 70 are turned off and the second switch 70 is turned on when the first switch 60 is off can be easily performed with a simple configuration. Therefore, the speed of the switching operation of the first switch 60 and the second switch 70 can be increased.
  • a first control signal Vg1 input to the gate of the first transistor 61 and a second control signal Vg2 input to the gate of the second transistor 71, which is an inverted signal of the first control signal Vg1, are generated.
  • FIG. 4 is a waveform diagram showing another example of the voltage waveform or the current waveform of each part of the synchronous rectifier circuit 50 in the first embodiment.
  • the generation circuit 80 starts from the electromotive force generated in the auxiliary coil 14.
  • the control signal Vc2' is generated.
  • the control signal Vc2' is a device in which the upper limit value 50 [V] of the electromotive force Vc2 is lowered to the upper limit value 4.5 [V], and the rate of change of the electromotive force Vc2 is lowered. Therefore, the control signal Vc2'is larger than 0 [V] between the time t10 and the time t15 and between the time t16 and the time t21.
  • the generation circuit 80 sets the control signal Vc2'as the first control signal Vg1 and generates the second control signal Vg2 which is an inverted signal of the first control signal Vg1.
  • the control signal Vc2' is 0 [V] between the time t15 and the time t16
  • the first control signal Vg1 and the second control signal Vg2 are also 0 [V], respectively.
  • the threshold voltage Vth1 of the first transistor 61 is set to, for example, 4.5 [V]
  • the threshold voltage Vth2 of the second transistor 71 is set to, for example, ⁇ 2.5 [V]. It is set to [V]. That is, the normally-off type first transistor 61 is turned on when a voltage of 4.5 [V] or more is applied to the gate, and is turned on when a voltage of less than 4.5 [V] is applied to the gate. Turns off.
  • the normally-on type second transistor 71 is turned on when a voltage of -2.5 [V] or less is applied to the gate, and when a voltage of less than -2.5 [V] is applied to the gate. Turns off.
  • both the first switch 60 and the second switch 70 are turned off.
  • the dead time DT can be easily generated, and a circuit or the like for generating the dead time becomes unnecessary.
  • FIG. 5 is a circuit diagram illustrating a model circuit 200 used for simulating the power supply device 100 according to the first embodiment.
  • FIG. 6 is a waveform diagram illustrating a voltage waveform or a current waveform of each part of the model circuit 200 shown in FIG. Since the model circuit 200 shown in FIG. 5 is substantially the same as the power supply device 100 shown in FIG. 1, detailed description thereof will be omitted.
  • the model circuit 200 includes a transformer 110, a primary side circuit 120, and a secondary side circuit 130.
  • the primary circuit 120 includes a voltage source 121 corresponding to the voltage source 21 shown in FIG. 1 and a transistor 126 corresponding to the transistor 26 shown in FIG. Further, the primary side circuit 120 further includes a circuit serving as a signal source input to the gate of the transistor 26, a snubber circuit, and a reset circuit.
  • a drive signal Vtr0 which is a voltage signal, is input to the gate of the transistor 126.
  • the secondary side circuit 130 includes a synchronous rectifier circuit 150 corresponding to the transistor 26 shown in FIG. 1, and a load LD'is connected to the output terminal of the synchronous rectifier circuit 150.
  • An output voltage Vout is applied to the load LD', and an output current Iout is supplied.
  • the synchronous rectifier circuit 50 includes a first switch 160 corresponding to the first switch 60 shown in FIG. 1, a second switch 170 corresponding to the second switch 70 shown in FIG. 1, and an inductor corresponding to the inductor 91 shown in FIG. 191 and a capacitor (capacitor) 192 corresponding to the capacitor 92 shown in FIG. 1 are provided.
  • the first switch 160 includes a normally-off type first transistor corresponding to the first transistor 61 shown in FIG.
  • the second switch 170 includes a plurality of transistors and combines the plurality of transistors to realize a normally-on type transistor.
  • a first control signal Vg1 which is a voltage signal is input to the gate of the first transistor, and when the first transistor is turned on, a first current I1'flows between the source and the domain.
  • a second control signal Vg2 which is a voltage signal, is input to the gate of each transistor constituting the second switch 170, and when the second switch 170 is turned on, a second current I2'flows.
  • the drive signal Vtr0 applied to the transistor 126 is a rectangular pulse wave having a frequency of 10 [MHz] and an amplitude of 5 [V], and has a duty ratio of 50%. That is, the transistor 126 is switched on and off at 10 [MHz].
  • FIG. 6 shows the voltage Vds between the drain and the source of the transistor 126.
  • the output voltage Vout is constant at about 21 [V] and the output current Iout is constant at about 5.4 [A].
  • the model circuit 200 normally serves as a DC power supply device that supplies a constant voltage and a constant current even if the switching operation is performed at 10 [MHz], which is faster than the conventional synchronous rectifier circuit. Can work.
  • Each of the first transistor 61 and the second transistor 71 is preferably a unipolar transistor having an electron as a carrier. Thereby, the normally-off type first transistor 61 and the normally-on type second transistor 71 can be easily realized. Further, by using electrons as carriers, the behavior of holes having relatively low carrier mobility is not affected, so that the speed of switching operation of the first switch 60 and the second switch 70 can be further increased. it can.
  • each of the first transistor 61 and the second transistor 71 is preferably a transistor having a heterostructure of a compound semiconductor.
  • the heterostructure is formed, for example, by making aluminum gallium nitride (AlGaN), which is a mixed crystal of gallium nitride (GaN) and aluminum nitride (AlN), having different composition ratios into the same crystal. Heterostructures are sometimes referred to as heterojunctions.
  • the first transistor 61 and the second transistor 71 are field effect transistors, they may be called high electron mobility transistors (HEMTs), respectively.
  • HEMTs high electron mobility transistors
  • each of the first transistor 61 and the second transistor 71 is a transistor having a heterostructure of a compound semiconductor, a two-dimensional electron gas or a two-dimensional hole gas having a high carrier mobility can be used to elucidate the heterostructure. Channels are formed, so that the operating speeds of the first transistor 61 and the second transistor 71 can be improved.
  • the compound semiconductor described above is preferably a group III-V compound semiconductor.
  • Materials for Group III-V compound semiconductors include, for example, gallium arsenic (GaAs), indium gallium arsenic (InGaAs), indium phosphorus (InP), gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN) and the like.
  • the compound semiconductor described above may be a nitride semiconductor typified by gallium nitride (GaN) among the III-V compound semiconductors.
  • both the normally-on type and the normally-off type can be easily made separately, and the threshold voltage can be easily set. Can be done.
  • the transistor 26 of the primary side circuit 20 is preferably a GaN-based transistor made of a gallium nitride (GaN) -based compound semiconductor.
  • GaN gallium nitride
  • the transistor 26 is preferably a GaN-based transistor made of a gallium nitride (GaN) -based compound semiconductor.
  • GaN-HEMT gallium nitride
  • the GaN-based transistor has a high dielectric breakdown electric field, the withstand voltage characteristic of the transistor 26 can be improved.
  • the GaN-based transistor has a small parasitic capacitance as compared with a transistor made of another material, the transistor 26 has a small on-resistance, less noise, and can improve the operating speed.
  • the first transistor 61 of the first switch 60 which is a high-side switch
  • the second transistor 71 of the second switch 70 which is a low-side switch
  • the first transistor 61 may be a normally-on type
  • the second transistor 71 may be a normally-off type.
  • FIG. 7 is a circuit diagram illustrating a schematic configuration of the power supply device 100A according to the second embodiment.
  • the power supply device 100A of the second embodiment is different from the power supply device 100 of the first embodiment in that the synchronous rectifier circuit 50A includes the first switch 60A instead of the first switch 60 shown in FIG. ing.
  • the first switch 60A includes a normally-off type first transistor 61 and a normally-on type additional transistor 62.
  • the first transistor 61 and the additional transistor 62 are cascode-connected, and the first control signal Vg1 is applied from the generation circuit 80 to the gate of the first transistor 61.
  • a normally-off type switching element can be realized in a pseudo manner.
  • the silicon (Si) -based transistor when a silicon (Si) -based normally-off type transistor is used as the first transistor 61, the silicon (Si) -based transistor may have a low withstand voltage characteristic.
  • the additional transistor 62 by combining the additional transistor 62 with a gallium nitride (GaN) -based normally-on type transistor having high withstand voltage characteristics, a normally-off type switching element with improved withstand voltage characteristics can be realized in a pseudo manner. Can be done.
  • FIG. 8 is a circuit diagram illustrating a schematic configuration of the power supply device 100B according to the third embodiment.
  • FIG. 9 is a circuit diagram showing a first modification of the generation circuit 80B according to the third embodiment.
  • FIG. 10 is a circuit diagram showing a first modification of the generation circuit 80B according to the third embodiment.
  • FIG. 11 is a circuit diagram showing a second modification of the generation circuit 80B according to the third embodiment.
  • FIG. 12 is a circuit diagram showing a third modification of the generation circuit 80B according to the third embodiment.
  • FIG. 13 is a block diagram showing a fourth modification of the generation circuit 80B according to the third embodiment.
  • the power supply device 100B of the third embodiment is different from the power supply device 100 of the first embodiment in that the synchronous rectifier circuit 50B includes the generation circuit 80B instead of the generation circuit 80 shown in FIG. ..
  • the generation circuit 80B includes a transformer 82.
  • the primary coil (primary winding) 82a of the transformer 82 is connected to the signal source 27 of the primary circuit 20 and the first transistor 61 of the first switch 60.
  • the secondary coil (secondary winding) 82b of the transformer 82 is connected to the second transistor 71 of the second switch 70.
  • the generation circuit 80B generates the first control signal Vg1 from the voltage signal of the signal source 27 and applies it to the gate of the first transistor 61. Further, the generation circuit 80B generates a second control signal Vg2 in which the first control signal Vg1 is inverted by the electromotive force generated in the secondary coil 82b. The generated second control signal Vg2 is applied to the gate of the second transistor 71.
  • the generation circuit 80B may include resistors 83a and 83b and capacitors 84a and 84b.
  • the resistor 83a and the resistor 83b are connected in series with each other.
  • the capacitor 84a is connected in parallel with the resistor 83a, and the capacitor 84b is connected in parallel with the resistor 83b.
  • the generation circuit 80B can adjust the speed of the switching operation of the first switch 60 and the second switch 70 by including the resistors 83a and 83b and the capacitors 84a and 84b.
  • the generation circuit 80B may include Zener diodes 85a and 85b.
  • the Zener diode 85a and the Zener diode 85b are each connected in parallel to the auxiliary coil 14 and are connected in opposite directions to each other. That is, the anode of the Zener diode 85a is connected to one end of the auxiliary coil 14, and the anode of the Zener diode 85b is connected to the other end of the auxiliary coil 14. Further, the cathode of the Zener diode 85a is connected to the cathode of the Zener diode 85b.
  • the generation circuit 80B includes the Zener diodes 85a and 85b, so that the voltage values applied to the gates of the first transistor 61 and the second transistor 71 can be adjusted.
  • the generation circuit 80B may include a signal source 27'and a NOT circuit 86.
  • the NOT circuit 86 inverts the output signal of the signal source 27'and applies it to the gate of the first transistor 61 as the first control signal Vg1.
  • the signal output by the signal source 27' is not limited to a signal synchronized with the output signal of the signal source 27.
  • the signal output by the signal source 27' may be the same as the output signal of the signal source 27.
  • the signal source 27'and the signal source 27 may be shared.
  • the first control signal Vg1 which is the same as or synchronized with the output signal of the signal source 27 which is the drive signal of the transistor 26 of the primary side circuit 20 and the second control which is the inverted signal of the first control signal Vg1.
  • the first control signal Vg1 and the second control signal Vg2 can be easily generated with a simple configuration.
  • the generation circuit 80B may include a transformer 82 and a signal source 87.
  • the signal source 87 is connected to the primary coil 82a of the transformer 82.
  • the generation circuit 80B generates the first control signal Vg1 from the electromotive force generated in the secondary coil 82b of the transformer 82. Further, the generation circuit 80B generates an inverted signal of the first control signal Vg1 as the second control signal Vg2.
  • the output signal of the signal source 87 may be an electromotive force signal generated in the secondary coil of the transformer 10 shown in FIG. 1, and the electromotive force signal is speeded by the resistor and the capacitor described above. It may be a tuned signal, or it may be a signal that is the same as or synchronized with the output signal of the signal source 27.
  • the signal source 87 and the gate drive IC 88 may be included.
  • the gate drive IC 88 is configured to generate a first control signal Vg1 and a second control signal Vg2 based on the output signal of the signal source 87.
  • FIGS. 14 and 15. FIG. 14 is a schematic view showing an example of the power supply device 100C according to the fourth embodiment.
  • FIG. 15 is a schematic view showing another example of the power supply device 100C according to the fourth embodiment.
  • the power supply device 100C of the fourth embodiment is different from the power supply device 100 of the first embodiment in that the first switch 60 and the second switch 70 are formed on the same substrate S1.
  • the synchronous rectifier circuit 50C includes a first switch 60, a second switch 70, and a generation circuit 80C.
  • the first transistor 61 of the first switch 60 and the second transistor 71 of the second switch 70 are formed on the same substrate S1.
  • the first transistor 61 and the second transistor 71 As a method of forming the first transistor 61 and the second transistor 71, first, two normally-on type transistors are formed on the substrate S1. Next, in one of the transistors, the threshold voltage is changed and the gate is subjected to, for example, an implant step of injecting impurities into the gate and / or a recess etching step of forming a groove between the source and drain. Is turned off normally. In this way, the first transistor 61, which is a normally-off type transistor, and the second transistor 71, which is a normally-on type transistor, are formed on the same substrate S1.
  • the first transistor 61 and the second transistor 71 are made of a nitride semiconductor such as gallium nitride (GaN), for example.
  • the substrate S1 is made of, for example, silicon (Si), sapphire, silicon carbide (SiC), aluminum nitride (AlN), or the like.
  • the first switch 60 when the first switch 60 includes a component other than the first transistor 61, the component is also formed on the substrate S1.
  • the second switch 70 when the second switch 70 includes a component other than the second transistor 71, the component is also formed on the substrate S1.
  • the generation circuit 80C is formed on the same substrate S1 as the first transistor 61 and the second transistor 71. This makes it possible to simplify the manufacturing process of the generation circuit 80C.
  • the generation circuit 80C may be formed on a substrate S2 different from the substrate S1.
  • the substrate S2 is made of, for example, silicon (Si) or the like.
  • the power supply devices 100, 100A, 100B, 100C including the synchronous rectifier circuits 50, 50A, 50B, 50C are shown, but the present invention is not limited thereto.
  • Other electronic devices, such as a power transmission device and a wireless power supply device, may be used as long as they include the synchronous rectifier circuits 50, 50A, 50B, and 50C.
  • the first switch 60 includes a normally-off type first transistor 61
  • the second switch 70 is a normally-on type second. Includes transistor 71.
  • the synchronous rectifier circuits 50, 50A, 50B, 50C are provided. As a result, it is possible to easily realize an electronic device that performs a switching operation at high speed.
  • each of the embodiments described above is for facilitating the understanding of the present invention, and is not for limiting and interpreting the present invention.
  • the present invention can be modified / improved without departing from the spirit thereof, and the present invention also includes an equivalent thereof. That is, each embodiment and / or each modification modified by a person skilled in the art as appropriate is also included in the scope of the present invention as long as it has the features of the present invention.
  • each element and its arrangement, material, condition, shape, size, etc. included in each embodiment and / or each modification are not limited to those exemplified, and can be changed as appropriate.
  • each embodiment and each modification are examples, and it goes without saying that the configurations shown in different embodiments and / or modifications can be partially replaced or combined, and these also include the features of the present invention. As long as it is included in the scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

スイッチング動作の速度を高めることのできる同期整流回路、電源装置、及び電子機器をする。 同期整流回路５０は、第１制御信号Ｖｇ１によってオン・オフが制御される第１スイッチ６０と、第２制御信号Ｖｇ２によってオン・オフが制御される第２スイッチ７０と、を備え、第１スイッチ６０はノーマリーオフ型の第１トランジスタ６１を含み、第２スイッチ７０はノーマリーオン型の第２トランジスタ７１を含む。

Description

同期整流回路、電源装置、及び電子機器
　本発明は、同期整流回路、電源装置、及び電子機器に関する。
　従来、同期整流方法として、トランスの１次側にスイッチング素子を有し、２次側には正起電力によりオン動作して通電する整流用素子と、逆起電力によりオン動作して通電する転流用素子とを有するスイッチング電源において、整流用素子および／または転流用素子に絶縁ゲート型電界効果トランジスタを用い、１次側のスイッチングのオン・オフに同期させて、零期間時であっても整流用素子および／または転流用素子をオン状態に保持させることが知られている（特許文献１参照）。この方法は、１次側のスイッチングのオン・オフに同期させて、零期間時であっても整流用素子および／または転流用素子をオン状態に保持させ、寄生ダイオードによる整流または転流を避け、整流時または転流時に電圧降下を小さくし、電力損失を少なくしている。
特開平５－１９９７４４号公報
　ここで、スイッチとしてトランジスタを用いた同期整流回路は、一方のトランジスタがオンのとき他方のトランジスタをオフにし、一方のトランジスタがオンのとき他方のトランジスタをオフにする、いわゆる同期制御を行う必要がある。
　しかしながら、従来の同期整流回路では、この同期制御において、トランジスタのスイッチング動作のタイミングを制御することが困難であり、スイッチング動作の速度向上の妨げとなっていた。
　そこで、本発明は、スイッチング動作の速度を高めることのできる同期整流回路、電源装置、及び電子機器を提供することを目的の１つとする。
　本発明の一態様に係る同期整流回路は、第１制御信号によってオン・オフが制御される第１スイッチと、第２制御信号によってオン・オフが制御される第２スイッチと、を備え、第１スイッチはノーマリーオフ型の第１トランジスタを含み、第２スイッチはノーマリーオン型の第２トランジスタを含む。
　本発明の他の態様に係る電源装置は、トランスと、スイッチング素子を含む１次側回路と、前述した同期整流回路を含む２次側回路と、を備え、生成回路は、トランスのコイルに発生する電圧信号を用いて第１制御信号及び第２制御信号を生成する。
　本発明の他の態様に係る電源装置は、トランスと、スイッチング素子を含む１次側回路と、前述した同期整流回路を含む２次側回路と、を備え、生成回路は、スイッチング素子の駆動信号と同一の又は同期する第１制御信号と、該第１制御信号の反転信号である第２制御信号とを生成する。
　本発明の他の態様に係る電子機器は、前述した同期整流回路を備える。
　本発明によれば、スイッチング動作の速度を高めることができる。
図１は、第１実施形態における電源装置の概略構成を例示する構成図である。 図２は、第１実施形態における生成回路の構成を例示する回路図である。 図３は、第１実施形態における同期整流回路の各部の電圧波形又は電流波形の一例を示す波形図である。 図４は、第１実施形態における同期整流回路の各部の電圧波形又は電流波形の他の例を示する波形図である。 図５は、第１実施形態における電源装置のシミュレーションに用いるモデル回路を例示する回路図である。 図６は、図５に示したモデル回路の各部の電圧波形又は電流波形を例示する波形図である。 図７は、第２実施形態における電源装置の概略構成を例示する回路図である。 図８は、第３実施形態における電源装置の概略構成を例示する回路図である。 図９は、第３実施形態における生成回路の第１変形例を示す回路図である。 図１０は、第３実施形態における生成回路の第１変形例を示す回路図である。 図１１は、第３実施形態における生成回路の第２変形例を示す回路図である。 図１２は、第３実施形態における生成回路の第３変形例を示す回路図である。 図１３は、第３実施形態における生成回路の第４変形例を示すブロック図である。 図１４は、第４実施形態における電源装置の一例を示す模式図である。 図１５は、第４実施形態における電源装置の他の例を示す模式図である。
　以下に本発明の実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号で表している。但し、図面は模式的なものである。従って、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。さらに、本発明の技術的範囲は、当該実施形態に限定して解するべきではない。
　［第１実施形態］
　まず、図１を参照しつつ、第１実施形態に従う電源装置の構成について説明する。図１は、第１実施形態における電源装置１００の概略構成を例示する構成図である。
　図１に示すように、電源装置１００は、トランス１０と、１次側回路２０と、２次側回路３０と、備える。電源装置１００は、負荷ＬＤに電力を共有するためのものである。
　トランス１０は、例えば、１次コイル（１次巻線）１１と、２次コイル（２次巻線）１２と、及びコア（鉄心）１３とを含む。トランス１０の１次コイル１１は１次側回路２０に組込まれており、トランス１０の２次コイル１２は２次側回路５０に組込まれている。なお、電源装置１００が高周波用である場合、トランス１０はコア１３を含んでいなくてもよい。
　１次側回路２０は、前述した１次コイル１１と、電圧源２１と、スイッチ２５と、を備える。スイッチ２５は、１次側回路２０を通電させるためのものである。スイッチ２５は、スイッチング素子としてトランジスタ２６を含む。
　トランジスタ２６は、例えば、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等のユニポーラトランジスタであり、少なくとも、ゲート、ソース、及びドレインの３端子を有する。トランジスタ２６のゲートには、信号源２７からパルス状の電圧信号である駆動信号が入力される。トランジスタ２６は、駆動信号によってオン・オフが制御されている。例えば、駆動信号の電圧がトランジスタ２６のしきい値電圧以下であるとき、トランジスタ２６のソース－ドレイン間に電流が流れず、トランジスタ２６はオフ状態になる。例えば、駆動信号の電圧がトランジスタ２６のしきい値電圧より大きいとき、電圧源２１の電圧によって、１次コイル１１と、トランジスタ２６のソース－ドレイン間とに電流が流れる。つまり、トランジスタ２６はオン状態になる。また、１次コイル１１に電流が流れると、図１に矢印で示す起電力Ｖｃ２が２次コイル１２に発生する。
　なお、一般に、トランジスタは、オフ状態であっても微弱な電流が流れることがあり、厳密な意味ではオフではない。また、トランジスタは、オフ状態からオン状態に切り替わるときに徐々に電流が増加する過渡現象を有する。本明細書では、トランジスタがオン状態にあることを「オン」といい、トランジスタがオフ状態にあることを「オフ」という。
　２次側回路３０は、前述した２次コイル１２と、同期整流回路５０と、を備える。同期整流回路５０の出力端子５３ａ，５３ｂには、負荷ＬＤが接続されている。
　同期整流回路５０は、第１スイッチ６０と、第２スイッチ７０と、インダクタ９１と、コンデンサ（キャパシタ）９２と、を備える。コンデンサ９２は、負荷ＬＤに供給する電圧を平滑するためのものである。コンデンサ９２は、端子５２ａ、５２ｂに接続しており、負荷ＬＤと並列に接続されている。インダクタ９１は、チョークコイルとしての機能を有し、一端が端子５１ａに、他端が端子５２ａに、それぞれ接続している。
　第１スイッチ６０は、負荷ＬＤに対して上流側に配置されるハイサイドスイッチであり、第２スイッチ７０は、負荷ＬＤに対して下流側に配置されるローサイドスイッチである。第１スイッチ６０は第１トランジスタ６１を含み、第２スイッチ７０は第２トランジスタ７１を含む。第１トランジスタ６１及び第２トランジスタ７１は、それぞれ、バイポーラトランジスタ、電界効果トランジスタ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ゲートターンオフサイリスタ（ＧＴＯ：Ｇａｔｅ　Ｔｕｒｎ－Ｏｆｆ　ｔｈｙｒｉｓｔｏｒ）、静電誘導トランジスタ（ＳＩＴ：Ｓｔａｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ）等の３つ以上の端子を有し、素子内部の電流量を制御できるゲート構造又はバイポーラ系素子の場合はベース構造を有するスイッチング動作可能な半導体素子である。
　以下の説明では、説明の簡略化のため、特に明示する場合を除き、第１トランジスタ６１及び第２トランジスタ７１は、バイポーラ系素子以外のものであり、ゲート構造を有するものとする。
　第１トランジスタ６１は、ソースが２次コイル１２の一端に接続し、ドレインが端子５１ａに接続している。ゲートには後述する生成回路８０から電圧信号である第１制御信号Ｖｇ１が入力される。第１トランジスタ６１は、第１制御信号Ｖｇ１によって、オン・オフが制御される。第１トランジスタ６１がオフのとき、第１トランジスタ６１のソース－ドレイン間には電流が流れない。一方、第１トランジスタ６１がオンのとき、２次コイル１２に発生した起電力Ｖｔ２によって、第１トランジスタ６１のソース－ドレイン間に第１電流Ｉ１が流れる。なお、第１トランジスタ６１は、ドレイン及びソースの接続が図１に示す例と逆、つまり、ソースが端子５１ａに接続し、ドレインが２次コイル１２の一端に接続してもよい。
　第２トランジスタ７１は、ソースが端子５１ｂに接続し、ドレインが端子５１ａに接続している。ゲートには後述する生成回路８０から電圧信号である第２制御信号Ｖｇ２が入力される。第２トランジスタ７１は、第２制御信号Ｖｇ２によって、オン・オフが制御される。第２トランジスタ７１がオフのとき、第２トランジスタ７１のソース－ドレイン間には電流が流れない。一方、第２トランジスタ７１がオンのとき、第２トランジスタ７１のソース－ドレイン間に第２電流Ｉ２が流れる。
　同期整流回路５０は、順方向電圧降下に起因する損失やリカバリ損失が発生するダイオードを用いた非同期整流と比較して、電力損失を低減することができ、変換効率を高めることができる。
　ここで、トランジスタを用いる同期整流回路では、一方のスイッチがオンのときに他方のスイッチがオフになり、一方のスイッチがオフのときに他方のスイッチがオンになるように、２つのスイッチのオン・オフを同期して交互に切り替える同期制御が必要である。従来の同期整流回路では、この同期制御において、スイッチング動作のタイミングを制御することが困難であった。そのため、スイッチング動作の速度向上の妨げとなっていた。
　また、一方及び他方のスイッチとしてトランジスタを用いているので、各トランジスタが同時にオンになると、入力電源から各トランジスタを介してグラウンドに貫通電流が流れてしまい、当該トランジスタや同期整流回路の破壊又は故障を招くおそれがあった。そのため、一方及び他方のトランジスタの両方がオフとなる時間、いわゆるデッドタイムを設ける必要があり、スイッチング動作のタイミング制御が複雑になる。
　さらに、従来の同期整流回路は、トランジスタのスイッチング動作のタイミングを制御するために制御用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）を用いることがある。このような同期整流回路において、市場で見られる制御用ＩＣを使用する場合、制御用ＩＣの動作速度が制約となるため、トランジスタのスイッチング動作の周波数は、１［ＭＨｚ］程度が限界であった。
　これらの課題を解決することを目的の１つとして、本実施形態の同期整流回路５０は、第１トランジスタ６１がノーマリーオフ型のトランジスタであり、第２トランジスタ７１がノーマリーオン型のトランジスタである。ノーマリーオフ型のトランジスタは、ゲートに電圧を印加しないときはチャネルが存在せず、ドレイン電流が流れないものであり、ノーマリーオフ型はエンハンスメントモード又は単にエンハンスメントと呼ばれることがある。ノーマリーオン型のトランジスタは、ゲートに電圧を印加しないときもチャネルが存在し、ドレイン電流が流れ、逆電圧（ピンチオフ電圧ともいう）が印加されるとドレイン電流が止まるものである。ノーマリーオン型は、デプリションモード又は単にデプリションと呼ばれることがある。
　次に、図２を参照しつつ、第１実施形態に従う生成回路の構成について説明する。図２は、第１実施形態における生成回路８０の構成を例示する回路図である。
　図２に示すように、トランス１０は、補助コイル（補助巻線）１４をさらに含んでいる。補助コイル１４は、トランス１０のコア１３に巻かれたコイルである。１次コイル１１の通電によって、前述した起電力Ｖｃ２が２次コイル１２に発生するときに、補助コイル１４にも起電力が発生する。同期整流回路５０は、生成回路８０をさらに備えている。生成回路８０は、前述した第１制御信号Ｖｇ１及び第２制御信号Ｖｇ２を生成するように構成されている。
　詳細には、生成回路８０は、補助コイル１４に発生する起電力を電圧信号として用い、第１制御信号Ｖｇ１と第２制御信号Ｖｇ２とを生成するように構成されている。第１制御信号Ｖｇ１は、図１に示した第１トランジスタ６１のゲートに入力され、第１トランジスタ６１のオン・オフを制御するためのものである。第２制御信号Ｖｇ２は、図１に示した第２トランジスタ７１のゲートに入力され、第２トランジスタ７１のオン・オフを制御するためのものである。
　このように、トランス１０の補助コイル１４に発生する電圧信号を用いて第１制御信号Ｖｇ１及び第２制御信号Ｖｇ２を生成することにより、第１制御信号Ｖｇ１及び第２制御信号Ｖｇ２を簡単な構成で容易に生成することができる。
　また、生成回路８０は、第１制御信号Ｖｇ１の正負を反転させ、第２制御信号Ｖｇ２を生成するように構成されている。すなわち、第２制御信号Ｖｇ２は、第１制御信号Ｖｇ１の反転信号である。
　次に、図３を参照しつつ、第１実施形態に従う同期整流回路の動作の一例について説明する。図３は、第１実施形態における同期整流回路５０の各部の電圧波形又は電流波形の一例を示す波形図である。
　図３に示すように、時刻ｔ１から時刻ｔ２の間、及び時刻ｔ３から時刻ｔ４の間、２次コイル１２に起電力Ｖｃ２が発生すると、生成回路８０は、補助コイル１４に発生する起電力から第１制御信号Ｖｇ１を生成するとともに、第１制御信号Ｖｇ１の反転信号である第２制御信号Ｖｇ２を生成する。これに対し、時刻ｔ２から時刻ｔ３の間は、２次コイル１２に起電力が発生せず、補助コイル１４にも起電力が発生しないので、生成回路８０が生成する第１制御信号Ｖｇ１及び第２制御信号Ｖｇ２は、それぞれ、０［Ｖ］である。
　第１トランジスタ６１は、ノーマリーオフ型のトランジスタであるから、時刻ｔ２から時刻ｔ３の間にチャネルがオフになる。これに対し、第１トランジスタ６１は、時刻ｔ１から時刻ｔ２の間及び時刻ｔ３から時刻ｔ４の間に、ゲートに印加される電圧が所定値以上になるとチャネルがオンになり、ソース－ドレイン間に第１電流Ｉ１が流れる。そして、第１トランジスタ６１は、ゲートに印加される電圧が所定値未満になるとチャネルがオフになり、ソース－ドレイン間に流れていた第１電流Ｉ１が０［Ａ］になる（流れなくなる）。
　一方、第２トランジスタ７１は、ノーマリーオン型のトランジスタであるから、時刻ｔ２から時刻ｔ３の間にゲートに０［Ｖ］の電圧が印加されるとチャネルがオンになり、ソース－ドレイン間に第２電流Ｉ２が流れる。これに対し、第２トランジスタ７１は、時刻ｔ１から時刻ｔ２の間及び時刻ｔ３から時刻ｔ４の間に、ゲートに負の電圧が印加されるとチャネルがオフになり、ソース－ドレイン間の第２電流Ｉ２が０［Ａ］になる（流れなくなる）。
　このように、第１スイッチ６０がノーマリーオフ型の第１トランジスタ６１を含み、第２スイッチ７０がノーマリーオン型の第２トランジスタ７１を含むことにより、第１スイッチ６０がオンのときに第２スイッチ７０がオフになり、第１スイッチ６０がオフのときに第２スイッチ７０がオンになる同期制御を、簡単な構成で容易に行うことが可能となる。従って、第１スイッチ６０及び第２スイッチ７０のスイッチング動作の速度を高めることができる。
　また、第１トランジスタ６１のゲートに入力される第１制御信号Ｖｇ１と、第２トランジスタ７１のゲートに入力され、第１制御信号Ｖｇ１の反転信号である第２制御信号Ｖｇ２とが生成される。このように、１つの制御信号とその信号を反転させた制御信号と生成することで、第１スイッチ６０及び第２スイッチ７０のオン・オフの同期制御を簡単かつ容易に行うことができる。
　次に、図４を参照しつつ、第１実施形態に従う同期整流回路の動作の他の例について説明する。図４は、第１実施形態における同期整流回路５０の各部の電圧波形又は電流波形の他の例を示する波形図である。
　図４に示すように、時刻ｔ１０から時刻ｔ１３の間、及び時刻ｔ１６から時刻ｔ１９の間、２次コイル１２に起電力Ｖｃ２が発生すると、生成回路８０は、補助コイル１４に発生する起電力から制御信号Ｖｃ２’を生成する。制御信号Ｖｃ２’は、起電力Ｖｃ２の上限値５０［Ｖ］から上限値４．５［Ｖ］に低下させるとともに、起電力Ｖｃ２の変化速度を低下させたものである。そのため、制御信号Ｖｃ２’は、時刻ｔ１０から時刻ｔ１５の間、及び時刻ｔ１６から時刻ｔ２１の間、０［Ｖ］より大きくなっている。また、生成回路８０は、制御信号Ｖｃ２’を第１制御信号Ｖｇ１とするとともに、第１制御信号Ｖｇ１の反転信号である第２制御信号Ｖｇ２を生成する。これに対し、時刻ｔ１５から時刻ｔ１６の間は、制御信号Ｖｃ２’が０［Ｖ］になるので、第１制御信号Ｖｇ１及び第２制御信号Ｖｇ２も、それぞれ、０［Ｖ］である。
　図４に示す例では、第１トランジスタ６１のしきい値電圧Ｖｔｈ１は、例えば４．５［Ｖ］に設定されており、第２トランジスタ７１のしきい値電圧Ｖｔｈ２は、例えば－２．５［Ｖ］に設定されている。すなわち、ノーマリーオフ型の第１トランジスタ６１は、ゲートに４．５［Ｖ］以上の電圧が印加されている場合にオンになり、４．５［Ｖ］未満の電圧が印加されている場合にオフなる。ノーマリーオン型の第２トランジスタ７１は、ゲートに－２．５［Ｖ］以下の電圧が印加されている場合にオンになり、－２．５［Ｖ］未満の電圧が印加されている場合にオフなる。
　時刻ｔ１０から時刻ｔ１１へ、又は時刻ｔ１６から時刻ｔ１７へ時間が経過し、制御信号Ｖｃ２’の電圧が０［Ｖ］から２．５［Ｖ］に上昇すると、第２制御信号Ｖｇ２の電圧が－２．５［Ｖ］以下になるので、ノーマリーオン型の第２トランジスタ７１は、オンからオフに切り替わる。このとき、第１制御信号Ｖｇ１の電圧は４．５［Ｖ］未満であるから、ノーマリーオフ型の第１トランジスタ６１は、オフのままである。次に、時刻ｔ１１から時刻ｔ１２へ、又は時刻ｔ１７から時刻ｔ１８へ時間が経過し、制御信号Ｖｃ２’ の電圧が２．５［Ｖ］から４．５［Ｖ］に上昇すると、第１制御信号Ｖｇ１の電圧は４．５［Ｖ］であるから、ノーマリーオフ型の第１トランジスタ６１は、オフからオオンに切り替わる。このとき、第２制御信号Ｖｇ２の電圧が－２．５［Ｖ］以下であるから、ノーマリーオン型の第２トランジスタ７１は、オフのままである。
　一方、時刻ｔ１３から時刻ｔ１４へ、又は時刻ｔ１９から時刻ｔ２０へ時間が経過し、制御信号Ｖｃ２’の電圧が４．５［Ｖ］から２．５［Ｖ］に下降すると、第１制御信号Ｖｇ１の電圧は４．５［Ｖ］未満になるので、ノーマリーオフ型の第１トランジスタ６１は、オンからオフに切り替わる。このとき、第２制御信号Ｖｇ２の電圧が－２．５［Ｖ］以下であるから、ノーマリーオン型の第２トランジスタ７１は、オフのままである。次に、時刻ｔ１４から時刻ｔ１５へ、又は時刻ｔ２０から時刻ｔ２１へ時間が経過し、制御信号Ｖｃ２’が２．５［Ｖ］から０［Ｖ］に下降すると、第２制御信号Ｖｇ２の電圧が－２．５［Ｖ］より大きくなるので、ノーマリーオン型の第２トランジスタ７１は、オフからオンに切り替わる。第１制御信号Ｖｇ１の電圧は４．５［Ｖ］未満であるから、ノーマリーオフ型の第１トランジスタ６１は、オフのままである。
　このように、第１トランジスタ６１のしきい値電圧Ｖｔｈ１の絶対値が、第２トランジスタ７１のしきい値電圧Ｖｔｈ２の絶対値より大きいことにより、第１スイッチ６０及び第２スイッチ７０の両方がオフになるデッドタイムＤＴを容易に生成することでき、デッドタイムを生成するための回路等は不要となる。
　次に、図５及び図６を参照しつつ、第１実施形態に従う電源装置のシミュレーション結果について説明する。図５は、第１実施形態における電源装置１００のシミュレーションに用いるモデル回路２００を例示する回路図である。図６は、図５に示したモデル回路２００の各部の電圧波形又は電流波形を例示する波形図である。なお、図５に示すモデル回路２００は、図１に示した電源装置１００と略同一であるため、詳細な説明を省略する。
　図５に示すように、モデル回路２００は、トランス１１０と、１次側回路１２０と、２次側回路１３０と、備える。１次側回路１２０は、図１に示す電圧源２１に対応する電圧源１２１と、図１に示すトランジスタ２６に対応するトランジスタ１２６とを備える。また、１次側回路１２０は、トランジスタ２６のゲートに入力される信号源となる回路、スナバ回路、及びリセット回路をさらに備える。トランジスタ１２６のゲートには、電圧信号である駆動信号Ｖｔｒ０が入力されている。
　２次側回路１３０は、図１に示すトランジスタ２６に対応する同期整流回路１５０を備え、同期整流回路１５０の出力端子には、負荷ＬＤ’が接続されている。負荷ＬＤ’には、出力電圧Ｖｏｕｔが印加され、出力電流Ｉｏｕｔが供給される。
　同期整流回路５０は、図１に示す第１スイッチ６０に対応する第１スイッチ１６０と、図１に示す第２スイッチ７０に対応する第２スイッチ１７０と、図１に示すインダクタ９１に対応するインダクタ１９１と、図１に示すコンデンサ９２に対応するコンデンサ（キャパシタ）１９２と、を備える。第１スイッチ１６０は、図１に示す第１トランジスタ６１に対応するノーマリーオフ型の第１トランジスタを含む。第２スイッチ１７０は、複数のトランジスタを含み、複数のトランジスタを組み合わせてノーマリーオン型のトランジスタを実現している。第１トランジスタのゲートには、電圧信号である第１制御信号Ｖｇ１が入力されており、第１トランジスタがオンになると、ソース－ドメイン間に第１電流Ｉ１’が流れる。また、第２スイッチ１７０を構成する各トランジスタのゲートには、電圧信号である第２制御信号Ｖｇ２が入力されており、第２スイッチ１７０がオンになると第２電流Ｉ２’が流れる。
　図６に示すように、トランジスタ１２６に印加される駆動信号Ｖｔｒ０は、周波数が１０［ＭＨｚ］、振幅が５［Ｖ］の矩形のパルス波であり、デューティ比は５０％である。すなわち、トランジスタ１２６は、１０［ＭＨｚ］でオン・オフがスイッチングされている。
　また、図６には、トランジスタ１２６のドレイン－ソース間の電圧Ｖｄｓが示されている。電圧源１２１の電圧が５０［Ｖ］である場合、出力電圧Ｖｏｕｔは約２１［Ｖ］で一定であり、出力電流Ｉｏｕｔは約５．４［Ａ］で一定である。図６の波形から明らかなように、モデル回路２００は、従来の同期整流回路よりも高速な１０［ＭＨｚ］でスイッチング動作を行っても、定電圧、定電流を供給する直流電源装置として正常に動作することができる。
　第１トランジスタ６１及び第２トランジスタ７１のそれぞれは、電子をキャリアとするユニポーラトランジスタであることが好ましい。これにより、ノーマリーオフ型の第１トランジスタ６１とノーマリーオン型の第２トランジスタ７１と容易に実現することができる。また、電子をキャリアとすることで、キャリア移動度が相対的に低い正孔（ホール）の振る舞いに影響されなくなるので、第１スイッチ６０及び第２スイッチ７０のスイッチング動作の速度をさらに高めることができる。
　また、第１トランジスタ６１及び第２トランジスタ７１のそれぞれは、化合物半導体のヘテロ構造を有するトランジスタであることが好ましい。ヘテロ構造は、例えば、窒化ガリウム（ＧａＮ）と窒化アルミニウム（ＡｌＮ）との混晶である窒化アルミニウムガリウム（ＡｌＧａＮ）のうち、組成比率の異なるもの同士を同一結晶にすることで形成される。ヘテロ構造は、ヘテロ接合と呼ばれることがある。また、第１トランジスタ６１及び第２トランジスタ７１は、それぞれ、電界効果トランジスタである場合、高電子移動度トランジスタ（ＨＥＭＴ；Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）と呼ばれることがある。
　このように、第１トランジスタ６１及び第２トランジスタ７１のそれぞれが、化合物半導体のヘテロ構造を有するトランジスタであることにより、ヘテロ構造の解明にキャリア移動度の高い２次元電子ガス又は２次元正孔ガスのチャネルが形成されるため、第１トランジスタ６１及び第２トランジスタ７１の動作速度を向上させることができる。
　前述した化合物半導体は、ＩＩＩ－Ｖ族化合物半導体であることが好ましい。ＩＩＩ－Ｖ族化合物半導体の材料は、例えば、ガリウムヒ素（ＧａＡｓ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、インジウムリン（ＩｎＰ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）等が挙げられる。また、前述した化合物半導体は、ＩＩＩ－Ｖ族化合物半導体のうち、窒化ガリウム（ＧａＮ）に代表される窒化物半導体であってもよい。
　このように、前述した化合物半導体がＩＩＩ－Ｖ族化合物半導体であることにより、ノーマリーオン型及びノーマリーオフ型の両方を簡単に作り分けることができ、しきい値電圧を容易に設定することができる。
　また、１次側回路２０のトランジスタ２６は、窒化ガリウム（ＧａＮ）系の化合物半導体から作製されたＧａＮ系トランジスタであることが好ましい。このトランジスタが電界効果トランジスタである場合、ＧａＮ－ＨＥＭＴと呼ばれることがある。ここで、ＧａＮ系トランジスタは、絶縁破壊電界が高いので、トランジスタ２６の耐圧特性を向上させることができる。また、ＧａＮ系トランジスタは、他の材料のトランジスタと比較して寄生容量が小さいため、トランジスタ２６は、オン抵抗が小さく、雑音が少なく、動作速度を向上させることができる。
　本実施形態では、ハイサイドスイッチである第１スイッチ６０の第１トランジスタ６１がノーマリーオフ型であり、ローサイドスイッチである第２スイッチ７０の第２トランジスタ７１がノーマリーオン型である例を示したが、これに限定されるものではない。例えば、第１トランジスタ６１はノーマリーオン型であり、第２トランジスタ７１がノーマリーオフ型であってもよい。
　［第２実施形態］
　次に、図７を参照しつつ、第２実施形態に従う電源装置について説明する。なお、以下の各実施形態において、第１実施形態と同一又は類似の構成について同一又は類似の符号を付し、第１実施形態と異なる点について説明する。また、図示しない構成については、第１実施形態と同一であるものとする。さらに、同様の構成による同様の作用効果については、逐次言及しない。
　まず、図７を参照しつつ、第２実施形態に従う電源装置の概略構成について説明する。図７は、第２実施形態における電源装置１００Ａの概略構成を例示する回路図である。
　第２実施形態の電源装置１００Ａは、同期整流回路５０Ａが、図１に示した第１スイッチ６０に代えて第１スイッチ６０Ａを備えている点で、第１実施形態の電源装置１００と相違している。
　図７に示すように、第１スイッチ６０Ａは、ノーマリーオフ型の第１トランジスタ６１と、ノーマリーオン型の付加トランジスタ６２と含んでいる。第１トランジスタ６１及び付加トランジスタ６２は、カスコード接続されており、第１トランジスタ６１のゲートには、生成回路８０から第１制御信号Ｖｇ１が印加されている。
　このように、第１スイッチ６０Ａが、第１トランジスタ６１とカスコード接続されるノーマリーオン型の付加トランジスタ６２をさらに含むことにより、ノーマリーオフ型のスイッチング素子を疑似的に実現することができる。
　特に、第１トランジスタ６１としてシリコン（Ｓｉ）系のノーマリーオフ型のトランジスタを用いる場合、当該シリコン（Ｓｉ）系トランジスタは低耐圧の特性を有することがある。しかし、付加トランジスタ６２として、高耐圧特性を有する窒化ガリウム（ＧａＮ）系のノーマリーオン型のトランジスタと組み合わせることで、耐圧特性を向上させたノーマリーオフ型のスイッチング素子を疑似的に実現することができる。
　［第３実施形態］
　次に、図８から図１３を参照しつつ、本発明の第３実施形態に従う電源装置について説明する。図８は、第３実施形態における電源装置１００Ｂの概略構成を例示する回路図である。図９は、第３実施形態における生成回路８０Ｂの第１変形例を示す回路図である。図１０は、第３実施形態における生成回路８０Ｂの第１変形例を示す回路図である。図１１は、第３実施形態における生成回路８０Ｂの第２変形例を示す回路図である。図１２は、第３実施形態における生成回路８０Ｂの第３変形例を示す回路図である。図１３は、第３実施形態における生成回路８０Ｂの第４変形例を示すブロック図である。
　第３実施形態の電源装置１００Ｂは、同期整流回路５０Ｂが、図１に示した生成回路８０に代えて生成回路８０Ｂを備えている点で、第１実施形態の電源装置１００と相違している。
　図８に示すように、生成回路８０Ｂは、トランス８２を含んでいる。トランス８２の１次コイル（１次巻線）８２ａは、１次側回路２０の信号源２７と、第１スイッチ６０の第１トランジスタ６１とに接続されている。トランス８２の２次コイル（２次巻線）８２ｂは、第２スイッチ７０の第２トランジスタ７１に接続されている。
　生成回路８０Ｂは、信号源２７の電圧信号から第１制御信号Ｖｇ１を生成し、第１トランジスタ６１のゲートに印加する。また、生成回路８０Ｂは、２次コイル８２ｂに発生する起電力によって、第１制御信号Ｖｇ１を反転した第２制御信号Ｖｇ２を生成する。生成された第２制御信号Ｖｇ２は、第２トランジスタ７１のゲートに印加される。
　図９に示すように、生成回路８０Ｂは、抵抗器８３ａ，８３ｂと、コンデンサ（キャパシタ）８４ａ，８４ｂと、を含んでいてもよい。抵抗器８３ａ及び抵抗器８３ｂは、互いに直列に接続されている。コンデンサ８４ａは抵抗器８３ａに並列に、コンデンサ８４ｂは抵抗器８３ｂに並列に、それぞれ、接続されている。
　このように、生成回路８０Ｂは、抵抗器８３ａ，８３ｂとコンデンサ８４ａ，８４ｂとを含むことにより、第１スイッチ６０及び第２スイッチ７０のスイッチング動作の速度を調整することができる。
　また、図１０に示すように、生成回路８０Ｂは、ツェナーダイオード８５ａ，８５ｂを含んでいてもよい。ツェナーダイオード８５ａ及びツェナーダイオード８５ｂは、それぞれ、補助コイル１４に並列に接続されており、互いに逆向きに接続されている。すなわち、ツェナーダイオード８５ａのアノードは、補助コイル１４の一端に接続されており、ツェナーダイオード８５ｂのアノードは、補助コイル１４の他端に接続されている。また、ツェナーダイオード８５ａのカソードは、ツェナーダイオード８５ｂのカソードに接続されている。
　このように、生成回路８０Ｂは、ツェナーダイオード８５ａ，８５ｂを含むことにより、第１トランジスタ６１及び第２トランジスタ７１のゲートに印加される電圧値を調整することが可能となる。
　図１１に示すように、生成回路８０Ｂは、信号源２７’とＮＯＴ回路８６とを含んでいてもよい。信号源２７’は、１次側回路２０の信号源２７の出力信号と、大きさ（電圧）が同じで、位相が同期している信号を出力する。この出力信号は、第１制御信号Ｖｇ１として第１トランジスタ６１のゲートに印加される。ＮＯＴ回路８６は、信号源２７’の出力信号を反転させて、第１制御信号Ｖｇ１として第１トランジスタ６１のゲートに印加する。
　なお、信号源２７’が出力する信号は、信号源２７の出力信号と同期する信号である場合に限定されるものではない。例えば、信号源２７’が出力する信号は、信号源２７の出力信号と同一であってもよい。この場合、信号源２７’と信号源２７とは、共用されてもよい。
　このように、１次側回路２０のトランジスタ２６の駆動信号である信号源２７の出力信号と同一の又は同期する第１制御信号Ｖｇ１と、当該第１制御信号Ｖｇ１の反転信号である第２制御信号Ｖｇ２とを生成することにより、第１制御信号Ｖｇ１及び第２制御信号Ｖｇ２を簡単な構成で容易に生成することができる。
　図１２に示すように、生成回路８０Ｂは、トランス８２と、信号源８７とを含んでいてもよい。信号源８７は、トランス８２の１次コイル８２ａに接続されている。生成回路８０Ｂは、トランス８２の２次コイル８２ｂに発生した起電力から第１制御信号Ｖｇ１を生成する。また、生成回路８０Ｂは、第１制御信号Ｖｇ１の反転信号を第２制御信号Ｖｇ２として生成する。
　信号源８７から出力される信号は、様々なものを用いることができる。例えば、信号源８７の出力信号は、図１に示したトランス１０の２次コイルに発生する起電力の信号であってもよいし、この起電力の信号を、前述した抵抗器及びコンデンサで速度調整した信号であってもよいし、信号源２７の出力信号と同一又は同期した信号であってもよい。
　図１３に示すように、信号源８７と、ゲート駆動ＩＣ８８と、を含んでいてもよい。信号源８７の出力信号は、図１２に示した例と同様に、様々なものを用いることができる。ゲート駆動ＩＣ８８は、信号源８７の出力信号に基づいて、第１制御信号Ｖｇ１と第２制御信号Ｖｇ２とを生成するように構成されている。
　［第４実施形態］
　次に、図１４及び図１５を参照しつつ、本発明の第４実施形態に従う電源装置について説明する。図１４は、第４実施形態における電源装置１００Ｃの一例を示す模式図である。図１５は、第４実施形態における電源装置１００Ｃの他の例を示す模式図である。
　第４実施形態の電源装置１００Ｃは、第１スイッチ６０及び第２スイッチ７０が同一の基板Ｓ１上に形成されている点で、第１実施形態の電源装置１００と相違している。
　図１４に示すように、同期整流回路５０Ｃは、第１スイッチ６０と、第２スイッチ７０と、生成回路８０Ｃとを備える。第１スイッチ６０の第１トランジスタ６１と第２スイッチ７０の第２トランジスタ７１とは、同一の基板Ｓ１上に形成されている。
　第１トランジスタ６１及び第２トランジスタ７１の形成方法としては、まず、基板Ｓ１上にノーマリーオン型のトランジスタを２つ形成する。次に、一方のトランジスタにおいて、例えば、ゲートに不純物を注入するインプラント工程、及び／又は、ソース－ドレイン間に溝を形成するリセスエッチング工程等を施すことで、しきい値電圧を変化させ、ゲートをノーマリーオフ化させる。このようにして、ノーマリーオフ型のトランジスタである第１トランジスタ６１と、ノーマリーオン型のトランジスタである第２トランジスタ７１とを、同一の基板Ｓ１上に形成する。
　第１トランジスタ６１及び第２トランジスタ７１は、例えば、窒化ガリウム（ＧａＮ）等の窒化物半導体で構成される。この場合、基板Ｓ１は、例えば、シリコン（Ｓｉ）、サファイア、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）等で構成される。
　なお、図示を省略するが、第１スイッチ６０が第１トランジスタ６１以外の構成要素を含む場合、当該構成要素についても基板Ｓ１上に形成する。同様に、第２スイッチ７０が第２トランジスタ７１以外の構成要素を含む場合、当該構成要素についても基板Ｓ１上に形成する。このように、第１スイッチ６０と第２スイッチ７０とが同一の基板Ｓ１上に形成されることにより、第１スイッチ６０及び第２スイッチ７０の製造プロセスを簡素化することができる。
　生成回路８０Ｃは、第１トランジスタ６１及び第２トランジスタ７１と同一の基板Ｓ１上に、形成されている。これにより、生成回路８０Ｃの製造プロセスを簡素化することができる。
　なお、図１５に示すように、生成回路８０Ｃは、基板Ｓ１とは別の基板Ｓ２上に、形成されていてもよい。この場合、基板Ｓ２は、例えば、シリコン（Ｓｉ）等で構成される。
　前述した第１実施形態から第４実施形態では、同期整流回路５０，５０Ａ，５０Ｂ，５０Ｃを備える電源装置１００，１００Ａ，１００Ｂ，１００Ｃを示したが、これに限定されるものではない。同期整流回路５０，５０Ａ，５０Ｂ，５０Ｃを備えるものであれば、他の電子機器、例えば、電力伝送装置、ワイヤレス給電装置等であってもよい。
　以上、本発明の例示的な実施形態について説明した。本発明の一実施形態に従う同期整流回路５０，５０Ａ，５０Ｂ，５０Ｃによれば、第１スイッチ６０はノーマリーオフ型の第１トランジスタ６１を含み、第２スイッチ７０はノーマリーオン型の第２トランジスタ７１を含む。これにより、第１スイッチ６０がオンのときに第２スイッチ７０がオフになり、第１スイッチ６０がオフのときに第２スイッチ７０がオンになる同期制御を、簡単な構成で容易に行うことが可能となる。従って、第１スイッチ６０及び第２スイッチ７０のスイッチング動作の速度を高めることができる。
　また、本発明の一実施形態に従う電子機器によれば、同期整流回路５０，５０Ａ，５０Ｂ，５０Ｃを備える。これにより、スイッチング動作を高速に行う電子機器を容易に実現することができる。
　なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。すなわち、各実施形態及び／又は各変形例に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態及び／又は各変形例が備える各要素及びその配置、材料、条件、形状、サイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態及び各変形例は例示であり、異なる実施形態及び／又は変形例で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
　１０…トランス、１３…コア、１４…補助コイル、２０…１次側回路、２１…電圧源、２５…スイッチ、２６…トランジスタ、２７，２７’…信号源、３０…２次側回路、５０，５０Ａ，５０Ｂ，５０Ｃ…同期整流回路、５１ａ，５１ｂ，５２ａ，５２ｂ…端子、５３ａ，５３ｂ…出力端子、６０，６０Ａ…第１スイッチ、６１…第１トランジスタ、６２…付加トランジスタ、７０…第２スイッチ、７１…第２トランジスタ、８０，８０Ｂ，８０Ｃ…生成回路、８２…トランス、８２ａ…１次コイル、８２ｂ…２次コイル、８３ａ，８３ｂ…抵抗器、８４ａ，８４ｂ…コンデンサ、８５ａ，８５ｂ…ツェナーダイオード、８６…ＮＯＴ回路、８７…信号源、８８…ゲート駆動ＩＣ、９１…インダクタ、９２…コンデンサ、１００，１００Ａ，１００Ｂ，１００Ｃ…電源装置、１１０…トランス、１２０…１次側回路、１２１…電圧源、１２６…トランジスタ、１３０…２次側回路、１５０…同期整流回路、１６０…第１スイッチ、１７０…第２スイッチ、１９１…インダクタ、１９２…コンデンサ、２００…モデル回路、Ｉ１、Ｉ１’ …第１電流、Ｉ２、Ｉ２’ …第２電流、Ｉｏｕｔ…出力電流、Ｖｏｕｔ…出力電圧、ＬＤ、ＬＤ’ …負荷、Ｓ１，Ｓ２…基板、Ｖｃ２…起電力、Ｖｃ２’ …制御信号、Ｖｇ１…第１制御信号、Ｖｇ２…第２制御信号、Ｖｔｈ１，Ｖｔｈ２…しきい値電圧、Ｖｔｒ０…駆動信号。

Claims (12)

  1. 　第１制御信号によってオン・オフが制御される第１スイッチと、
    　第２制御信号によってオン・オフが制御される第２スイッチと、を備え、
    　前記第１スイッチはノーマリーオフ型の第１トランジスタを含み、前記第２スイッチはノーマリーオン型の第２トランジスタを含む、
    　同期整流回路。
  2. 　前記第１トランジスタのしきい値電圧の絶対値は、前記第２トランジスタのしきい値電圧の絶対値より大きい、
    　請求項１に記載の同期整流回路。
  3. 　前記第１スイッチは、前記第１トランジスタとカスコード接続されるノーマリーオン型の付加トランジスタをさらに含む、
    　請求項１又は２に記載の同期整流回路。
  4. 　前記第１トランジスタ及び前記第２トランジスタのそれぞれは、化合物半導体のヘテロ構造を有するトランジスタである、
    　請求項１から３のいずれかに記載の同期整流回路。
  5. 　前記化合物半導体は、ＩＩＩ－Ｖ族化合物半導体である、
    　請求項４に記載の同期整流回路。
  6. 　前記第１トランジスタ及び前記第２トランジスタのそれぞれは、電子をキャリアとするユニポーラトランジスタである、
    　請求項１から５のいずれかに記載の同期整流回路。
  7. 　前記第１スイッチと前記第２スイッチとは、同一の基板上に形成される、
    　請求項１から６のいずれかに記載の同期整流回路。
  8. 　前記第１トランジスタのゲート又はベースに入力される前記第１制御信号と、前記第２トランジスタのゲート又はベースに入力され、前記第１制御信号の反転信号である前記第２制御信号とを生成する生成回路をさらに備える、
    　請求項１から７のいずれかに記載の同期整流回路。
  9. 　前記生成回路は、前記第１スイッチ及び前記第２スイッチと同一の基板上に形成される、
    　請求項８に記載の同期整流回路。
  10. 　トランスと、
    　スイッチング素子を含む１次側回路と、
    　請求項８又は９に記載の同期整流回路を含む２次側回路と、を備え、
    　前記生成回路は、前記トランスのコイルに発生する電圧信号を用いて前記第１制御信号及び前記第２制御信号を生成する、
    　電源装置。
  11. 　トランスと、
    　スイッチング素子を含む１次側回路と、
    　請求項８又は９に記載の同期整流回路を含む２次側回路と、を備え、
    　前記生成回路は、前記スイッチング素子の駆動信号と同一の又は同期する前記第１制御信号と、該第１制御信号の反転信号である前記第２制御信号とを生成する、
    　電源装置。
  12. 　請求項１から９のいずれかに記載の同期整流回路を備える、電子機器。
PCT/JP2020/047592 2020-01-06 2020-12-21 同期整流回路、電源装置、及び電子機器 WO2021140889A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020000496A JP2021111983A (ja) 2020-01-06 2020-01-06 同期整流回路、電源装置、及び電子機器
JP2020-000496 2020-01-06

Publications (1)

Publication Number Publication Date
WO2021140889A1 true WO2021140889A1 (ja) 2021-07-15

Family

ID=76787930

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/047592 WO2021140889A1 (ja) 2020-01-06 2020-12-21 同期整流回路、電源装置、及び電子機器

Country Status (2)

Country Link
JP (1) JP2021111983A (ja)
WO (1) WO2021140889A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779564A (ja) * 1993-09-08 1995-03-20 Hitachi Ltd 同期整流回路
JPH11136934A (ja) * 1997-10-24 1999-05-21 Fujitsu Ltd 同期整流式ｄｃ−ｄｃコンバータ
EP1133048A2 (en) * 2000-02-08 2001-09-12 Vlt Corporation Active rectifier
US6628532B1 (en) * 2000-08-08 2003-09-30 Artesyn Technologies, Inc Drive circuit for a voltage-controlled switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779564A (ja) * 1993-09-08 1995-03-20 Hitachi Ltd 同期整流回路
JPH11136934A (ja) * 1997-10-24 1999-05-21 Fujitsu Ltd 同期整流式ｄｃ−ｄｃコンバータ
EP1133048A2 (en) * 2000-02-08 2001-09-12 Vlt Corporation Active rectifier
US6628532B1 (en) * 2000-08-08 2003-09-30 Artesyn Technologies, Inc Drive circuit for a voltage-controlled switch

Also Published As

Publication number Publication date
JP2021111983A (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
US9362903B2 (en) Gate drivers for circuits based on semiconductor devices
US8054110B2 (en) Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs)
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
US9349715B2 (en) Depletion mode group III-V transistor with high voltage group IV enable switch
US20160352321A1 (en) Gate drive circuit and power supply
EP3552309A1 (en) Gate drive circuit and method of operating the same
US20120268091A1 (en) Switching circuit device and power supply device having same
EP2824838A1 (en) Integrated III-Nitride D-mode HFET with cascoded pair half bridge
EP2390919A2 (en) III-Nitride switching device with an emulated diode
Kinzer et al. Monolithic HV GaN power ICs: performance and application
US10680069B2 (en) System and method for a GaN-based start-up circuit
US20150162832A1 (en) Group III-V Voltage Converter with Monolithically Integrated Level Shifter, High Side Driver, and High Side Power Switch
JP6637065B2 (ja) 高電力回路のためのスイッチングデバイスの並列化
Wang et al. Monolithic GaN-based driver and GaN switch with diode-emulated GaN technique for 50-MHz operation and sub-0.2-ns deadtime control
WO2019159655A1 (ja) 整流回路および電源装置
Umeda et al. Highly efficient low-voltage DC-DC converter at 2-5 MHz with high operating current using GaN gate injection transistors
Niu et al. Design considerations of the gate drive circuit for GaN HEMT devices
JP2016059180A (ja) スイッチング電源
WO2021140889A1 (ja) 同期整流回路、電源装置、及び電子機器
US20220140731A1 (en) Semiconductor device
US10771057B1 (en) Semiconductor device
US11923816B2 (en) III-nitride power semiconductor based heterojunction device
Nosaka et al. Novel GaN GIT gate driving technique using two-step turn-off fashion
Lukić et al. Minimization of Commutation Losses in LLC Resonant Converter with GaN HEMTs and Si based MOSFETs
Laneve et al. A Non-Isolated and Cost-Effective Hybrid Driving Solution for High Voltage GaN HEMTs

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20911926

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20911926

Country of ref document: EP

Kind code of ref document: A1