KR20200087127A - 고전압 고속 스위칭 장치 - Google Patents

고전압 고속 스위칭 장치 Download PDF

Info

Publication number
KR20200087127A
KR20200087127A KR1020207009965A KR20207009965A KR20200087127A KR 20200087127 A KR20200087127 A KR 20200087127A KR 1020207009965 A KR1020207009965 A KR 1020207009965A KR 20207009965 A KR20207009965 A KR 20207009965A KR 20200087127 A KR20200087127 A KR 20200087127A
Authority
KR
South Korea
Prior art keywords
switching
switching device
high voltage
transistor
voltage
Prior art date
Application number
KR1020207009965A
Other languages
English (en)
Inventor
데이비드 샤피로
일리아 부닌
올레그 듀빈스키
Original Assignee
비식 테크놀로지스 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비식 테크놀로지스 엘티디. filed Critical 비식 테크놀로지스 엘티디.
Publication of KR20200087127A publication Critical patent/KR20200087127A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/296—Time-programme switches providing a choice of time-intervals for executing more than one switching action and automatically terminating their operation after the programme is completed

Landscapes

  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

고전압원의 스위칭 장치는 제1 스위칭 장치부터 시작하여 마지막 스위칭 장치에서 끝나는 직렬 연결된 복수의 스위칭 장치들-여기서 상기 장치는 상기 고전압원을 상기 스위칭 장치들 중 적어도 선택된 하나와 연결하는 것을 가능하게 함-; 상기 스위칭 장치들과 연결된 전압 리미터; 및 스위칭 시간 동기화기;를 포함하고, 상기 제1 스위칭 장치는 상기 장치의 스위칭 상태를 변경하기 위한 제어 신호를 직접적으로 수신하도록 구성되고, 상기 제1 스위칭 장치는 상기 직렬로 연속되는 상기 스위칭 장치들에서 스위칭 상태의 캐스케이드형 전환을 용이하게 하도록 구성되며, 상기 스위칭 시간 동기화기는 연속되는 상기 스위칭 장치들의 상기 스위칭 상태로의 전환이 발생하는 시간을 동기화하도록 구성되고, 상기 전압 리미터는 상기 전환 중에 상기 스위칭 장치들에 대한 과전압 조건을 제한하도록 구성된다.

Description

고전압 빠른 스위칭 장치
개시된 기술은 일반적으로 스위칭 장치, 특히 고전압 고속 스위칭 장치에 관한 것이다.
텔레비전, 전기 자동차, 레이더 시스템, 전기 모터 제어기, 무정전 전원 공급 시스템 등과 같은 다양한 시스템 및 장치는 고전압의 전원을 포함하는 전원으로부터 공급되는 비교적 많은 양의 전력을 필요로 한다. 이러한 장치로의 전압 공급은 전형적으로 반도체 스위칭 장치를 통해 제어될 수 있다.
고전압 반도체 스위칭 장치는 일반적으로 본 발명 기술 분야에서 알려져 있다. 일 예로, 그러한 종래 기술의 하나의 아키텍처는, 예를 들어, 둘 이상의 트랜지스터를 사용하는 '캐스코드(cascode)' 구성을 채택한다. 캐스코드 구성은 스위칭 장치의 전압을 각 트랜지스터의 개별 항복 전압보다 높게 할 수 있다. 이제 도 1을 참조하면, 도 1은 본 발명 기술 분야에서 일반적으로 알려진 예시적인 고전압 반도체 스위칭 장치(10)의 개략적인 도면이다. 스위칭 장치(10)는 직렬 구성을 채택한다. 스위칭 장치(10)는 2개의 스위칭 회로인, 제1 스위칭 장치(121) 및 제2 스위칭 장치(122)를 포함한다. 제1 스위칭 장치(121)는 트랜지스터(141), 제1 저항(161), 제2 저항(162), 제1 커패시터(201) 및 제2 커패시터(202)를 포함한다. 제1 스위칭 장치(121) 및 제2 스위칭 장치(122)는 예를 들어, 각각 트랜지스터(141) 및 트랜지스터(142)와 같은 트랜지스터이다. 트랜지스터(141)는 기판 단자(221), 드레인 단자(D)(241), 게이트 단자(G)(261), 및 소스 단자(S)(281)를 포함한다. 트랜지스터(142)는 실리콘 기판 단자(222), 드레인 단자(D)(242), 게이트 단자(G)(262) 및 소스 단자(S)(282)를 포함한다. 트랜지스터(141)는 “노멀리 온(normally on)” 또는 “노멀리 오프(normally off)”로 선택될 수 있다. 마찬가지로, 트랜지스터(142)는 트랜지스터(141)의 노멀 상태와 관계없이 “노멀리 온” 또는 “노멀리 오프”로 선택될 수 있다.
고전압 반도체 스위칭 장치(10)은 세 가지 동작 상태를 갖는다. 제1 상태는 “오프 상태”로 “정적 상태”라고도 지칭된다. “오프 상태”에서, 트랜지스터(141) 및 트랜지스터(142) 중 적어도 하나는 “오프 상태”에 있다. 제2 상태는 “온 상태”이다. “온 상태”에서, 트랜지스터(141) 및 트랜지스터(142) 모두는 “온 상태”에 있다. 제3 상태는 과도 상태(transient state)로, 트랜지스터(141) 및 트랜지스터(142)가 “오프 상태”에서 “온 상태”로, 그리고 그 반대로 스위칭될 때 발생한다. 두 트랜지스터는 같은 상태에 있어야 한다.
소스 단자(281)는 드레인 단자(242)와 연결된다. 저항(161)의 한쪽 단자는 드레인(241)과 연결되고, 저항(161)의 다른 단자는 소스(281)와 연결된다. 또한, 저항(162)의 한쪽 단자는 드레인(242)과 연결되고, 저항(162)의 다른 단자는 소스(282)와 연결된다. 마찬가지로, 커패시터(201)의 한쪽 단자는 드레인(241)과 연결되고, 커패시터(201)의 다른 단자는 소스(281)와 연결된다. 유사하게도, 커패시터(202)의 한쪽 단자는 드레인(242)과 연결되고, 커패시터(202)의 다른 단자는 소스(282)와 연결된다.
일반적으로, 저항들(161,181,162,182)의 값은 각각 메가옴(MΩ) 정도이다. 저항(161) 및 저항(162)은 일반적으로 메가옴(MΩ) 정도의 동일한 값을 나타낸다. 또한, 커패시터(201) 및 커패시터(202)도 동일한 값을 나타낸다. 커패시터(201) 및 커패시터(202)와 함께 저항(161) 및 저항(162)은 전압 분배기를 형성하고, 이러한 전압 분배기는 트랜지스터(141) 및 트랜지스터(142)에 실질적으로 동일한 정전압(steady voltage) 및 과도 전압이 걸리도록 할 수 있다.
스프린젯(Springett)의 미국 특허 출원 공개 번호 US 2012/0262220 A1은 캐스코드 배열에서 노멀리 오프 트랜지스터 및 노멀리 온 트랜지스터를 포함하는 스위칭 장치에 관한 것이다. 스위칭 장치는 노멀리 온 장치의 게이트 및 노멀리 오프 장치의 소스 사이에 연결된 커패시터 및 상기 커패시터와 병렬로 연결된 제너 다이오드를 추가적으로 포함한다. 노멀리 온 장치는 SiC JFET와 같은 JFET 일 수 있다. 노멀리 오프 장치는 Si MOSFET과 같은 MOSFET 일 수 있다. 노멀리 온 장치는 고전압 장치이고, 노멀리 오프 장치는 저전압 장치이다. 장치가 턴오프되면, 커패시터는 충전되고 커패시터에 걸리는 전압은 제너 다이오드의 항복 전압이 된다. 노멀리 오프 MOSFET이 턴온되면(즉, 제어 전압을 가지면), 노멀리 온 JFET의 소스는 그라운드와 연결되고, 노멀리 온 장치의 Vgs는 양이 되어, 노멀리 온 JFET을 턴오프시킨다.
발명의 명칭이 “직렬 연결된 MOSFET 스위치”인 스텐글(Stengl) 등의 미국 특허 번호: 4,459,498은 “FET 1” 및 “FET 2”로 표시되는, 적어도 2개의 직렬 연결된 전력 MOSFET을 구비하는 스위치에 관한 것이다. FET 1의 드레인은 FET 2의 소스 단자에 연결된다. FET 1의 게이트는 제어 전압에 연결된다. 제2 입력 단자는 FET 1 소스의 전위에 있다. FET 1의 게이트는 다이오드를 통해 FET 2의 게이트와 추가적으로 연결된다. 다이오드는 적어도 FET 2의 항복 전압만큼 높은 차단 전압을 갖는다. FET 2의 게이트는 저항을 통해 FET 2의 소스와 전기적으로 연결된다. FET 2의 입력 커패시턴스가 저항과 션트되고(shunted), 기호적으로 점선 연결로 도시되어 있다. FET 1의 게이트에 양전압 펄스를 가하면 통전이 이루어져, 트랜지스터 간의 연결 지점의 전위가 떨어진다. FET 2의 게이트 전압 및 제어 전압이 다이오드의 임계 전압보다 낮아지는 레벨로 트랜지스터 간의 연결 지점의 전위가 떨어지게 되면, 다이오드가 도통되기 시작하고, FET 2가 도통된다. 스위치를 턴오프하려면, FET 1의 게이트에 음전압 펄스가 인가되어 프로세스가 반대로 진행된다.
스텐글(Stengl)에 의해 개시된 추가적인 실시 예에 따르면, 제너 다이오드는 FET 2의 드레인과 게이트 사이에 연결되고, 이 다이오드에 반대 극성을 갖는 다른 다이오드가 연결된다. 이 제너 다이오드는 FET 2의 항복 전압보다 약간 작은 제너 전압을 갖는다. FET 1의 게이트에 입력 전압이 인가되면, 제너 다이오드가 도통된다. 트랜지스터 간의 연결 지점의 전위가 떨어지고 전류가 제너 다이오드를 통해 흐를 수 있다. (즉, 제너 다이오드가 항복하는 경우) 이 전류는 저항에서 전압 강하를 일으켜, FET 2의 입력 커패시턴스를 충전한다. 차단 전압을 초과하게 되면, FET 2는 자신에게 전체 동작 전압을 인가함이 없이 도통되기 시작한다. FET 2에 인가된 전압이 제너 전압 아래로 떨어지면, 제너 다이오드는 차단되고, FET 2는 다이오드를 통해 계속 도통된다. 스위치가 개방되면(즉, 연결 해제되면), FET 1은 차단되고 제너 다이오드(8)는 차단 상태에 돌입한다. 다이오드도 마찬가지로 차단되고, 입력 커패시턴스는 저항을 통해 방전될 수 있다. 이렇게 하여 FET 2도 역시 차단된다.
발명의 명칭이 “SiC-JFET 슈퍼 캐스코드를 기반으로 한 5kV/50ns 펄스 전력 스위치를 위한 밸런싱 회로”인 베엘라(Biela) 등의 공개 문헌은 트랜지스터의 전압 강하를 정적 및 동적으로 조절하는 보조 요소들을 갖는 SiC-JFET 트랜지스터의 슈퍼 캐스코드 구조에 관한 것이다. 캐스코드에서 2개의 인접한 트랜지스터의 게이트는 Si 다이오드를 통해 연결되며, 상기 다이오드의 애노드는 하나의 트랜지스터의 게이트에 연결되고, 캐소드는 캐스코드에서 다른 트랜지스터의 게이트와 연결된다. 트랜지스터에 정 전압 분배를 제어하기 위해서, 다이오드를 통한 소정의 누설 전류가 필요하다. JFET 파라미터와 무관하게 이러한 누설 전류를 보장하기 위해, 저항들이 각 트랜지스터의 게이트와 소스 사이에 연결된다. 따라서, 누설 전류는 주로 저항 값과 JFET의 핀치 오프 전압에 의해 규정되며, 이는 오프 상태에서 저항의 전압 강하와 동일하다. 트랜지스터에 전압을 동적으로 조절하고, 과전압을 피하며, 스위칭 과도 상태 동안 JFET의 동기화를 달성하기 위해 저항과 직렬 연결된 커패시터는 다이오드와 병렬로 연결된다.
개시된 기술의 목적은 복수의 스위칭 장치, 전압 리미터 및 스위칭 시간 동기화기를 포함하는, 고전압원을 스위칭 하기 위한 새로운 장치를 제공하는 것이다. 스위칭 장치는 제1 스위칭 장치에서 시작하여 마지막 스위칭 장치에서 끝나는 직렬로 연결된다. 상기 장치는 고전압원을 스위치 장치 중 선택된 적어도 하나에 결합할 수 있도록 한다. 전압 리미터는 스위칭 장치와 연결된다. 제1 스위칭 장치는 장치의 스위칭 상태를 변경하기 위한 제어 신호를 직접 수신하도록 구성된다. 제1 스위칭 장치는 직렬로 연결된 연속적인 스위칭 장치에서 스위칭 상태의 캐스케이드형 전환이 용이하도록 구성되며, 스위칭 시간 동기화기는 연속적인 스위칭 장치의 스위칭 상태로의 전환이 발생하는 시간을 동기화하도록 구성된다. 전압 리미터는 상기 전환이 일어나는 동안 스위칭 장치에 대한 과전압 상태를 제한하도록 구성된다.
개시된 기술은 도면과 함께 기술된 이하의 상세한 설명으로부터 보다 완전하게 이해될 수 있다:
도 1은 본 발명 기술 분야에서 알려진, 예시적인 고전압 반도체 스위칭 장치의 개략도이다.
도 2A는 개시된 기술의 실시 예와 함께 구성 및 동작되는 고전압 스위칭 장치의 개략적인 블록 다이어그램이다.
도 2B는 개시된 기술의 실시 예와 함께 구성 및 동작되는 고전압 스위칭 장치의 또 다른 구성의 개략적인 블록 다이어그램이다.
도 2C는 개시된 기술의 실시 예와 함께 구성 및 동작되는 고전압 스위칭 장치의 추가적인 구성의 개략적인 블록 다이어그램이다.
도 3A는 개시된 기술의 실시 예와 함께 구성 및 동작되며 일반적으로 참조부호 140으로 참조되는, 도 2B의 고전압 스위칭 장치(120)의 특정한 기본 구현 예의 개략도이다.
도 3B는 개시된 기술의 실시 예에 따라 구성 및 동작되는, 도 2B의 고전압 스위칭 장치의 특정한 구현 예의 개략도이다.
도 4는 고전압 스위칭 장치에서의 전형적인 스위칭 시간 특성을 나타내는 그래프이다.
도 5는 도 4의 스위칭 시간 특성에서 상승 시간의 상세 도면을 나타낸 그래프이다.
도 6은 도 4의 스위칭 시간 특성에서 하강 시간의 상세 도면을 나타낸 그래프이다.
도 7은 도 2A의 고전압 스위칭 장치의 또 다른 구현 예의 개략도이다.
도 8은 도 2A 내지 2C의 고전압 스위칭 장치의 추가적인 구현 예의 개략도이다.
도 9는 개시된 기술에 따라 구성 및 동작되며, 고전압원 및 부하를 갖는 고전압 스위칭 장치들 간의 또 다른 연결 구성을 도시한, 도 2A 내지 도 2C의 고전압 스위칭 장치들의 개략적인 블록도이다.
도 10A는 개시된 기술의 실시 예에 따라 구성 및 동작되는, GaN 고전자 이동도 트랜지스터(high-electron-mobility transistor: HEMT)의 물리적 구조의 개략적인 다이어그램이다.
도 10B는 도 10A의 트랜지스터의 물리적 구조의 일 부분에 대한 등가 회로의 개략적인 다이어그램이다.
도 10C는 개시된 기술의 실시 예와 함께 구성 및 동작되며 직렬 구성으로 연결된, 도 10A에 도시된 유형의 2개의 트랜지스터의 등가 회로의 개략적인 다이어그램이다.
도 11은 도 10A 및 도 10B의 GaN HEMT 트랜지스터의 버퍼층을 통한 누설 전류 흐름의 I-V 곡선의 개략도이다.
개시된 기술은, 스위칭 과도(즉, '온'과 '오프' 상태 간의 동적 전환)를 최소화하여 더 긴 스위칭 시간과 관련된 에너지 손실을 줄일 수 있도록, 초고속 시간(즉, 대략 10 나노초 정도)에서 고전압(전형적으로 1kV 초과) 스위칭을 위한 장치를 제공함으로써, 종래 기술의 단점을 극복한다. 예를 들어, 종래 기술의 직렬로 연결된 고전압 스위칭 장치는 일반적으로 초기 또는 제1 스위칭 트랜지스터(예를 들어, 직렬 연결된 나머지 다른 스위칭 장치와 구분되는 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET))는 (즉, 그 드레인 단자를 통하여) 게이트가 접지된 연속되는 스위칭 트랜지스터에(즉, 그 소스 단자에) 연결되는 “클래식 캐스코드 구성”을 사용한다. MOSFET은 고전압원의 스위칭에 참여하며, 변조에 사용된다. 개시된 기술은 직렬 구성(클래식 캐스케이드 구성이 아님)으로 연결되는 복수의 스위칭 장치(예를 들어, 트랜지스터)를 사용하며, 상기 직렬 구성에서의 제1 스위칭 장치는 (예를 들어, 트리거링 신호에 의해) 직접적으로 변조되도록 구성되며, 직렬 연결되는 나머지 스위칭 장치와는 다르지 않다. 직접 변조는 스위칭 장치의 빠른 스위칭 시간이라는 특성을 이용한다. 또한, 개시된 기술은 스위칭 시간 동기화기 및 전압 리미터를 포함한다. 스위칭 시간 동기화기는 그 자체가 스위칭 장치(예를 들어, 최소 에너지 스위칭 손실을 보이는 노멀리 오프 트랜지스터)를 일체로 포함하는 것으로, 스위칭 장치의 스위칭 시간을 동기화하도록 구성 및 동작하여 스위칭 시간 전환, 에너지 손실(예를 들어, 저항, 커패시턴스 등), 뿐만 아니라 스위칭 전환이 이루어지는 동안 스위칭 장치 간에 전압이 고르게 분배되지 않을 가능성을 최소화한다. 전압 리미터는 특히 스위칭 전환이 이루어지는 동안에 스위칭 장치의 개별 항복 전압을 초과하는 과전압으로의 발생을 억제 및 클램핑하도록 구성 및 동작되어, 스위칭 장치들 자체를 손상으로부터 보호한다. 또한, 개시된 기술의 고전압 스위칭 장치는 스위칭 전압(즉, 인가된 고전압원)이 개별 스위칭 장치 간에 실질적으로 동일하게 분배하도록(예를 들어, N개의 스위칭 장치 수에 N번 중에 대략 N번의 차단 전압을 균등하게 제공하는 것) 추가로 구성 및 동작되어 전압 밸런싱 회로를 달성한다. 달리 말하면, 전체 캐스케이드형 직렬 연결을 갖는 스위칭 장치를 가로 질러 인가된 고전압원의 전압 강하는 각각의 개별 스위칭 장치의 각각의 전압 강하 중에 동일하게 분배된다. 또한, 캐스코드 구성에서 트랜지스터의 스위칭 상태 간의 전환이 연속적으로(즉, 시간 지연/래그(lag)/리드(lead)를 나타내는 비동시적으로) 발생하는 종래 기술인 “클래식 캐스코드 구성”과는 대조적으로, 개시된 기술은 실질적으로 동시에(즉, 사실상 수 나노초 정도) 발생하도록 하기 위해 직렬 캐스케이드형 스위칭 장치의 스위칭 전환을 동기화하도록 구성 및 동작되어, 비교적 긴 스위칭 시간과 관련된 에너지 손실을 감소시킨다.
도 2A를 참조하면, 도 2A는 일반적으로 참조부호 100으로 참조되는 고전압 스위칭 장치의 개략적인 블록 다이어그램으로, 개시된 기술의 실시 예와 함께 구성 및 동작된다. 고전압 스위칭 장치(100)는 복수의 스위칭 장치(1041,1042,1043,…,104N)(N≥2인 양의 정수), 전압 리미터 및 스위칭 시간 동기화기 (VL-STS)(106)를 포함한다. VL-STS(106)는 스위칭 시간 동기화기(108) 및 전압 리미터(110)를 포함한다. 고전압 스위칭 장치(100)는 주변 장치와 연결되도록 구성 및 동작될 수 있으며, 주변 장치는 일반적으로 제어기(112) 및 전기 부하(116)에 전력을 공급하는 고전압원(114)을 포함한다. 고전압 스위칭 장치(100)는 주변 장치와 함께 도 2A에서 집합적으로 참조부호 102로 참조되어 있다.
스위칭 장치(1041,1042,1043,…,104N)는 순차적인 직렬 구성(예를 들어, 캐스케이드)으로 연결되어, 직렬 연결에서의 제1 스위칭 장치, 즉, 스위칭 장치(1041)는 직렬 연결에서의 제2 스위칭 장치, 즉, 스위칭 장치(1042)와 연결되며, 제2 스위칭 장치는 차례로, 직렬 연결에서의 제3 스위칭 장치, 즉, 스위칭 장치(1043)에 연결되며, 이런 방식으로 도 2A에 도시된 바와 같이 직렬 연결에서의 마지막 스위칭 장치(N-th), 즉, 스위칭 장치(104N)까지 연결된다. VL-STS(106)은 스위칭 장치(1042,1043,…,104N)와 연결된다.(즉, 도 2A에 도시된 바와 같이 스위칭 장치(1041)와 연결되지 않음) 스위칭 장치(1041)는 제어기(112)와 연결되도록 구성 및 동작된다. 제어기(112)는 상이한 제어 스위칭 상태 간에 고전압 스위칭 장치(100)의 동작을 트리거하도록 구성 및 동작된다. 일반적으로, 용어 '스위칭 상태'는 스위칭에 관한 고전압 스위칭 장치(100)의 특정 동작 모드를 규정하는 상태이다. 예를 들어, 간단한 경우에 고전압 스위칭 장치(100)는 두 가지 안정적인 스위칭 상태(예를 들어, '온' 및 '오프') 및 두 가지 안정적 스위칭 상태 사이의 중간 순간 전환 상태를 포함할 수 있다. 보다 일반적인 예에서, 고전압 스위칭 장치(100)는 다수의 안정적 스위칭 상태 및 이들 다수의 안정적 스위칭 상태 사이에 대응되는 중간 순간 전환 상태를 포함할 수 있다. 고전압 스위칭 장치(100)는 차례로, 전력 부하(116)로부터의 고전압원(114)의 연결(즉, 폐쇄 회로) 및 연결 해제(즉, 개방 회로) 간을 스위칭하도록 구성 및 동작된다. 특히, 직렬 연결된 스위칭 장치의 결합된 동작은 각 개별 스위칭 장치의 전압 유지 능력(예를 들어, 차단 전압)보다 높은 전압을 지닌 고전압원(114)을 스위칭하도록 구성 및 동작된다.(즉, 각각의 개별 스위칭 장치의 차단 전압은 고전압 스위칭 장치(100)로 인가된 고전압원(114)의 전압(즉, 인가된 전압)보다 낮다.)
고전압 스위칭 장치(100)의 상이한 제어 스위칭 상태 간의 스위칭을 위해서, 제어기(112)는 제어 신호(미도시)(예를 들어, 펄스, 펄스 폭 변조(PWM) 신호, 특정 파형, 전압, 특정 값의 전류 등)를 생성하도록 구성되며, 그 후 제어 신호는 직렬로 연결된 스위칭 장치에서, 제1 스위칭 장치(즉, 스위칭 장치(1041))에 의해 수신된다. 제어 신호는 스위칭 장치(1041)의 현재 스위칭 상태를 변화(예를 들어, 활성화, 비활성화)시키도록 구성 및 동작된다.(즉, '오프'에서 '온'으로, 또는 그 반대로) 일단 스위칭 장치(1041)가 제어 신호를 수신하면, 스위칭 장치(1041)는 직렬 연결에서 자신의 연속적으로 연결된 장치, 즉, 스위칭 장치(1042)의 현재 스위칭 상태에 변경을 일으키도록 구성 및 동작되고, 그 후 스위칭 장치(1042)는 자신과 연속적으로 연결된 스위칭 장치, 즉, 스위칭 장치(1043)의 현재 스위칭 상태에 변경을 일으키도록 구성 및 동작되며, 이러한 방식은 직렬 연결에서 마지막 스위칭 장치, 즉, 스위칭 장치(104N)까지 캐스케이드형 방식으로 이루어진다. VL-STS(106) 및 특히 자신의 스위칭 시간 동기화기(108)는 스위칭 장치(1041,1042,1043,…,104N)가 스위칭 상태를 변경하는 시간을 동기화하도록 구성 및 동작되고, 이와 함께 전환 시간을 최소화함으로써, 긴 전환 시간과 관련한 잠재적 에너지 손실을 감소시킨다. 스위칭 시간 동기화기(108)는 일반적으로 전자적인 타이밍 메커니즘, 예를 들어, 시간 제어 회로(또는 각각의 스위칭 장치와 관련된 복수의 시간 제어 회로), 이산 시간 제어 장치(또는 복수의 이산 시간 제어 장치) 등으로 구현된다.
일반적으로 VL-STS(106) 및 특히 전압 리미터(110)는 스위칭 프로세스에서 스위칭 장치들의 각각의 최대 동작 전압(예를 들어, 항복 전압 또는 차단 전압)을 초과할 수 있는 과전압 발생 가능성을 클램핑(즉, 제한, 억제)하는 것을 포함하여, 스위칭 프로세스에서 전압 과도(transients)의 발생 가능성을 제한 및 억제하는 것을 포함하는 스위칭 장치에 대한 과전압 조건을 제한하도록 구성된다. 전압 리미터(110)는 스위칭 장치(1041,1042,1043,…,104N) 간에 소스 전압의 균등한 분배가 가능하도록 추가적으로 구성 및 동작된다. 본질적으로, 바람직한 구현 예에서 고전압 전원의 전압은 스위칭 장치(1041,1042,1043,…104N) 간에 실질적으로 동등하게 분배되고 유지된다. 대안적으로, 또 다른 구현 예에 따르면, 고전압 전원의 전압은, 최대 동작 전압(예를 들어, 항복 전압)이 각각의 스위칭 장치에 대해 초과되지 않는 한, 스위칭 장치(1041,1042,1043,…,104N) 간에 균일하지 않게 분배된다. 다시 말해서, 전압 리미터(110)는, 각각의 스위칭 장치에 대해 자신의 각각의 항복 전압 미만으로 전압 강하를 제한하도록 구성된다. 스위칭 장치(1041,1042,1043,…,104N)는 다음의 예시적인 구현 예들에서 더욱 상세히 설명되는 바와 같이, 전형적으로 고속 스위칭 트랜지스터의 형태로 구현된다.
도 2A에 도시된 고전압 스위칭 장치(100)는 개시된 기술의 원리에 따른 대안적인 구성을 구비할 수 있다. 추가적으로 도 2B를 참조하면, 도 2B는 개시된 기술의 실시 예에 따라 구성 및 동작되며, 일반적으로 참조부호 120으로 참조되는, 고전압 스위칭 장치의 또 다른 구성의 개략적인 블록 다이어그램이다. 도 2B는 고전압 스위칭 장치(120)를 도시하며, 이는 도 2A의 고전압 스위칭 장치(100)와 유사하다. 고전압 스위칭 장치(120)는 주변 장치들과 함께 도 2B에서 집합적으로 참조부호 122로 참조된다. 도 2A에서와 같이 도 2B에 도시된 동일 번호의 구성 요소들은 동일하며, 동일 기능을 갖는다. 도 2B에 도시된 구성은, VL-STS(106)가 스위칭 장치(1041,1042,1043,…,104N)와 두 연속적인 스위칭 장치 간의 연결점에서 연결된다는 점에서 도 2A에 도시된 구성과 다르다. 구체적으로, VL-STS(106)는 스위칭 장치(1041) 및 스위칭 장치(1042)와 그 상호 접속점에서 연결되고, 스위칭 장치(1042) 및 스위칭 장치(1043)와 그 상호 접속점에서 연결되며, 이러한 방식으로 스위칭 장치(104N-1) 및 스위칭 장치(104N)에 연결된다. 전압 리미터(110)는 스위칭 프로세스 동안 개별 스위칭 장치를 손상시킬 수 있는 과전압의 발생을 제한하고 억제하여, 스위칭 장치 사이에 고전압 전원(114)의 균등한 분배를 허용 및 유지하도록 구성된다. 스위칭 시간 동기화기(108)는 연속적인 스위칭 장치들의 스위칭 상태에 대한 전환이 발생하는 시간을 동기화하도록 구성된다. 일 구현 예에 따르면, 스위칭 시간 동기화기(108)는 스위칭 장치(1042,1043,…,104N)와 연결되며, 스위칭 장치들의 스위칭 상태에 대한 전환의 트리거링을 시간적으로 동기화하도록 구성 및 동작된다. 또 다른 구현 예에 따르면, 스위칭 시간 동기화기(108)는 스위칭 장치의 스위칭 상태의 시간 동기화(즉, 그들의 스위칭 상태에 대한 전환의 트리거링)를 가능하게 하는 적어도 하나의 기준 시간 신호를 생성하도록 구성 및 동작된다.
추가적으로 도 2C를 참조하면, 도 2C는 개시된 기술의 실시 예에 따라 구성 및 동작되며, 일반적으로 참조부호 130으로 참조되는, 고전압 스위칭 장치의 추가적인 구성의 개략적인 블록 다이어그램이다. 도 2C는 고전압 스위칭 장치(130)를 도시하며, 이는 고전압 스위칭 장치(100)(도 2A) 및 고전압 스위칭 장치(120)(도 2B)와 유사하다. 고전압 스위칭 장치(130)는 주변 장치와 함께 도 2C에서 집합적으로 참조부호 132로 참조된다. 도 2A에서와 같이 도 2B에 도시된 동일 번호의 구성 요소들은 동일하며, 동일 기능을 갖는다. 고전압 스위칭 장치(130)의 구성은 일반적으로 스위칭 장치의 N행과 M열의 곱(N x M)을 포함한다. (M은 양의 정수) 참조 번호 104의 아래첨자 인덱스는 행(1에서 N 범위)을 나타내는 반면, 위첨자 인덱스는 열(1에서 M 범위)을 나타낸다. 동일 행의 스위칭 장치들은 서로 병렬로(즉, 본 명세서에서 “병렬 스위칭 장치”, “병렬 접속 스위칭 장치”, 및 “병렬 연결 스위칭 장치”로 호환 가능하게 표시됨) 연결되는 반면, 동일 열의 스위칭 장치들은 서로 직렬로 연결된다. 예를 들어, 스위칭 장치(1041 1)는 스위칭 장치(1041 2)와 병렬로 연결되고(즉, 동일한 행 번호 1을 공유), 또한 스위칭 장치(1042 1)와 직렬로 연결된다(즉, 동일한 열 번호 1을 공유). 고전력 스위칭 장치(130)에서 스위칭 장치의 구성은 상대적으로 높은 전류가 스위칭 되도록 요구되는 경우 즉, 예를 들어, 도 2A 및 도 2B의 구성에서 도시된 바와 같이, 각각의 행에서 단일 스위칭 장치에 의해 유지될 수 있는 것보다 더 높음)에 사용되도록 구성 및 동작된다. 도 2C에 도시된 구성은 각각의 병렬 연결 스위칭 장치들 간에 고전류 흐름이 분할될 수 있게 한다. 단순화를 위해, 도 2C는 각 행에 M개의 스위칭 장치가 있는 특별한 경우를 도시한다; 그러나, 개시된 기술은 병렬로 연결된 스위칭 장치의 개별적인 가변 번호 M 1 , M 2 , M 3 , … ,M N 을 갖는 각 행(1 내지 N)의 보다 일반적인 배열과 호환 가능하다. 도 2A 및 2B는 행 마다(즉, M=1) 하나의 스위칭 장치의 간단한 경우를 나타내고, 이러한 스위칭 장치는 전형적으로 비교적 낮은 전류에 대해 대해 사용된다(즉, 각각의 스위칭 장치가 이를 통해 전류 흐름을 유지할 수 있음).
도 2A, 2B, 및 2C는 개시된 기술의 세부 사항을 설명하기 위해 고전압 전원(114)를 갖는 고전압 스위칭 장치(100)와 부하(116) 사이의 특정 예의 연결 구성만을 도시한다. 이하의 설명에서는 다른 가능한 연결 구성이 도시된다(도 9).
도 3A, 도 3B 및 도 4를 참조한다. 도 3A는, 개시된 기술의 실시 예에 따라 구성 및 동작되며, 일반적으로 참조부호 140으로 참조되는, 도 2B의 고전압 스위칭 장치의 특정한 기본 구현 예의 개략도이다. 도 3B는, 개시된 기술의 실시 예에 따라 구성 및 동작되며, 일반적으로 참조부호 150으로 참조되는, 도 2B의 고전압 스위칭 장치(120)의 특정한 구현 예의 개략도이다. 도 4는 일반적으로 참조부호 180으로 참조되는 고전압 스위칭 장치의 전형적인 스위칭 시간 특성을 나타내는 그래프이다.
도 3A를 참조하면, 고전압 장치(140)는 트랜지스터(1541)("U1"), 트랜지스터(1542)("U2")로 구현된 2개의 스위칭 장치를 포함하고, 추가로 전압 리미터 및 스위칭 시간 동기화기 (VL-STS)(144)를 포함하며, (VL-STS)(144)는 복수의 개별 장치들을 통해 구현된다. 구체적으로, VL-STS(144)는 커패시터(146)(“C1”)와 역 바이어스 다이오드(148)(“D1”)를 포함한다. 고전압 스위칭 장치(140)는 주변 장치들과 연결되도록 구성 및 동작되며, 주변 장치들은 전형적으로 제어기(168)(“V1”)와, 예를 들어, 전기 부하(172)(“RL”)를 구동하는 고전압 전원(170)(“V2”)을 포함한다. 도 3A에서 고전압 스위칭 장치(140)는 주변 장치들과 함께 집합적으로 참조부호 142로 참조된다. 트랜지스터(1541) 및 트랜지스터(1542) 각각은 3개의 단자, 즉, 게이트(G), 소스(S), 및 드레인(D)을 포함한다. 트랜지스터(1541) 및 트랜지스터(1542)는 본 명세서에서 일반적으로 간단히 “트랜지스터”로 지칭되며, 구체적으로는 (공핍형) 노멀리 온 전계 효과 트랜지스터(normally-ON field-effect transistors, FETs), (도 3A 및 3B에 도시된 바와 같은) 접합 게이트 전계 효과 트랜지스터(junction gate field-effect transistors, JFETs), GaN 고전자 이동도 트랜지스터(GaN high electron mobility transistors: HEMT) 등으로 통상적으로 구현된다.
트랜지스터(1541) 및 트랜지스터(1542)는 직렬 구성으로 연결되며, 트랜지스터(1542)의 소스 단자는 트랜지스터(1541)의 드레인 단자와 연결되고, 여기서 (소스-드레인) 상호 연결점은 'A' 지점으로 표시된다. (참고로 도 3A 및 도 3B에 도시된 회로와 관련된 모든 기준점은 이탤릭체로 표시된다.) 트랜지스터(1541)는 자신의 소스 단자가 접지되는 공통 소스 구성으로 존재한다. 또한, 트랜지스터(1541) 및 트랜지스터(154--2)는 본 명세서에서 각각 “제1 트랜지스터” 및 “제2 트랜지스터”로서 지칭된다. 개시된 기술을 설명하기 위해 2개의 트랜지스터 만이 도시되어 있지만, 일반성의 손실 없이, 개시된 기술의 원리는 일반적으로 N ≥ 2 트랜지스터에도 마찬가지로 적용된다. 도 3A 및 도 3B에 도시된 2개의 트랜지스터 구성에서, 제2 트랜지스터(즉, 트랜지스터(1542))는 또한 “마지막 트랜지스터”로 지칭되거나, 또는 (일반적으로 N개의 트랜지스터의) 직렬 연결에서 “N번째 트랜지스터”로서 지칭된다.
다이오드(148)와 커패시터(146)는 병렬로 연결되어 이 병렬 연결의 하나의 브랜치는 트랜지스터(1542)의 게이트 단자와 연결되고, 다른 브랜치는 접지된다. 구체적으로, 다이오드(148)의 캐소드 단자는 트랜지스터(1541)의 게이트 단자와 연결되고, 다이오드(148)의 애노드 단자는 트랜지스터(1541)(즉, 직렬 연결 상에서 더 낮은 번호의 트랜지스터)의 소스 단자와 연결된다. 도 3A는 트랜지스터(1541) 및 트랜지스터(1542)가 (공핍-모드) 노멀리 온(즉, 드레인 및 소스 단자 간에 도통됨) JFETs가 되도록 선택되는 고전압 스위칭 장치(140)의 전형적인 구현 예를 나타낸다.
초기 상태에서, 고전압 전원(170)은, 도 3A에 도시된 바와 같이, (전기 부하(172)를 통해) 'D' 지점에서 고전압 스위칭 장치(140)에 인가된다. 트랜지스터(1541) 및 트랜지스터(1542)는 자신들 각각의 드레인 및 소스 단자 간에 도통되고, 접지에 대한 'A' 지점의 전압은 0이 된다. 이 초기 상태에서, 트랜지스터(1542)의 게이트 단자와 소스 단자 간의 전위 차는 0, 즉, vgs(U2)
Figure pct00001
0 이다. 고전압 스위칭 장치(140)을 '오프' 상태로 바꾸기 위해, 제어기(168)는 제어 신호(예를 들어, 역 바이어스 전압 파형(예를 들어, 펄스))을 생성하여 고전압 스위칭 장치(140)의 스위칭 상태를 제어하도록 구성 및 동작되며, 제어 신호의 전압은 (즉, 실질적인 펄스의 지속기간 동안) 트랜지스터(1541)의 핀치 오프 전압 VP(U1)과 적어도 동일하거나 음으로 초과한다. 핀치 오프 상태에서, 채널은 이동 캐리어로부터 공핍되어 비도통 상태가 되고, 트랜지스터(1541)가 오프로 스위칭되어 접지에 대한 'A' 지점에서의 전위차가 0에서부터 전압 V2를 향해 상승하게 된다. 트랜지스터(1542)는 게이트가 소스를 따라가도록 구성되므로, 이것은 순차적으로 커패시터(146)가 충전되는 동안 게이트에서의 전압을 상승시킨다. 커패시터(146)는 게이트가 소스를 따라가는 메커니즘 사이에 시간 지연을 제거하거나 적어도 줄이도록 구성 및 동작된다. 트랜지스터(1542)의 게이트 및 소스 간에 상승하는 전위차가 핀치 오프 전압 VP(U2)에 도달할 때, 트랜지스터(1542)는 오프로 스위칭된다.(즉, 소스와 드레인 사이에서 비도통 상태가 됨) 그에 따라, 'A' 지점에서의 전압 상승은 다이오드(148)에서의 전압 강하에 의해 제한되고, 이는 일반적으로 역 바이어스 다이오드(예를 들어, 제너 다이오드, 과도 전압 억제(transient-voltage-suppression, TVS) 다이오드와 같은 과도 전압 억제기(TVS) 등)가 되도록 선택된다. 다이오드(148)의 정격 전압(즉, 역 항복 전압)은 자신의 동작이 'A' 지점에서 트랜지스터(1541)의 항복 전압 미만이 되도록 효과적으로 유지되도록 선택된다(즉, 그에 따라 트랜지스터(1541)에 과전압 보호를 제공함). 따라서, 다이오드(148)는 VL-STS(144)의 전압 리미터로서 구성 및 동작된다; 그리고 커패시터(146)는 VL-STS(144)의 스위칭 시간 동기화기로서 구성 및 동작된다(즉, 트랜지스터(1541) 및 트랜지스터(1542)의 스위칭 상태를 시간적으로 동기화하기 위함).
고전압 스위칭 장치(140)를 '온' 상태로 전환하기 위해, 제어기(168)는 트랜지스터(1541)의 게이트 단자와 소스 단자 사이에 핀치 오프 전압(예를 들어, vgs(U1) = 0)보다 낮은 전위차를 유도하는 것과 같은 방법으로 제어 신호를 생성(또는 대안적으로 턴오프, 차단 등)하도록 구성 및 동작된다. 결과적으로, 트랜지스터(1541)는 도통되고 A 지점에서의 전압과 마찬가지로 그 드레인 단자가 접지되며, 이는 순차적으로 다이오드(148)의 전압 강하 미만으로 감소하여 다이오드(148)를 차단시킨다. 트랜지스터(1542) 소스에서 전압의 감소에 이어서 그 게이트에서 상응 전압이 감소되어 커패시터(146)을 통해 효과적으로 방전된다.
결과적으로, 도 3A의 고전압 스위칭 장치(140)의 기본 구성의 일반적인 경우에 따르면, N>2 개의 스위칭 장치(예를 들어, 트랜지스터 1541, 1542, … , 154N (N>2 미도시))가 존재하고, N-1개의 전압 리미터(예를 들어, 역 바이어스 다이오드)와 N-1개의 스위칭 시간 동기화기(예를 들어, 커패시터)가 존재하되 스위칭 시간 동기화기 각각은 자신의 단부들 중 하나에서(예를 들어, 제2 트랜지스터로부터 마지막 트랜지스터까지 1542, … , 154N 각각의) N-1개의 게이트 단자와 각각 연결되고, 자신의 단부들 중 다른 하나에서 순차적으로 더 낮은 번호(인덱스)가 부여된 트랜지스터의 이전 소스 단자와 연결된다. 예를 들어, N=3(미도시)의 경우, 2개의 전압 리미터와 2개의 스위칭 시간 동기화기가 존재하고, 제1 전압 리미터 및 제2 스위칭 시간 동기화기는 자신들의 단부들 중 하나에서 제2 스위칭 장치(예를 들어, 트랜지스터(1542))의 게이트 단자와 연결되며, 자신들 단부들 중 다른 하나에는 제1 스위칭 장치(예를 들어, 트랜지스터(1541))의 게이트 단자에 연결된다. 제2 전압 리미터 및 제2 스위칭 시간 동기화기는 자신들의 단부들 중 하나에서 제3 스위칭 장치(예를 들어 트랜지스터(1543) - 미도시)의 게이트 단자와 연결되고, 자신들 단부들 중 다른 하나는 제2 스위칭 장치(예를 들면, 트랜지스터(1542) - 즉, 그 인덱스 (2)는 트랜지스터(1543)의 (3)보다 순차적으로 낮은 번호가 부여됨)의 게이트 단자와 연결된다. 대안적으로, 전압 리미터 및 스위칭 시간 동기화기는 각각 자신들의 단부들 중 하나에서 스위칭 장치의 개별 게이트 단자와 각각 연결되는 반면, 자신들 단부들 중 하나는 접지된다.
도 3B를 참조하면, 고전압 장치(150)는 트랜지스터(1541)(“U1”) 및 트랜지스터(1542)(“U2”)로 구현된 2개의 스위칭 장치에 더해 전압 리미터 및 스위칭 시간 동기화기 (VL-STS)(156)을 포함하고, 전압 리미터 및 스위칭 시간 동기화기는 차례로 복수의 개별 장치들을 통해 구현된다. 구체적으로, VL-STS(156)는 트랜지스터(158)(“M1”), 제너 다이오드(162)(“D2”), 커패시터(160)(“C2”), 저항(164)(“R1”)을 포함한다. (제너 다이오드(162)는 일반적으로 역 바이어스 다이오드, TVS 등에 의해 구현될 수 있다.) 고전압 스위칭 장치(150)는 주변 장치들과 연결되도록 구성 및 작동되며, 이러한 주변 장치는 전형적으로 제어기(168)(“V1”), 전기 부하(172)(“RL”)를 구동하는 고전압 전원(170)(V2)을 포함한다. 고전압 스위칭 장치(150)는 주변 장치들과 함께 도 3A 및 도 3B에서 집합적으로 참조부호 152로 참조된다. 트랜지스터(1541) 및 트랜지스터(1542) 각각은 3개의 단자, 즉, 게이트(G), 소스(S), 및 드레인(D)을 포함한다. 트랜지스터(158)는 일반적으로 3개의 단자, 게이트(G), 소스(S), 및 드레인(D)에 더하여 바디(B) 단자를 또한 포함한다. 트랜지스터(1541) 및 트랜지스터(1542)는 전형적으로 노멀리 온 전계 효과 트랜지스터(FETs), 접합 게이트 전계 효과 트랜지스터(JFETs), GaN 고전자 이동도 트랜지스터(HEMT) 등으로 구현된다. 유사하게, 트랜지스터(158)는 일반적으로 “트랜지스터”와 같이 지칭되고, 전형적으로 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 양극 접합 트랜지스터(BJT) 등으로 구현된다. 트랜지스터(1541) 및 트랜지스터(1542)는 초고속 시간(예를 들어, 나노초)에서의 자신들의 고전압 스위칭 능력(예를 들어, 수백 볼트) 때문에 전형적으로 질화 갈륨(GaN) 타입이 되도록 선택된다. 저온 계수를 나타내는 것과 같은, GaN에 의해 제공되는 고유한 장점 외에, GaN 트랜지스터는 추가적으로 매우 낮은 게이트-드레인 커패시턴스, 현저하게 낮은 총 게이트 전하는 물론 제로 소스-드레인 복구 전하를 나타낸다.
도 3A와 유사하게, 트랜지스터(1541) 및 트랜지스터(1542)는 직렬 구성으로 연결되고, 트랜지스터(1542)의 소스 단자는 트랜지스터(1541)의 드레인 단자와 연결된다. 트랜지스터(1541)는 소스 단자가 접지된 공통 소스 구성으로 존재한다. 제너 다이오드(162)의 캐소드 단자는 'A' 지점에서 트랜지스터(1541)와 트랜지스터(1542) 사이에서 전술한 소스-드레인 상호 접속을 갖도록(즉, 트랜지스터(1541)의 소스 단자 및 트랜지스터(1542)의 드레인 단자와) 연결되고, 제너 다이오드(162)의 애노드 단자는 'B' 지점에서, 저항(164)의 한 단자와 직렬로 연결되고, 저항(164)의 다른 단자는 접지되어 있다. 따라서, 직렬 연결된 제너 다이오드(162) 및 저항(164)의 하나의 브랜치는 두 개의 연속적인 상기 스위칭 장치 사이의 연결점(즉, 'A' 지점)에 연결되고, 다른 브랜치는 트랜지스터(1541)의 게이트 단자에 연결된다. 대안적으로, N>2 개의 스위칭 장치의 일반적인 캐스케이드(도 3B에서 미도시)에 대해, N-1개의 각각의 직렬 연결된 제너 다이오드 및 저항의 다른 브랜치는 접지되어 있다. 트랜지스터(158)의 게이트 단자는 'B' 지점에서 제너 다이오드(162)의 애노드 단자 및 저항과 연결된다. 트랜지스터(158)의 소스 단자 (및 선택적으로 바디 단자)는 접지되어 있고, 드레인 단자는 트랜지스터(1541)의 게이트 단자 및 커패시터(160)의 하나의 단자 양자와 연결된다. 커패시터(160)의 다른 단자는 접지되어 있다. 따라서, 커패시터(160)는 스위칭 트랜지스터(158)의 드레인 단자와 소스 단자 사이에 연결된다. 도 3B는 고전압 스위칭 장치(150)의 전형적인 구현 예를 도시하며, 트랜지스터(1541) 및 트랜지스터(1542)는 JFET으로 선택되고, 트랜지스터(158)는 n-타입 MOSFET으로 선택된다. 나아가, 이러한 구성에서, 트랜지스터(1541) 및 트랜지스터(1542)는 노멀리 '온' 되고(즉, 드레인 단자와 소스 단자 사이에서 도통됨), 트랜지스터(158)는 노멀리 '오프' 된다(즉, 드레인 단자와 소스 단자 사이에서 도통되지 않음). 단지 2개의 직렬 연결된 스위칭 트랜지스터(1541 및 1542)만이 도 3B에 도시되었으나, 고전압 스위칭 장치(150)의 회로 구성은, 개시된 기술의 원리에 따라, 2개의 직렬 연결된 스위칭 트랜지스터보다 더 많은 것으로 일반화될 수 있다.
초기 상태에서, 트랜지스터(1541) 및 트랜지스터(1542)는 자신들 각각의 드레인 및 소스 단자 간에 도통되고, 접지에 대한 'A' 지점에서의 전압은 0이 된다. 초기 상태에서, 트랜지스터(1542)의 게이트 단자와 소스 단자 간의 전위차는 0, 즉, vgs(U2)
Figure pct00002
0 이 된다. 도 4는 그래프 182 및 184를 도시하며, 이들 그래프는 접지에 대한 D 지점의 전압(즉, V D ) 및 A 지점의 전압(즉, V A )을 각각 시간의 함수로 도시한다(도 4). 도 3B에 도시된 바와 같이, 초기 상태(시간 t = 0)에서, V A
Figure pct00003
V D
Figure pct00004
0 이다.
고전압 스위칭 장치(150)를 '온' 상태로 바꾸기 위해, 제어기(168)는, 적어도 트랜지스터(1541)의 게이트 단자와 소스 단자 사이에 전위차를 발생시킴으로써, 고전압 스위칭 장치(150)의 스위칭 상태를 제어하도록 구성 및 동작된다. 특정 시간에서, 제어기(168)는, 예를 들어, 역 바이어스 전압 파형(예를 들어, n-타입 채널 GaN HEMT에 대한 음전압 펄스의 형태로, 그 전압이 (즉, 실질적으로 펄스의 지속 기간 동안) 트랜지스터(1541)의 핀치 오프 전압 VP(U1)과 적어도 같거나 음으로 초과하는) 제어 신호를 생성하도록 구성된다. 핀치 오프 상태에서, 채널은 이동 캐리어로부터 공핍되고, 따라서 비도통 상태가 되어, 트랜지스터(1541)는 오프로 스위칭된다(즉, 드레인 단자와 소스 단자 사이에 실질적으로 전류가 흐르지 않는다). 따라서, 'A' 지점에서의 접지에 대한 전위차는 0에서부터 전압 V2를 향해 상승하기 시작한다. 트랜지스터(1542)는 게이트가 자신의 소스를 따르는 방식으로 구성되기 때문에, 이는 커패시터(160)가 충전되는 동안 자신의 게이트에서 전압을 상승시킨다. 따라서, 커패시터(160)는 게이트가 소스를 따라가는 메커니즘 사이의 시간 지연을 제거하거나 적어도 줄이도록 구성 및 작동된다. 트랜지스터(1542)의 게이트와 소스 간의 상승하는 전위차가 핀치 오프 전압 VP(U2)에 도달하면, 트랜지스터(1542)는 오프로 스위칭 된다(즉, 소스와 드레인 간에 도통되지 않게 됨).
동시에, 'A' 지점에서의 전압 상승은 제너 다이오드(162)의 제너 전압 및 저항(164)에서의 전압 강하(즉, V B )의 합에 의해 제한된다. 결과적으로, 저항(164)에서의 상승 전압 강하는 자신의 임계 전압 Vt(M1)보다 높은 트랜지스터(158)의 게이트 단자와 소스 단자 간의 전위차(즉, VGS(M1))를 유도하고, 이것은 트랜지스터(158)를 차례로 온으로 스위칭되도록 한다(즉, 자신의 드레인 단자와 소스 단자 간에 도통됨.). 저항(164) 값은 상기 저항에서의 전압 강하가 Vt(M1)을 초과할 수 있도록 선택된다. 또한, 제너 다이오드(162)의 정격 제너 전압 및 저항(164)의 저항은 자신들의 결합된 동작이 'A' 지점에서의 전압을 트랜지스터(1541)의 항복 전압 미만이 되도록 효과적으로 유지하는 방식으로 선택된다(즉, 이에 의해서 트랜지스터(1541)로 과전압 보호를 제공함). 전형적으로, 제너 다이오드(162)의 값은, 이하에서 더욱 상세히 설명되는 바와 같이, 트랜지스터(1541) 및 트랜지스터(1542) 간에 대략적으로 동등하게 차단 전압을 분배하도록 선택된다. VL-STS(156)(도 3B)의 전압 리미터(110)(도 2A-2C)는 주로 제너 다이오드(162)(도 3B)에 의해 구현된다. VL-STS(156)(도 3B)의 스위칭 시간 동기화기(108)(도 2A)는 주로 커패시터(160)(도 3B)에 의해 구현된다.
좀 더 일반적으로 일 구현 예에 따르면, 트랜지스터(1541) 및 트랜지스터(1542)는 거의 유사한 특성(예를 들어, 물리적 특성, 트랜지스터 파라미터를 정의하는 사양 및 정격)을 구비하도록 선택된다. 이러한 구현 예에 따르면, 트랜지스터(1541) 및 트랜지스터(1542)에서의 드레인-소스 전압 강하는 균등화하도록(즉, 각각이 매우 큰 전기적 저항을 나타내는 스위치-오프 상태에서 밸런싱이 이루어지도록) 구성된다. 예를 들어, V2 = 800V 라면, 트랜지스터(1541)와 트랜지스터(1542) 각각에서의 전압 강하는 VD(U1)
Figure pct00005
VD(U2)
Figure pct00006
400V 이 된다(자신들의 개별적인 항복 전압 미만이 되도록 선택됨). 다른 구현 예에 따르면, 트랜지스터(1541) 및 트랜지스터(1542)는 다른 드레인-소스 전압 강하(예를 들어, VD(U1) = 550V이고, 반면에 VD(U2) = 650V)로, 트랜지스터의 성능이 그러한 높은 차단 전압(즉, 항복이 발생하는 드레인-소스 전압)을 유지하는 것으로 가정한다.
도 5를 참조하면, 도 4의 스위칭 시간 특성에서 상승 시간의 상세한 도면을 도시한, 일반적으로 참조부호 190으로 참조된 그래프이다. 도 5는 접지에 대한 D 지점의 전압(즉, V D )및 A 지점의 전압(즉, V A )을 각각 시간의 함수로 도시한 그래프(182) 및 그래프(184)를 포함하는 도 4의 스위칭 시간 특성을 시간 스케일로 확장한 상세도를 도시한다. 도 5에 도시된 바와 같이, V D 및 V A 의 전압 상승 시간은 거의 동시에 발생한다. 특히, V A 에 대해 전압은 약 38ns(나노초)에서의 0V에서 약 86ns(즉, 48ns 경과 후)에서의 약 370V로 상승하기 시작한다. 마찬가지로, V D 는 약 38ns에서의 0V에서 약 88ns(즉, 50ns 경과 후)에서의 800V로 상승하기 시작한다. 800V 전압은 트랜지스터(1541) 및 트랜지스터(1542)에 분배되고 실질적으로 균일하게 걸리는 전압 강하에 의해 효과적으로 유지된다. 고전압 스위칭 장치(150)는 4ns의 개별 스위칭 장치들(트랜지스터(1541) 및 트랜지스터(1542)) 사이에 동기화에 대한 허용 오차를 달성한다.
고전압 스위칭 장치(150)를 '오프' 상태로 바꾸기 위해, 제어기(168)는 트랜지스터(1541)의 게이트 단자와 소스 단자 사이에 핀치 오프 전압(예를 들어, vgs(U1) = 0)보다 낮은 전위차를 유도하는 것과 같은 방법으로 제어 신호를 생성(또는, 대안적으로 턴오프, 차단 등)하도록 구성 및 동작된다. 결과적으로, 트랜지스터(1541)는 도통(즉, '온' 상태)되고 A 지점의 전압과 마찬가지로 트랜지스터(1541)의 드레인 단자가 접지되며, 이는 순차적으로 제너 다이오드(162)의 제너 전압 강하 미만으로 감소되어 제너 다이오드(162)를 차단시킨다. B 지점에서의 0을 향해 감소하는 전압은 트랜지스터(1542)의 vgs(M1)를 트랜지스터(1542)가 턴오프될 때까지 상응하게 감소시킨다(즉, 드레인 단자와 소스 단자 간에 도통되지 않음).
동시에, 트랜지스터(1542)의 소스에서의 전압 감소는 커패시터(160)를 통해 효과적으로 방전하는 자신의 게이트에서의 상응 전압을 감소시킨다. 따라서, 커패시터(160)는 게이트에서 소스로의 후속 메커니즘 간의 시간 지연을 감소시킨다. 트랜지스터(1542)의 게이트와 소스 간의 전위차 감소가 핀치 오프 전압 VP(U2) 미만으로 강하됨에 따라, 트랜지스터(1542)는 온으로 스위칭 된다(즉, 소스 및 드레인 간에 도통됨).
도 6을 참조하면, 도 4의 스위칭 시간 특성에서 하강 시간의 상세도를 도시한, 일반적으로 참조부호 192로 참조된 그래프이다. 도 6은 접지에 대한 D 지점의 전압(즉, V D ) 및 A 지점의 전압(즉, V A )을 각각 시간의 함수로 도시한 그래프(182) 및 그래프(184)를 포함하는 도 4의 스위칭 시간 특성의 시간 스케일을 확대한 상세도를 도시한다. 도 6에 도시된 바와 같이, V D 및 V A 에 대한 전압 강하 시간은 거의 동시에 발생한다. 특히, (점선으로 도시된) V A 에 대해 전압은 45ns(나노초)에서의 약 370V에서 약 75ns(즉, 30ns 경과 후)에서의 약 0V까지 떨어지기 시작한다. 마찬가지로, (실선으로 표시된) V D 는 45ns에서의 약 800V에서 약 75ns(즉, 30ns 경과 후)의 0V까지 떨어지기 시작한다. 800V는 트랜지스터(1541) 및 트랜지스터(1542)에 분배되어 실질적으로 균일하게 걸리는 전압 강하에 의해 효과적으로 유지된다.
도 7을 참조하면, 도 7은, 일반적으로 참조부호 200으로 참조되는, 도 2의 고전압 스위칭 장치의 또 다른 구현 예의 개략도이다. 도 7은 고전압 스위칭 장치(200)를 도시하고 있으며, 각각이 트랜지스터(1541) 및 트랜지스터(1542)의 게이트 단자와 직렬로 연결된 저항(204)(“R2”) 및 저항(206)(“R3”)이 추가된 점을 제외하고는 도 3B의 고전압 스위칭 장치(100)와 구성, 동작 및 기능에서 실질적으로 유사하다. 도 3B와 같은 동일 번호가 부여된 구성 요소들은 동일 기능을 구비한다. 도 3B의 고전압 스위칭 장치(100)와 유사하게, 고전압 스위칭 장치(200)는 주변 장치들(즉, 제어기(112), 고전압 전원(114) 및 부하(116))과 연결되도록 구성 및 작동된다. 고전압 스위칭 장치(200)는 주변 장치들과 함께 도 7에서 집합적으로 참조부호 202로 참조된다. (본 명세서에서 “전류 제한 저항”으로도 기재된) 저항(204) 및 저항(206)은 각각 트랜지스터(1541) 및 트랜지스터(1542)의 각각의 게이트를 통해 전류가 제한되도록 구성 및 동작된다.
도 8을 참조하면, 도 8은, 일반적으로 참조부호 220으로 참조되는, 도 2A-2C의 고전압 스위칭 장치의 추가적인 구현 예의 개략도이다. 도 8은 고전압 스위칭 장치(220)를 나타내고, 지만, 도 3의 커패시터(160)(C2)(이제 커패시터(226)(C3)로 도시됨)가 제너 다이오드(162)와 병렬이 되도록 이동되었다는 점을 제외하고는 도 3B의 고전압 스위칭 장치(100)와 구성, 동작 및 기능에서 실질적으로 유사하다. 도 3B와 같은 동일 번호가 부여된 도 8의 구성 요소들은 동일 기능을 구비한다. 도 3B의 고전압 스위칭 장치(100)와 유사하게, 고전압 스위칭 장치(220)는 주변 장치들(즉, 제어기(168), 고전압 전원(160) 및 부하(172))과 연결되도록 구성 및 동작된다. 고전압 스위칭 장치(220)는 주변 장치들과 함께 도 8에서 집합적으로 참조부호 222로 참조된다. 고전압 스위칭 장치(220)는 제너 다이오드(162)와 병렬 연결된 커패시터(226)(그리고 커패시터(160)는 제거됨)를 갖는 고전압 스위칭 장치(100)(도 1, 2A 및 2B)와 유사하게 기능한다. 본질적으로, 트랜지스터(1541)는 오프로 스위칭되어(즉, 제어기(168)로부터 제어 신호를 수신한 후) 'A' 지점에서의 접지에 대한 전위차를 0에서 전압 V2로 상승시킨다. 커패시터(226)는 제너 다이오드(162)가 동작하기 전에 저항(164)으로 구성된 직렬 RC 회로를 통해 충전 동작을 시작한다. 결과적으로, 저항(164)에서의 상승 전압 강하(즉, 'B' 지점에서의 전압)는 트랜지스터(158)의 게이트 단자와 소스 단자 간에 자신의 임계 전압 Vt(M1) 이상으로 전위차(즉, VGS(M1))를 유도하여, 이것은 트랜지스터(158)를 온으로 스위칭되도록 한다. 'A' 지점에서의 상승 전압은 결국 제너 전압을 넘어서 제너 다이오드(162)를 도통시킨다. 'A' 지점에서의 전압 상승은 제너 다이오드(162)의 제너 전압 및 저항(164)에서의 전압 강하(즉, V B )의 합에 의해 제한된다. 따라서, 커패시터(226)는 트랜지스터(1541) 및 (1542)의 스위칭 시간을 효과적으로 동기화하기 위해 트랜지스터(158)의 스위칭을 용이 및 촉진하도록 구성 및 작동된다. 스위칭 시간 동기화기(108)(도 2A)는 주로 커패시터(226)(도 8)에 의해 구현된다. 전압 리미터(110)(도 2A-2C)는 주로 제너 다이오드(162)(도 3B)에 의해 구현된다.
도 9를 참조하면, 도 9는, 개시된 기술의 실시 예에 따라 구성 및 동작되며, 고전압원 및 부하를 갖는 고전압 스위칭 장치 간의 또 다른 연결 구성을 도시하고 있는, 도 2A의 고전압 스위칭 장치의 개략적인 블록 다이어그램이다. 도 9는 도 2A의 고전압 스위칭 장치(100), 고전압 전원(114), 부하(116)를 도시한다. 고전압 전원(114) 및 부하(116)는 서로 직렬로 연결될 수 있고, 일반적으로 스위칭 장치(1041,1042,1043,…,104N)와 연결되도록 구성 및 동작된다. 고전압 스위칭 장치(100)는 고전압 전원(114) 및 부하(116) 쌍을 연결되도록 하여, 그 쌍의 하나의 단자(브랜치)가 스위칭 장치 #1(1041) 내지 #N(104N)의 임의의 하나와 연결되고, 그 쌍의 다른 단자(브랜치)가 고전압 스위칭 장치(100)의 공통 접지와 연결된다. 도 2A, 2B 및 2C에 도시된 구체적 예시의 연결 구성은 스위칭 장치(1041,1042,1043,…,104N)의 차단 전압의 합(즉, “최대 차단 전압”)의 전체 범위가 사용되는 전형적인 구현 예를 나타낸다. 도 9에 도시된 더욱 일반적인 연결 구성은 최대 차단 전압보다 작은(또는 같은) 차단 전압이 구현될 수 있는 경우를 나타낸다. 예를 들어, 개시된 기술에 따른 전압 밸런싱 구성은 스위칭 전압이 스위칭 장치(1041,1042,1043,…,104N) 상의 전압 강하 간에 대략적으로 동등하게 분배되어 각각의 스위칭 장치가 차단 전압을 대략적으로 1/N의 스위칭 전압과 같도록 유지한다. 이러한 예시에 따르면, 임의의 스위칭 장치에 대한 고전압 전원 및 부하 쌍의 연결은, 공통 접지에 대해 상이한 스위칭 장치에 의해 확장된 범위 내에 포함된 스위칭 장치 수의 약 N배와 동일한 차단 전압의 스위칭을 가능하게 할 수 있다. 예를 들어, 스위칭 장치(1043)에 대한 고전압 전원 및 부하 쌍의 연결 구성은 (즉, 전압 밸런싱 회로에서) 스위칭 장치의 3배의 차단 전압의 스위칭을 가능하게 할 수 있다. 각각의 스위칭 장치가 상이한 차단 전압을 구비하거나 스위칭 전압이 스위칭 장치들 간에 동등하게 분배되는 전압 논밸런싱 회로의 경우에, 고전압 전원(100)은 스위칭 전압의 값이 개별적인 스위칭 장치의 개별 차단 전압의 합인 스위칭 전압의 스위칭을 가능하게 할 수 있다.
도 10A, 10B, 10C 및 도 11을 참조한다. 도 10A는, 개시된 기술의 실시 예에 따라 구성 및 동작되며, 일반적으로 참조부호 250으로 참조되는, GaN 고전자 이동도 트랜지스터(HEMT)의 물리적 구조의 개략적인 다이어그램이다. 도 10B는, 일반적으로 참조부호 270으로 참조되는, 도 10A의 트랜지스터의 물리적 구조의 부분에 대한 등가 회로의 개략적인 다이어그램이다. 도 10C는, 개시된 기술의 실시 예에 따라 구성 및 동작되며, 일반적으로 참조부호 300으로 참조되는, 도 10A에 도시된 타입의 직렬 구성으로 연결된 2개의 트랜지스터의 등가 회로의 개략적인 다이어그램이다. 도 11은 도 10A 및 10B의 GaN HEMT 트랜지스터의 버퍼층을 통한 누설 전류 흐름의 I-V 곡선의 개략도이다. 도 10A 및 10B는 소스 단자(252), 게이트 단자(254), 드레인 단자(256), 기판층(258), 버퍼층(260), 채널층(262), 2차원 전자 가스(2DEG) 영역(264) 및 장벽층(266)을 포함하는 GaN 트랜지스터(250)를 도시한다. 기판층(258)의 구성은 GaN/AlGaN층으로 구성된 버퍼층(260)을 에피택셜 성장이 가능하도록 하는 재료(예를 들어, GaN-on-Si, GaN-on-SiC)를 포함해서, 실리콘(Si), 실리콘 카바이드(SiC) 등을 포함하는 가능한 재료의 리스트로부터 선택된다. 버퍼층(260)은 전형적으로 초격자 GaN/AlGaN 탄소 도핑된 GaN층, 및 비의도적으로 도핑된(UID) GaN 채널로 구성된다. 채널층(262)는 GaN으로 구성된다. 상부 AlGaN 장벽층은 하부 UID GaN층을 포함한 인터페이스에서 압전 전하-2DEG를 유도한다. 탄소 도핑된 층은 p형으로 도핑된 재료와 같이 거동하고, 2DEG(264)의 대응하는 n-채널(즉, 그 내부에서 전자 운동이 2차원임)과 p-n 접합을 형성한다. 장벽층(266)은, 도 10A에 도시된 바와 같이, 채널층(262)의 상부에 배치된다.
개시된 기술의 원리에 따르면, 고전력 스위칭 장치(예를 들면, 100, 200, 220)에서 사용된 트랜지스터(250)의 물리적 구조는 셀프 밸런싱 특성을 가능하게 하여, 스위칭 전압이 직렬 연결된 트랜지스터 간에 대략적으로 동등하게 분배됨으로써 전압 밸런싱 회로를 달성한다. 이러한 셀프 밸런싱 특성의 촉진은 버퍼층(260)의 고유 특성을 통해 적어도 부분적으로 달성된다. 버퍼층(260)의 등가 회로는, 예를 들어, 도 10B에 도시된 바와 같이 표시될 수 있다. 도 10B는 트랜지스터의 물리적 구조에서 상이한 층을 통해 걸쳐있는 예시적인 등가 회로의 개별 구성 요소를 도시한다. 특히, 등가 회로는 저항(RBUFFER)(즉, 기판층(258)의 전기 저항을 표시함), 커패시터(CDS)(즉, 드레인-소스 간 커패시턴스를 표시함), 저항(RDS)(즉, 드레인-소스 간 저항을 표시함), 트랜스 컨덕턴스(gM)의 표현, 저항(RS)(즉, 소스의 저항을 표시함), 저항(RSG)(즉, 소스-게이트 간 저항을 표시함), 커패시터(CGS)(즉, 게이트-소스 간 커패시턴스를 표시함), 커패시터(CG)(즉, 게이트 커패시턴스를 표시함), 저항(RG)(즉, 게이트 저항을 표시함), 저항(RDG)(즉, 드레인-게이트 간 저항을 표시함), 커패시터(CDG)(즉, 드레인-게이트 간 커패시턴스를 표시함) 및 저항(RD)(즉, 드레인 저항을 표시함)을 포함한다.
도 10C를 추가로 참조하면, 2개의 동일한 트랜지스터(3021,3022)는 직렬 구성으로 서로 연결되어, 트랜지스터(3021)의 드레인 단자(D)는 트랜지스터(3022)의 소스 단자와 연결된다. 트랜지스터(3021,3022)는 동일한 물리적 구조, 특성, 기능 및 등가 회로를 구비하지만, 실제로는 이들 사이에 미세한 통계적 변화가 존재할 수 있다. 개시된 기술의 특정한 구현 예에 따르면, 트랜지스터(302-1) 및 트랜지스터(302-2)는 도 3의 트랜지스터(1541) 및 트랜지스터(1542)와 각각 대응된다. 사실상, 자신들 각각의 등가 회로 및 구성 요소들에 의해 표시되는 바와 같이 트랜지스터들의 동일성은 도 2A, 2B, 2C, 3, 7, 8 및 9에 도시된 스위칭 장치는 물론 트랜지스터(3021) 및 트랜지스터(3022) 각각의 전압 강하의 균등화를 맡고 있는 전압 분배기 구성을 가능하게 한다. (도 10C에 도시된 바와 같은) 동일한 등가 회로는 물론 (예를 들어, 도 10A 및 10B에 도시된 바와 같은) 동일한 물리적 구조 및 크기를 구비한 트랜지스터의 사용은 전압 밸런싱 회로의 달성을 추가적으로 가능하게 한다. 도 11은 소스로부터 기판으로 버퍼층(260)을 통해 흐르는 누설 전류 및 전압 Vsb(Si 기판상의 바이어스)와의 관계에 대한 I-V(전류 대 전압) 곡선(350)의 예시를 도시한다. 초기 전류 강하는 트랩 충전 효과와 관련되고, 다이오드와 같은 전류 거동을 확인해 준다.
개시된 기술이 상기에 구체적으로 도시되고 설명된 것에 제한되지 않는다는 점을 당업자는 이해할 것이다. 오히려 개시된 기술의 범위는 다음의 청구범위에 의해서만 정해진다.

Claims (33)

  1. 고전압원의 스위칭 장치에 있어서,
    제1 스위칭 장치부터 시작하여 마지막 스위칭 장치에서 끝나는 직렬 연결된 복수의 스위칭 장치들-여기서 상기 장치는 상기 고전압원을 상기 스위칭 장치들 중 적어도 선택된 하나와 연결하는 것을 가능하게 함-;
    상기 스위칭 장치들과 연결된 전압 리미터; 및
    스위칭 시간 동기화기;
    를 포함하고,
    상기 제1 스위칭 장치는 상기 장치의 스위칭 상태를 변경하기 위한 제어 신호를 직접적으로 수신하도록 구성되고,
    상기 제1 스위칭 장치는 상기 직렬로 연속되는 상기 스위칭 장치들에서 스위칭 상태의 캐스케이드형 전환을 용이하게 하도록 구성되며,
    상기 스위칭 시간 동기화기는 연속되는 상기 스위칭 장치들의 상기 스위칭 상태로의 전환이 발생하는 시간을 동기화하도록 구성되고,
    상기 전압 리미터는 상기 전환 중에 상기 스위칭 장치들에 대한 과전압 조건을 제한하도록 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  2. 제1항에 있어서,
    상기 스위칭 장치들은 트랜지스터인 고전압원의 스위칭 장치.
  3. 제1항에 있어서,
    상기 스위칭 장치들은 상기 스위칭 장치들 간에 상기 고전압원의 인가된 전압을 동등하게 분배하도록 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  4. 제1항에 있어서,
    상기 제1 스위칭 장치는 상기 장치의 상기 스위칭 상태의 상기 변경을 가능하게 하기 위한 상기 제어 신호를 전송하도록 구성되는 제어기와 연결되도록 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  5. 제1항에 있어서,
    상기 스위칭 장치들 중 각각의 하나의 개별적인 스위칭 장치의 각각의 차단 전압은 상기 고전압원의 인가된 전압보다 낮은 것을 특징으로 하는 고전압원의 스위칭 장치.
  6. 제1항에 있어서,
    상기 스위칭 시간 동기화기는 개별적인 상기 스위칭 장치들의 상기 스위칭 상태 간에 전환 시간을 최소화하도록 추가적으로 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  7. 제1항에 있어서,
    상기 전압 리미터는 상기 스위칭 장치들 간에 상기 고전압원의 인가된 전압의 균등한 분배를 용이하게 하도록 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  8. 제1항에 있어서,
    상기 전압 리미터는 상기 스위칭 장치들 중 각각의 하나에 걸리는 전압 강하를 자신의 각각의 항복 전압 미만으로 제한되도록 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  9. 제1항에 있어서,
    상기 스위칭 장치들은 고속 스위칭 트랜지스터인 고전압원의 스위칭 장치.
  10. 제1항에 있어서,
    상기 전압 리미터 및 상기 스위칭 시간 동기화기는 2개의 연속적인 상기 스위칭 장치들을 연결하는 연결점에서 상기 스위칭 장치들과 연결되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  11. 제10항에 있어서,
    상기 전압 리미터는 상기 스위칭 장치들 간에 상기 고전압원의 인가된 전압의 균등한 분배를 유지하도록 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  12. 제10항에 있어서,
    상기 스위칭 시간 동기화기는 상기 스위칭 장치들의 상기 스위칭 상태의 시간 동기화가 가능하도록 적어도 하나의 기준 시간 신호를 생성하도록 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  13. 제1항에 있어서,
    상기 직렬 연결된 개별적인 상기 스위칭 장치들 중 각각의 하나와 병렬로 연결되는 적어도 하나의 병렬 연결된 스위칭 장치를 추가적으로 포함하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  14. 제13항에 있어서,
    상기 스위칭 장치들 중 각각의 하나는 적어도 하나의 상기 병렬 연결된 스위칭 장치와 병렬로 연결되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  15. 제1항에 있어서,
    상기 스위칭 장치들은 전계 효과 트랜지스터(field-effect transistor, FET), 접합 게이트 전계 효과 트랜지스터(junction gate field-effect transistor, JFET) 및 질화 갈륨 고전자 이동도 트랜지스터(Gallium Nitride high-electron mobility transistor, GaN HEMT)로 이루어진 리스트로부터 선택되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  16. 제9항에 있어서,
    상기 고속 스위칭 트랜지스터 각각은 게이트 단자, 소스 단자 및 드레인 단자를 포함하고,
    상기 직렬 연결은 상기 스위칭 장치들 중 하나의 상기 드레인 단자를 상기 직렬의 상기 고속 스위칭 트랜지스터 중 연속된 다른 하나의 상기 소스 단자에 순차적으로 연결하는 것을 포함하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  17. 제9항에 있어서,
    상기 고속 스위칭 트랜지스터는 노멀리 온(normally-ON) 타입인 것을 특징으로 하는 고전압원의 스위칭 장치.
  18. 제16항에 있어서,
    상기 전압 리미터는 상기 직렬의 제2 스위칭 장치의 상기 게이트 단자에 연결된 적어도 하나의 역 바이어스 다이오드를 포함하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  19. 제18항에 있어서,
    상기 스위칭 시간 동기화기는 상기 직렬의 상기 제2 스위칭 장치의 상기 게이트 단자에 연결된 적어도 하나의 커패시터를 포함하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  20. 제19항에 있어서,
    상기 역 바이어스 다이오드 및 상기 커패시터는 병렬로 연결되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  21. 제19항에 있어서,
    상기 전압 리미터는 상기 역 바이어스 다이오드와 다이오드-저항 직렬 연결을 형성하는 저항을 추가적으로 포함하고,
    상기 다이오드-저항 직렬 연결의 하나의 브랜치는 2개의 연속적인 상기 스위칭 장치들 간의 연결점에 연결되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  22. 제21항에 있어서,
    상기 역 바이어스 다이오드의 역 항복 전압은 상기 2개의 연속적인 상기 스위칭 장치들 간에 상기 고전압원의 인가된 전압을 동등하게 나누도록 선택되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  23. 제21항에 있어서,
    상기 스위칭 시간 동기화기는 스위칭 트랜지스터를 추가적으로 포함하고,
    상기 스위칭 트랜지스터는 상기 다이오드-저항 직렬 연결의 연결점에서 연결되는 게이트 단자, 상기 커패시터와 병렬로 연결되는 드레인 단자 및 소스 단자를 포함하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  24. 제1항에 있어서,
    상기 스위칭 시간 동기화기는 상기 스위칭 장치들의 상기 스위칭 상태의 상기 전환을 동시에 발생하게 하기 위해 동기화하도록 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  25. 제23항에 있어서,
    각각이 상기 고속 스위칭 트랜지스터 각각의 상기 게이트 단자 각각에 직렬로 연결되는 복수의 전류 제한 저항을 추가적으로 포함하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  26. 제16항에 있어서,
    상기 스위칭 시간 동기화기는 커패시터를 포함하고,
    상기 전압 리미터는 상기 커패시터와 병렬 연결된 역 바이어스 다이오드를 포함하여
    상기 커패시터와 상기 역 바이어스 다이오드는 2개의 연속적인 상기 스위칭 장치들 간의 연결점에서 연결된 하나의 브랜치를 구비하는 다이오드-커패시터 병렬 회로를 형성하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  27. 제26항에 있어서,
    상기 다이오드-커패시터 병렬 회로의 다른 브랜치는 저항과 연결되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  28. 제18항에 있어서,
    상기 역 바이어스 다이오드는 제너 다이오드 및 과도 전압 억제(transient-voltage-suppression: TVS) 다이오드로부터 선택된 타입인 것을 특징으로 하는 고전압원의 스위칭 장치.
  29. 제23항에 있어서,
    상기 스위칭 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field-effect transistor: MOSFET) 및 양극 접합 트랜지스터(bipolar junction transistor: BJT)로부터 선택된 타입인 것을 특징으로 하는 고전압원의 스위칭 장치.
  30. 제1항에 있어서,
    상기 장치는 상기 고전압원 및 부하를 포함하는 직렬 연결된 쌍의 스위칭을 가능하게 하고,
    상기 직렬 연결된 쌍의 하나의 브랜치는 상기 스위칭 장치들 중 하나와 연결될 수 있고, 다른 브랜치는 상기 장치의 공통 접지와 연결될 수 있어서, 상기 스위칭 장치들 중 각각의 하나가 상기 스위칭 장치들의 수의 역수와 동일한, 상기 고전압원의 인가된 전압을 유지하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  31. 제1항에 있어서,
    상기 스위칭 장치들은 질화 갈륨(Gallium Nitrite, GaN) 트랜지스터이고,
    상기 질화 갈륨 트랜지스터는 각각 드레인 단자, 소스 단자, 게이트 단자를 포함하는 물리적 구조를 구비하고,
    상기 게이트 단자는 장벽층의 상부에 존재하고, 상기 장벽층은 이차원 전자 가스(two-dimensional electron gas, 2DEG) 영역의 상부에 존재하며, 상기 이차원 전자 가스 영역은 채널층의 상부에 존재하고, 상기 채널층은 버퍼층의 상부에 존재하며, 상기 버퍼층은 기판의 상부에 존재하는 것을 특징으로 하는 고전압원의 스위칭 장치.
  32. 제33항에 있어서,
    상기 버퍼층은
    (1) GaN/AlGaN 층; 및
    (2) GaN/AlGaN 탄소 도핑된 GaN 층 및 비의도적으로 도핑된(un-intentionally doped: UID) GaN 채널
    중 어느 하나로 구성되는 것을 특징으로 하는 고전압원의 스위칭 장치.
  33. 제33항에 있어서,
    상기 물리적 구조는 상기 스위칭 장치들 간에 전압 강하의 균등화를 가능하게 하는 것을 특징으로 하는 고전압원의 스위칭 장치.
KR1020207009965A 2017-09-07 2018-09-06 고전압 고속 스위칭 장치 KR20200087127A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762555062P 2017-09-07 2017-09-07
US62/555,062 2017-09-07
US201862727011P 2018-09-05 2018-09-05
US62/727,011 2018-09-05
PCT/IL2018/051021 WO2019049158A1 (en) 2017-09-07 2018-09-06 HIGH VOLTAGE FAST SWITCHING DEVICES

Publications (1)

Publication Number Publication Date
KR20200087127A true KR20200087127A (ko) 2020-07-20

Family

ID=65633625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207009965A KR20200087127A (ko) 2017-09-07 2018-09-06 고전압 고속 스위칭 장치

Country Status (6)

Country Link
US (1) US11258439B2 (ko)
EP (1) EP3692635A4 (ko)
JP (1) JP2020533927A (ko)
KR (1) KR20200087127A (ko)
CN (1) CN111373660B (ko)
WO (1) WO2019049158A1 (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3026040C2 (de) 1980-07-09 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Schalter mit in Serie geschalteten MOS-FET
JPS60694A (ja) 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ
DE4403941C2 (de) 1994-02-08 2000-05-18 Abb Schweiz Ag Verfahren und Schaltungsanordnung zur Ansteuerung von Halbleiterschaltern einer Reihenschaltung
DE10104515B4 (de) 2000-12-27 2005-08-25 Vick, Ralf, Dr.-Ing. Elektronische Hochspannungsschalteranordnung
CN100405739C (zh) * 2002-12-17 2008-07-23 M/A-Com公司 串联/分路开关及操作方法
CH702971A2 (de) * 2010-04-07 2011-10-14 Eth Zuerich Eth Transfer Schalteinrichtung mit jfet-serieschaltung.
US20120262220A1 (en) * 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
GB201112144D0 (en) * 2011-07-15 2011-08-31 Cambridge Entpr Ltd Switching circuits
US8958189B1 (en) 2013-08-09 2015-02-17 Infineon Technologies Austria Ag High-voltage semiconductor switch and method for switching high voltages
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
JP6461476B2 (ja) * 2014-02-28 2019-01-30 ローム株式会社 Ｆｅｔ並列回路セルおよび疑似高電圧ｆｅｔモジュール
US9190993B1 (en) 2015-01-08 2015-11-17 United Silicon Carbide, Inc. High voltage switch
CN105655395B (zh) * 2015-01-27 2018-05-15 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
US9991776B2 (en) * 2015-12-16 2018-06-05 Semiconductor Components Industries, Llc Switched mode power supply converter
CN105978300A (zh) * 2016-07-13 2016-09-28 西安交通大学 一种级联式高压固态开关

Also Published As

Publication number Publication date
WO2019049158A1 (en) 2019-03-14
CN111373660B (zh) 2023-09-22
US11258439B2 (en) 2022-02-22
JP2020533927A (ja) 2020-11-19
EP3692635A1 (en) 2020-08-12
CN111373660A (zh) 2020-07-03
US20210111714A1 (en) 2021-04-15
EP3692635A4 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
EP3243276B1 (en) High voltage switch
US8742628B2 (en) Solid state circuit breaker
US9899998B2 (en) Bridge circuits and their components
US12003231B2 (en) Double gate transistor device and method of operating
US9362903B2 (en) Gate drivers for circuits based on semiconductor devices
US8847235B2 (en) Cascoded semiconductor devices
KR102112299B1 (ko) 파워 스위치 소자의 구동 방법 및 구동 회로
US9912332B2 (en) Semiconductor device
KR20170078658A (ko) 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템
US9972992B2 (en) Protection circuit of semiconductor device
CN112636606A (zh) 为低电压至高电压应用提供双向功率流和功率调节的系统
CN116647214A (zh) 一种驱动电路和芯片
CN111373660B (zh) 高压快速开关装置
RU74533U1 (ru) Полупроводниковое устройство ключевого типа
JP7052409B2 (ja) パルス電流印加回路およびその制御方法
US20170141673A1 (en) Power semiconductor element driving circuit
CN209964028U (zh) 一种带有电压控制辅助电路的晶体管
US10451665B2 (en) Pulse current application circuit and control method thereof
RU2268545C2 (ru) Полупроводниковое ключевое устройство
GB2612094A (en) High voltage series MOSFET switching circuit

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination