TW201521360A - 疊接電晶體及控制疊接電晶體之方法 - Google Patents

疊接電晶體及控制疊接電晶體之方法 Download PDF

Info

Publication number
TW201521360A
TW201521360A TW103131381A TW103131381A TW201521360A TW 201521360 A TW201521360 A TW 201521360A TW 103131381 A TW103131381 A TW 103131381A TW 103131381 A TW103131381 A TW 103131381A TW 201521360 A TW201521360 A TW 201521360A
Authority
TW
Taiwan
Prior art keywords
switch
capacitor
stacked transistor
coupled
source
Prior art date
Application number
TW103131381A
Other languages
English (en)
Other versions
TWI514760B (zh
Inventor
廣瀨達哉
常信和清
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201521360A publication Critical patent/TW201521360A/zh
Application granted granted Critical
Publication of TWI514760B publication Critical patent/TWI514760B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)

Abstract

一疊接電晶體包括：一第一開關；一第二開關，其具有高於該第一開關之耐受電壓的一耐受電壓，且係疊接至該第一開關之一汲極；及一電路，其中一第三開關與一電容器彼此串聯及其係設置於一連結節點與該第一開關之一源極間，該連結節點係為該第一開關與該第二開關彼此耦合之一節點。

Description

疊接電晶體及控制疊接電晶體之方法 發明領域
此處討論之實施例係有關於一種疊接電晶體其中一正常導通型電晶體與一正常關閉型電晶體係彼此疊接且係有關於一種控制疊接電晶體之方法。
發明背景
近年來已經積極發展下述電子裝置，其中GaN層及AlGaN層係循序地形成於例如由藍寶石、碳化矽、氮化鎵(GaN)或矽所組成之一基體上，及其中該等GaN層係採用作為電子移行層(複合半導體裝置)。
GaN之帶隙為3.4eV，其比較矽的1.1eV帶隙及GaAs的1.4eV帶隙更大。結果，於此種複合半導體裝置內預期以高耐受電壓操作。
此種複合半導體裝置之一個實施例為以GaN為基礎之高電子遷移率電晶體(HEMT)。後文中，一以GaN為基礎之高電子遷移率電晶體將稱作為一GaN-HEMT。一HEMT為一場效電晶體，其中採用於一半導體非同質接面中感應的一高遷移率二維電子氣體(2DEG)作為一通道。
當一GaN-HEMT用作為電源供應反相器開關時，可能達成導通電阻的減低及耐受電壓的改良。此外，比較以矽為基礎之電晶體，可能達成待機期間的功耗減低及操作頻率改良。
結果，可能減低該反相器之切換損耗及功耗。此外，針對具有相等效能之電晶體，可能製作一GaN-HEMT小於一以矽為基礎之電晶體。
但相關技藝界之一矽MOS-FET為正常關閉型(加強模式)電晶體，其於電壓不施加至其閘極之狀態下為關閉；而一GaN-HEMT通常為正常導通型(抑制模式)電晶體，其於電壓不施加至其閘極之狀態下為導通。
結果，有一種疊接電晶體其中具有一加強模式FET組合一抑制模式GaN-HEMT使用，因而以加強模式操作來切換該抑制模式GaN-HEMT。
下列為參考文件：[文件1]日本公開專利案第2011-166673號及[文件2]美國專利案第2012/0262220A1號。
發明概要
依據本發明之一面向，一疊接電晶體包括：一第一開關；一第二開關，其具有高於該第一開關之耐受電壓的一耐受電壓，且係疊接至該第一開關之一汲極；及一電路，其中一第三開關與一電容器彼此串聯及其係設置於一連結節點與該第一開關之一源極間，該連結節點係為該第 一開關與該第二開關彼此耦合之一節點。
C1‧‧‧電容器
Cadd、Cadd1-n、CaddV‧‧‧電容器
Cds1-2‧‧‧汲-源電容
Cgs2‧‧‧閘-源電容
D、D1-2‧‧‧汲極
D_zener‧‧‧增納二極體
G、G1-2‧‧‧閘極
Ids‧‧‧汲-源電流
IL‧‧‧電感器電流
Is‧‧‧源極電流
L1‧‧‧電感器
LG、LS‧‧‧寄生電感
mid‧‧‧節點
R_zener‧‧‧內部電阻
S、S1-2‧‧‧源極
SW、SW1-n‧‧‧開關
Tr1‧‧‧第一切換元件
Tr2‧‧‧第二切換元件
V1‧‧‧外部端子
V2‧‧‧控制端子
VDD‧‧‧汲極電壓
Vds、Vds1-2‧‧‧汲-源電壓
Vgs‧‧‧閘-源電壓
Vmid‧‧‧節點mid電壓
Vz‧‧‧增納二極體電壓
圖1A及1B為疊接電晶體之電路圖；圖2為採用一疊接電晶體之升壓電路之一電路圖；圖3為解釋一升壓電路之操作之一略圖；圖4A及4B為解釋一寄生電感之略圖；圖5為一第一實施例之一疊接電晶體之一電路圖；圖6A及6B為解釋該第一實施例之該疊接電晶體之效果之略圖；圖7A及7B為解釋該第一實施例之該疊接電晶體之效果之略圖；圖8A及8B為解釋該第一實施例之該疊接電晶體之效果之略圖；圖9為一第二實施例之一疊接電晶體之一電路圖；圖10為一第三實施例之一疊接電晶體之一電路圖；圖11為針對該第三實施例之該疊接電晶體之一控制電路之略圖；圖12為該第一實施例之該疊接電晶體之一半導體晶片之一剖面圖；及圖13為含有該第一實施例之該疊接電晶體之一電子組件之一結構略圖。
較佳實施例之詳細說明
首先，疊接電晶體之一實施例係例示於圖1A。 該疊接電晶體為一電路其中一正常關閉型第一切換元件Tr1及一正常導通型第二切換元件Tr2係彼此串聯，該第二切換元件Tr2之一源極S2係連結至該第一切換元件Tr1之一汲極D1。該第二切換元件Tr2之一閘極G2及該第一切換元件Tr1之一源極S1係接地。該正常關閉型第一切換元件Tr1例如為一般可利用的以矽為基礎的n型MOS-FET。該正常導通型第二切換元件Tr2例如為一GaN-HEMT。
其次將敘述該疊接電晶體之操作。首先，當該第一切換元件Tr1被關閉時，該第一切換元件Tr1之電阻增高及該第一切換元件Tr1之汲極電壓增高，原因在於該第一切換元件Tr1之電阻被仍然導通中的該第二切換元件Tr2之電阻平衡故。然後，該第二切換元件Tr2之閘極電壓為0V及因而該第二切換元件Tr2之源極電壓變成高於該閘極電壓。此處，若該第二切換元件Tr2被關閉及導通的該臨界值例如為-5V，則在該第二切換元件Tr2之源極電壓變成5V之瞬間該第二切換元件Tr2被關閉。
該第二切換元件Tr2之一汲極D2作為該疊接電晶體之一汲極，及該第一切換元件Tr1之該源極S1作為該疊接電晶體之一源極。同理，該第一切換元件Tr1之該閘極G1作為該疊接電晶體之一閘極。
其次，將描述該疊接電晶體之一問題。當該疊接電晶體係以數百KHz或以上之頻率切換時，該汲-源電壓分布係由該個別電晶體之汲-源電容之幅值決定。該第一切換元件Tr1之一汲-源電壓Vds1係由該第二切換元件Tr2之一 汲-源電容Cds2決定。
Vds1=VDD x Cds2/(Cds1+Cgs2+Cds2)...(方程式1)
Cds1：第一切換元件Tr1之汲-源電容
Cgs2：第二切換元件Tr2之閘-源電容
該第二切換元件Tr2例如為一GaN-HEMT，且具有大電容及因而該第一切換元件Tr1之該汲-源電壓Vds1係大於該第二切換元件Tr2之該汲-源電壓。該第二切換元件Tr2具有一大耐受電壓，但於切換操作時更大電壓施加至該第一切換元件Tr1。
該第一切換元件Tr1例如為高速Si-MOS，及具有低輸入電容及高交互電感(gm)，因此於短閘極長度具有低耐受電壓，結果因該第一切換元件Tr1之汲-源電壓Vds1超過該第一切換元件Tr1之源-汲耐受電壓故，發生有關降級或使用壽命縮短之可信度問題。
結果，若也試圖使用一電晶體其具有大耐受電壓作為該第一切換元件Tr1，則該疊接電晶體組態之小輸入電容及高速操作的優點喪失。
此外，如圖1B例示，有一種組態其中一增納二極體並接在該第一切換元件Tr1之汲極與源極間。
於圖1B例示之此種組態中，一增納二極體D_zener係連結於該第一切換元件Tr1之源極與汲極間使得該第一切換元件Tr1之汲-源電壓Vds1不超過該第一切換元件Tr1之耐受電壓。然而，因一大內部電阻R_zener存在串接實際增納二極體，故該第一切換元件Tr1之該汲-源電壓 Vds1不固定。如此，該疊接電晶體之特性受增納二極體之效能的額定限制，因此該疊接電晶體之最大效能可能無法擷取。
發明人就採用一疊接電晶體之一電路的損耗進行研究。
圖2例示採用一疊接電晶體之一升壓電路之一實施例。圖3例示於圖2之升壓電路中之操作波形及切換損耗發生的位置。
當輸出功率小時，升壓電路通常以電流中斷模式操作。參考圖3，該疊接電晶體被導通，電感器電流IL及電晶體電流Ids流動，及能量被儲存於一電感器L1。然後，該疊接電晶體被關閉，及能量呈電流形式放電至該輸出端。「電流中斷模式」一語係指於該疊接電晶體之關閉週期中電流消失狀態。
於其中該電流消失週期中，在具有儲存能量角色的該電感器L1與從該疊接電晶體之一輸出端所見的一等效電容間出現串聯共振，及結果在該疊接電晶體之該輸出端的電壓振盪。此振盪頻率係由電感器L1決定的共振頻率，及從該疊接電晶體之該輸出端可見的等效電容。現在，當該疊接電晶體於共振態被導通時，當時於該疊接電晶體之該輸出端的電壓初值係取決於該疊接電晶體之被導通時序。
如圖3例示，於電流中斷模式中，因源-汲電壓Vds與汲極電流Ids重疊故發生切換損耗。當閘極電壓Vgs係於 其中源-汲電壓Vds為大的狀態被導通時，源-汲電壓Vds與汲極電流Ids重疊大及切換損耗大。於相關技藝中，於中斷模式中，尚無法藉由使得源-汲電壓Vds的大小約略匹配該閘極電壓Vgs被切換時序而控制切換損耗。
此外，發明人研究於採用一疊接電晶體之一電路中出現的振鈴或振盪。
參考圖4A，當一裝置密封於一模製封裝體內或密封於一金屬封裝體內時，一實際電晶體例如安裝於印刷板上。更明確言之，連結至一源極端子的一導線常用作為電感，及存在於封裝體內及電路板上的寄生電感LG及LS係連結至該電晶體的端子。
偶爾在此種寄生電感與該電晶體之一閘-源電容間產生共振，結果該電晶體可能產生振鈴或振盪。若該電晶體之上升時間(tr)及下降時間(tf)短，及交互電感(△Ids/△Vgs=gm)大，則共振容易被放大，及容易引發振鈴或振盪。結果，不僅電晶體之切換操作變不安定，也有造成切換損耗增加的風險。
圖4B例示當產生振鈴或振盪時之一時間波形。於該相關技藝之控制振鈴及振盪之方法中，一大電阻串聯一閘極端子插入以移除從一輸出端子流出的電流，及又一緩衝器電路係設在該輸出端子與地電位間以造成損耗，藉此遏止振鈴及振盪。但於此種方法中，閘極電壓Vgs之上升時間為大，及因而該源-汲電壓Vds與汲極電流Ids之導通及關閉時的過渡時間大，結果切換損耗變大。
有關第一問題其中等於或大於耐受電壓的一電壓施加於該第一切換元件Tr1之汲極與源極間，第二問題其中於一升壓器電路中的電流中斷模式中的切換損耗大，及第三問題其中因寄生電感效應故，一電晶體之切換操作不穩定，發明人聚焦在該疊接中點的電壓及提出下列實施例。
後文中將參考附圖以細節描述本文揭示技術之較佳實施例。
圖5為一略圖例示其中應用本揭示技術之第一實施例之一疊接電晶體。於圖5中，與圖1A及1B例示之該等疊接電晶體相同或等效的組成元件係標示以相同符號及刪除其描述。
本實施例之一疊接電晶體為一電路其中一正常關閉型第一切換元件Tr1及一正常導通型第二切換元件Tr2係彼此串聯，該第二切換元件Tr2之一源極S2係連結至該第一切換元件Tr1之一汲極D1。該第二切換元件Tr2之一閘極G2及該第一切換元件Tr1之一源極S1係接地。該正常關閉型第一切換元件Tr1例如為一般可利用的以矽為基礎的n型MOS-FET。該正常導通型第二切換元件Tr2例如為一GaN-HEMT。
此外，其中一開關SW及一電容器Cadd彼此串聯之一電路係並接於該第二切換元件Tr2之源極S2與該第一切換元件Tr1之汲極D1彼此連結的一節點mid與該第一切換元件Tr1之源極S1間。
該第二切換元件Tr2之一汲極D2係作為該疊接 電晶體之一汲極，及該第一切換元件Tr1之源極S1係作為該疊接電晶體之一源極。同理，該第一切換元件Tr1之一閘極G1係作為該疊接電晶體之一閘極。
該開關SW具有一外部端子V1，經此該開關SW之切換可從外部控制，及該開關SW係藉使用輸入該外部端子V1之一信號控制開關。該開關SW例如為一般可利用的電晶體諸如以矽為基礎的n型MOS-FET或GaN-HEMT。
至於該開關SW之操作，緊接在該疊接電晶體之一閘極信號變成關閉之前，該開關SW被導通及然後該電容器Cadd連結至該節點mid。藉連結該電容器Cadd至該節點mid，於該節點mid之電壓穩定化，及因而可能避免施用一電壓超過該第一切換元件Tr1之該汲極與源極間之該第一切換元件Tr1之耐受電壓。
此外，緊接在該疊接電晶體之該閘極信號變成導通之前，該開關SW被關閉及然後該電容器Cadd與該節點mid隔離，因此於導通時的充電所耗時間可縮短。
若該電容器Cadd單純連結至該節點mid而無開關SW，則在切換時將獲得簡單濾波動作及穩定電壓動作中之只有一者。然而，藉連結該開關SW及從外部控制該開關SW可獲得兩種動作。
其次，將描述對前述第一問題的效果。
圖6A及6B例示針對一種情況於該處圖2例示之該升壓器電路之該疊接電晶體係以本實施例之該疊接電晶體置換的模擬波形。
左側的圖6A例示針對一種情況於該處該電容器Cadd之電容為0 nF，亦即SW於關閉態的模擬波形，此乃相當於相關技藝的組態。右側的圖6B例示針對一種情況於該處該電容器Cadd之電容為2 nF，亦即SW於導通態的模擬波形。
於圖6A及圖6B中，從頂部始，例示該疊接電晶體之一閘極電壓Vgs、於該第二切換元件Tr2之源極S2與該第一切換元件Tr1之汲極D1彼此連結的該節點mid之一電壓Vmid、該疊接電晶體之一汲-源電流Ids、該疊接電晶體之一汲極電壓Vds及一電感器電流IL。
該第一切換元件Tr1之該汲-源耐受電壓為20V，及該第二切換元件Tr2之該汲-源耐受電壓為600V。
至於模擬條件，該疊接電晶體之該第一切換元件Tr1之一輸入信號之該切換頻率係設定為100kHz，及汲極電壓VDD係設定為400V。端子間之電容為Cds1=500 pF，Cds2=150 pF，及Cgs2=500 pF。
首先，使用簡單計算，將臨時計算該疊接電晶體之該等電晶體各自為關閉時的電壓。
假設該疊接電晶體之該等電晶體各自為關閉時的電壓係由端子間之電容決定，當該第二切換元件Tr2為關閉時，該第二切換元件Tr2之汲-源電壓Vds2_OFF係得自Vds2_OFF=VDD×Zds2_OFF/(Zds1_OFF+Zds2_OFF)=VDD×(Cds1+Cgs2)/(Cds2+Cds1+Cgs2)=400×(500p+500p)/(150p+500p+500p)=347.8261V...(方程式2) 及當該第一切換元件Tr1為關閉時，該第一切換元件Tr1之汲-源電壓Vds1_OFF係得自Vds1_OFF=VDD×Zds1_OFF/(Zds1_OFF+Zds2_OFF)=VDD×Cds2/(Cds2+Cds1+Cgs2)=400×150p/(150p+500p+500p)=52.1739V...(方程式3)。
此處，Zds1_OFF為當該第一切換元件Tr1為關閉時該第一切換元件Tr1之一汲-源阻抗，及Zds2_OFF為當該第二切換元件Tr2為關閉時該第二切換元件Tr2之一汲-源阻抗。
於圖6A例示之模擬結果中，當該閘極為關閉時於節點mid之電壓Vmid為52.95V且實質上匹配如上計算。此時，超過20V亦即該第一切換元件Tr1之汲極耐受電壓的一電壓施加至該第一切換元件Tr1。
於增加2 nF之電容器Cadd之情況下，當該第二切換元件Tr2為關閉時，該第二切換元件Tr2之汲-源電壓Vds2_OFF係得自Vds2_OFF=VDD×Zds2_OFF/(Zds1_OFF+Zds2_OFF)=VDD×(Cds1+Cgs2)/(Cds2+Cds1+Cgs2+Cadd)=400×(500p+500p+2n)/(150p+500p+500p+2n)=350.9524V...(方程式4)及當該第一切換元件Tr1為關閉時，該第一切換元件Tr1之汲-源電壓Vds1_OFF係得自Vds1_OFF=VDD×Zds1_OFF/(Zds1_OFF+Zds2_OFF)=VDD×Cds2/(Cds2+Cds1+Cgs2+Cadd)=400×150p/(150p+500p+500p+2n)=19.0476V...(方程式5)。
於圖6B例示之模擬結果中，當該閘極為關閉時於節點mid之電壓Vmid為19.83V且實質上匹配如上計算。此時，超過20V亦即該第一切換元件Tr1之汲極耐受電壓的一電壓不施加至該第一切換元件Tr1。因而可避免該第一切換元件Tr1之降級及使用壽命縮短。
其次，將使用圖7A及7B以解釋對前述第二問題的影響。
左側的圖7A例示針對一種情況於該處該電容器Cadd之電容為0 nF，亦即SW於關閉態的模擬波形，此乃相當於相關技藝的組態。右側的圖7B例示針對一種情況於該處該電容器Cadd之電容=2 nF，亦即SW於導通態的模擬波形。
於圖7A及圖7B中，從頂部始，例示該疊接電晶 體之一閘極電壓Vgs、該疊接電晶體之一汲極電壓Vds、該疊接電晶體之一汲-源電流Ids、及一電感器電流IL。
參考圖7A，假設當在共振態的該疊接電晶體之該輸出汲極電壓Vds已達峰值該疊接電晶體之該閘極被導通時，汲極電壓Vds從Vdspk改成該疊接電晶體之導通電壓Vds_ON，該電壓於切換過渡週期正常為數十毫伏特，及於該時間電壓相對於時間的斜率dV/dt之絕對值為極大。若該疊接電晶體之輸出汲極電壓Vds隨著時間之改變變成極大，連同此變化，與dV/dt之幅值成正比的一電流流至連結至該疊接電晶體的該輸出之該等效電容Cds及Cgd。
當例如汲極電壓Vds隨一大dV/dt而改變時，從連 結於該汲極端子與該源極端子間之該汲-源電容Cds至該電晶體通道，於汲極電流Ids中產生一波尖。
由於汲極電流Ids中之該波尖及存在於該電晶體之通道之一純粹電阻(本例中為Ron)之故，於該通道內部產生熱。汲-源電容Cds愈大，則從關閉態至導通態的過渡期間流經該通道的電流愈大，及於此週期期間的切換損耗Ross愈大。
參考圖7B，當閘極信號為導通時，由於加入2 nF電容器Cadd的結果，於共振態的該疊接電晶體之汲極電壓Vds實質上到達導通電壓Vds_ON。汲極電壓Vds並無快速變化，因此當圖7A之閘極信號被導通時在該汲極電流Ids中既有的波尖被移除。如此，藉由使得閘極被導通與汲極電壓Vds在波谷的週期相匹配，可能遏止電壓突波(dV/dt)且當該閘極信號從關閉過渡至導通時，可能減少切換損耗至零。
如此，當電容器Cadd係連結至節點mid時，該汲極電壓Vds之波形的振盪頻率改變。原因在於因從汲極端子可見的電容與連結至該汲極端子之電感器間共振故造成該汲極電壓Vds之波形振盪。因此，電容器Cadd之電容經決定使得恰在閘極信號被導通之前，該汲極電壓Vds之波形振盪係在其最低點。
圖8A及8B將用以解釋對前述第三問題的影響。
欲模擬其中該疊接電晶體安裝於一印刷板上的狀態，因而進行模擬，其中一電感係與該疊接電晶體之閘極導線及源極導線串接，如圖4A例示。
左側的圖8A例示針對一種情況於該處該電容器Cadd之電容為0 nF，亦即SW於關閉態的模擬波形，此乃相當於相關技藝的組態。右側的圖8B例示針對一種情況於該處該電容器Cadd之電容為2 nF，亦即SW於導通態的模擬波形。
於圖8A及圖8B中，從頂部始，例示該疊接電晶體之一閘極電壓Vgs、該疊接電晶體之一汲極電壓Vds、自該疊接電晶體之源極端子流動之一電流Is、該疊接電晶體之一汲極電流Ids。
參考圖8A，於全部波形圖皆可見振盪現象(振鈴)，而參考圖8B，振盪現象已從全部波形去除，但閘極信號波形除外。
若恰在該疊接電晶體之該閘極信號變成on之前該電容器Cadd之電容係設定為1 nF，則除了對問題2上的影響，汲極電壓Vds之波谷經控制之外，振鈴也可經控制。結果，切換損耗減少，確保了穩定操作。
圖9為略圖例示其中應用所揭示技術之第二實施例之一疊接電晶體。於圖9中，與圖5中例示的第一實施例之該疊接電晶體的組成元件相同的或相當的組成元件被標示以相同符號及刪除其說明。
有關本實施例之該疊接電晶體，其中一開關SW與一電容器CaddV彼此串接的一電路係並接於該第二切換元件Tr2之一源極S2與該第一切換元件Tr1之一汲極D1彼此連結的一節點mid與該第一切換元件Tr1之一源極S1間。該 開關SW有一外部端子V1，透過此端子該開關之切換可從外部控制。該第二實施例之該疊接電晶體的電容器CaddV與該第一實施例之該疊接電晶體的電容器Cadd相異在於該電容器CaddV為一電壓可變電容器，及具有一控制端子V2用以允許控制其電容。其靜電電容隨施加至其一端子的一電壓改變的一元件，諸如可變電容二極體(varicap)係用作為該電壓可變電容器。
當使用本實施例之該疊接電晶體時，可能同時解決前述第一問題及第二問題。
舉例言之，當該閘極信號從關閉過渡至導通時，藉將該電容器CaddV之電容設定為例如1 nF可去除汲極電流Ids中之一波尖。因此，可控制電流突波(dV/dt)，及當該閘極信號從關閉過渡至導通時出現的切換損耗可被減至零。
此外，在該第二切換元件Tr2之一源極S2與該第一切換元件Tr1之一汲極D1彼此連結的該節點mid之電壓Vmid可被減低，因而等於或低於該第一切換元件Tr1之該汲極耐受電壓，及當該閘極信號從導通過渡至關閉時，藉使得該電容器CaddV之電容例如從1 nF至2 nF可避免該第一切換元件Tr1之降級及使用壽命縮短。
圖10為一略圖例示其中應用所揭示技術之一第三實施例之一疊接電晶體。於圖10中，與圖5中例示的第一實施例之該疊接電晶體的組成元件相同的或相當的組成元件被標示以相同符號及刪除其說明。
有關本實施例之該疊接電晶體，其中一開關SW與一電容器Cadd彼此串接的多個電路係並接於該第二切換元件Tr2之一源極S2與該第一切換元件Tr1之一汲極D1彼此連結的一節點mid與該第一切換元件Tr1之一源極S1間。該等個別開關SW各自有一外部端子V，透過此端子該開關之切換可從外部控制。
舉例言之，具有不同電容之電容器係排列成一電容器Cadd1、一電容器Cadd2、一電容器Cadd3、及一電容器Cadd4分別具有0.5 pF、1 nF、2 nF、及4 nF之電容。然後，可能藉由個別地開或關該等開關SW1至SWn而以0.5 pF為單位設定連結至節點mid的電容。
當該閘極信號從關閉過渡至導通時，藉只導通開關SW1以使得連結至節點mid的電容器的電容成為例如0.5 pF，可從該汲極電流Ids移除一波尖。因此，可控制電流突波(dV/dt)，及當該閘極信號從關閉過渡至導通時出現的切換損耗可被減至零。
此外，在該第二切換元件Tr2之一源極S2與該第一切換元件Tr1之一汲極D1彼此連結的該節點mid之電壓Vmid可被減低，因而等於或低於該第一切換元件Tr1之該汲極耐受電壓，及藉將將開關SW1及開關SW2轉成on及當該閘極信號從導通過渡至關閉時，藉使得該電容器之電容例如從1.5 nF可避免該第一切換元件Tr1之降級及使用壽命縮短。
連結至節點mid之該電容器Cadd之電容係取決 於恰在該閘極信號被導通之前該汲極電壓Vds之波形。其原因在於因從汲極端子可見之一電容與連結至該汲極端子之一升壓電感器間之共振故Vds之波形振盪，但當該電容器Cadd被連結時，振盪頻率改變。連結至節點mid之該電容係設定為恰在該閘極信號被導通之前，Vds之波形的振盪係趨近於其最低點。
圖11例示個別地將該第三實施例之該疊接電晶體之該等開關SW1至SWn導通及關閉的一控制電路之一具現實施例。該控制電路係與該疊接電晶體之該閘極信號同步切換該等開關SW1至SWn導通及關閉。
至於決定連結至節點mid之該電容之該值的條件，採用該疊接電晶體之一升壓電路之一輸出電壓一輸出電流或一輸入電流，或該疊接電晶體之該閘極或汲極電壓波形或一閘極信號之一振鈴峰電壓係輸入作為一轉換器之一輸入偏位電壓或一類比輸入。連結至該疊接電晶體之該節點mid之該電容可藉該控制電路適當調整以匹配例如採用該疊接電晶體之一升壓電路的操作。結果，產生採用該疊接電晶體之該升壓電路等之可信度改良及切換損耗減低的效果。
圖12為一半導體晶片之剖面圖，其中該電容器Cadd及該開關SW係與該第一切換元件Tr1或該第二切換元件Tr2之相同處理步驟中製造。於圖12之實施例中，該第二切換元件Tr2乃一GaN-HEMT與該電容器Cadd及該開關SW係形成為單一半導體晶片。
圖13例示一電子組件之結構之一實施例，其中圖5中例示的該疊接電晶體電路所組成的一裝置係罩在一單一封裝體內。
第二切換元件Tr2、電容器Cadd、開關SW及一介電基體係固定至一接地金屬板上。該第一切換元件Tr1係安裝於該介電基體上，及該介電基體係電連結至該第一切換元件Tr1之一背面上的一汲極端子(圖中未顯示)，及因此，原則上該介電基體用作為該第一切換元件Tr1之該汲極端子D1。
該第一切換元件Tr1之一上表面用作為源極端子S1且係藉多根導線連結至接地金屬板。
該第二切換元件Tr2之該上表面上的源極端子S2及該介電基體係藉多根導線彼此連結。該第二切換元件Tr2之該上表面上的閘極端子G2與接地金屬板係藉多根導線彼此連結。
該電容器Cadd之背面上的一下電極係電連結至該接地金屬板。該電容器Cadd之上表面上的一上電極係藉一導線連結至該開關SW之上表面上的一個端子，及該開關SW之上表面上的另一個端子及用作為該第一切換元件Tr1之該汲極端子D1之該介電基體係藉一導線彼此連結。
其上形成用以控制該開關SW之該外部端子V1的一輸入端子、一輸出端子及一V1端子的一框架係安裝於該接地金屬板之一凹部。該框架之該輸入端子及該第一切換元件Tr1之上表面上的閘極端子G1係藉多根導線彼此連 結。該框架之該輸出端子及該第二切換元件Tr2之上表面上的汲極端子D2係藉多根導線彼此連結。該框架之該V1端子及該開關SW之上表面上的該外部端子V1係藉一導線彼此連結。
此外，該等導線及裝置係例如使用樹脂密封。
Cds1-2‧‧‧汲-源電容
Cgs2‧‧‧閘-源電容
D1-2‧‧‧汲極
G1-2‧‧‧閘極
S1-2‧‧‧源極
Tr1-2‧‧‧切換元件
VDD‧‧‧電源電壓
Vds1‧‧‧汲-源電壓

Claims (12)

  1. 一種疊接電晶體，其包含：一第一開關；一第二開關，其具有高於該第一開關之耐受電壓的一耐受電壓且係疊接耦合至該第一開關之一汲極；及一電路，其中一第三開關與一電容器彼此串聯耦合且係設置於一連結節點與該第一開關之一源極間，該連結節點係為該第一開關與該第二開關彼此耦合之一節點。
  2. 如請求項1之疊接電晶體，其中該第三開關具有一外部連結端子其許可該第三開關要從外部切換。
  3. 如請求項2之疊接電晶體，其中將該第三開關導通之一信號係輸入該外部連結端子，及該電容器係在該第一開關之一閘極信號被關閉之前電氣耦合至該連結節點。
  4. 如請求項2之疊接電晶體，其中將該第三開關關閉之一信號係輸入該外部連結端子，及在該第一開關之一閘極信號被導通之前該電容器與該連結節點係彼此電氣耦合隔離。
  5. 如請求項1之疊接電晶體，其中該電容器具有一電容其改變一汲極電壓之一振盪週期，該振盪週期因耦合至該疊接電晶體之一源極的一寄生電感與一閘-源電容故而振盪，使得於該疊接電晶體之該閘極被導通之一時序該汲極電壓為最小。
  6. 如請求項1之疊接電晶體，其中該電容器為一電壓可變電容器及具有一控制端子，透過該控制端子其電容被改變。
  7. 如請求項1之疊接電晶體，其中該電容器與該第三開關彼此串聯耦合的該電路係以複數設置，該等電路係並聯耦合於該連結節點與該第一開關之該源極間。
  8. 如請求項7之疊接電晶體，其進一步包含一電路其控制其中該電容器與該第三開關彼此串聯耦合的該等電路。
  9. 如請求項1之疊接電晶體，其中該第一開關為一正常關閉型MOS-FET及該第二開關為一正常導通型GaN-HEMT。
  10. 一種控制一疊接電晶體之方法，該疊接電晶體包括一第一開關，一第二開關，其具有比該第一開關更高的一耐受電壓且係疊接耦合至該第一開關之一汲極，及一電路，其中一第三開關與一電容器彼此串聯耦合且係設置於一連結節點與該第一開關之一源極間，該連結節點係為該第一開關與該第二開關彼此耦合之一節點，該方法包含：在該第一開關之一閘極被關閉之前藉由導通該第三開關而電氣耦合該電容器至該連結節點。
  11. 如請求項10之控制一疊接電晶體之方法，其中該連結節點與該電容器係在該第一開關之該閘極被導通之前藉 由關閉該第三開關而彼此電氣隔離。
  12. 一種半導體裝置，其包含：一第一開關，其係形成於一半導體基體上，或具有比該第一開關更高之一耐受電壓之一第二開關係疊接耦合至該第一開關且係形成於該半導體基體上；及一電路，其中一第三開關與一電容器彼此串聯耦合於該半導體基體上，且其係設置於該第一開關與該第二開關彼此耦合之一連結節點與該第一開關之一源極間。
TW103131381A 2013-09-20 2014-09-11 疊接電晶體及控制疊接電晶體之方法 TWI514760B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013195286A JP6237038B2 (ja) 2013-09-20 2013-09-20 カスコードトランジスタ及びカスコードトランジスタの制御方法

Publications (2)

Publication Number Publication Date
TW201521360A true TW201521360A (zh) 2015-06-01
TWI514760B TWI514760B (zh) 2015-12-21

Family

ID=52690431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131381A TWI514760B (zh) 2013-09-20 2014-09-11 疊接電晶體及控制疊接電晶體之方法

Country Status (4)

Country Link
US (1) US9048837B2 (zh)
JP (1) JP6237038B2 (zh)
CN (1) CN104467775B (zh)
TW (1) TWI514760B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735238B2 (en) * 2014-01-15 2017-08-15 Virginia Tech Intellectual Properties, Inc. Avoiding internal switching loss in soft switching cascode structure device
JP6683621B2 (ja) * 2014-10-30 2020-04-22 ローム株式会社 パワーモジュールおよびパワー回路
CN107852157B (zh) * 2015-05-27 2021-11-02 威电科技有限公司 开关电源装置
JP6185032B2 (ja) * 2015-09-30 2017-08-23 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
EP3193364B1 (en) 2016-01-18 2020-10-21 Nexperia B.V. Integrated resistor element and associated manufacturing method
EP3193449B1 (en) 2016-01-18 2020-03-11 Nexperia B.V. Apparatus and associated method
US10094863B2 (en) * 2016-03-02 2018-10-09 Texas Instruments Incorporated High-resolution power electronics measurements
GB2572711A (en) * 2017-02-22 2019-10-09 Mitsubishi Electric Corp High frequency amplifier
JP2020533927A (ja) * 2017-09-07 2020-11-19 ヴィスアイシー テクノロジーズ リミテッド 高電圧高速スイッチング装置
US10447208B2 (en) * 2017-12-15 2019-10-15 Raytheon Company Amplifier having a switchable current bias circuit
US10530306B2 (en) * 2018-04-13 2020-01-07 Nxp Usa, Inc. Hybrid power amplifier circuit or system with combination low-pass and high-pass interstage circuitry and method of operating same
EP3785289A1 (en) 2018-04-22 2021-03-03 Epinovatech AB Reinforced thin-film device
US10862429B2 (en) 2019-01-09 2020-12-08 Silanna Asia Pte Ltd Apparatus for optimized turn-off of a cascode amplifier
CN111969989A (zh) * 2019-05-20 2020-11-20 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
CN110504250B (zh) * 2019-08-26 2022-11-18 珠海镓旦科技有限公司 级联增强型GaNHEMT功率模块封装结构及封装方法
CN110504242B (zh) * 2019-08-26 2022-11-11 黄山学院 大电流级联增强型GaN全桥功率模块封装结构及封装方法
EP3813240A1 (en) * 2019-10-25 2021-04-28 Epinovatech AB Ac-dc converter circuit
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
JP7374486B2 (ja) * 2020-05-27 2023-11-07 株式会社パウデック 半導体回路
JP7293176B2 (ja) 2020-09-11 2023-06-19 株式会社東芝 半導体装置
CN112803786B (zh) * 2021-03-17 2021-07-13 南京工业职业技术大学 采用混合半导体技术的rcc电路
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
DE112022002944T5 (de) 2021-07-08 2024-03-28 Rohm Co., Ltd. Nitrid-halbleiterbauelement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246624B2 (ja) 1992-09-30 2002-01-15 日本電信電話株式会社 Ｆｅｔスイッチ回路
JP2001111369A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機
JP4844007B2 (ja) * 2005-05-18 2011-12-21 富士電機株式会社 複合型半導体装置
US7408409B2 (en) * 2006-06-27 2008-08-05 Intel Corporation Amplifier circuit with cross-coupled cascode transistors
US7902809B2 (en) * 2006-11-28 2011-03-08 International Rectifier Corporation DC/DC converter including a depletion mode power switch
FR2911736B1 (fr) * 2007-01-23 2009-03-20 Schneider Toshiba Inverter Dispositif de commande d'un interrupteur de puissance et variateur comprenant un tel dipositif.
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP2009094571A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 半導体集積回路
US20110227199A1 (en) * 2008-11-28 2011-09-22 Sumitomo Chemical Company, Limited Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus
JP5012930B2 (ja) 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
JP5101741B2 (ja) 2011-04-08 2012-12-19 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
US20120262220A1 (en) 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
JP5270713B2 (ja) * 2011-04-19 2013-08-21 シャープ株式会社 スイッチング電源装置
JP5290354B2 (ja) * 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器
CN102916043B (zh) * 2011-08-03 2015-07-22 中国科学院微电子研究所 Mos-hemt器件及其制作方法
JP5653326B2 (ja) * 2011-09-12 2015-01-14 株式会社東芝 窒化物半導体装置
JP5431445B2 (ja) * 2011-12-27 2014-03-05 シャープ株式会社 スイッチング電源回路
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
EP2693639B1 (en) * 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices

Also Published As

Publication number Publication date
CN104467775A (zh) 2015-03-25
JP2015061265A (ja) 2015-03-30
CN104467775B (zh) 2018-06-15
JP6237038B2 (ja) 2017-11-29
TWI514760B (zh) 2015-12-21
US20150084685A1 (en) 2015-03-26
US9048837B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
TWI514760B (zh) 疊接電晶體及控制疊接電晶體之方法
US8054110B2 (en) Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs)
US8487667B2 (en) Hybrid power device
US8847235B2 (en) Cascoded semiconductor devices
JP5629386B2 (ja) 半導体駆動回路およびそれを用いた電力変換装置
EP3605810B1 (en) System and method for a gan-based start-up circuit
TW201622332A (zh) 用於電源轉換器之零電壓柔性切換方案
US8461881B2 (en) High power, high speed solid state relay
JP2014217252A (ja) カスコード接続パワーデバイス
JP6637065B2 (ja) 高電力回路のためのスイッチングデバイスの並列化
US8670220B2 (en) Protection circuit for a cascode switch, and a method of protecting a cascode switch
WO2019159655A1 (ja) 整流回路および電源装置
TW202320457A (zh) 功率模組
JP2019514319A (ja) 電気負荷を駆動するための回路および方法
US20160104699A1 (en) Semiconductor apparatus
WO2020035712A1 (ja) スイッチング回路
CN110798059B (zh) 用于GaN基启动电路的系统和方法
US11923816B2 (en) III-nitride power semiconductor based heterojunction device
US20230412154A1 (en) Gate drive circuit, and semiconductor breaker
JP6370524B1 (ja) ゲート駆動回路
WO2018216251A1 (ja) ゲート駆動回路
JP6265849B2 (ja) 制御回路
JP2020061675A (ja) スイッチング回路
US20150311812A1 (en) Active clamp forward dc-dc converter circuit