CN104425505A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104425505A
CN104425505A CN201410056333.6A CN201410056333A CN104425505A CN 104425505 A CN104425505 A CN 104425505A CN 201410056333 A CN201410056333 A CN 201410056333A CN 104425505 A CN104425505 A CN 104425505A
Authority
CN
China
Prior art keywords
material layer
layer
supporter
gap
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410056333.6A
Other languages
English (en)
Other versions
CN104425505B (zh
Inventor
李尚洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104425505A publication Critical patent/CN104425505A/zh
Application granted granted Critical
Publication of CN104425505B publication Critical patent/CN104425505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体器件包括：层叠组，每个层叠组包括层间绝缘图案和导电图案并且层叠成至少两个层级，其中，绝缘图案和导电图案在衬底之上交替地层叠并且通过缝隙分隔开；以及支撑体，其包括孔并且形成在层叠组之间。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求2013年9月10日向韩国知识产权局提交的申请号为10-2013-0108570的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及半导体器件及其制造方法，更具体而言，涉及三维半导体器件及其制造方法。
背景技术
三维（3D）半导体器件包括层叠成多个层的存储器单元。与二维半导体器件相比，3D半导体器件可以增加集成度，所述二维半导体器件包括在衬底之上以单层布置的存储器单元。
三维半导体器件可以包括通过缝隙分隔开的层叠结构。层叠结构可以包括在衬底之上交替地层叠的导电图案和绝缘图案。为了增加3D半导体器件的集成度，可以增加在衬底之上层叠的存储器单元的数目。随着层叠的存储器单元的数目增多，构成层叠结构的导电图案和绝缘图案的数目也增加。然而，当形成缝隙以将层叠结构分隔开时，层叠结构可能由于层叠结构的高的高宽比而倾斜。结果，可能难以保证3D半导体器件的可靠性，并且其制造工艺可能变得困难。
发明内容
各种实施例涉及一种可靠性增加并且允许简单制造的半导体存储器件及其制造方法。
根据本发明的一个实施例的半导体器件可以包括：层叠组，每个层叠组包括层间绝缘图案和导电图案并且层叠成至少两个层级，其中，绝缘图案和导电图案在衬底之上交替地层叠并且通过缝隙分隔开；以及支撑体，其包括孔并且形成在层叠组之间。
根据本发明的一个实施例的制造半导体器件的方法可以包括以下步骤：交替地层叠第一材料层和第二材料层；形成穿通第一材料层和第二材料层的第一缝隙；形成填充第一缝隙的第三材料层；以及在第一材料层至第三材料层之上形成支撑体、第四材料层、以及第五材料层，其中，穿过支撑体形成孔，在支撑体之上交替地层叠第四材料层和第五材料层，以及穿过第四材料层和第五材料层形成第二缝隙。
根据本发明的一个实施例，一种存储系统包括存储器控制器以及与存储器控制器耦接的存储器件，其中，所述存储器件包括：层叠组，每个层叠组包括层间绝缘图案和导电图案并且层叠成至少两个层级，其中，绝缘图案和导电图案在衬底之上交替地层叠并且通过缝隙分隔开；以及支撑体，其包括孔并且形成在层叠组之间。
附图说明
图1是说明根据本发明的一个实施例的半导体器件的分解立体图；
图2A至图2H是说明根据本发明的一个实施例的制造半导体器件的方法的立体图；
图3是说明图2H中所示的绝缘结构的立体图；
图4是说明根据本发明的一个实施例的制造半导体器件的方法的立体图；
图5A和图5B是说明根据本发明的一个实施例的制造半导体器件的方法的立体图；
图6是说明根据本发明的一个实施例的制造半导体器件的方法的立体图；
图7和图8是说明根据本发明的一个实施例的半导体器件的单元结构的立体图；
图9是说明根据本发明的一个实施例的存储系统的配置的图；以及
图10是说明根据本发明的一个实施例的计算系统的配置的图。
具体实施方式
在下文中，将参照附图更详细地描述本发明的各种实施例。在附图中，为了便于说明，与实际物理厚度和间距相比夸大了元件之间的厚度和距离。在以下描述中，可能省略了对已知相关功能和组成的详细解释，以避免不必要地对本发明的主题造成歧义。相同的附图标记在说明书和附图中表示相同的元件。
此外，“连接/耦接”表示一个部件与另一个部件直接耦接或经由其它部件间接耦接。在本说明书中，只要未在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或多个部件、步骤、操作以及元件。
应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在…上”，还指在具有中间特征或中间层的情况下“在某物上”的意思；“在…之上”的意思不仅是指直接在顶部上，还指在具有中间特征或中间层的情况下在某物的顶部上。
图1是说明根据本发明的一个实施例的半导体器件的分解立体图。在图1中，出于说明的目的，未示出填充缝隙137和支撑体121中的孔125的绝缘层。
参见图1，根据本发明的一个实施例的半导体器件可以包括第一层叠组和第二层叠组、支撑体121、以及穿透结构145。第一层叠组和第二层叠组可以分别包括第一层叠结构115和第二层叠结构135，第一层叠结构115和第二层叠结构135层叠在衬底（未示出）之上并且布置成至少两个层级。支撑体121可以被插入在第一层叠组和第二层叠组之间。穿透结构145可以穿通第一层叠组115和第二层叠组135以及支撑体121。第一层叠结构115可以包括彼此交替地层叠的第一层间绝缘图案111和第一导电图案131。第二层叠结构135可以包括彼此交替地层叠的第二层间绝缘图案131和第二导电图案133。同一层级中的第一层叠结构115和同一层级中的第二层叠结构135可以分别通过第一缝隙117和第二缝隙137分隔开。在下文中，以下参照第一层叠组和第二层叠组分别包括第一层叠结构115和第二层叠结构135并且布置成两个层级的实例来详细地描述根据本发明的一个实施例的半导体器件。
每个第一层叠结构115可以包括彼此交替地层叠的第一层间绝缘图案111和第一导电图案113。限定第一层叠结构115之间的边界的第一缝隙117可以延伸穿过第一层间绝缘图案111和第一导电图案113。在第一层叠结构115的与支撑体121相邻的每个最上层可以布置各第一层间绝缘图案111。
每个第二层叠结构135可以包括彼此交替地层叠的第二层间绝缘图案131和第二导电图案133。限定第二层叠结构135之间的边界的第二缝隙137可以被形成为穿过第二层间绝缘图案131和第二导电图案133。第二缝隙137可以沿着第一缝隙117延伸的方向延伸，并且与第一缝隙117重叠。在第二层叠结构135的与支撑体121相邻的每个最下层可以布置各第二层间绝缘图案131。
第一导电图案113和第二导电图案133可以用作与存储器单元耦接的字线、或者与选择晶体管耦接的选择线。尽管在图1中未示出，但是与施加外部信号的信号线耦接的接触插塞可以与第一导电图案113和第二导电图案133耦接，使得可以在半导体器件的操作期间施加外部信号。
支撑体121可以位于第一层叠结构115和第二层叠结构135之间，使得第一缝隙117和第二缝隙137可以不彼此直接接触。支撑体121可以包括孔125，所述孔125沿着第一缝隙117和第二缝隙137延伸的方向彼此分隔开，并且可以与第一缝隙117和第二缝隙137重叠。例如，支撑体121可以形成为网格图案。支撑体121可以包括导电层、氧化硅层、氮化硅层中的任意一种。被配置为支撑体121的导电层的实例可以包括：未掺杂的多晶硅、掺杂的多晶硅等。
尽管未在图1中示出，但是第一导电图案113和第二导电图案133以及支撑体121可以被阶梯式地图案化。在此实例中，接触插塞可以与第一导电图案113和第二导电图案133以及支撑体121耦接。接触插塞可以根据第一导电图案113和第二导电图案133以及支撑体121的位置而具有不同高度。不同于以上所述，在支撑体121保留作为隔离图案时，接触插塞可以不与支撑体121耦接。
如上所述，根据本发明的一个实施例，第一缝隙117和第二缝隙137可以不彼此直接耦接，而是可以在第一缝隙117和第二缝隙137之间插入包括孔125的支撑体121时经由孔125耦接。因此，与第一缝隙117和第二缝隙137彼此直接耦接的情况相比，在本发明的一个实施例中，可以防止半导体器件的层叠结构倾斜。结果，可以改善半导体器件的可靠性。
穿透结构145可以被形成为穿过第二层叠结构135、支撑体121、以及第一层叠结构115。穿透结构145可以沿着第一层叠结构115和第二层叠结构135的纵向布置。穿透结构145可以沿着第一层叠结构115和第二层叠结构135的纵向被布置成单行或锯齿形图案。穿透结构145可以包括沟道层143。每个沟道层143可以穿通第二层叠结构135、支撑体121、以及第一层叠结构115。沟道层143可以提供存储器单元和选择晶体管的沟道区。穿透结构145还可以包括薄膜141。每个薄膜141可以包围每个沟道层143。尽管在图1中未示出，但是薄膜141还可以沿着第一导电图案113的顶表面和底表面以及其接触沟道层143的侧壁而形成。另外，薄膜141可以沿着第二导电图案133的顶表面和底表面以及其接触沟道层143的侧壁形成。薄膜141可以具有包括隧道绝缘层的单层结构，可以具有包括隧道绝缘层和包围隧道绝缘层的数据存储层的双层结构，或者可以具有包括隧道绝缘层、包围隧道绝缘层的数据存储层以及包围数据存储层的阻挡绝缘层的三层结构。
存储器单元和选择晶体管可以限定在第一导电图案113和第二导电图案133与沟道层143之间的交叉处。因此，根据本发明的一个实施例的半导体器件可以具有沿着沟道层143层叠存储器单元的三维结构。当接触插塞与包括导电层的支撑体121耦接时，在半导体器件的编程或擦除操作期间，通过将偏置电压经由接触插塞施加至支撑体121，电流可以平稳地流入沟道层143。
图2A至图2H是说明根据本发明的一个实施例的制造半导体器件的方法的立体图。
参见图2A，可以在衬底（未示出）之上交替地形成第一材料层211和第二材料层213。第一材料层211可以包括绝缘图案材料，第二材料层213可以包括具有与绝缘图案材料不同的刻蚀选择性的牺牲材料。例如，第一材料层211可以包括氧化硅层，第二材料层213可以包括氮化硅层。
随后，可以穿过第一材料层211和第二材料层213形成第一缝隙217以分离第一材料层211及第二材料层213，成为第一初步层叠结构。第一材料层211和第二材料层213的侧壁可以经由第一缝隙217暴露。
参见图2B，可以利用第三材料层219来填充第一缝隙217。第三材料层219可以包括如下材料，该材料具有与第一材料层211和随后要形成的支撑体材料层221不同的刻蚀选择性。更具体地，第三材料层219可以包括与第二材料层213相同的材料，或者包括与第二材料层213不同的材料。例如，第三材料层219可以包括氮化硅层或TiN。
随后，可以在第一材料层至第三材料层211、213以及219之上形成支撑体材料层221。支撑体材料层221可以包括与第一材料层至第三材料层211、213以及219不同的材料。例如，支撑体材料层221可以包括导电层，诸如未掺杂的多晶硅层或掺杂的多晶硅层。
参见图2C，可以通过将支撑体材料层221图案化来形成孔225，使得孔225可以沿着第一缝隙217布置。结果，可以形成包括孔225的支撑体221A，并且孔225可以沿着第一缝隙217布置且与第一缝隙217重叠。
此后，可以利用可与第三材料层219大体相同的孔填充材料层227来填充孔225。孔填充材料层227可以包括具有与第一材料层211和支撑体材料层221不同的刻蚀选择性的材料。更具体地，孔填充材料层227可以包括与第二材料层213相同的材料、或者与第二材料层213不同的材料。例如，孔填充材料层227可以包括氮化硅层或TiN。
参见图2D，可以在包括填充有孔填充材料层227的孔225的支撑体221A之上交替地形成第四材料层231和第五材料层233。第四材料层231可以包括如第一材料层211中的绝缘图案材料。与第二材料层213类似，第五材料层233可以包括具有与绝缘图案材料不同的刻蚀选择性的牺牲材料。更具体地，第四材料层231可以包括氧化硅层，第五材料层233可以包括氮化硅层。
随后，可以在第四材料层231和第五材料层233之上形成包括开放孔236的刻蚀阻挡图案235。刻蚀阻挡图案235可以是光致抗蚀剂图案，或者可以利用光刻工艺将相对于第四材料层231和第五材料层233具有刻蚀选择性的材料层图案化来形成。
可以利用刻蚀阻挡图案235作为刻蚀掩模来刻蚀经由开放孔236暴露出的第四材料层231和第五材料层233。因而，可以穿过第四材料层231和第五材料层233形成第一沟道孔239A，使得支撑体221A可以经由第一沟道孔239A开放。在用于形成第一沟道孔239A的刻蚀工艺期间支撑体221A可以用作刻蚀停止层。第一沟道孔239A和支撑体221A的孔225以及第一缝隙217可以不彼此重叠，而是可以彼此偏移。
参见图2E，可以通过刻蚀经由第一沟道孔239A开放的支撑体221A而穿过支撑体221A形成第二沟道孔239B。随后，可以经由第二沟道孔239B刻蚀第一材料层211和第二材料层213而穿过第一材料层211和第二材料层213形成第三沟道孔239C。因而，可以形成穿通孔239，其中包括第一沟道孔239A、与第一沟道孔239A耦接的第二沟道孔239B、以及与第二沟道孔239B耦接的第三沟道孔239C。第一沟道孔239A、第二沟道孔239B以及第三沟道层239C中的每个可以具有各种截面形状，诸如圆形、椭圆形或多边形。在形成穿通孔239之后，可以去除刻蚀阻挡图案235。
如所述，根据本发明的一个实施例，用于形成穿通孔239的刻蚀工艺可以包括：形成第一沟道孔239A的刻蚀工艺、形成第二沟道孔239B的刻蚀工艺、以及形成第三沟道孔239C的刻蚀工艺。因此，根据本发明的一个实施例，可以提高穿通孔239的上部宽度和下部宽度的一致性。
第一沟道孔至第三沟道孔239A、239B以及239C可以利用相同的刻蚀材料形成、或者可以通过在单个腔室中利用不同的刻蚀材料经由单个刻蚀工艺来形成。
参见图2F，可以在相应的穿通孔239中形成穿透结构245。穿透结构245可以包括沟道层243。例如，可以通过利用诸如硅的半导体层来填充穿通孔239而形成沟道层243。在另一个实例中，可以通过提供半导体层以开放穿通孔的中心部分、并且随后利用绝缘材料填充穿通孔239的中心部分来形成沟道层243。
穿透结构245还可以包括薄膜241，每个薄膜241可以包围每个沟道层243。在形成沟道层243之前还可以沿着穿通孔239的表面形成每个薄膜241。如上所述，薄膜241可以具有包括隧道绝缘层的单层，可以具有包括隧道绝缘层和包围隧道绝缘层的数据存储层的双层，或者可以具有包括隧道绝缘层、包围隧道绝缘层的数据存储层以及包围数据存储层的阻挡绝缘层的三层结构。隧道绝缘层可以包括氧化硅层，数据存储层可以包括能够捕获电荷的氮化硅层，阻挡绝缘层可以包括氧化物层。
参见图2G，可以刻蚀图2F所示的第四材料层231和第五材料层233。因而，可以形成第二缝隙237使得第二缝隙237沿着第一缝隙217布置并且与第一缝隙217重叠。第四材料层231及第五材料层233可以经由第二缝隙237分离，成为第二初步层叠结构。图2C所示的孔填充材料227可以经由第二缝隙237而被开放，所述孔填充材料227用于填充图2C所示的形成在支撑体221A中的孔225。
随后，可以通过选择性地去除图2C所示的孔填充材料层227和第三材料层219来开放孔225和第一缝隙217。随后，可以通过去除图2F所示的第二材料层213和第五材料层233来形成凹陷区251。在孔填充材料层227和第三材料层219包括与第二材料层213和第五材料层233相同的牺牲材料时，将孔225和第一缝隙217开放的工艺以及形成凹陷区251的工艺可以利用相同的刻蚀工艺来执行。
如上所述，形成第二缝隙237的工艺、将孔225开放的工艺、以及将第一缝隙217开放的工艺可以利用不同的刻蚀工艺来执行，或者利用相同刻蚀材料的单个刻蚀工艺来执行。
支撑体221A可以防止第一材料层211和第二材料层213以及第四材料层231和第五材料层233因为在去除了第三材料层219时第一缝隙217和第二缝隙237使高宽比增大而倾斜。更具体地，根据本发明的一个实施例，由于支撑体221A被布置在第一缝隙217和第二缝隙237之间，所以支撑体221A之下的第一材料层211和第二材料层213的高宽比与支撑体221A之上的第四材料层231和第五材料层233的高宽比彼此独立，使得可以防止倾斜。
参见图2H，可以通过利用导电材料填充凹陷区251来形成导电图案261。
为了形成导电图案261，首先，可以形成诸如掺杂的多晶硅层、金属层、或金属硅化物层的导电材料，使得可以利用导电材料来填充凹陷区251。导电材料还可以包括阻挡金属层。随后，通过去除形成在图2G所示的第一缝隙217和第二缝隙237中的导电材料以及形成在支撑体221A的上表面或下表面上的导电材料，导电图案261可以保留在凹陷区251中。
在形成导电图案261之前，还可以沿着凹陷区251的表面形成图2F所示的薄膜241。
随后，可以通过利用绝缘材料来填充第一缝隙217和第二缝隙237以及图2C所示的孔225来形成绝缘结构271。
图3是说明图2H中所示的绝缘结构的立体图。
参见图3，绝缘结构271可以具有板形结构，所述板形结构包括由图2H所示的支撑体221A穿过的孔。
图4是说明根据本发明的一个实施例的制造半导体器件的方法的立体图。
参见图4，如同参照图2A所述的实施例，可以交替地形成第一材料层311和第二材料层313，并且可以在其中形成第一缝隙317。随后，如同参照图2B所述的本发明的实施例，可以利用第三材料层319来填充第一缝隙317，可以在其上形成支撑体材料层。
随后，在将支撑体材料层图案化之前，可以在支撑体材料层之上交替地形成第四材料层331和第五材料层333。第四材料层331和第五材料层333的组成可以与参照图2D所述的大体相同。
随后，通过与参照图2D至图2F所述的大体相同的方法，可以形成穿通孔339和穿透结构345使得穿透结构345可以包括沟道层343和薄膜341。另外，采用与以上参照图2G所述的大体相同的方式，可以形成第二缝隙337。在本发明的一个实施例中，支撑体材料层可以经由第二缝隙337开放。
随后，可以在形成有第二缝隙337的中间所得结构之上形成刻蚀阻挡图案349，所述刻蚀阻挡图案349包括将部分的支撑体材料层开放的开放孔347。刻蚀阻挡图案349可以包括光致抗蚀剂图案，或者可以通过利用光刻工艺将包括与光致抗蚀剂材料不同的材料的刻蚀阻挡层图案化来形成。刻蚀阻挡图案349的开放孔347可以沿着第二缝隙337布置。
随后，可以通过在利用刻蚀阻挡图案349作为阻挡层的刻蚀工艺期间刻蚀支撑体材料层221来形成支撑体321A。支撑体321A可以包括与开放孔347相对应的孔。支撑体321A的孔可以与第一缝隙317重叠，并且以与以上参照图2C所述的大体相同的方式来开放第三材料层319。
此后，尽管在图4中未示出，但是可以去除刻蚀阻挡图案349，并且可以通过采用与图2G中所示的大体相同的方式来去除第三材料层319以及第二材料层313和第五材料层333来形成凹陷区。可以执行如以上参照图2H所述的相同的后续工艺。
图5A和图5B是说明根据本发明的一个实施例的制造半导体器件的方法的立体图。
参见图5A，可以在衬底（未示出）之上交替地形成第一材料层411和第二材料层413。第一材料层411可以包括具有与导电图案材料不同的刻蚀选择性的牺牲材料，第二材料层413可以包括导电图案材料。更具体地，第一材料层411可以包括未掺杂的多晶硅层，第二材料层413可以包括掺杂的多晶硅层。
随后，可以穿过第一材料层411和第二材料层413形成第一缝隙417以分离第一材料层411及第二材料层413，成为第一初步层叠结构。
随后，可以利用第三材料层419来填充第一缝隙417。第三材料层419可以包括如下材料，该材料具有与第二材料层413和随后要形成的支撑体材料层421不同的刻蚀选择性。更具体地，第三材料层419可以包括与第一材料层411相同的材料。
随后，可以在第一材料层至第三材料层411、413以及419之上形成支撑体421A以及第四材料层431和第五材料层433。支撑体421A可以包括沿着第一缝隙417布置的孔。第四材料层431和第五材料层433可以在支撑体421A之上交替地层叠。沿着第一缝隙417布置的第二缝隙437可以穿通第四材料层431和第五材料层433。
支撑体421A可以包括与第一材料层至第三材料层411、413以及419不同的材料。更具体地，支撑体材料层421可以包括氧化硅层。
第四材料层431可以包括与第一材料层411相同的材料，第五材料层433可以包括与第二材料层413相同的材料。
可以穿过第四材料层431、第五材料层433、支撑体421A、第一材料层411以及第二材料层413而形成穿通孔439。可以在穿通孔439中形成包括薄膜441和沟道层443的穿透结构445。
支撑体421A的孔、第二缝隙437、穿通孔439以及穿透结构445可以利用以上参照图2C至图2G所述的工艺、或者以上参照图4所述的工艺来形成。
参见图5B，可以通过去除经由第二缝隙437开放的第三材料层419来将第一缝隙417开放，并且可以通过去除第一材料层411和第四材料层431来形成凹陷区。当第一材料层411和第四材料层431以及第三材料层419包括彼此相同的材料时，可以利用相同的刻蚀工艺来执行将第一缝隙417开放的工艺和形成凹陷区的工艺。
随后，可以利用绝缘材料471来填充第二缝隙437、支撑体421A的孔、第一缝隙417以及凹陷区。
图6是说明根据本发明的一个实施例的制造半导体器件的方法的立体图。
参见图6，可以在衬底（未示出）之上交替地形成第一材料层511和第二材料层513。第一材料层511可以包括绝缘图案材料，第二材料层513可以包括导电图案材料。更具体地，第一材料层511可以包括氧化硅层，第二材料层513可以包括导电层，诸如硅层、金属层或金属硅化物层。
随后，可以穿过第一材料层511和第二材料层513而形成第一缝隙517以分离第一材料层511及第二材料层513，成为第一初步层叠结构。
此后，利用第三材料层519来填充第一缝隙517。第三材料层519可以包括诸如氧化硅层的绝缘材料。
随后，可以在第一材料层至第三材料层511、513以及519之上形成支撑体521A、第四材料层531以及第五材料层533。支撑体521A可以包括沿着第一缝隙517布置的孔。可以穿过第四材料层531和第五材料层533而形成沿着第一缝隙517布置的第二缝隙537。可以在支撑体521A之上交替地层叠第四材料层531和第五材料层533。
支撑体521A可以包括与第一材料层至第三材料层511、513以及519不同的材料。例如，支撑体材料层521可以包括氮化硅层。
第四材料层531可以包括与第一材料层511相同的材料，第五材料层533可以包括与第二材料层513相同的材料。
穿通孔539可以穿过第四材料层531、第五材料层533、支撑体521A、第一材料层511以及第二材料层513而形成。可以在穿通孔539中形成包括薄膜541和沟道层543的穿透结构545。
可以利用以上参照图2C至图2G所述的工艺或者如图4所述的工艺来形成支撑体521A的孔、第二缝隙537、穿通孔539以及穿透结构545。
随后，尽管在图6中未示出，但是可以在经由第二缝隙537开放的第三材料层419之上形成绝缘材料，利用所述绝缘材料来填充第二缝隙437和支撑体421A的孔。
图7和图8是说明根据本发明的一个实施例的半导体器件的单元结构的立体图。然而，出于说明的目的未示出绝缘层。
图7说明沟道层CH具有U形的实例。
如图7中所示，单元结构可以包括层叠在衬底SUB之上的管道栅PG、字线WL、至少一个漏极选择线DSL、至少一个源极选择线SSL、以及支撑体700。字线WL、漏极选择线DSL以及源极选择线SSL与图1中所示的导电图案113和133相对应。字线WL、漏极选择线DSL以及源极选择线SSL可以在支撑体700之下或之上层叠，并且通过缝隙705A和705B分隔开。支撑体700可以包括孔710，所述孔710沿着缝隙705A和705B延伸的方向布置。
单元结构还可以包括具有U形的沟道层CH。沟道层CH可以包括形成在管道栅PG中的管道沟道层P_CH，以及与管道沟道层P_CH耦接的源极侧沟道层S_CH和漏极侧沟道层D_CH。源极侧沟道层S_CH和漏极侧沟道层D_CH与图1中所示的沟道层143相对应。
源极侧沟道层S_CH可以穿通字线WL、支撑体700以及源极选择线SSL。漏极侧沟道层D_CH可以穿通字线WL、支撑体700以及漏极选择线DSL。另外，源极侧沟道层S_CH可以与源极线SL耦接，漏极侧沟道层D_CH可以与位线BL耦接。
另外，半导体器件还可以包括包围沟道层CH的薄膜M。每个薄膜M可以包括阻挡绝缘层、数据存储层、隧道绝缘层中的至少一个。例如，每个薄膜M可以包括包围每个沟道层CH的侧壁的隧道绝缘层。每个薄膜M还可以包括包围每个隧道绝缘层的数据存储层。薄膜M还可以包括包围数据存储层的阻挡绝缘层。
根据半导体结构的上述结构，彼此串联耦接的至少一个漏极选择晶体管、存储器单元、以及至少一个源极选择晶体管可以形成单个存储串，并且被布置成U形。
参照图7所述的半导体器件的单元结构可以利用以上参照图2A至图6所述的制造方法来制造，将不再赘述。然而，在执行以上参照图2A至图6所述的工艺以形成参照图7所述的半导体器件的单元结构之前，还可以执行用于形成管道栅PG的工艺，以及在管道栅PG中形成管道孔并且在管道孔中利用牺牲材料来填充管道孔的工艺。可以在形成薄膜M和沟道层CH之前去除管道孔中的牺牲材料。因而，可以在管道孔中形成薄膜M和沟道层CH。
图8是说明沟道层CH具有与衬底SUB的表面垂直的直线形的实例的图。
如图8中所示，单元结构可以包括：至少一个下选择线LSL、字线WL、层叠在字线WL之间的支撑体800、以及至少一个上选择线USL，它们顺序地层叠在形成有源极区S的衬底SUB之上。字线WL可以通过缝隙805A和805B分隔开。上选择线USL和下选择线LSL中的至少一个可以具有线形。将字线WL分隔开的缝隙805A和805B可以延伸以进一步地将上选择线USL和下选择线LSL中的至少一个分隔开。字线WL与图1中所述的导电图案113和133相对应，并且可以在支撑体800之上或之下层叠。支撑体800可以包括孔810，所述孔810沿着缝隙805A和805B延伸的方向布置。
半导体器件还可以包括沟道层CH，所述沟道层CH从衬底SUB延伸并且穿通下选择线LSL、字线WL、支撑体800以及上选择线USL。沟道层CH的上端部可以与位线BL耦接，沟道层CH的下端部可以与形成在衬底SUB中的源极区S耦接。沟道层CH与图1中所示的沟道层143相对应。
另外，半导体器件还可以包括插入在沟道层CH和字线WL之间的薄膜M。薄膜M的详细配置可以与以上参照图7所述的相同。
根据半导体器件的上述结构，至少一个下选择晶体管、存储器单元、以及至少一个上选择晶体管可以形成单个存储串并且被布置成行。
由于以上参照图8所述的半导体器件的单元结构可以利用以上参照图2A至图6所述的制造方法来制造，所以将不再赘述。
图9是说明根据本发明的一个实施例的存储系统的配置的图。
如图9中所示，根据本发明的一个实施例的存储系统1100可以包括存储器件1120和存储器控制器1110。
存储器件1120可以具有根据参照图1至图8所述的前述实施例的结构。另外，存储器件1210可以是由多个快闪存储芯片构成的多芯片封装体。
存储器控制器1110可以被配置成控制存储器件1120。存储器控制器1110可以包括：SRAM1111、CPU1112、主机接口1113、ECC1114以及存储器接口1115。SRAM1111可以用作CPU1112的操作存储器。CPU1112可以执行用于存储器控制器1110的数据交换的整体控制操作。主机接口1113可以包括与存储系统1100耦接的主机的数据交换协议。另外，ECC1114可以检测并校正从存储器件1120读取的数据中包括的错误。存储器接口1115可以是与存储器件1120的接口。存储器控制器1110还可以包括ROM，所述ROM储存与主机接口的码数据。
具有上述配置的存储系统1100可以是组合存储器件1120和存储器控制器1110的固态盘（SSD）或存储卡。例如，当存储系统1100是SSD时，存储器控制器1110可以经由包括USB、MMC、PCI-E、SATA、PATA、SCSI、ESDI、IDE的接口协议中的一种而与外部设备（例如，主机）通信。
图10是说明根据本发明的一个实施例的计算系统的配置的框图。
如图10中所述，根据本发明的一个实施例的计算系统1200可以包括：CPU1220、RAM1230、用户接口1240、调制解调器1250、以及存储系统1210，它们与系统总线1260电耦接。另外，当计算系统1200是移动设备时，还可以包括电池以将操作电压施加至计算系统1200。计算系统1200还可以包括：应用芯片组、CMOS图像传感器（CIS）、以及移动DRAM。
如以上参照图9所述，存储系统1210可以包括存储器件1212和存储器控制器1211。
根据本发明，层叠在衬底之上的材料层被分成了布置成至少两个层级的层叠组，并且支撑体形成在层叠组之间，使得可以防止层叠组倾斜。因此，可以增加半导体器件的可靠性，并且其制造方法可以变得更容易。
通过以上实施例可以看出，本申请提供了以下的技术方案。
1.一种半导体器件，包括：
层叠组，每个层叠组包括层间绝缘图案和导电图案并且层叠成至少两个层级，其中，所述绝缘图案和所述导电图案在衬底之上交替地层叠并且通过缝隙分隔开；以及
支撑体，所述支撑体包括孔，并且形成在所述层叠组之间。
2.如技术方案1所述的半导体器件，其中，所述支撑体包括导电层、氧化硅层、氮化硅层中的任意一种。
3.如技术方案1所述的半导体器件，其中，所述支撑体与每个层叠组的层间绝缘图案中的任意一个接触。
4.如技术方案1所述的半导体器件，其中，所述层叠组的缝隙经由所述孔耦接。
5.如技术方案1所述的半导体器件，其中，还包括填充所述缝隙和所述孔的绝缘结构。
6.如技术方案1所述的半导体器件，还包括沟道层，所述沟道层穿通所述层叠组和所述支撑体。
7.如技术方案6所述的半导体器件，还包括源极区，所述源极区形成在所述衬底中并且与所述沟道层耦接。
8.如技术方案6所述的半导体器件，还包括：
管道沟道层，所述管道沟道层与所述沟道层耦接；以及
管道栅，所述管道栅包围所述管道沟道层。
9.一种制造半导体器件的方法，所述方法包括以下步骤：
交替地层叠第一材料层和第二材料层；
形成穿通所述第一材料层和所述第二材料层的第一缝隙；
形成填充所述第一缝隙的第三材料层；以及
在所述第一材料层至所述第三材料层之上形成支撑体、第四材料层、以及第五材料层，其中，穿过所述支撑体形成孔，在所述支撑体之上交替地层叠所述第四材料层和所述第五材料层，并且穿过所述第四材料层和所述第五材料层形成第二缝隙。
10.如技术方案9所述的方法，还包括以下步骤：
经由利用所述支撑体作为刻蚀停止层的刻蚀工艺，通过刻蚀所述第四材料层和所述第五材料层，形成将所述支撑体开放的第一沟道孔；
通过刻蚀经由所述第一沟道孔开放的所述支撑体来形成第二沟道孔；
通过经由所述第二沟道孔来刻蚀所述第一材料层和所述第二材料层而形成第三沟道孔；以及
在所述第一沟道孔至所述第三沟道孔中形成沟道层。
11.如技术方案9所述的方法，其中，在所述第一材料层至所述第三材料层之上形成所述支撑体、所述第四材料层、以及所述第五材料层包括以下步骤：
在所述第一材料层至所述第三材料层之上形成被配置作为所述支撑体的支撑体材料层；
通过刻蚀所述支撑体材料层来形成将所述第三材料层开放的所述孔；
利用与所述第三材料层大体相同的孔填充材料层来填充所述孔；
在所述支撑体材料层和所述孔填充材料层之上交替地层叠所述第四材料层和所述第五材料层；以及
通过刻蚀所述第四材料层和所述第五材料层，形成将所述支撑体材料层和所述孔填充材料层开放的所述第二缝隙。
12.如技术方案9所述的方法，其中，在所述第一材料层至所述第三材料层之上形成所述支撑体、所述第四材料层、以及所述第五材料层包括以下步骤：
在所述第一材料层至所述第三材料层之上形成被配置作为所述支撑体的支撑体材料层；
在所述支撑体材料层之上交替地层叠所述第四材料层和所述第五材料层；
穿过所述第四材料层和所述第五材料层而形成所述第二缝隙，以将所述支撑体材料层开放；以及
穿过经由所述第二缝隙开放的所述支撑体材料层而形成所述孔，以将所述第三材料层开放。
13.如技术方案9所述的方法，其中，所述第一材料层和所述第四材料层包括绝缘图案材料，以及
所述第二材料层和所述第五材料层包括具有与所述绝缘图案材料不同的刻蚀选择性的牺牲材料。
14.如技术方案13所述的方法，还包括以下步骤：在形成由所述孔穿过的所述支撑体材料层和形成由所述第二缝隙穿过的所述第四材料层和所述第五材料层之后：
通过去除所述第三材料层来将所述第一缝隙开放；
通过去除包括所述牺牲材料的所述第二材料层和所述第五材料层来形成凹陷区；
利用导电材料来填充每个凹陷区；以及
利用绝缘材料来填充所述第二缝隙、所述孔、以及所述第一缝隙。
15.如技术方案14所述的方法，其中，所述第三材料层包括所述牺牲材料，使得经由相同的刻蚀工艺来执行所述第一缝隙的开放和所述凹陷区的形成。
16.如技术方案9所述的方法，其中，所述第二材料层和所述第五材料层包括导电图案材料，以及
所述第一材料层和所述第四材料层包括具有与所述导电图案材料不同的刻蚀选择性的牺牲材料。
17.如技术方案16所述的方法，还包括以下步骤：在形成由所述孔穿过的所述支撑体材料层和形成由所述第二缝隙穿过的所述第四材料层和所述第五材料层之后：
通过去除所述第三材料层来开放所述第一缝隙；
通过去除包括所述牺牲材料的所述第一材料层和所述第四材料层来形成凹陷区；以及
利用绝缘材料来填充所述凹陷区、所述第二缝隙、所述孔、以及所述第一缝隙。
18.如技术方案17所述的方法，其中，所述第三材料层包括所述牺牲材料，使得利用相同的刻蚀工艺来执行所述第一缝隙的开放和所述凹陷区的形成。
19.如技术方案9所述的方法，其中，所述第一材料层和所述第四材料层包括绝缘图案材料，
所述第二材料层和所述第五材料层包括导电图案材料，以及
所述第三材料层包括绝缘材料。
20.如技术方案19所述的方法，还包括以下步骤：利用绝缘材料来填充所述孔和所述第二缝隙。

Claims (10)

1.一种半导体器件，包括：
层叠组，每个层叠组包括层间绝缘图案和导电图案并且层叠成至少两个层级，其中，所述绝缘图案和所述导电图案在衬底之上交替地层叠并且通过缝隙分隔开；以及
支撑体，所述支撑体包括孔，并且形成在所述层叠组之间。
2.如权利要求1所述的半导体器件，其中，所述支撑体包括导电层、氧化硅层、氮化硅层中的任意一种。
3.如权利要求1所述的半导体器件，其中，所述支撑体与每个层叠组的层间绝缘图案中的任意一个接触。
4.如权利要求1所述的半导体器件，其中，所述层叠组的缝隙经由所述孔耦接。
5.如权利要求1所述的半导体器件，其中，还包括填充所述缝隙和所述孔的绝缘结构。
6.如权利要求1所述的半导体器件，还包括沟道层，所述沟道层穿通所述层叠组和所述支撑体。
7.如权利要求6所述的半导体器件，还包括源极区，所述源极区形成在所述衬底中并且与所述沟道层耦接。
8.如权利要求6所述的半导体器件，还包括：
管道沟道层，所述管道沟道层与所述沟道层耦接；以及
管道栅，所述管道栅包围所述管道沟道层。
9.一种制造半导体器件的方法，所述方法包括以下步骤：
交替地层叠第一材料层和第二材料层；
形成穿通所述第一材料层和所述第二材料层的第一缝隙；
形成填充所述第一缝隙的第三材料层；以及
在所述第一材料层至所述第三材料层之上形成支撑体、第四材料层、以及第五材料层，其中，穿过所述支撑体形成孔，在所述支撑体之上交替地层叠所述第四材料层和所述第五材料层，并且穿过所述第四材料层和所述第五材料层形成第二缝隙。
10.如权利要求9所述的方法，还包括以下步骤：
经由利用所述支撑体作为刻蚀停止层的刻蚀工艺，通过刻蚀所述第四材料层和所述第五材料层，形成将所述支撑体开放的第一沟道孔；
通过刻蚀经由所述第一沟道孔开放的所述支撑体来形成第二沟道孔；
通过经由所述第二沟道孔来刻蚀所述第一材料层和所述第二材料层而形成第三沟道孔；以及
在所述第一沟道孔至所述第三沟道孔中形成沟道层。
CN201410056333.6A 2013-09-10 2014-02-19 半导体器件及其制造方法 Active CN104425505B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0108570 2013-09-10
KR20130108570A KR20150029403A (ko) 2013-09-10 2013-09-10 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN104425505A true CN104425505A (zh) 2015-03-18
CN104425505B CN104425505B (zh) 2019-05-07

Family

ID=52624714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410056333.6A Active CN104425505B (zh) 2013-09-10 2014-02-19 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US9281316B2 (zh)
KR (1) KR20150029403A (zh)
CN (1) CN104425505B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140643A (zh) * 2015-11-20 2018-06-08 桑迪士克科技有限责任公司 用于埋入源极线的包含支撑基座结构的三维nand设备及制造其的方法
CN109346469A (zh) * 2017-08-01 2019-02-15 爱思开海力士有限公司 半导体器件及其制造方法
CN110047812A (zh) * 2015-07-31 2019-07-23 爱思开海力士有限公司 半导体器件及其制造方法
CN111564446A (zh) * 2019-02-13 2020-08-21 爱思开海力士有限公司 半导体装置
CN112310098A (zh) * 2019-07-23 2021-02-02 爱思开海力士有限公司 半导体装置及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613896B2 (en) 2015-03-18 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device with conductive columnar body
KR20170023654A (ko) * 2015-08-24 2017-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20170131121A (ko) * 2016-05-20 2017-11-29 삼성전자주식회사 반도체 소자
KR102608180B1 (ko) * 2016-06-01 2023-12-01 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102630954B1 (ko) * 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10886364B2 (en) * 2018-02-06 2021-01-05 International Business Machines Corporation Vertical memory cell with mechanical structural reinforcement
EP3815133B1 (en) * 2018-10-09 2023-07-05 Yangtze Memory Technologies Co., Ltd. Inter-deck plug in three-dimensional memory device and method for forming same
CN110914989B (zh) 2019-06-17 2021-09-14 长江存储科技有限责任公司 不具有栅极线缝隙的三维存储器件及用于形成其的方法
CN113745235B (zh) * 2019-06-17 2024-04-26 长江存储科技有限责任公司 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法
CN110246843B (zh) * 2019-06-27 2020-10-27 长江存储科技有限责任公司 一种3d nand存储器件
KR20210043101A (ko) 2019-10-11 2021-04-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20210051275A (ko) 2019-10-30 2021-05-10 삼성전자주식회사 수직형 메모리 장치
KR20210112051A (ko) 2020-03-04 2021-09-14 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20220013252A (ko) * 2020-07-24 2022-02-04 삼성전자주식회사 반도체 메모리 장치
US11690223B2 (en) * 2021-01-27 2023-06-27 Macronix International Co., Ltd. 3D memory device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109065A1 (en) * 2008-11-06 2010-05-06 Jin-Yong Oh Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
US20110309431A1 (en) * 2010-06-21 2011-12-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
CN102456675A (zh) * 2010-10-25 2012-05-16 三星电子株式会社 三维半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559958B1 (ko) 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109065A1 (en) * 2008-11-06 2010-05-06 Jin-Yong Oh Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
US20110309431A1 (en) * 2010-06-21 2011-12-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
CN102456675A (zh) * 2010-10-25 2012-05-16 三星电子株式会社 三维半导体器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047812A (zh) * 2015-07-31 2019-07-23 爱思开海力士有限公司 半导体器件及其制造方法
CN110047812B (zh) * 2015-07-31 2024-04-26 爱思开海力士有限公司 半导体器件及其制造方法
CN108140643A (zh) * 2015-11-20 2018-06-08 桑迪士克科技有限责任公司 用于埋入源极线的包含支撑基座结构的三维nand设备及制造其的方法
CN108140643B (zh) * 2015-11-20 2022-03-15 桑迪士克科技有限责任公司 用于埋入源极线的包含支撑基座结构的三维nand设备及制造其的方法
CN109346469A (zh) * 2017-08-01 2019-02-15 爱思开海力士有限公司 半导体器件及其制造方法
CN109346469B (zh) * 2017-08-01 2022-11-29 爱思开海力士有限公司 半导体器件及其制造方法
CN111564446A (zh) * 2019-02-13 2020-08-21 爱思开海力士有限公司 半导体装置
CN112310098A (zh) * 2019-07-23 2021-02-02 爱思开海力士有限公司 半导体装置及其制造方法
US11823999B2 (en) 2019-07-23 2023-11-21 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20160141302A1 (en) 2016-05-19
US20150069484A1 (en) 2015-03-12
US9281316B2 (en) 2016-03-08
US9455272B2 (en) 2016-09-27
KR20150029403A (ko) 2015-03-18
CN104425505B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
CN104425505A (zh) 半导体器件及其制造方法
CN109309095B (zh) 三维半导体器件
US9202780B2 (en) Three dimensional semiconductor device including pads
CN105321924B (zh) 半导体器件及其制造方法
US20210134836A1 (en) Semiconductor device and manufacturing method of the same
KR102125018B1 (ko) 반도체 장치 및 그 제조방법
KR102027133B1 (ko) 반도체 소자 및 그 제조 방법
CN109148457A (zh) 半导体器件及其制造方法
KR102650424B1 (ko) 반도체 메모리 장치
KR20170112292A (ko) 반도체 장치 및 그 제조 방법
CN103824859A (zh) 半导体器件及其制造方法
CN103681680A (zh) 半导体器件及其制造方法
KR20130066950A (ko) 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
KR20150064520A (ko) 반도체 장치 및 그 제조방법
KR20130141876A (ko) 반도체 장치 및 그 제조 방법
CN103247632A (zh) 半导体器件及其制造方法
US8847304B1 (en) Semiconductor device
CN103117282A (zh) 三维非易失性存储器件、存储系统及制造方法
US8698231B2 (en) Semiconductor device and method of manufacturing the same
CN103165620A (zh) 三维非易失性存储器件、存储系统及其制造方法
US20150041901A1 (en) Semiconductor memory device
KR20210052934A (ko) 반도체 메모리 장치 및 그 제조방법
KR20170002080A (ko) 반도체 장치 및 그 제조방법
KR20140071778A (ko) 반도체 소자 및 그 제조 방법
KR20140093106A (ko) 3차원 플래쉬 메모리 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant