CN104425468A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN104425468A
CN104425468A CN201410190721.3A CN201410190721A CN104425468A CN 104425468 A CN104425468 A CN 104425468A CN 201410190721 A CN201410190721 A CN 201410190721A CN 104425468 A CN104425468 A CN 104425468A
Authority
CN
China
Prior art keywords
semiconductor chip
molding material
substrate
chip
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410190721.3A
Other languages
English (en)
Other versions
CN104425468B (zh
Inventor
小泽勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104425468A publication Critical patent/CN104425468A/zh
Application granted granted Critical
Publication of CN104425468B publication Critical patent/CN104425468B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

实施方式的半导体封装具有：基板、第一半导体芯片、第一线、第一模铸材料、第二半导体芯片、第三半导体芯片、第二线及第二模铸材料。所述基板具有第一、第二焊盘。所述第一半导体芯片设置于所述基板上。所述第一线将所述第一焊盘和所述第一半导体芯片电连接。所述第一模铸材料将所述基板上的所述第一半导体芯片及所述第一线密封。所述第二半导体芯片设置于所述第一模铸材料上。所述第三半导体芯片设置于所述第二半导体芯片上。所述第二线将所述第二焊盘和所述第二半导体芯片电连接。所述第二模铸材料将所述基板上的所述第一模铸材料、所述第二、第三半导体芯片及所述第二线密封。

Description

半导体封装
本申请以美国临时专利申请61/874540号(申请日：2013年9月6日)为基础并享受其优先权。本申请通过参照该在先申请而包括其全部内容。技术领域
本发明涉及半导体封装。
背景技术
近年来，将多个半导体芯片在一个封装内密封的多芯片封装(MCP)(Multi-chip package)以移动设备等电子设备为中心而被广泛使用。例如，将NAND闪存及其控制器配置于基板上并将这些元件用模铸材料密封的模铸型半导体封装正在产品化。
发明内容
本发明提供外形尺寸小的半导体封装。
实施方式的半导体封装具有：基板、第一半导体芯片、第一线、第一模铸材料、第二半导体芯片、第三半导体芯片、第二线及第二模铸材料。所述基板具有第一、第二焊盘。所述第一半导体芯片设置于所述基板上。所述第一线将所述第一焊盘和所述第一半导体芯片电连接。所述第一模铸材料将所述基板上的所述第一半导体芯片及所述第一线密封。所述第二半导体芯片设置于所述第一模铸材料上。所述第三半导体芯片设置于所述第二半导体芯片上。所述第二线将所述第二焊盘和所述第二半导体芯片电连接。所述第二模铸材料将所述基板上的所述第一模铸材料、所述第二、第三半导体芯片及所述第二线密封。
附图说明
图1是第一实施方式的半导体封装的俯视图。
图2是沿图1中的所述半导体封装的2-2线的剖视图。
图3是所述第一实施方式的第一变形例的半导体封装的剖视图。
图4是所述第一实施方式的第二变形例的半导体封装的剖视图。
图5是第二实施方式的半导体封装的剖视图。
图6是所述第二实施方式的第一变形例的半导体封装的剖视图。
图7是所述第二实施方式的第二变形例的半导体封装的剖视图。
图8是所述第二实施方式的第三变形例的半导体封装的剖视图。
图9是第三实施方式的半导体封装的剖视图。
图10是所述第三实施方式的第一变形例的半导体封装的剖视图。
图11是所述第三实施方式的第二变形例的半导体封装的剖视图。
图12是所述第三实施方式的第三变形例的半导体封装的剖视图。
图13是第四实施方式的控制器芯片和NAND芯片的俯视图。
图14是比较例的控制器芯片和NAND芯片的俯视图。
图15是概要地表示所述实施方式的基板的SATA信号的布线层的剖视图。
图16A是表示所述实施方式的半导体封装的焊料球的排列的仰视图。
图16B是所述实施方式的半导体封装的侧视图。
图16C是图2所示的所述半导体封装的俯视图。
图17是所述实施方式的半导体封装的焊料球的排列的概要图。
图18是具有所述实施方式的半导体封装的电子设备的框图。
图19是表示所述半导体封装10的构成的框图。
具体实施方式
下面参照附图来说明实施方式。在以下的说明中，对于具有相同功能及构成的构成要素，标注相同标记，且仅在必要的情况下进行重复说明。此外，以下所示的各实施方式仅是例示用于使该实施方式的技术思想具体化的装置和/或方法，并没有将构成部件的材质、形状、结构及配置等限定于下述内容。
(第一实施方式)
图1是第一实施方式的半导体封装的俯视图。图2是沿图1中的所述半导体封装的2-2线的剖视图。
半导体封装10具备：基板11、控制器芯片12、NAND芯片13A、13B、13C、13D、线14、15A、15B、15C、15D、模铸材料16、17、安装膜18、19A、19B、19C、19D及焊料球21。再有，在图1中省略了线。所述NAND芯片13A-13D是形成有NAND闪存的半导体芯片。控制器芯片12是形成有控制所述NAND闪存的动作的控制器的半导体芯片。
NAND闪存可以采用在一个单元记录一位(比特)的单层单元(SLC)方式，也可以采用在一个单元记录两位以上的多层单元(MLC)方式。各NAND芯片13A、13B、13C、13D的外形尺寸是例如12×10mm。控制器芯片12的外形尺寸是例如6×6mm。NAND芯片13A、13B、13C、13D及控制器芯片12的大小并不限于此。各NAND芯片13A、13B、13C、13D的厚度可以相同，也可以不同。
在所述基板11上，配置有控制器芯片12。控制器芯片12通过安装膜18而固定于基板11上。在控制器芯片12的焊盘和基板11的焊盘之间，结合有线14。线14将控制器芯片12的焊盘和基板11的焊盘间电连接。控制器芯片12的焊盘例如分别沿控制器芯片12的四边配置。例如，沿第一边配置有第一焊盘组，沿第二边配置有第二焊盘组，沿第三边配置有第三焊盘组，沿第四边配置有第四焊盘组。
在所述基板11上，形成有将控制器芯片12及线14密封的模铸材料16。通过将基板11上的控制器芯片12及线14用模铸材料16密封，而保护控制器芯片12及线14免受来自外部的应力、潮气、污染物质等的影响。可使用厚安装膜来代替模铸材料16。通过以上结构，而形成将控制器芯片12密封的模铸型半导体封装(第一模铸封装(モールドパッケージ))。
在所述模铸材料16上，将NAND芯片13A、13B、13C、13D分别在一端方向上偏移焊盘区域并进行层叠。即、NAND芯片13A通过安装膜19A而固定于模铸材料16上。NAND芯片13B通过安装膜19B而固定于NAND芯片13A上。NAND芯片13C通过安装膜19C而固定于NAND芯片13B上。再有，NAND芯片13D通过安装膜19D而固定于NAND芯片13C上。
在NAND芯片13A的焊盘和基板11的焊盘之间，结合有线15A。NAND芯片13A的焊盘例如仅沿NAND芯片13A的一边配置。线15A将NAND芯片13A的焊盘和基板11的焊盘间电连接。在NAND芯片13B的焊盘和NAND芯片13A的焊盘之间，结合有线15B。NAND芯片13B的焊盘例如仅沿与NAND芯片13A的焊盘相同侧的一边配置。线15B将NAND芯片13B的焊盘和NAND芯片13A的焊盘间电连接。
在NAND芯片13C的焊盘和NAND芯片13B的焊盘之间，结合有线15C。NAND芯片13C的焊盘例如仅沿与NAND芯片13B的焊盘相同侧的一边配置。线15C将NAND芯片13C的焊盘和NAND芯片13B的焊盘间电连接。再有，在NAND芯片13D的焊盘和NAND芯片13C的焊盘之间，结合有线15D。NAND芯片13D的焊盘例如仅沿与NAND芯片13C的焊盘相同侧的一边配置。线15D将NAND芯片13D的焊盘和NAND芯片13C的焊盘间电连接。
在所述基板11上，形成有将模铸材料16、NAND芯片13A-13D及线15A-15D密封的模铸材料17。通过将基板11上的所述NAND芯片13A-13D及线15A-15D用模铸材料17密封，而保护这些NAND芯片及线免受来自外部的应力、潮气、污染物质等的影响。再有，在基板11的、与形成有模铸材料17的面相对的背面，形成有外部连接用的焊料球21。通过以上结构，而形成将NAND芯片13A-13D密封的模铸型半导体封装(第二模铸封装)。
在所述基板11，根据需要而使用多层的布线基板。所述模铸材料16、17可以是含有相同材料的树脂，也可以是含有不同材料的树脂。模铸材料16使用结合用的树脂。模铸材料17使用压铸模(トランスファモールド)用的树脂。在使用结合用的树脂的情况下，可设置将应成形的模铸材料的外形包围的框，并向框内喷吐树脂。如果如上述那样设置框来喷吐树脂，则树脂大体上不会流到端部，可保持模铸材料的中央部的平坦性。模铸材料16、17还可使用模具来成形。如果使用模具，则优选保持模铸材料的上表面的平坦性。模铸材料17还可通过压缩成形来成形。
所述第一实施方式的半导体封装10具有以下结构：基板11上的控制器芯片12由模铸材料16密封，且模铸材料16上的、层叠的NAND芯片13A-13D由模铸材料17密封。这样，通过在控制器芯片12上配置层叠的NAND芯片13A-13D，与将控制器芯片12和NAND芯片13A-13D平置的情况相比，能减小半导体封装的外形尺寸。再有，在将控制器芯片12的焊盘沿四边配置的情况下，难以在控制器芯片12上直接层叠NAND芯片，因此采用本实施方式的半导体封装的结构更优选。
图3是表示所述第一实施方式的第一变形例的半导体封装的结构的剖视图。
半导体封装20还具有比所述NAND芯片13A、13B、13C、13D外形尺寸大的NAND芯片22A、22B、22C、22D及安装膜23A、23B、23C、23D。在所述模铸材料16上，层叠有NAND芯片22A、22B、22C、22D。再有，控制器芯片12的外形尺寸和NAND芯片22A-22D的外形尺寸可大体相同，或者，NAND芯片22A-22D的外形尺寸可比控制器芯片12的外形尺寸大。
NAND芯片22A通过安装膜23A固定于模铸材料16上。NAND芯片22B通过安装膜23B而固定于NAND芯片22A上。NAND芯片22C通过安装膜23C而固定于NAND芯片22B上。再有，NAND芯片22D通过安装膜23D而固定于NAND芯片22C上。如图3所示，NAND芯片22A-22D从模铸材料16的侧面突出。换言之，在将基板11、控制器芯片12、NAND芯片22A-22D、模铸材料16、17剖开的剖面中，NAND芯片22A-22D从模铸材料16突出。其他构成及效果与图2所示的半导体封装相同。
再有，可以如第一实施方式那样仅一部分NAND芯片(上侧两个NAND芯片13C、13D)从模铸材料16的侧面突出，或者，也可如第一变形例那样全部NAND芯片22A-22D都从模铸材料16的侧面突出，或者，还可任何NAND芯片22A-22D均不从模铸材料16的侧面突出。这可根据NAND芯片13A-13D、22A-22D的外形尺寸、控制器芯片12的外形尺寸等来决定。
图4是表示所述第一实施方式的第二变形例的半导体封装的结构的剖视图。
半导体封装30还具有在基板11上配置的电子部件24。基板11上的电子部件24由模铸材料17密封。电子部件24包括振荡器、温度传感器、EEPROM、芯片电阻、芯片电容器等。电子部件24通过例如在基板11的表层或内层构成的布线而与控制器芯片12、NAND芯片13A-13D等连接。其他构成及效果与图2所示的半导体封装相同。
(第二实施方式)
在第二实施方式中，说明了将基板11上的控制器芯片和DRAM芯片用模铸材料密封且还将所述密封材料上的NAND芯片用模铸材料密封的例子。
图5是表示第二实施方式的半导体封装的结构的剖视图。
半导体封装40还具有DRAM芯片25、安装膜26、线27及模铸材料28。DRAM芯片25是形成有动态随机存取存储器(DRAM)的半导体芯片。再有，不限于DRAM，也可形成有静态随机存取存储器(SRAM)、磁阻随机存取存储器(MRAM)等。DRAM芯片25的外形尺寸例如比NAND芯片13A-13D和/或控制器芯片12小。但是，根据所需的DRAM的容量，也可比NAND芯片13A-13D和/或控制器芯片12大。
在所述基板11上，配置有控制器芯片12及DRAM25。控制器芯片12通过安装膜18固定于基板11上。在控制器芯片12的焊盘和基板11的焊盘之间，结合有线14。DRAM芯片25通过安装膜26固定于基板11上。在DRAM芯片25的焊盘和基板11的焊盘之间，结合有线27。DRAM芯片25的焊盘例如沿芯片的中心线配置(中心焊盘)。线27将DRAM芯片25的焊盘和基板11的焊盘间电连接。
在所述基板11上，形成有将控制器芯片12、DRAM芯片25及线14、27密封的模铸材料28。通过将基板11上的控制器芯片12、DRAM芯片25及线14、27用模铸材料28密封，而保护控制器芯片12、DRAM芯片25及线14、27免受来自外部的应力、潮气、污染物质等的影响。通过以上结构，而形成将控制器芯片12及DRAM芯片25密封的模铸型半导体封装(第一模铸封装)。
在所述模铸材料28上，层叠有NAND芯片13A、13B、13C、13D。NAND芯片13A通过安装膜19A而固定于模铸材料28上。NAND芯片13B通过安装膜19B而固定于NAND芯片13A上。NAND芯片13C通过安装膜19C而固定于NAND芯片13B上。再有，NAND芯片13D通过安装膜19D而固定于NAND芯片13C上。
在NAND芯片13A的焊盘和基板11的焊盘之间，结合有线15A。在NAND芯片13B的焊盘和NAND芯片13A的焊盘之间，结合有线15B。在NAND芯片13C的焊盘和NAND芯片13B的焊盘之间，结合有线15C。再有，在NAND芯片13D的焊盘和NAND芯片13C的焊盘之间，结合有线15D。
在所述基板11上，形成有将模铸材料28、NAND芯片13A-13D及线15A-15D密封的模铸材料17。通过将基板11上的所述NAND芯片13A-13D及线15A-15D用模铸材料17密封，而保护该NAND芯片及线免受来自外部的应力、潮气、污染物质等的影响。再有，在基板11的、与形成有模铸材料17的面相对的背面，形成有外部连接用的焊料球21。通过以上结构，而形成将NAND芯片13A-13D密封的模铸型半导体封装(第二模铸封装)。
所述第二实施方式的半导体封装40具有以下结构：基板11上的控制器芯片12和DRAM芯片25由模铸材料28密封，且模铸材料28上的、层叠的NAND芯片13A-13D由模铸材料17密封。这样，即使在基板11上配置DRAM芯片25的情况下，通过在控制器芯片12上配置层叠的NAND芯片13A-13D，而能减小半导体封装的外形尺寸。其他构成及效果与图2所示的第一实施方式相同。再有，在将DRAM25的焊盘沿中心线配置(中心焊盘)的情况下，难以在DRAM芯片25上直接层叠NAND芯片13A-13D，因此采用本实施方式的半导体封装的结构更优选。
图6是表示所述第二实施方式的第一变形例的半导体封装的结构的剖视图。
半导体封装50还具有比所述NAND芯片13A-13D外形尺寸大的NAND芯片22A-22D及安装膜23A-23D。在所述模铸材料28上，层叠有NAND芯片22A-22D。再有，如图6所示，NAND芯片22A-22D重叠至DRAM芯片25的上方。其他构成及效果与图5所示的第二实施方式相同。
图7是表示所述第二实施方式的第二变形例的半导体封装的结构的剖视图。
半导体封装60还具有配置于基板11上的电子部件24。基板11上的电子部件24由模铸材料17密封。电子部件24包括振荡器、温度传感器、EEPROM、电阻、电容器等。其他构成及效果与图5所示的第二实施方式相同。
图8是表示所述第二实施方式的第三变形例的半导体封装的结构的剖视图。在图5所示的第二实施方式中，将控制器芯片12和DRAM芯片25用同一模铸材料28密封，但是，在该第三变形例中没有将DRAM芯片25用模铸材料28密封，而是用模铸材料17密封。
在所述基板11上，配置有控制器芯片12及DRAM芯片25。控制器芯片12通过安装膜18而固定于基板11上。DRAM芯片25通过安装膜26而固定于基板11上。再有，在所述基板11上，形成有将控制器芯片12及线14密封的模铸材料16。
在所述模铸材料16上，层叠有NAND芯片13A-13D。在所述基板11上，形成有将模铸材料16、NAND芯片13A-13D、DRAM芯片25及线15A-15D、27密封的模铸材料17。通过将基板11上的NAND芯片13A-13D、DRAM芯片25及线15A-15D、27用模铸材料17密封，而保护该NAND芯片、DRAM芯片及线免受来自外部的应力、潮气、污染物质等的影响。
所述第三变形例的半导体封装70具有以下结构：基板11上的控制器芯片12由模铸材料16密封，且模铸材料16上的、层叠的NAND芯片13A-13D及DRAM芯片25由模铸材料17密封。这样，即使在基板11上配置DRAM芯片25的情况下，通过在控制器芯片12上配置层叠的NAND芯片13A-13D，而能减小半导体封装的外形尺寸。其他构成及效果与图5所示的第二实施方式相同
(第三实施方式)
在第三实施方式中，说明了在模铸材料上层叠更多的NAND芯片并将这些芯片用模铸材料密封的例子。
图9是表示第三实施方式的半导体封装的结构的剖视图。
半导体封装80还具有NAND芯片13E、13F、13G、13H、安装膜19E、19F、19G、19H及线15E、15F、15G、15H。
在所述模铸材料16上，将NAND芯片13A-13D分别在第一方向上偏移焊盘区域并进行层叠。再有，在NAND芯片13D上，NAND芯片13E-13H分别在与所述第一方向相反的第二方向上偏移焊盘区域并进行层叠。换言之，在将基板11、NAND芯片13A-13H、模铸材料16、17剖开的剖面中，NAND芯片13A-13D在所述剖面的所述第一方向上偏移焊盘区域量地配置，NAND芯片13E-13H在所述第二方向上偏移焊盘区域量地分别配置。
NAND芯片13E通过安装膜19E而固定于NAND芯片13D上。NAND芯片13F通过安装膜19F而固定于NAND芯片13E上。NAND芯片13G通过安装膜19G而固定于NAND芯片13F上。NAND芯片13H通过安装膜19H而固定于NAND芯片13G上。再有，在基板11上配置有电子部件24。
在NAND芯片13E的焊盘和基板11的焊盘之间，结合有线15E。线15E将NAND芯片13E的焊盘和基板11的焊盘间电连接。在NAND芯片13F的焊盘和NAND芯片13E的焊盘之间，结合有线15F。线15F将NAND芯片13F的焊盘和NAND芯片13E的焊盘间电连接。
在NAND芯片13G的焊盘和NAND芯片13F的焊盘之间，结合有线15G。线15G将NAND芯片13G的焊盘和NAND芯片13F的焊盘间电连接。再有，在NAND芯片13H的焊盘和NAND芯片13G的焊盘之间，结合有线15H。线15H将NAND芯片13H的焊盘和NAND芯片13G的焊盘间电连接。
在所述基板11上，形成有将模铸材料16、NAND芯片13A-13H、线15A-15H及电子部件24密封的模铸材料17。通过将基板11上的所述NAND芯片13A-13H、线15A-15H及电子部件24用模铸材料17密封，而保护该NAND芯片、线及电子部件免受来自外部的应力、潮气、污染物质等的影响。再有，在基板11的背面，形成有外部连接用的焊料球21。通过以上结构，而形成模铸型半导体封装(模铸封装)。其他构成及效果与图2所示的第一实施方式相同。再有，为了保证所述半导体封装的厚度较薄，可减小NAND芯片13A-13H的各半导体基板的厚度。
图10是表示所述第三实施方式的第一变形例的半导体封装的结构的剖视图。该第一变形例的半导体封装90是在模铸材料上层叠更多的NAND芯片并将这些芯片用模铸材料密封的另一例子，NAND芯片的层叠方式与图9的结构不同。
在所述模铸材料16上，NAND芯片13A-13H分别在第一方向和与所述第一方向相反的第二方向上交替地偏移焊盘区域并层叠。换言之，在将基板11、NAND芯片13A-13H、模铸材料28、17剖开的剖面中，NAND芯片13A-13H分别在所述剖面的所述第一方向和所述第二方向上偏移焊盘区域量地配置。
在NAND芯片13A的焊盘和基板11的焊盘之间，结合有线15A。线15A将NAND芯片13A的焊盘和基板11的焊盘间电连接。在NAND芯片13B的焊盘和基板11的焊盘之间，结合有线15B。线15B将NAND芯片13B的焊盘和基板11的焊盘间电连接。
在NAND芯片13C的焊盘和基板11的焊盘之间，结合有线15C。线15C将NAND芯片13C的焊盘和基板11的焊盘间电连接。在NAND芯片13D的焊盘和基板11的焊盘之间，结合有线15D。线15D将NAND芯片13D的焊盘和基板11的焊盘间电连接。
在NAND芯片13E的焊盘和基板11的焊盘之间，结合有线15E。线15E将NAND芯片13E的焊盘和基板11的焊盘间电连接。在NAND芯片13F的焊盘和基板11的焊盘之间，结合有线15F。线15F将NAND芯片13F的焊盘和基板11的焊盘间电连接。
在NAND芯片13G的焊盘和基板11的焊盘之间，结合有线15G。线15G将NAND芯片13G的焊盘和基板11的焊盘间电连接。再有，在NAND芯片13H的焊盘和基板11的焊盘之间，结合有线15H。线15H将NAND芯片13H的焊盘和基板11的焊盘间电连接。
在所述基板11上，形成有将模铸材料16、NAND芯片13A-13H、线15A-15H及电子部件24密封的模铸材料17。通过将基板11上的所述NAND芯片13A-13H、线15A-15H及电子部件24用模铸材料17密封，而保护该NAND芯片、线及电子部件免受来自外部的应力、潮气、污染物质等的影响。通过以上结构，而形成模铸型半导体封装(模铸封装)。其他构成及效果与图2所示的第一实施方式相同。
图11是表示所述第三实施方式的第二变形例的半导体封装的结构的剖视图。该第二变形例的半导体封装100是将基板11上的控制器芯片和DRAM芯片用模铸材料28密封并在所述模铸材料28上层叠更多的NAND芯片的例子。
在所述基板11上，配置有控制器芯片12及DRAM25。控制器芯片12通过安装膜18而固定于基板11上。DRAM25通过安装膜26而固定于基板11上。
再有，在所述基板11上，形成有将控制器芯片12、DRAM芯片25及线14、27密封的模铸材料28。通过将基板11上的控制器芯片12、DRAM芯片25及线14、27用模铸材料28密封，而保护控制器芯片12、DRAM芯片25及线14、27免受来自外部的应力、潮气、污染物质等的影响。
在所述模铸材料28上，将NAND芯片13A-13D分别在第一方向上偏移焊盘区域并进行层叠。再有，在NAND芯片13D上，NAND芯片13E-13H分别在所述第二方向上偏移焊盘区域并进行层叠。
在所述基板11上，形成有将模铸材料28、NAND芯片13A-13H、线15A-15H及电子部件24密封的模铸材料17。通过将基板11上的NAND芯片13A-13H、线15A-15H及电子部件24用模铸材料17密封，而保护该NAND芯片、线及电子部件免受来自外部的应力、潮气、污染物质等的影响。再有，在基板11的背面，形成有外部连接用的焊料球21。其他构成及效果与图9所示的第三实施方式相同。
图12是表示所述第三实施方式的第三变形例的半导体封装的结构的剖视图。该第三变形例的半导体封装110是将基板11上的控制器芯片和DRAM芯片用模铸材料28密封并在所述模铸材料28上层叠更多的NAND芯片的另一例子，NAND芯片的层叠方式不同。
在所述基板11上，配置有控制器芯片12及DRAM25。控制器芯片12通过安装膜18而固定于基板11上。DRAM25通过安装膜26而固定于基板11上。
再有，在所述基板11上，形成有将控制器芯片12、DRAM芯片25及线14、27密封的模铸材料28。
在所述模铸材料28上，NAND芯片13A-13H分别在所述第一方向和所述第二方向上交替地偏移焊盘区域并进行层叠。
在所述基板11上，形成有将模铸材料28、NAND芯片13A-13H、线15A-15H及电子部件24密封的模铸材料17。通过将基板11上的所述NAND芯片13A-13H、线15A-15H及电子部件24用模铸材料17密封，而保护该NAND芯片、线及电子部件免受来自外部的应力、潮气、污染物质等的影响。通过以上结构，而形成模铸型半导体封装(模铸封装)。其他构成及效果与图10所示的第一变形例相同。
(第四实施方式)
在第四实施方式中，说明在所述第一－第三实施方式的控制器芯片12和基板11之间经线传输串行高级技术附件(SATA)标准的信号(以下记为SATA信号)的情况下降低噪音对于SATA信号的的影响的例子。再有，描述所述实施方式的半导体封装的端子排列。还有，只要是基于高速接口标准的信号，就能适用与本实施方式的半导体封装的端子排列相同的构成，不一定限于SATA标准。例如，可在传输串行连接小型计算机系统接口(SAS)标准、快捷外设互联(PCIe)标准等的信号的情况下适用。
图13是从上面观察第四实施方式的控制器芯片和NAND芯片的图。此外，图14是从上面观察比较例的控制器芯片和NAND芯片的图。
如图14所示，在控制器芯片12的一端，配置有传输SATA信号的线14S。此外，在将控制器芯片12密封的模铸材料上，层叠有NAND芯片13A、13B。在NAND芯片13B的一端，配置有传输信号的线15B。
这样，在线14S和线15B配置于同一端侧的情况下，线14S和线15B重叠，通过在线15B传输的信号而使噪音作用于(乗る)在线14S传输的SATA信号。
于是，在第四实施方式中，如图13所示，使NAND芯片13B的线15B的位置旋转90度，以至少使线14S和线15B不重叠。即、NAND13A、13B的线15A、15B配置成不与控制器芯片12的线14S重叠。这样，能降低噪音对在线14S传输的SATA信号施加的影响。
再有，该例子在NAND芯片的线结合于相对的两端或一端的情况下有效。
此外，在第一－第三实施方式的半导体封装的基板11，也采取对策以使其他信号不向SATA信号的传输路施加噪音。在下面对该对策进行描述。
图15是概要地表示所述基板11的SATA信号的布线层的剖视图。此处，基板11是具有六个布线层的多层基板。
所述基板11的含有焊盘的布线41通过线与控制器芯片的焊盘连接。布线41形成于第一布线层L1。所述布线41通过连接材料而连接于第三布线层L3的布线43。布线43通过连接材料而连接于第六布线层L6的布线45。再有，布线45连接于焊料球21。
SATA信号在该布线41、连接材料42、布线43、连接材料44及布线45的传输路传输。于是，使布线41、43、45的上层或下层的布线层为接地电位层。这样，将布线41、43、45用接地电位层屏蔽。此外，在布线41、43、45的上层或下层的布线层，没有形成图案。通过该对策，而降低噪音对所述传输路的SATA信号的影响。
此外，图16A是表示第一－第三实施方式的半导体封装的焊料球的排列的仰视图。图16B是所述半导体封装的侧视图，图16C是图2所示的所述半导体封装的俯视图。
如图16A所示，焊料球21在基板11的背面排列。示意地表示该焊料球21的分布的是图17。再有，图17所示的球排列基于JEDEC标准。
图17所示的、由区域31所示的分布是输入输出SATA信号的焊料球。由区域32所示的分布是用于将在所述半导体封装产生的热放出的散热球(サーマルボール)。由区域33所示的分布是输入输出信号的焊料球，由区域34所示的分布是被供给各种电源电压的焊料球。再有，由区域35所示的分布是被供给基准电压例如接地电位的焊料球，由区域36所示的分布是未连接或虚设、不能进行外部连接的焊料球。
在图17所示的球排列中，例如，在半导体封装中需要放热，因此配置有很多散热球(サーマルボール)。此外，根据向半导体封装供给的电流量来增加电源电压用的球以使在一个球流动的电流不超过允许值。
(第五实施方式)
所述第一-第四实施方式的半导体封装是例如将固态驱动器(SSD)成为球栅阵列(BGA)的封装。所述半导体封装搭载于个人计算机、服务器、移动电话等电子设备。在第五实施方式中，表示搭载了所述半导体封装的电子设备的一例。
图18是表示具有所述半导体封装的电子设备的构成的框图。
电子设备200具备半导体封装(此处为SSD)10、主控制器51及电源电路52。所述半导体封装10包括SSD，并作为电子设备200的存储装置发挥功能。电源电路52将电子设备200工作用的各种电源向主控制器51及半导体封装10供给。主控制器51控制包括半导体封装10、电源电路52在内的电子设备200的工作。主控制器51包括例如南桥芯片，且在与半导体封装10之间发送接收SATA信号等。
图19是表示所述半导体封装10的构成的框图。此处，表示了SSD的构成。
所述半导体封装10具备控制器芯片12、NAND芯片13A-13D、DRAM芯片25、振荡器(OSC)24A、电可擦可编程只读存储器(EEPROM)24B及温度传感器24C。
NAND芯片(NAND闪存)13A-13D是非易失性存储器，即使不进行电源供给的状态下也能保存数据。DRAM芯片25用于NAND芯片13A-13D的管理信息的保存和/或数据的缓存等。振荡器(OSC)24A将预定频率的工作信号向控制器供给。EEPROM24B将控制程序等作为固定信息储存。温度传感器24C检测半导体封装10内的温度，并向控制器通知。控制器12控制半导体封装10内的各部的工作。例如，使用从温度传感器24C接收的温度信息来控制所述各部的工作。
再有，在所述实施方式及变形例中，作为半导体封装，以由模铸材料密封的模铸型封装为例进行描述，但是，也可适用于由陶瓷材料密封的陶瓷封装等其他封装。
虽然对本发明的几个实施方式进行说明，但是，上述实施方式仅是例示，并不意在限定本发明的范围。这些新颖的实施方式能以其他各种方式来实施，在不脱离本发明主旨的范围内，能进行各种省略、替换、改变。这些实施方式和变形例包含于本发明的范围和主旨中，同样地，也包含于与记载于请求保护的范围记载的发明等同的范围中。

Claims (20)

1.一种半导体封装，其特征在于，具有：
基板，其具有第一、第二焊盘；
第一半导体芯片，其设置于所述基板上；
第一线，其将所述第一焊盘和所述第一半导体芯片电连接；
第一模铸材料，其将所述基板上的所述第一半导体芯片及所述第一线密封；
第二半导体芯片，其设置于所述第一模铸材料上；
第三半导体芯片，其设置于所述第二半导体芯片上；
第二线，其将所述第二焊盘和所述第二半导体芯片电连接；和
第二模铸材料，其将所述基板上的所述第一模铸材料、所述第二、第三半导体芯片及所述第二线密封。
2.根据权利要求1所述的半导体封装，其特征在于，
还具备：
第四半导体芯片，其设置于所述基板上，且被密封于所述第一模铸材料中；和
第三线，其将所述基板上的第三焊盘和所述第四半导体芯片电连接；
所述第三线被密封于所述第一模铸材料中。
3.根据权利要求1所述的半导体封装，其特征在于，
还具备电子部件，其设置于所述基板上，且被密封于所述第二模铸材料中。
4.根据权利要求1所述的半导体封装，其特征在于，
还具备：
第四半导体芯片，其设置于所述基板上，且被密封于所述第二模铸材料中；和
第三线，其将所述基板上的第三焊盘和所述第四半导体芯片电连接；
所述第三线被密封于所述第二模铸材料中。
5.根据权利要求1所述的半导体封装，其特征在于，
所述第一线传输SATA信号，所述第一线和所述第二线俯视观察不重叠。
6.根据权利要求1所述的半导体封装，其特征在于，
在将所述基板、所述第一、第二、第三半导体芯片、所述第一、第二模铸材料剖开的剖面中，所述第二、第三半导体芯片从所述第一模铸材料突出。
7.根据权利要求1所述的半导体封装，其特征在于，
还具备多个第四半导体芯片，其设置于所述第三半导体芯片上且被密封于所述第二模铸材料中，
在将所述基板、所述第一、第二、第三、第四半导体芯片、所述第一、第二模铸材料剖开的剖面中，所述第二、第三半导体芯片在所述剖面的第一方向上偏移焊盘区域量地配置，所述第四半导体芯片在与所述第一方向相反的第二方向上偏移焊盘区域量地分别配置。
8.根据权利要求1所述的半导体封装，其特征在于，
还具备多个第四半导体芯片，其设置于所述第三半导体芯片上且被密封于所述第二模铸材料中，
在将所述基板、所述第一、第二、第三、第四半导体芯片、所述第一、第二模铸材料剖开的剖面中，所述第二、第三、第四半导体芯片在所述剖面的第一方向和与所述第一方向相反的第二方向上交替偏移焊盘区域量地分别配置。
9.根据权利要求1所述的半导体封装，其特征在于，
所述第二、第三半导体芯片包括NAND闪存，所述第一半导体芯片包括控制所述NAND闪存的工作的控制器。
10.根据权利要求2所述的半导体封装，其特征在于，
所述第四半导体芯片包括动态随机存取存储器。
11.一种半导体封装，其特征在于，具有：
第一模铸封装，其设置于所述基板上，且具有：基板上的第一半导体芯片；第一线，其将所述基板上的第一焊盘和所述第一半导体芯片电连接；和第一模铸材料，其将所述基板上的所述第一半导体芯片及所述第一线密封；以及
第二模铸封装，其设置于所述基板及所述第一模铸封装上，且具有：第二及第三半导体芯片，其层叠于所述第一模铸封装上；第二线，其将所述基板上的第二焊盘和所述第二半导体芯片电连接；和第二模铸材料，其将所述基板上的所述第一模铸材料、所述第二半导体芯片、第三半导体芯片及所述第二线密封。
12.根据权利要求11所述的半导体封装，其特征在于，
还具备：
第四半导体芯片，其设置于所述基板上，且被密封于所述第一模铸材料中；和
第三线，其将所述基板上的第三焊盘和所述第四半导体芯片电连接；
所述第三线被密封于所述第一模铸材料中。
13.根据权利要求11所述的半导体封装，其特征在于，
还具备电子部件，其设置于所述基板上，且被密封于所述第二模铸材料中。
14.根据权利要求11所述的半导体封装，其特征在于，
还具备：
第四半导体芯片，其设置于所述基板上，且被密封于所述第二模铸材料中；和
第三线，其将所述基板上的第三焊盘和所述第四半导体芯片电连接；
所述第三线被密封于所述第二模铸材料中。
15.根据权利要求11所述的半导体封装，其特征在于，
所述第一线传输SATA信号，所述第一线和所述第二线俯视观察不重叠。
16.根据权利要求11所述的半导体封装，其特征在于，
在将所述基板、所述第一、第二、第三半导体芯片、所述第一、第二模铸材料剖开的剖面中，所述第二、第三半导体芯片从所述第一模铸材料突出。
17.根据权利要求11所述的半导体封装，其特征在于，
还具备多个第四半导体芯片，其设置于所述第三半导体芯片上且被密封于所述第二模铸材料中，
在将所述基板、所述第一、第二、第三、第四半导体芯片、所述第一、第二模铸材料剖开的剖面中，所述第二、第三半导体芯片在所述剖面的第一方向上偏移焊盘区域量地配置，所述第四半导体芯片在与所述第一方向相反的第二方向上偏移焊盘区域量地分别配置。
18.根据权利要求11所述的半导体封装，其特征在于，
还具备多个第四半导体芯片，其设置于所述第三半导体芯片上且被密封于所述第二模铸材料中，
在将所述基板、所述第一、第二、第三、第四半导体芯片、所述第一、第二模铸材料剖开的剖面中，所述第二、第三、第四半导体芯片在所述剖面的第一方向和与所述第一方向相反的第二方向上交替偏移焊盘区域量地分别配置。
19.根据权利要求11所述的半导体封装，其特征在于，
所述第二、第三半导体芯片包括NAND闪存，所述第一半导体芯片包括控制所述NAND闪存的工作的控制器。
20.根据权利要求12所述的半导体封装，其特征在于，
所述第四半导体芯片包括动态随机存取存储器。
CN201410190721.3A 2013-09-06 2014-05-07 半导体封装 Expired - Fee Related CN104425468B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361874540P 2013-09-06 2013-09-06
US61/874,540 2013-09-06

Publications (2)

Publication Number Publication Date
CN104425468A true CN104425468A (zh) 2015-03-18
CN104425468B CN104425468B (zh) 2018-08-10

Family

ID=52624828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410190721.3A Expired - Fee Related CN104425468B (zh) 2013-09-06 2014-05-07 半导体封装

Country Status (3)

Country Link
US (1) US10297571B2 (zh)
CN (1) CN104425468B (zh)
TW (1) TWI575713B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074919A (zh) * 2016-11-10 2018-05-25 三星电子株式会社 堆叠式半导体封装件
CN110211952A (zh) * 2018-02-28 2019-09-06 东芝存储器株式会社 半导体装置
CN110911380A (zh) * 2018-09-14 2020-03-24 东芝存储器株式会社 电子设备
CN112786543A (zh) * 2019-11-06 2021-05-11 铠侠股份有限公司 半导体封装件
CN113380744A (zh) * 2020-03-09 2021-09-10 铠侠股份有限公司 半导体装置
CN113823604A (zh) * 2021-08-06 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片堆叠封装件及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704593B2 (en) 2014-10-30 2017-07-11 Kabushiki Kaisha Toshiba Data storage device including nonvolatile memory in which on/off state of power source voltage is controlled
TWI613772B (zh) 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
US10147705B2 (en) * 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions
US11948917B2 (en) * 2019-04-23 2024-04-02 Intel Corporation Die over mold stacked semiconductor package
JP2022014121A (ja) * 2020-07-06 2022-01-19 キオクシア株式会社 半導体装置およびその製造方法
JP2023042073A (ja) * 2021-09-14 2023-03-27 キオクシア株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227240A1 (en) * 2003-05-12 2004-11-18 Bolken Todd O. Semiconductor component having encapsulated die stack
US20070170573A1 (en) * 2006-01-20 2007-07-26 Kuroda Soshi Semiconductor device, interposer chip and manufacturing method of semiconductor device
CN101120623A (zh) * 2005-01-27 2008-02-06 松下电器产业株式会社 多层电路基板的制造方法和多层电路基板
US20110175222A1 (en) * 2010-01-15 2011-07-21 Samsung Electronics Co., Ltd. Semiconductor package
CN102858090A (zh) * 2011-06-27 2013-01-02 株式会社东芝 半导体装置
US20130049221A1 (en) * 2011-08-31 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor package having plural semiconductor chips and method of forming the same
US20130049228A1 (en) * 2011-08-31 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor package having supporting plate and method of forming the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359340B1 (en) * 2000-07-28 2002-03-19 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US7778962B2 (en) * 2004-04-30 2010-08-17 Microsoft Corporation Client store synchronization through intermediary store change packets
JP2006049569A (ja) 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
JP2006216911A (ja) 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
JP4900661B2 (ja) 2006-02-22 2012-03-21 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
US7994643B2 (en) 2007-04-04 2011-08-09 Samsung Electronics Co., Ltd. Stack package, a method of manufacturing the stack package, and a digital device having the stack package
JP2010021449A (ja) 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
KR20120137051A (ko) * 2011-06-10 2012-12-20 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 그의 제조 방법
JP2013021216A (ja) 2011-07-13 2013-01-31 Toshiba Corp 積層型半導体パッケージ
US20130015589A1 (en) 2011-07-14 2013-01-17 Chih-Chin Liao Chip-on-package structure for multiple die stacks
JP2013089704A (ja) 2011-10-17 2013-05-13 Toshiba Corp 半導体装置
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227240A1 (en) * 2003-05-12 2004-11-18 Bolken Todd O. Semiconductor component having encapsulated die stack
CN101120623A (zh) * 2005-01-27 2008-02-06 松下电器产业株式会社 多层电路基板的制造方法和多层电路基板
US20070170573A1 (en) * 2006-01-20 2007-07-26 Kuroda Soshi Semiconductor device, interposer chip and manufacturing method of semiconductor device
US20110175222A1 (en) * 2010-01-15 2011-07-21 Samsung Electronics Co., Ltd. Semiconductor package
CN102858090A (zh) * 2011-06-27 2013-01-02 株式会社东芝 半导体装置
US20130049221A1 (en) * 2011-08-31 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor package having plural semiconductor chips and method of forming the same
US20130049228A1 (en) * 2011-08-31 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor package having supporting plate and method of forming the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074919A (zh) * 2016-11-10 2018-05-25 三星电子株式会社 堆叠式半导体封装件
CN108074919B (zh) * 2016-11-10 2023-04-07 三星电子株式会社 堆叠式半导体封装件
CN110211952A (zh) * 2018-02-28 2019-09-06 东芝存储器株式会社 半导体装置
CN110211952B (zh) * 2018-02-28 2023-08-01 铠侠股份有限公司 半导体装置
CN110911380A (zh) * 2018-09-14 2020-03-24 东芝存储器株式会社 电子设备
CN110911380B (zh) * 2018-09-14 2023-10-31 铠侠股份有限公司 电子设备
CN112786543A (zh) * 2019-11-06 2021-05-11 铠侠股份有限公司 半导体封装件
CN112786543B (zh) * 2019-11-06 2024-01-02 铠侠股份有限公司 半导体封装件
CN113380744A (zh) * 2020-03-09 2021-09-10 铠侠股份有限公司 半导体装置
CN113380744B (zh) * 2020-03-09 2024-02-23 铠侠股份有限公司 半导体装置
CN113823604A (zh) * 2021-08-06 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片堆叠封装件及其制作方法

Also Published As

Publication number Publication date
CN104425468B (zh) 2018-08-10
US20150069632A1 (en) 2015-03-12
US10297571B2 (en) 2019-05-21
TWI575713B (zh) 2017-03-21
TW201511233A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
CN104425468A (zh) 半导体封装
JP6865498B2 (ja) メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法
US8643175B2 (en) Multi-channel package and electronic system including the same
US8838885B2 (en) Solid state drive packages and related methods and systems
CN101504939B (zh) 半导体器件
KR101046394B1 (ko) 스택 패키지
CN102683331B (zh) 侧装控制器及其制造方法
US20030183914A1 (en) Improved memory package with a controller on one side of a printed circuited board and memory on another side of the circuit board
TWI680565B (zh) 具有封裝階段可組態性之半導體裝置
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
KR20120001340A (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
CN103715183A (zh) 半导体器件
KR20140045174A (ko) 패키지-온-패키지 타입의 패키지
CN105340078A (zh) 封装上封装结构
TWI529918B (zh) 半導體記憶卡
US9543275B2 (en) Semiconductor package with a lead, package-on-package device including the same, and mobile device including the same
KR20180093110A (ko) 이중의 다이 본드 패드 및 연관된 장치 패키지를 갖는 반도체 장치 및 제조 방법
KR20110124064A (ko) 적층형 반도체 패키지
US9209161B2 (en) Stacked package and method for manufacturing the same
KR101252305B1 (ko) 멀티칩 모듈
JP6761180B2 (ja) 半導体装置
JP2007088329A (ja) マルチチップパッケージ型半導体装置
JP6462318B2 (ja) 半導体パッケージ
CN103227159B (zh) 半导体封装以及包括该半导体封装的移动装置
US20240153835A1 (en) Semiconductor package including preformed support structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170802

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180810

CF01 Termination of patent right due to non-payment of annual fee