CN113823604A - 芯片堆叠封装件及其制作方法 - Google Patents

芯片堆叠封装件及其制作方法 Download PDF

Info

Publication number
CN113823604A
CN113823604A CN202110900657.3A CN202110900657A CN113823604A CN 113823604 A CN113823604 A CN 113823604A CN 202110900657 A CN202110900657 A CN 202110900657A CN 113823604 A CN113823604 A CN 113823604A
Authority
CN
China
Prior art keywords
chip
substrate
control chip
plastic
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110900657.3A
Other languages
English (en)
Inventor
李君斌
李太龙
邵滋人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimos Microelectronics(shanghai) Ltd
Original Assignee
Unimos Microelectronics(shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimos Microelectronics(shanghai) Ltd filed Critical Unimos Microelectronics(shanghai) Ltd
Priority to CN202110900657.3A priority Critical patent/CN113823604A/zh
Publication of CN113823604A publication Critical patent/CN113823604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及芯片封装技术领域，公开了一种芯片堆叠封装件及其制作方法。本发明的芯片堆叠封装件，包括：基板、控制芯片、第一芯片、第一塑封体、第二塑封体和多块第二芯片，控制芯片和第一芯片设置在基板上，通过第一金线和第二金线与基板电性连接，第一塑封体包覆控制芯片和第一金线，且与第一芯片的顶面平齐，第二芯片依次的堆叠在第一塑封体和第一芯片上，通过第三金线与基板电性连接，第二塑封体设置在基板的顶面上。本发明的芯片堆叠封装件，第一塑封体将控制芯片和第一金线包裹，形成有效保护；同时，第二芯片堆叠在第一塑封体和第一芯片上，在充分利用封装体内部空间的同时，不会对控制芯片和第一金线造成损坏，保证封装体的良率。

Description

芯片堆叠封装件及其制作方法
技术领域
本发明实施例涉及芯片封装技术领域，具体涉及一种芯片堆叠封装件及其制作方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的芯片，然后将切割好的芯片用导电银胶或粘结胶带贴装到相应的基板的小岛上，再利用超细的金属(金银铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead)，并构成所要求的电路。
目前芯片封装时，控制芯片贴装在基板上，控制芯片与基板通过金线键合后，芯片堆叠在控制芯片上，最后再对芯片整体塑封。
但这样的封装结构，控制芯片与基板键合的金线会被芯片压弯、压塌，造成封装件的性能不良。
发明内容
本发明的目的在于提供一种芯片堆叠封装件及其制作方法，以解决上述背景技术中的问题。
本发明实施例提供一种芯片堆叠封装件，包括：基板、控制芯片、第一芯片、第一塑封体、第二塑封体和多块第二芯片；
所述控制芯片设置在所述基板上，所述控制芯片与所述基板通过第一金线电性连接；
所述第一塑封体设置在所述控制芯片的外侧，用于包覆所述控制芯片和所述第一金线；
所述第一芯片设置在所述基板上，位于所述控制芯片的一侧，所述第一芯片与所述基板通过第二金线电性连接，且所述第一芯片的顶面与所述第一塑封体的顶面平齐；
多块所述第二芯片依次的堆叠在所述第一塑封体和所述第一芯片上；
所述第二芯片与所述基板通过第三金线电性连接；
所述第二塑封体设置在所述基板的顶面上。
基于上述方案可知，本发明的芯片堆叠封装件，通过设置基板、控制芯片、第一芯片、第一塑封体、第二塑封体和多块第二芯片，控制芯片设置在基板上，与基板通过第一金线电性连接，第一塑封体包覆控制芯片和第一金线，第一芯片设置在基板上，与基板通过第二金线电性连接，多块第二芯片依次的堆叠在第一塑封体和第一芯片上，第二芯片与基板通过第三金线电性连接，第二塑封体设置在基板的顶面上。本发明的芯片堆叠封装件，第一塑封体将控制芯片和第一金线包裹，对控制芯片和第一金线形成有效保护。同时，在基板上设置与第一塑封体高度相同的第一芯片，多层第二芯片依次的堆叠在第一塑封体和第一芯片上，通过第二封装体包裹，在充分利用封装体内部空间的同时，不会对控制芯片与基板连接的第一金线造成损坏，保证封装体的良率。
在一种可行的方案中，所述第一芯片和所述第二芯片均为三维闪存芯片。
在一种可行的方案中，相邻的两块所述第二芯片错位设置。
在一种可行的方案中，所述控制芯片和所述第一芯片均通过粘结胶粘连在所述基板上。
在一种可行的方案中，所述第二芯片通过粘结胶粘连在所述第一塑封体和所述第一芯片上，且相邻的所述第二芯片通过粘结胶粘连。
在一种可行的方案中，所述第一塑封体和所述第二塑封体的材质为环氧树脂。
本发明实施例还提供一种芯片堆叠封装件的制作方法，包括以下步骤：
S1提供基板；
S2控制芯片粘连在所述基板上，与所述基板通过第一金线键合；
S3对所述控制芯片和所述第一金线预塑封，形成第一塑封体；
S4第一芯片粘连在所述基板上；
S5在所述控制芯片和所述第一芯片上依次的堆叠第二芯片；
S6所述第一芯片和所述第二芯片通过金线分别与所述基板键合；
S7整体二次塑封，形成第二塑封体。
在一种可行的方案中，步骤S3具体包括：
S31在第一塑封体以外的区域粘贴保护膜；
S32对控制芯片和第一金线预塑封；
S33揭去所述保护膜。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一中的芯片堆叠封装件的主视示意图；
图2为本发明实施例一中的芯片堆叠封装件的右视图；
图3为本发明实施例二中的芯片堆叠封装件的制作方法的流程图；
图4为本发明实施例二中的第一状态图；
图5为本发明实施例二中的第二状态图；
图6为本发明实施例二中的第三状态图。
图中标号：
1、基板；2、控制芯片；21、第一金线；3、第一芯片；31、第二金线；4、第一塑封体；5、第二塑封体；6、第二芯片；61、第三金线；7、保护膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是成一体；可以是机械连接，也可以是电连接，也可以是通讯连接；可以是直接连接，也可以通过中间媒介的间接连接，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
如本申请背景技术中的描述，目前芯片封装时，控制芯片贴装在基板上，控制芯片与基板通过金线键合后，芯片堆叠在控制芯片上，最后再对芯片整体塑封。
本申请的发明人发现，这样的芯片封装结构，控制芯片与基板键合的金线会被上方的芯片压弯、压塌，造成封装件的性能不良。
为了解决上述问题，本申请发明人提出了本申请的技术方案，具体实施例如下：
实施例一
图1为本发明实施例一中的芯片堆叠封装件的主视示意图，图2为本发明实施例一中的芯片堆叠封装件的右视图。如图1、图2所示，本实施例的芯片堆叠封装件，包括：基板1、控制芯片2、第一芯片3、第一塑封体4、第二塑封体5和第二芯片6。
基板1呈方形板状，基板1的材质为树脂和玻纤布，基板1设有导电线路和引脚。
控制芯片2设置在基板1的顶面上，控制芯片2位于基板1的一侧(右侧)，控制芯片2的引脚通过第一金线21与基板1的引脚电性连接(键合)，使控制芯片2与基板1电性导通。
第一塑封体4设置在控制芯片2的外侧，第一塑封体4将控制芯片2和第一金线21包覆，使控制芯片2和第一金线21被完全包裹塑封在第一塑封体4内，第一塑封体4对控制芯片2和第一金线21形成有效保护。
第一芯片3设置在基板1的顶面上，位于控制芯片2的一侧，第一芯片3与控制芯片2之间间隔有一定的距离。第一芯片3与基板1通过第二金线31电性连接(键合)，且第一芯片3的顶面与包裹控制芯片2的第一塑封体4的顶面平齐，第一芯片3和第一塑封体4在基板1上形成底层结构。
第二芯片6设有多块，多块第二芯片6依次的上下堆叠设置，最底层的第二芯片6设置在第一芯片3和第一塑封体4形成的底层结构上。
底层的第二芯片6与基板1通过第三金线61电性连接，且相邻的两块第二芯片6之间也通过第三金线61电性连接，实现第二芯片6与基板1的电性导通。
第二塑封体5设置在基板1的顶面上，第二塑封体5将控制芯片2、第一芯片3、多块第二芯片6以及所有的金线完全包覆塑封，以对芯片和金线形成有效保护，防止芯片和金线遭到外力破坏。
通过上述内容不难发现，本实施例的芯片堆叠封装件，通过设置基板、控制芯片、第一芯片、第一塑封体、第二塑封体和多块第二芯片，控制芯片设置在基板上，与基板通过第一金线电性连接，第一塑封体包覆控制芯片和第一金线，第一芯片设置在基板上，与基板通过第二金线电性连接，多块第二芯片依次的堆叠在第一塑封体和第一芯片上，第二芯片与基板通过第三金线电性连接，第二塑封体设置在基板的顶面上。本发明的芯片堆叠封装件，第一塑封体将控制芯片和第一金线包裹，对控制芯片和第一金线形成有效保护。同时，在基板上设置与第一塑封体高度相同的第一芯片，多层第二芯片依次的堆叠在第一塑封体和第一芯片上，通过第二封装体包裹，在充分利用封装体内部空间的同时，不会对控制芯片与基板连接的第一金线造成损坏，保证封装体的良率。
可选的，本实施例中的芯片堆叠封装件，第一芯片3和第二芯片6均为三维闪存芯片(3D NAND flash芯片)。
进一步的，如图2所示，本实施例中的芯片堆叠封装件，相邻的两块第二芯片6错位设置。即相邻的两块第二芯片6，上层的第二芯片相对于下层的第二芯片在横轴方向上向左或向右偏移一定的距离，以方便相邻的两块第二芯片通过第三金线键合，实现第二芯片之间的电性导通。
可选的，本实施例中的芯片堆叠封装件，控制芯片2和第一芯片3均通过粘结胶粘连在基板1上，防止控制芯片2和第一芯片3在基板1上滑动。
可选的，本实施例中的芯片堆叠封装件，最底层的第二芯片6通过粘结胶粘连在第一封装体4和第一芯片3的顶面上，且相邻的两块第二芯片6之间通过粘结胶粘连，使第二芯片6固定牢固。
进一步的，本实施例中的芯片堆叠封装件的制作方法，第一塑封体4和第二塑封体5的材质为环氧树脂。环氧树脂具有优良的物理机械、电绝缘性能、以及与各种材料的粘结性能等特性，适用于对芯片的塑封。
实施例二
图3为本发明实施例二中的芯片堆叠封装件的制作方法的流程图，图4为本发明实施例二中的第一状态图，图5为本发明实施例二中的第二状态图，图6为本发明实施例二中的第三状态图。
如图3至图6所示，本实施例在的芯片堆叠封装件的制作方法，包括以下步骤：
S1提供基板。
具体的说，基板为方形板，基板的材质为树脂和玻纤布，基板上设有导电线路和引脚。
S2控制芯片粘连在所述基板上，与所述基板通过第一金线键合。
具体的说，如图4所示，控制芯片通过粘结胶粘连在基板的上表面上，控制芯片的引脚通过第一金线与基板的引脚键合，使控制芯片与基板之间电性导通。
S3对所述控制芯片和所述第一金线预塑封，形成第一塑封体。
具体的说，如图6所示，对控制芯片和第一金线采用环氧树脂预塑封，在基板上形成第一塑封体。第一塑封体的高度大于第一金线的线弧高度，保证将控制芯片和第一金线完全包覆，使控制芯片和第一金线不暴露在第一塑封体的外面。
S4第一芯片粘连在所述基板上。
具体的说，第一芯片通过粘结胶粘连在基板的上表面上，第一芯片的高度与第一塑封体的高度基本一致，第一芯片与第一塑封体在基板上形成底层结构。
S5在所述第一塑封体和所述第一芯片上依次的堆叠第二芯片。
具体的说，在第一芯片和第一塑封体上依次的堆叠第二芯片，并使相邻的两块第二芯片错位放置，直至达到需要的芯片层数。
S6所述第一芯片和所述第二芯片通过金线分别与基板键合。
具体的说，第一芯片的引脚通过第二金线与基板的引脚键合，最底层的第二芯片的引脚通过第三金线与基板的引脚键合，且相邻的两块第二芯片之间也通过第三金线键合，使各第二芯片与基板之间电性导通。
S7整体二次塑封，形成第二塑封体。
具体的说，对芯片整体进行二次塑封，在基板的顶面上形成第二塑封体，第二塑封体将控制芯片、第一芯片、第二芯片以及所有的金线完全包覆，对芯片的整体形成保护。
进一步的，本实施例中的芯片堆叠封装件的制作方法，步骤S3具体包括：
S31在第一塑封体以外的区域粘贴保护膜。
具体的说，如图5所示，在对控制芯片和第一金线预塑封前，在基板的预塑封以外的其他区域粘贴保护膜7，保护膜7对基板的其他区域形成保护，保证在对控制芯片和第一金线预塑封过程中，基板的其他区域不会受到污染。
S32对控制芯片和第一金线进行预塑封。
具体的说，对控制新芯片和第一金线采用环氧树脂预塑封，在基板上形成第一塑封体。第一塑封体的高度大于第一金线的线弧高度，将控制芯片和第一金线完全包覆。
S33揭去保护膜。
具体的说，对控制芯片和第一金线的预塑封完成后，揭去保护膜，以进行后续的操作。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一特征和第二特征直接接触，或第一特征和第二特征通过中间媒介间接接触。
而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任意一个或者多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种芯片堆叠封装件，其特征在于，包括：基板、控制芯片、第一芯片、第一塑封体、第二塑封体和多块第二芯片；
所述控制芯片设置在所述基板上，所述控制芯片与所述基板通过第一金线电性连接；
所述第一塑封体设置在所述控制芯片的外侧，用于包覆所述控制芯片和所述第一金线；
所述第一芯片设置在所述基板上，位于所述控制芯片的一侧，所述第一芯片与所述基板通过第二金线电性连接，且所述第一芯片的顶面与所述第一塑封体的顶面平齐；
多块所述第二芯片依次的堆叠在所述第一塑封体和所述第一芯片上；
所述第二芯片与所述基板通过第三金线电性连接；
所述第二塑封体设置在所述基板的顶面上。
2.根据权利要求1所述的芯片堆叠封装件，其特征在于，所述第一芯片和所述第二芯片均为三维闪存芯片。
3.根据权利要求2所述的芯片堆叠封装件，其特征在于，相邻的两块所述第二芯片错位设置。
4.根据权利要求1所述的芯片堆叠封装件，其特征在于，所述控制芯片和所述第一芯片均通过粘结胶粘连在所述基板上。
5.根据权利要求1所述的芯片堆叠封装件，其特征在于，所述第二芯片通过粘结胶粘连在所述第一塑封体和所述第一芯片上，且相邻的所述第二芯片通过粘结胶粘连。
6.根据权利要求1至5中任意一项所述的芯片堆叠封装件，其特征在于，所述第一塑封体和所述第二塑封体的材质为环氧树脂。
7.一种芯片堆叠封装件的制作方法，其特征在于，包括以下步骤：
S1提供基板；
S2控制芯片粘连在所述基板上，与所述基板通过第一金线键合；
S3对所述控制芯片和所述第一金线预塑封，形成第一塑封体；
S4第一芯片粘连在所述基板上；
S5在所述控制芯片和所述第一芯片上依次的堆叠第二芯片；
S6所述第一芯片和所述第二芯片通过金线分别与所述基板键合；
S7整体二次塑封，形成第二塑封体。
8.根据权利要求7所述的芯片堆叠封装件的制作方法，其特征在于，步骤S3具体包括：
S31在第一塑封体以外的区域粘贴保护膜；
S32对控制芯片和第一金线预塑封；
S33揭去所述保护膜。
CN202110900657.3A 2021-08-06 2021-08-06 芯片堆叠封装件及其制作方法 Pending CN113823604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110900657.3A CN113823604A (zh) 2021-08-06 2021-08-06 芯片堆叠封装件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110900657.3A CN113823604A (zh) 2021-08-06 2021-08-06 芯片堆叠封装件及其制作方法

Publications (1)

Publication Number Publication Date
CN113823604A true CN113823604A (zh) 2021-12-21

Family

ID=78912908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110900657.3A Pending CN113823604A (zh) 2021-08-06 2021-08-06 芯片堆叠封装件及其制作方法

Country Status (1)

Country Link
CN (1) CN113823604A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022324A1 (en) * 2004-07-28 2006-02-02 C-One Technology Corporation Stacked flash memory chip package and method therefor
US20130049221A1 (en) * 2011-08-31 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor package having plural semiconductor chips and method of forming the same
CN104425468A (zh) * 2013-09-06 2015-03-18 株式会社东芝 半导体封装
CN208861978U (zh) * 2018-10-29 2019-05-14 紫光宏茂微电子(上海)有限公司 封装堆叠结构
CN110970414A (zh) * 2019-12-06 2020-04-07 华天科技（西安）有限公司 一种多芯片封装结构及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022324A1 (en) * 2004-07-28 2006-02-02 C-One Technology Corporation Stacked flash memory chip package and method therefor
US20130049221A1 (en) * 2011-08-31 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor package having plural semiconductor chips and method of forming the same
CN104425468A (zh) * 2013-09-06 2015-03-18 株式会社东芝 半导体封装
CN208861978U (zh) * 2018-10-29 2019-05-14 紫光宏茂微电子(上海)有限公司 封装堆叠结构
CN110970414A (zh) * 2019-12-06 2020-04-07 华天科技（西安）有限公司 一种多芯片封装结构及制造方法

Similar Documents

Publication Publication Date Title
US10276553B2 (en) Chip package structure and manufacturing method thereof
US7361987B2 (en) Circuit device with at least partial packaging and method for forming
US6838776B2 (en) Circuit device with at least partial packaging and method for forming
US20090127682A1 (en) Chip package structure and method of fabricating the same
US7981796B2 (en) Methods for forming packaged products
TWI565012B (zh) 一種封裝結構及其製造方法
JP2005519471A (ja) 積層ダイ半導体装置
WO2010105157A2 (en) Microelectronic assembly with impedance controlled wirebond and conductive reference element
CN106340497A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
US20150332991A1 (en) Method of forming a thin substrate chip scale package device and structure
KR20100034756A (ko) 재배선 층을 갖는 반도체 다이
CN208767298U (zh) 传感器封装
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
CN206293435U (zh) 半导体器件与半导体封装件
CN113823604A (zh) 芯片堆叠封装件及其制作方法
US20150029678A1 (en) Substrateless device and the method to fabricate thereof
CN111128918B (zh) 一种芯片封装方法及芯片
CN113410215A (zh) 半导体封装结构及其制备方法
KR101494371B1 (ko) 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
JPS6370532A (ja) 半導体装置
CN109256367A (zh) 预塑封引线框架、半导体封装结构及其单元、封装方法
CN209843698U (zh) 半导体元件
CN112786460B (zh) 芯片的封装方法及芯片封装模块
CN112930589B (zh) 衬底结构及其制造和封装方法
US8962390B2 (en) Method for manufacturing a chip packaging structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 9688, Songze Avenue, industrial park, Qingpu District, Shanghai, 201799

Applicant after: ChipMOS Technologies (Shanghai) Co.,Ltd.

Address before: No. 9688, Songze Avenue, industrial park, Qingpu District, Shanghai, 201799

Applicant before: UNIMOS MICROELECTRONICS(SHANGHAI) Ltd.