CN104377116B - 防止在切割过程中产生毛边的底部基板及其制造方法 - Google Patents

防止在切割过程中产生毛边的底部基板及其制造方法 Download PDF

Info

Publication number
CN104377116B
CN104377116B CN201410405998.3A CN201410405998A CN104377116B CN 104377116 B CN104377116 B CN 104377116B CN 201410405998 A CN201410405998 A CN 201410405998A CN 104377116 B CN104377116 B CN 104377116B
Authority
CN
China
Prior art keywords
bottom substrate
insulating layer
hole
flash
cutting process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410405998.3A
Other languages
English (en)
Other versions
CN104377116A (zh
Inventor
安范模
朴胜浩
尹京子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pu Yinte Engineering Co Ltd
Original Assignee
Pu Yinte Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pu Yinte Engineering Co Ltd filed Critical Pu Yinte Engineering Co Ltd
Publication of CN104377116A publication Critical patent/CN104377116A/zh
Application granted granted Critical
Publication of CN104377116B publication Critical patent/CN104377116B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及底部基板及其制造方法，具体地，涉及光学器件芯片安装在其上的底部基板，并且防止在切割过程中产生毛边的所述底部基板包括：相对于底部基板在一个方向上堆叠的多个导电层；至少一个绝缘层，其与所述导电层交替地堆叠并且电气隔离所述导电层；及通孔，在根据芯片基板的预定区域切割所述底部基板期间，该通孔在切割表面和所述绝缘层相交的接触区域处穿透覆盖所述绝缘层的所述底部基板。根据本发明，消除了由于毛边越过绝缘层及类似物而出现的电气短路，这是因为，通过相对于光学器件的切割表面形成了覆盖绝缘层的预定通孔，使得在光学器件从底部基板分离的过程中，即，在锯切或划片过程中，不会产生毛边。

Description

防止在切割过程中产生毛边的底部基板及其制造方法
技术领域
本发明涉及底部基板及其制造方法，具体地，涉及光学器件芯片安装在其上的底部基板。
背景技术
LED被用作液晶显示器(LCD)的背光单元(BLU)的光源，液晶显示器用在诸如TV、计算机显示器和类似物的平板显示器中。
诸如LED的光学器件芯片安装在用于光学器件的底部基板上，并且独立的光学器件通过分离过程来制造，即，用于光学器件的底部基板的锯切或划片。
然而，根据常规方法，在锯切过程或划片过程期间会产生毛边，并且由于毛边越过绝缘层和类似物，还存在电气短路的问题，其中毛边由于构成导电层的材料和构成绝缘层的材料之间的硬度差异而产生。
发明内容
技术问题
旨在解决上述现有技术的问题的本发明的一个目的在于提供一种底部基板的配置，其可以在光学器件与底部基板的分离过程(即锯切或划片过程)中不产生毛边。
更具体地，目的在于通过相对于光学器件的横截面形成预定通孔而提供一种在光学器件的分离过程中可能不会产生毛边的配置。
技术方案
为了解决上述问题，提供了一种防止在切割过程中产生毛边的底部基板，包括：相对于底部基板在一个方向上堆叠的多个导电层；至少一个绝缘层，其与所述导电层交替地堆叠并且电气隔离所述导电层；及通孔，其在接触区域处穿透覆盖所述绝缘层的所述底部基板，在根据芯片基板的预定区域切割所述底部基板期间，所述切割表面和所述绝缘层在所述接触区域处相交。
这是有利的，因为所述底部基板的由所述通孔形成的通孔表面相对于所述底部基板的覆盖所述绝缘的切割表面以向内方向形成。
所述防止在切割过程中产生毛边的底部基板还包括腔，该腔包括凹坑，该凹坑相对于覆盖所述绝缘层的区域从所述底部基板的上表面向下地到达预定深度。
所述防止在切割过程中产生毛边的底部基板还包括阻焊剂部分，用于防止暴露于所述底部基板的下表面的所述绝缘层的绝缘性能降低。
所述防止在切割过程中产生毛边的底部基板还包括光学器件芯片，其安装在所述腔内部(之内)的所述底部基板上。
这是有利的，因为所述光学器件芯片粘结到由所述腔内的所述绝缘层隔离的所述导电层中的任意一个导电层上。
这是有利的，因为所述光学器件芯片的一个电极电连接至所述导电层中的光学器件芯片未连接到其上的另一个导电层。
所述防止在切割过程中产生毛边的底部基板还包括位于所述底部基板的上表面上的电极指示标记物，用于为由所述绝缘层隔离的所述导电层之中的任意至少一个电极层表明电极。
为了解决上述问题，根据本发明提供了一种制造防止在切割过程中产生毛边的底部基板的方法，包括下述步骤：在相对于底部基板的一个方向上交替地堆叠多个导电层和用于电隔离所述导电层的至少一个绝缘层；及在接触区域处形成穿透覆盖所述绝缘层的所述底部基板的通孔，在根据芯片基板的预定区域切割所述底部基板期间，所述切割表面和所述绝缘层在所述接触区域处相交。
这是有利的，因为所述底部基板的由所述通孔形成的通孔表面相对于所述底部基板的覆盖所述绝缘层的切割表面以向内方向形成。
一种制造防止在切割过程中产生毛边的底部基板的方法，还包括在所述形成通孔的步骤之前形成腔的步骤，或形成包括凹坑的腔，该凹坑相对于覆盖所述绝缘层的区域从形成有所述通孔的所述底部基板的上表面向下地到达预定深度。
有益效果
根据本发明，消除了由于毛边越过绝缘层及类似物而出现的电气短路，这是因为，通过相对于光学器件的切割表面形成了覆盖绝缘层的预定通孔，使得在光学器件从底部基板分离的过程中，即，在锯切或划片过程中，不会产生毛边。
附图说明
图1a、1b、1c和1d是示出了将在本发明中解决的毛边生成问题的示意图。
图2是流程图，示出了根据本发明的示例性实施方式的用于制造底部基板的方法，该底部基板防止在切割过程中产生毛边。
图3a、3b和3c是用于解释根据本发明的示例性实施方式的底部基板的制造过程的示意图。
图4a、4b和4c是用于解释根据本发明的示例性实施方式的底部基板的制造过程的示意图。
图5a、5b、5c和5d是示出了根据本发明的示例性实施方式的防止在切割过程中产生毛边的底部基板的示意图。
具体实施方式
下文中说明书的内容仅仅用于示例本发明的原理。因此，本领域内普通技术人员可以实施本发明的理论并发明各种包括在本发明的概念和范围内的装置，即使其在说明书中并没有清楚地解释或展示。此外，原则上，本说明书中列出的所有条件术语和实施方式显然是出于理解本发明的概念的目的，人们应该理解本发明并不限于这些专门列出的示例性实施方式和条件。
通过下述和附图相关的详细说明，上述目的、特征和优势将更加显而易见，并且因此本领域内普通技术人员可以轻易地实施本发明的技术精神。如果认为与本发明相关的公知现有技术可能不必要地掩盖本发明的要点，则将其省略。下文中，将参考附图描述根据本发明的优选示例性实施方式。
图1a、1b、1c和1d是示出了将在本发明中解决的毛边生成问题的示意图。图1a是立体图，示出了通过芯片基板的切割过程形成的单个芯片基板。
在本发明的示例性实施方式中，底部基板是芯片基板的阵列，其包括多个具有预定尺寸的芯片基板，并且其通过将底部基板切割成各个独立的芯片基板而被利用。此时，横截面10被形成为具有如图1b所示的前视图、如图1c所示的侧视图以及如图1d所示的后视图。由于上述附图中所示的切割过程，在锯切或划片期间产生了毛边，其中锯切或划片损坏了形成为十分薄的层的绝缘层，因此，存在产生故障的问题，例如由基板的绝缘击穿导致的短路。
因此，在本发明中，提出了可以在光学器件的分离过程(即锯切或划片过程)中不产生毛边的底部基板，更具体的，提出了设置在底部基板上的芯片基板的配置。下文中，根据本发明，将参考图2描述用于制造防止在切割过程中产生毛边的底部基板的方法以及利用该方法制造的底部基板。
图2示出了根据本发明的示例性实施方式的用于制造底部基板的方法，该底部基板防止在切割过程中产生毛边。参考图2，用于制造底部基板的方法包括堆叠步骤S100、通孔形成步骤S200以及腔形成步骤S300。
在堆叠步骤S100中，多个导电层和用于电隔离所述导电层的至少一个绝缘层在相对于底部基板的一个方向上交替地堆叠。
如图3a所示，首先，多个包含导电材料并且具有预定厚度的导电层A通过与绝缘层B粘结而交替地堆叠，所述绝缘层B包括绝缘材料并且插入其间。
通过在堆叠时加热和压缩，产生了多个绝缘层B以一定距离布置的导电材料块，如图3b所示。
然后，通过按图3b中的虚线所示的包括绝缘层B的方式垂直地切割产生的导电材料块，完成了底部基板的制造过程，其中，多个垂直绝缘层B以一定距离平行布置，如图3c所示。换言之，示例性实施方式的一个方向是垂直方向，并且通过沿着堆叠的方向垂直地将其切割而制造底部基板。图3c中的虚线表示形成各个独立的芯片基板的切割线。下文中，将解释用于在堆叠步骤中制造的芯片基板的通孔形成步骤S200。
在本发明的示例性实施方式的通孔形成步骤S200中，通孔在当根据预定芯片基板面积切割所述底部基板时切割表面和所述绝缘层接触的区域处穿透覆盖所述绝缘层B的所述底部基板。
参考图4c，在本发明的示例性实施方式的通孔形成步骤S200中，通孔在当相对于图3c所示的底部基板切割所述底部基板时切割表面和所述绝缘层接触的区域处穿透覆盖所述绝缘层B的所述底部基板。
此外，在形成通孔之后，通过腔形成步骤S300形成腔D。另外，根据制造过程，通孔G可以与腔D一起形成，或者，通孔G也可以在腔D形成之后形成。
在本发明的示例性实施方式的腔形成步骤S300，形成了包括凹坑的空间，该凹坑相对于覆盖所述绝缘层B的区域从所述底部基板的上表面向下地到达预定深度。
举例来说，从芯片基板的上表面向下到达预定深度的腔D通过机械加工和类似方法形成，并且在这种情况下，垂直绝缘层B必须穿过腔D的底部。这是有利的，因为腔D被形成为具有向下变窄的锥形物。
此外，参考图4a，在本发明的示例性实施方式的通孔形成步骤S200中，通孔G也可以形成在底部基板上，其中，阻焊剂F沉积在其上。参考图4a，在本发明的示例性实施方式中，阻焊剂F，优选地为具有良好光学反射性能的白色阻焊剂，可以在形成通孔之前分别沉积在底部基板的上表面和下表面上。
图4a是底部基板的立体图，其中，阻焊剂以下述方式沉积。其被提供用于：不仅在将光学器件芯片(优选地为LED芯片)焊接在印刷电路板期间防止由于焊膏沿着芯片基板交叉而引起的污染和变脏，还防止绝缘性能的降低；另一方面，减少了镀层材料的浪费并且提升了光反射的能力。
参考图4b，在当根据芯片基板的预定面积切割所述底部基板时切割表面和所述绝缘层接触的区域处穿透覆盖所述绝缘层B的所述底部基板的通孔被形成。
通过切割底部基板而形成的芯片基板在图5a中示出，其中，根据上述示例性实施方式形成了通孔和腔。
图5a示出了根据本发明的示例性实施方式的芯片基板的立体图，该芯片基板防止在切割过程中产生毛边。
参考图5a，根据本发明示例性实施方式的芯片基板包括导电层A、绝缘层B和通孔。
导电层A通过相对于底部基板沿着“一个方向”堆叠而形成。此处，根据在上述的堆叠步骤中与绝缘层B交替堆叠的导电层A的堆叠方向来确定“一个方向”。换句话说，对于图5a中示出的情形，在如立体图所示的那样堆叠之后，芯片基板从被切掉的底部基板中被再次切掉，并且导电层A和绝缘层B呈现为在水平方向上交替堆叠。
绝缘层B与导电层A交替地堆叠，由此电隔离导电层A。换句话说，利用插入其间的绝缘层B分离的芯片基板可以分别作为阳(+)极端子和阴(-)极端子。
当根据芯片基板的预定区域切割所述底部基板时在所述切割表面和所述绝缘层B相交的接触区域处通孔穿透覆盖所述绝缘层B的所述底部基板。在示例性实施方式中，通孔可以通过钻孔形成，这种钻孔过程作为基板状态下的制孔过程。换言之，穿透基板的通孔在如上所述的图4b和4c中所示的基板状态下形成。
此外，在本发明的示例性实施方式中，通孔穿透覆盖绝缘层B，并且“覆盖绝缘层B”可能指：相比于绝缘层B的厚度具有较大直径或更大宽度的通孔被形成。换名话说，通孔穿透处于基板状态的绝缘层B。由于制孔技术用于形成通孔，因此可以防止在以传统锯切或划片工艺切割绝缘层B期间产生毛边。
在本发明的示例性实施方式中，所述底部基板在通孔旁的切割平面被形成为相对于从覆盖所述绝缘层B的所述底部基板中切掉的切割表面50朝着向内的方向。换句话说，参考图5a或者前视图图5b、后视图图5d，并且与图1a、1b或1c相比较，切割表面50朝着向内方向凹陷地形成，覆盖形成了绝缘层B的部分。
此外，如上所述，经历根据本发明的示例性实施方式的腔形成步骤S300的芯片基板包括一空间，该空间包括凹坑，该凹坑相对于覆盖所述绝缘层B的区域从底部基板的上表面向下地到达预定深度。如上所述，这是有利的，因为腔D被形成为具有向下变窄的锥形物。在本发明的示例性实施方式中，通过切割底部基板而制造芯片基板，其中，根据预定的芯片基板区域，多个通孔和腔D形成在其中。
此外，光学器件芯片安装在芯片基板的腔的内部。在镀层完成之后，光学器件芯片被安装在底部基板的各个独立的腔D的内部，并且随后被接线粘结以粘结至通过绝缘层隔离(分离)的导电层A中的任何一个导电层A上。此外，光学器件芯片的一个电极电连接至所述导电层A中的另一个光学器件芯片未连接到其上的导电层A。
随后，如图5a至5d中所示的独立的芯片基板通过以沿着底部基板的切割线间隔一芯片基板的长度而切割底部基板(在水平方向上切割)而制造。用于部分切割部分的完整切割过程和用于以芯片长度为间隔切割基板的切割过程的切割顺序可以互换，并且这些切割过程可以在利用胶粘带和类似物固定底部基板的底部之后进行。
此外,参考图5d，在根据本发明的示例性实施方式的底部基板之下还包括阻焊部分52，其中阻焊剂沉积在底部基板之下的绝缘层的暴露区域上，从而在沉积焊膏以焊接制造的芯片基板时，防止由于焊膏渗入绝缘层而引起的性能下降，由此避免焊膏沉积到其上。此外，如图5a和5b所示，还可以包括电极指示标记物54，用于为芯片基板中由绝缘层分开的至少两个导电层将电极表示为阳极或阴极。
上述说明书仅仅是对本发明的技术精神的示例性说明，并且对于本领域的技术人员来说，在不脱离本发明的基本特征的情况下，各种改进、变化和替换是可能的。
因此，本发明中公开的示例性实施方式和附图是出于解释的目的，而非用于限制本发明的技术精神，并且，本发明的技术精神的范围并不由这些示例性实施方式和附图限定。必须根据随附权利要求来解释本发明的保护范围，并且应该以如下方式解释：本发明的等价范围内的所有技术精神都包括在本发明的权利范围内。

Claims (11)

1.一种防止在切割过程中产生毛边的底部基板，其包括：
相对于底部基板在一个方向上堆叠的多个导电层；
至少一个绝缘层，其与所述导电层交替地堆叠并且电气隔离所述导电层；及
通孔，其在接触区域处穿透覆盖所述绝缘层的所述底部基板，在根据芯片基板的预定区域切割所述底部基板期间，切割表面和所述绝缘层在所述接触区域处相交，
其中所述通孔垂直地穿透所述绝缘层和所述导电层的邻近所述绝缘层的部分，使得所述绝缘层被所述通孔切割成两个隔离的部分。
2.根据权利要求1所述的防止在切割过程中产生毛边的底部基板，
其特征在于，所述底部基板的由所述通孔形成的通孔表面相对于所述底部基板的覆盖所述绝缘层的切割表面以向内方向形成。
3.根据权利要求2所述的防止在切割过程中产生毛边的底部基板，
还包括腔，该腔包括凹坑，该凹坑相对于覆盖所述绝缘层的区域从所述底部基板的上表面向下地到达预定深度。
4.根据权利要求3所述的防止在切割过程中产生毛边的底部基板，
其特征在于，其还包括:
阻焊部分，以用于防止暴露在所述底部基板之下的所述绝缘层的性能下降。
5.根据权利要求3所述的防止在切割过程中产生毛边的底部基板，
还包括光学器件芯片，该光学器件芯片安装在所述腔内的所述底部基板上。
6.根据权利要求5所述的防止在切割过程中产生毛边的底部基板，
其特征在于，
所述光学器件芯片粘结到由所述腔内的所述绝缘层隔离的所述导电层中的任意一个导电层。
7.根据权利要求6所述的防止在切割过程中产生毛边的底部基板，
其特征在于，
所述光学器件芯片的一个电极电连接至所述导电层中的所述光学器件芯片未连接到其上的另一个导电层。
8.根据权利要求7所述的防止在切割过程中产生毛边的底部基板，
其特征在于，其还包括:
所述底部基板的上表面上的电极指示标记物，用于为由所述绝缘层隔离的所述导电层之中的至少任意一个电极层表明电极。
9.一种制造防止在切割过程中产生毛边的底部基板的方法，其包括下述步骤：
在相对于底部基板的一个方向上交替地堆叠多个导电层和用于电隔离所述导电层的至少一个绝缘层；及
在接触区域处形成穿透覆盖所述绝缘层的所述底部基板的通孔，在根据芯片基板的预定区域切割所述底部基板期间，切割表面和所述绝缘层在所述接触区域处相交，
其中所述通孔垂直地穿透所述绝缘层和所述导电层的邻近所述绝缘层的部分，使得所述绝缘层被所述通孔切割成两个隔离的部分。
10.根据权利要求9所述的制造防止在切割过程中产生毛边的底部基板的方法，
其特征在于，所述底部基板的由所述通孔形成的通孔表面由相对于所述底部基板的覆盖所述绝缘层的切割表面以向内方向形成。
11.根据权利要求10所述的制造防止在切割过程中产生毛边的底部基板的方法，
还包括
在所述形成通孔的步骤之前的形成腔的步骤，该腔包括凹坑，该凹坑相对于覆盖所述绝缘层的区域从形成有所述通孔的所述底部基板的上表面向下地到达预定深度。
CN201410405998.3A 2013-08-16 2014-08-18 防止在切割过程中产生毛边的底部基板及其制造方法 Expired - Fee Related CN104377116B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130097185A KR101541035B1 (ko) 2013-08-16 2013-08-16 절단에 따른 버를 방지하는 칩원판 및 이를 제조하는 방법
KR10-2013-0097185 2013-08-16

Publications (2)

Publication Number Publication Date
CN104377116A CN104377116A (zh) 2015-02-25
CN104377116B true CN104377116B (zh) 2018-08-17

Family

ID=52466674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410405998.3A Expired - Fee Related CN104377116B (zh) 2013-08-16 2014-08-18 防止在切割过程中产生毛边的底部基板及其制造方法

Country Status (3)

Country Link
US (1) US9913381B2 (zh)
KR (1) KR101541035B1 (zh)
CN (1) CN104377116B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666558B2 (en) * 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
CN106340503B (zh) * 2015-07-10 2021-03-23 普因特工程有限公司 包括半球形腔的芯片原板及芯片基板
KR20170064673A (ko) 2015-12-02 2017-06-12 (주)포인트엔지니어링 칩기판
KR102259881B1 (ko) 2015-12-02 2021-06-03 (주)포인트엔지니어링 칩기판
WO2018062852A1 (ko) * 2016-09-27 2018-04-05 주식회사 세미콘라이트 반도체 발광소자
KR102641336B1 (ko) 2017-09-05 2024-02-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
EP3451396A1 (en) * 2017-09-05 2019-03-06 Lg Innotek Co. Ltd Semiconductor device package
CN107745033A (zh) * 2017-11-28 2018-03-02 东莞市优森电子有限公司 一种能减少板边毛刺的生产工艺
CN113451478A (zh) * 2020-03-25 2021-09-28 深圳市聚飞光电股份有限公司 发光二极管的加工方法及相关装置
CN113524473B (zh) * 2021-07-09 2023-10-20 苏州晶方半导体科技股份有限公司 光学基板的切割方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867499B1 (en) * 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
TW571410B (en) * 2002-12-24 2004-01-11 Via Tech Inc BGA package with the same power ballout assignment for wire bonding packaging and flip chip packaging
KR100646155B1 (ko) * 2005-04-14 2006-11-14 주식회사 코스텍시스 발광다이오드 모듈
US8207553B2 (en) * 2008-03-25 2012-06-26 Bridge Semiconductor Corporation Semiconductor chip assembly with base heat spreader and cavity in base
KR101124254B1 (ko) 2010-02-22 2012-03-27 (주)포인트엔지니어링 광소자 디바이스용 기판과 광소자 디바이스 및 그 제조 방법
KR101114719B1 (ko) * 2010-08-09 2012-02-29 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
JP2014041851A (ja) * 2010-12-24 2014-03-06 Asahi Glass Co Ltd 連結基板およびその製造方法、並びに素子基板、発光装置
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
KR101086014B1 (ko) * 2011-06-27 2011-11-22 (주)포인트엔지니어링 고방열성 광소자용 기판 및 그 제조방법
KR101306247B1 (ko) 2012-05-11 2013-09-17 (주)포인트엔지니어링 백라이트 유닛용 광소자 제조 방법 및 이에 의해 제조된 광소자와 그 어레이

Also Published As

Publication number Publication date
KR20150019825A (ko) 2015-02-25
KR101541035B1 (ko) 2015-08-03
US20150049447A1 (en) 2015-02-19
US9913381B2 (en) 2018-03-06
CN104377116A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
CN104377116B (zh) 防止在切割过程中产生毛边的底部基板及其制造方法
JP4614278B2 (ja) 電子回路ユニット、及びその製造方法
JP6863458B2 (ja) 積層型電子部品
JP6006474B2 (ja) 配線基板、多数個取り配線基板、およびその製造方法
JP4703342B2 (ja) 配線基板の製造方法
TWI495403B (zh) 配線基板、多片式配線基板、及其製造方法
TW200933239A (en) Display unit manufacturing method and display unit
TWI742744B (zh) 顯示裝置及其製造方法
JP2009021426A (ja) チップ部品型ｌｅｄ及びその製造方法
TW201251537A (en) Ceramic wiring substrate, multi-piece ceramic wiring substrate and method for manufacturing the same
CN101308801A (zh) 叠层基板的裁切方法、半导体器件及其制法、发光装置
CN104302964A (zh) 制造用于背光单元的光学器件的方法以及通过该方法制造的光学器件和光学器件阵列
TWI538578B (zh) 銅箔層壓板及其製造方法
CN105392279A (zh) 一种pcb板边缘多排焊盘及多排边缘焊盘pcb板的制备方法
JP4929893B2 (ja) セラミック基板の製造方法
JP5235627B2 (ja) 多数個取り配線基板
JP2008153441A (ja) 配線基板およびその製造方法
CN104576883A (zh) 芯片安装用阵列基板及其制造方法
CN104659184A (zh) 用于防止毛刺生成的衬底
US8555492B2 (en) Method for manufacturing a conductive substrate structure with conductive channels formed by using a two-sided cut approach
CN205723526U (zh) 集成电路封装体及封装基板
JPH1126913A (ja) 配線基板の製造方法
JP2008118134A (ja) 窒化物半導体発光素子及び製造方法
JP2014107308A (ja) 半導体装置及びその製造方法
JP2018101720A (ja) 多数個取り配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180817

CF01 Termination of patent right due to non-payment of annual fee