CN104264124A - 成膜装置 - Google Patents

成膜装置 Download PDF

Info

Publication number
CN104264124A
CN104264124A CN201410478007.4A CN201410478007A CN104264124A CN 104264124 A CN104264124 A CN 104264124A CN 201410478007 A CN201410478007 A CN 201410478007A CN 104264124 A CN104264124 A CN 104264124A
Authority
CN
China
Prior art keywords
mentioned
film
silane
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410478007.4A
Other languages
English (en)
Other versions
CN104264124B (zh
Inventor
长谷部一秀
村上博纪
柿本明修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44816157&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104264124(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104264124A publication Critical patent/CN104264124A/zh
Application granted granted Critical
Publication of CN104264124B publication Critical patent/CN104264124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种非晶体硅膜的成膜方法和成膜装置。该成膜方法包括如下工序：对基底进行加热，使氨基硅烷系气体流经加热后的基底，在基底的表面形成晶种层；对基底进行加热，向加热后的基底的表面的晶种层供给不含氨基的硅烷系气体，使不含氨基的硅烷系气体热分解，从而在晶种层上形成非晶体硅膜。

Description

成膜装置
(本申请是申请号为201110107275.1，申请日为2011-04-27，发明创造名称为非晶体硅膜的成膜方法和成膜装置的申请的分案申请)
技术领域
本发明涉及成膜装置。
背景技术
使用非晶体硅而填埋半导体集成电路装置的接触孔、线。例如专利文献1、2记载有非晶体硅的成膜方法。特别是在专利文献2中记载有如下方法：以400℃～500℃使乙硅烷分解，得到表面平滑的导电体层。
近来，随着半导体集成电路装置的微细化，填埋接触孔、线的要求益发严格。
专利文献1：日本特开昭63-29954号公报
专利文献2：日本特开平1-217956号公报
但是，在欲利用采用了乙硅烷而形成的非晶体硅填埋微细化了的接触孔、线时，成膜后的非晶体硅在接触孔部的有效区域变差，产生了较大的空隙(void)。在大的空隙产生在接触孔、线内时，例如，会成为引起电阻值增大的主要原因之一。而且，表面粗糙度的精度变差也是其主要原因。
发明内容
本发明是鉴于上述情况而做成的，其目的在于提供一种能够进一步改善表面粗糙度的精度、且能够应对接触孔、线等的微细化的进展的非晶体硅膜的成膜方法和成膜装置。
本发明的第1技术方案的非晶体硅膜的成膜方法，其用于在基底上形成包括非晶体硅膜的膜，该成膜方法包括如下工序：(1)对上述基底进行加热，使氨基硅烷系气体流经上述加热后的基底，在上述基底的表面形成晶种层；(2)对上述基底进行加热，向上述加热后的基底的表面的晶种层供给不含氨基的硅烷系气体，使上述不含氨基的硅烷系气体热分解，从而在上述晶种层上形成非晶体硅膜。
本发明的第2技术方案的成膜装置，其用于在基底上形成非晶体硅膜，其包括：处理室，其用于收容被处理体，该被处理体具有在其上形成上述非晶体硅膜的基底；处理气体供给机构，其用于向上述处理室内供给处理所使用的气体；加热装置，其用于对被收容在上述处理室内的上述被处理体进行加热；排气机构，其用于对上述处理室内进行排气；控制器，其用于控制上述处理气体供给机构、上述加热装置以及上述排气机构，上述控制器控制上述处理气体供给机构、上述加热装置以及上述排气机构，以实施第1技术方案的非晶体硅膜的成膜方法。
将在下面的说明中阐述本发明的其它目的和优点，其部分地从下面的说明中显现或者可以通过实施本发明而了解。
本发明的目的和优点可以借助于在下文中特别指示的手段和组合实现及获得。
附图说明
被并入本说明书中并且构成本说明书的一部分的附图图示出本发明的实施方式，并且与上述概略说明及下面给出的对实施方式的详细说明一起，用于解释本发明的原理。
图1是表示本发明的一实施方式的非晶体硅膜的成膜方法的顺序的一个例子的流程图。
图2的(A)～(C)是概略地表示顺序中的样品的状态的剖视图。
图3是表示堆积时间和非晶体硅膜的膜厚之间的关系的图。
图4是表示堆积时间和非晶体硅膜的膜厚之间的关系的图。
图5是将图3中的虚线框A内放大的放大图。
图6是将图4中的虚线框B内放大的放大图。
图7A是表示非晶体硅膜的表面和截面的2次电子像的代替图面用照片。
图7B是表示非晶体硅膜的表面和截面的2次电子像的代替图面用照片。
图8A是表示非晶体硅膜的表面和截面的2次电子像的代替图面用照片。
图8B是表示非晶体硅膜的表面和截面的2次电子像的代替图面用照片。
图9是表示非晶体硅膜的膜厚和非晶体硅膜表面的平均线粗糙度Ra之间的关系的图。
图10是表示非晶体硅膜的膜厚和非晶体硅膜表面的雾度之间的关系的图。
图11是表示层间绝缘膜中所形成的接触孔的结构例的剖视图。
图12的(A)、(B)是相当于图11中的虚线圆C内的放大图。
图13是概略地表示能够实施本发明的一实施方式的非晶体硅膜的成膜方法的成膜装置的一个例子的剖视图。
具体实施方式
现在，将参照附图说明基于上面给出的发现而实现的本发明的实施方式。在下面的说明中，用相同的附图标记指示具有实质相同的功能和结构的构成元件，并且仅在必需时才进行重复说明。
本申请发明人推测非晶体硅膜的表面粗糙度可能与非晶体硅膜的培养(incubation)时间有关。假定为：培养时间越长，核的尺寸越容易产生偏差，就越对产生核后开始堆积的非晶体硅的表面粗糙度的精度产生影响。
但是，不知道缩短非晶体硅膜的培养时间的方法。
本申请发明人如以下说明那样成功地缩短了非晶体硅膜的培养时间，结果，成功地进一步改善了非晶体硅的表面粗糙度的精度。
下面，参照附图对本发明的一实施方式进行说明。另外，在所有图中，对通用的部分标注相同的附图标记。
另外，在本说明书中，将非晶体硅定义为，不是单指非晶体硅的用语，是包括非晶体硅、能够达到在本说明书中所公开的表面粗糙度的精度的、非晶体～纳米尺寸的晶粒聚集而成的纳米结晶硅(多晶硅)、以及上述非晶体硅与上述纳米结晶硅混合而成的硅的全部的用语。
图1是表示本发明的一实施方式的非晶体硅膜的成膜方法的顺序的一个例子的流程图。图2的(A)～(C)是概略地表示顺序中的样品的状态的剖视图。
首先，将在图2的(A)所示的半导体基板、例如硅基板1上形成有厚度约为100nm的基底2而成的样品(参照图2的(A))搬入成膜装置的处理室。基底2的例子是氧化硅膜、氮化硅膜。
接着，如图1和图2的(B)所示，在基底2的表面形成晶种层3。在本例中，加热基底2，使氨基硅烷系气体流经加热后的基底2，从而在基底2的表面形成晶种层3(步骤1)。
作为氨基硅烷系气体的例子，能够列举出丁基氨基硅烷(BAS)、双叔丁基氨基硅烷(BTBAS)、(二甲氨基)硅烷(DMAS)、二(二甲氨基)硅烷(BDMAS)、三(二甲氨基)硅烷(TDMAS)、二乙基氨基硅烷(diethylaminosilane：DEAS)、双二乙基氨基硅烷(bisdiethylaminosilane：BDEAS)、二丙基氨基硅烷(dipropylaminosilane：DPAS)以及二异丙基氨基硅烷(DIPAS)等。在本例中，采用了DIPAS。
步骤1的处理条件的一个例子如下所述：
DIPAS流量：500sccm
处理时间： 5min
处理温度： 400℃
处理压力： 53.2Pa(0.4Torr)
在本说明书中，下面将步骤1的工序称为预供气(preflow)。
接着，如图1和图2的(C)所示，在晶种层3上形成非晶体硅膜4。
在本例中，加热基底2，向加热后的基底2的晶种层3上供给不含氨基的硅烷系气体，使该不含氨基的硅烷系气体热分解，从而在晶种层3上形成非晶体硅膜4(步骤2)。
作为不含氨基的硅烷系气体的例子，能够列举出包括SiH2、SiH4、SiH6、Si2H4、Si2H6、以式SimH2m+2表示的硅的氢化物以及以式SinH2n表示的硅的氢化物中的至少一种的气体，其中，m为3以上的自然数，n为3以上的自然数。在本例中，采用了SiH4(单硅烷)。
步骤2的处理条件的一个例子如下所述：
SiH4流量：500sccm
堆积时间：30min/45 min/60min
处理温度：500℃
处理压力：53.2Pa(0.4Torr)
这样，采用一实施方式的非晶体硅膜的成膜方法，使氨基硅烷系气体预流经(preflow)基底2的表面之后，在晶种层3上形成非晶体硅膜4。
图3和图4表示堆积时间和非晶体硅膜4的膜厚之间的关系。图3表示基底2为氧化硅膜(SiO2)的情况，图4表示基底2为氮化硅膜(SiN)的情况。在堆积时间为30min时、为45min时、为60min时这3个点测量了非晶体硅膜4的膜厚。
图3和图4中的线Ⅰ、Ⅲ表示有预供气的情况的结果，线Ⅱ、Ⅳ表示无预供气的情况的结果。线Ⅰ～Ⅳ是以最小二乘法将所测量的3个膜厚直线近似而成的直线，算式如下所述：
线Ⅰ：y＝17.572x-20.855…(1)
线Ⅱ：y＝17.605x-34.929…(2)
线Ⅲ：y＝18.011x-27.739…(3)
线Ⅳ：y＝18.091x-41.277…(4)
如图3和图4所示，在有预供气的情况下，与无预供气的情况相比，非晶体硅膜4的膜厚增大的倾向是显而易见的。
图5和图6表示在上述式(1)～(4)中y＝0、即非晶体硅膜的膜厚为“0”时、求出线Ⅰ～Ⅳ与堆积时间的交点的图。另外，图5相当于将图3中的虚线框A内放大的放大图，图6相当于将图4中的虚线框B内放大的放大图。
如图5所示，基底2为有预供气的氧化硅膜时，在处理开始后约1.2min(x≈1.189)开始进行非晶体硅膜4的堆积。而基底2为无预供气的氧化硅膜时，在处理开始后约2.0min(x≈1.984)开始进行非晶体硅膜4的堆积。
而且，如图6所示，基底2为有预供气的氮化硅膜时，在处理开始后约1.5min(x≈1.540)开始进行非晶体硅膜4的堆积，而基底2为无预供气的氮化硅膜时，在处理开始后约2.3min(x≈2.282)开始进行非晶体硅膜4的堆积。
这样，通过对基底2进行氨基硅烷气体的预供气，在基底2为氧化硅膜的情况下，能够使培养时间从约2.0min缩短为约1.2min，在基底2为氮化硅膜的情况下，能够使培养时间从约2.3min缩短为约1.5min。
图7A～图8B表示利用扫描型电子显微镜(SEM)观察非晶体硅膜表面的结果。图7A和图7B是膜厚为50nm的非晶体硅膜的表面和截面的2次电子像。图8A和图8B是膜厚为100nm的非晶体硅膜的表面和截面的2次电子像。SEM的加速电压为5.0kV，倍率为100000倍(×100k)。另外，基底为氧化硅膜。
如图7A所示，在有氨基硅烷系气体的预供气的情况下，与无预供气的情况相比，通过目视观察可知，非晶体硅膜的表面较光滑，表面粗糙度被改善。
而且，如图8A所示，膜厚约为100nm的非晶体硅膜的情况也同样，与无预供气(图8B)的情况相比，非晶体硅膜的表面粗糙度被改善。
这样，采用一实施方式的非晶体硅膜的成膜方法，在利用SEM目视观察表面的过程中，可知表面粗糙度被改善。
图9表示采用原子间力显微镜(AFM)测量的非晶体硅膜表面的平均线粗糙度(表面粗糙度)Ra。在图9所示的结果中，AFM的扫描尺寸设定为1μm、扫描频率设定为1.993Hz。
如图9所示，可知在有氨基硅烷系气体的预供气的情况下，与无预供气的情况相比，在膜厚50nm～100nm的范围内，平均线粗糙度(表面粗糙度)Ra被改善了0.101～0.157nm。从该AFM的测量结果可判断出：一实施方式的非晶体硅膜的成膜方法特别是在非晶体硅膜的膜厚较薄的情况下，与无预供气的情况相比，平均线粗糙度(表面粗糙度)Ra的改善效果较高。例如，在膜厚为约50nm的非晶体硅膜中，在无预供气的情况下，Ra＝0.411nm，而在有预供气的情况下，Ra＝0.254nm，Ra被改善了0.157nm。该结果表示例如半导体装置的越微细化一实施方式的非晶体硅膜的成膜方法越有效。
图10表示采用表面检查装置测量的非晶体硅膜表面的雾度(Haze)。图10所示的雾度是DWO(Dark Field WideOblique)模式下的雾度。
如图10所示，可知：在有氨基硅烷系气体的预供气的情况下，与无预供气的情况相比，在膜厚50nm～100nm的范围内，雾度被改善了约2.1ppm。
综上所述，从采用扫描型电子显微镜、原子间力显微镜及表面检查装置的观察及测量结果可知，一实施方式的非晶体硅膜的成膜方法采用氨基硅烷系气体预流经基底2的表面，在基底2的表面形成晶种层3之后，向晶种层3上供给不含氨基的硅烷系气体并使不含氨基的硅烷系气体热分解，从而能够形成表面粗糙度的精度高的、即、表面粗糙度小的非晶体硅膜4。
如图11所示，这样的非晶体硅膜有利于填埋在包含基底2、例如氧化硅膜或氮化硅膜的层间绝缘膜中所形成的接触孔5、填埋层间绝缘膜中所形成的线、例如内部布线用的槽。图12的(A)和图12的(B)表示接触孔5内的非晶体硅膜4的表面彼此的接触部6的放大图。图12的(A)和图12的(B)相当于图11中的虚线圆C内的放大图。
在非晶体硅膜4的表面粗糙度较大的情况下，如图12的(A)所示，在接触部6产生较大的空隙7，相对于此，采用利用一实施方式的成膜方法所形成的表面粗糙度小的非晶体硅膜4时，如图12的(B)所示，在接触部6产生的空隙7较小。只要空隙7变小，就能够抑制被埋入接触孔5的内部的非晶体硅膜4的电阻值的增大。
另外，以往采用连续成膜方法，该连续成膜方法采用了非晶体硅和表面粗糙度良好的晶种层，该晶种层是采用乙硅烷气体形成的，非晶体硅是形成该晶种层之后由硅烷气体构成的，在该连续成膜方法中，首先，在接触孔的上部角部处因成膜的增大而导致的有效区域变差(产生空隙)，因此难以适用于微细的接触孔。
相对于此，采用一实施方式，不仅提高成膜的有效区域，而且与上述连续成膜方法相比，还能够进一步提高表面粗糙度。
因而，根据一实施方式，提供一种能够进一步改善非晶体硅膜4的表面粗糙度的精度、能够应对半导体装置内部的接触孔、线等的微细化的进展的非晶体硅膜的成膜方法。并且，利用一实施方式的成膜方法所形成的非晶体硅膜4有利于填埋层间绝缘膜中所形成的接触孔5、线。
接着，对能够实施上述一实施方式的非晶体硅膜的成膜方法的成膜装置的一个例子进行说明。
图13是概略地表示能够实施一实施方式的非晶体硅膜的成膜方法的成膜装置的一个例子的剖视图。
如图13所示，成膜装置100包括下端开口的具有顶部的圆筒体状的处理室101。处理室101的整体例如由石英形成。在处理室101内的顶部设有石英制的顶板102。在处理室101的下端开口部夹着O型密封圈等密封构件104连接有例如由不锈钢成形为圆筒体状的歧管103。
歧管103支承处理室101的下端。石英制的晶圆舟皿105能从歧管103的下方插入到处理室101内，该晶圆舟皿105能够多层地载置作为被处理体的多张、例如50～100张的半导体基板、在本例中为硅基板1。由此，在处理室101内收容被处理体、例如半导体基板、在本例中、例如预先堆积有作为基底的SiO2膜的硅基板1。晶圆舟皿105具有多根支柱106，利用形成于支柱106上的槽支持多张硅基板1。
晶圆舟皿105隔着石英制的保温筒107被载置在载物台108上。载物台108例如被支承在贯穿不锈钢制的盖部109的旋转轴110上，该盖部109用于对歧管103的下端开口部进行开闭。在旋转轴110的贯穿部设有例如磁性流体密封件111，对旋转轴110进行气密地密封且以旋转轴110可旋转的方式支承该旋转轴110。由例如O形密封圈构成的密封构件112介于盖部109的周边部和歧管103的下端部之间。由此，处理室101内的密封性被保持。旋转轴110例如被安装在臂113的顶端，该臂113被支承在舟皿升降机等升降机构(未图示)上。由此，晶圆舟皿105和盖部109等被一体地升降，被插入处理室101内或从处理室101内脱出。
成膜装置100具有向处理室101内供给处理所使用的气体的处理气体供给机构114。
处理气体供给机构114包括氨基硅烷系气体供给源117、不含氨基的硅烷系气体供给源118。
氨基硅烷系气体供给源117经由流量控制器121a和开闭阀122a与分散喷嘴123相连接。分散喷嘴123由石英管构成，向内侧贯穿歧管03的侧壁并向上弯曲而铅垂地延伸。在分散喷嘴123的铅垂部分上隔开规定间隔形成有多个气体喷出孔124。氨基硅烷系气体从各气体喷出孔124沿着水平方向朝着处理室101内大致均匀地喷出。
不含氨基的硅烷系气体供给源118经由流量控制器121b和开闭阀122b与分散喷嘴125相连接。分散喷嘴125由石英管构成，向内侧贯穿歧管103的侧壁并向上弯曲而铅垂地延伸。在分散喷嘴125的铅垂部分上隔开规定间隔形成有多个气体喷出孔126。不含氨基的硅烷系气体从各气体喷出孔126沿着水平方向朝着处理室101内大致均匀地喷出。
在处理室101内的与分散喷嘴123、125相反的一侧的部分上，设有用于对处理室101内进行排气的排气口129。排气口129是通过向上下方向切削处理室101的侧壁而细长地形成的。在处理室101的与排气口129相对应的部分上，利用焊接以覆盖排气口129的方式安装有截面呈コ字状地成形的排气口罩构件130。排气口罩构件130沿着处理室101的侧壁向上方延伸，在处理室101的上方形成有气体出口131。在该气体出口131连接有包括真空泵等在内的排气机构132。排气机构132通过对处理室101内进行排气，使处理所使用的处理气体的排气以及处理室101内的压力成为与处理相应的处理压力。
在处理室101的外周设有筒体状的加热装置133。加热装置133用于使被供给到处理室101内的气体活化，并且对被收容在处理室101内的被处理体、例如半导体基板、在本例中为硅基板1进行加热。
成膜装置100的各部的控制例如利用由微处理器(计算机)构成的控制器150来进行。控制器150连接包括操作者进行用于管理成膜装置100的命令的输入操作的键盘、使成膜装置100的工作状况可视化而进行显示的显示器等的用户接口151。
控制器150与存储部152相连接。存储部152存储有用于在控制器150的控制下实现利用成膜装置100执行的各种处理的控制程序、用于根据处理条件使成膜装置100的各构成部执行处理的程序、即制程程序。制程程序例如被存储在存储部152中的存储介质中。存储介质既可以是硬盘、半导体存储器，也可以是CD-ROM、DVD、闪存等可移动的存储介质。而且，也可以从其他装置例如经由专用线路适当地传送制程程序。制程程序根据需要按照来自用户接口151的指令等从存储部152读取，控制器150执行按照所读取的制程程序进行的处理，从而，成膜装置100在控制器150的控制下执行所期望的处理。
在本例中，在控制器150的控制下按照上述一实施方式的成膜方法进行的处理被依次实施。
能够利用图13所示的成膜装置100实施上述一实施方式的成膜方法。当然，作为成膜装置，不限于图13所示的批量式，也可以是单片式的成膜装置。
以上，按照一些实施方式说明了本发明，但本发明不限于上述一些实施方式，能够进行各种变形。
例如，在上述一实施方式中，具体地例示了处理条件，但处理条件不限于上述具体的例示。
作为本发明的优点的非晶体硅膜的表面粗糙度的改善是通过具有如下这样的构成而得到的：采用氨基硅烷系气体预流经基底2的表面，在基底2的表面形成晶种层3之后，向晶种层3上供给不含氨基的硅烷系气体，并使不含氨基的硅烷系气体热分解，从而形成非晶体硅膜4。
因而，处理条件不限于上述一实施方式所述的具体的例示，当然能够在不有损上述优点的范围内根据硅基板1的大小、处理室的容积变化来改变处理条件。
而且，上述实施方式所记载的成膜方法能够以0.1nm级改善表面粗糙度、例如平均线粗糙度Ra，因此优选用于半导体装置的制造工艺。
而且，晶种层3变厚时，使非晶体硅膜4的膜厚增加，有损半导体装置的微细化。而且，晶种层3用于使非晶体硅的核均匀地产生。因此，最好使晶种层3的厚度变薄，优选为单原子层级的厚度那样的程度即可。具体而言，晶种层3的厚度为0.1nm～0.3nm即可。
另外，作为氨基硅烷气体，也可以是1价的硅烷系气体、例如DIPAS(XXX)。
并且，也可以不使氨基硅烷分解，例如使氨基硅烷吸附在基底2上。例如，DIPAS在450℃以上热分解。氨基硅烷被热分解时，在所形成的膜中有时卷入有碳(C)、氮(N)等杂质。通过使硅烷不分解例如吸附在基底2上，能够获得如下优点：能够抑制在所形成的膜中卷入有杂质。
而且，非晶体硅膜4的膜厚从上述一实施方式的公开可知，优选为50nm～100nm，但也可以为小于50nm、100nm以上的范围内的厚度。
另外，在上述一实施方式中，作为不含氨基的硅烷系气体，例示了以式SimH2m+2(其中m为3以上的自然数)表示的硅的氢化物和以式SinH2n(其中n为3以上的自然数)表示的硅的氢化物、所谓的高级硅烷。
作为高级硅烷，例如以式SimH2m+2表示的硅的氢化物(其中m为3以上的自然数)也可以是从Si3H8、Si4H10、Si5H12、Si6H14、Si7H16中的至少一种选择的。
另外，作为以式SinH2n表示的硅的氢化物(其中n为3以上的自然数)也可以是从Si3H6、Si4H8、Si5H10、Si6H12、Si7H14中的至少一种选择的。
并且，在考虑氨基硅烷系气体和不含氨基的硅烷系气体(硅源)的组合的情况下，也可以是在氨基硅烷系气体热分解的温度附近易于热分解的单硅烷(SiH4)、乙硅烷(SiH6)
采用本发明，提供一种能够进一步改善表面粗糙度的精度、能够应对接触孔、线等的微细化的进展的非晶体硅膜的成膜方法和成膜装置。
除此之外，本发明在不脱离其主旨的范围内能够进行各种变形。
本申请以2010年4月27日向日本特许厅提交的日本专利申请第2010-102405号和2011年3月1日提交的日本专利申请第2011-044014号为基础来主张优先权，作为参照本发明包含它们所公开的全部内容。

Claims (12)

1.一种成膜装置，其用于在基底上形成非晶体硅膜，其特征在于，
具有：
处理室，其用于收容被处理体，该被处理体具有在其上形成上述非晶体硅膜的基底；
处理气体供给机构，其用于向上述处理室内供给处理所使用的气体；
加热装置，其用于对被收容在上述处理室内的上述被处理体进行加热；
排气机构，其用于对上述处理室内进行排气；以及
控制器，其用于控制上述处理气体供给机构、上述加热装置以及上述排气机构，
上述控制器控制上述处理气体供给机构、上述加热装置以及上述排气机构，以实施下述(1)工序和(2)工序，即：
(1)对上述基底进行加热，使氨基硅烷系气体流经上述加热后的基底，在上述基底的表面形成晶种层；
(2)对上述基底进行加热，向上述加热后的基底的表面的晶种层供给不含氨基的硅烷系气体，使上述不含氨基的硅烷系气体热分解，从而在上述晶种层上形成非晶体硅膜，
上述(1)工序中的上述基底的加热温度低于上述(2)工序中的上述基底的加热温度，
上述(1)工序中的用于形成上述晶种层的处理时间比上述(2)工序中的用于形成上述非晶体硅膜的处理时间短。
2.根据权利要求1所述的成膜装置，其特征在于，
上述晶种层的厚度为0.1nm～0.3nm。
3.根据权利要求2所述的成膜装置，其特征在于，
上述非晶体硅膜的厚度为50nm～100nm。
4.根据权利要求1至3中任一项所述的成膜装置，其特征在于，
上述氨基硅烷系气体是从包括丁基氨基硅烷、双叔丁基氨基硅烷、(二甲氨基)硅烷、二(二甲氨基)硅烷、三(二甲氨基)硅烷、二乙基氨基硅烷、双二乙基氨基硅烷、二丙基氨基硅烷以及二异丙基氨基硅烷中至少一种的气体选择的，
上述不含氨基的硅烷系气体是从包括SiH4、Si2H6、以式SimH2m+2表示的硅的氢化物以及以式SinH2n表示的硅的氢化物中的至少一种的气体选择的，其中，m为3以上的自然数，n为3以上的自然数。
5.根据权利要求1至3中任一项所述的成膜装置，其特征在于，
上述氨基硅烷系气体为二异丙基氨基硅烷，
上述不含氨基的硅烷系气体是从SiH4和Si2H6中任一种的气体选择的。
6.根据权利要求1至3中任一项所述的成膜装置，其特征在于，
上述氨基硅烷系气体是从二乙基氨基硅烷、双二乙基氨基硅烷中的任一种的气体选择的，
上述不含氨基的硅烷系气体是从SiH4和Si2H6中任一种的气体选择的。
7.根据权利要求4所述的成膜装置，其特征在于，
上述以式SimH2m+2表示的硅的氢化物是从Si3H8、Si4H10、Si5H12、Si6H14、Si7H16中的至少一种选择的，其中，m为3以上的自然数，
上述以式SinH2n表示的硅的氢化物是从Si3H6、Si4H8、Si5H10、Si6H12、Si7H14中的至少任一种选择的，其中，n为3以上的自然数。
8.根据权利要求1至7中任一项所述的成膜装置，其特征在于，
上述晶种层的厚度是单原子层级的厚度。
9.根据权利要求1至8中任一项所述的成膜装置，其特征在于，
通过使上述氨基硅烷系气体的氨基硅烷不分解而吸附在上述基底上。
10.根据权利要求1至9中任一项所述的成膜装置，其特征在于，
上述基底包含氧化硅膜或氮化硅膜。
11.根据权利要求1至10中任一项所述的成膜装置，其特征在于，
上述非晶体硅膜的成膜方法用于半导体装置的制造工艺。
12.根据权利要求11所述的成膜装置，其特征在于，
上述非晶体硅膜被使用于填埋上述半导体装置内部的接触孔及/或线。
CN201410478007.4A 2010-04-27 2011-04-27 成膜装置 Active CN104264124B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010-102405 2010-04-27
JP2010102405 2010-04-27
JP2011044014A JP4967066B2 (ja) 2010-04-27 2011-03-01 アモルファスシリコン膜の成膜方法および成膜装置
JP2011-044014 2011-03-01
CN201110107275.1A CN102234786B (zh) 2010-04-27 2011-04-27 非晶体硅膜的成膜方法和成膜装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110107275.1A Division CN102234786B (zh) 2010-04-27 2011-04-27 非晶体硅膜的成膜方法和成膜装置

Publications (2)

Publication Number Publication Date
CN104264124A true CN104264124A (zh) 2015-01-07
CN104264124B CN104264124B (zh) 2016-11-02

Family

ID=44816157

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201410478007.4A Active CN104264124B (zh) 2010-04-27 2011-04-27 成膜装置
CN201410478548.7A Active CN104278252B (zh) 2010-04-27 2011-04-27 非晶体硅膜的成膜方法和成膜装置
CN201410479712.6A Active CN104264125B (zh) 2010-04-27 2011-04-27 成膜装置
CN201110107275.1A Active CN102234786B (zh) 2010-04-27 2011-04-27 非晶体硅膜的成膜方法和成膜装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201410478548.7A Active CN104278252B (zh) 2010-04-27 2011-04-27 非晶体硅膜的成膜方法和成膜装置
CN201410479712.6A Active CN104264125B (zh) 2010-04-27 2011-04-27 成膜装置
CN201110107275.1A Active CN102234786B (zh) 2010-04-27 2011-04-27 非晶体硅膜的成膜方法和成膜装置

Country Status (5)

Country Link
US (2) US9006021B2 (zh)
JP (1) JP4967066B2 (zh)
KR (6) KR101282908B1 (zh)
CN (4) CN104264124B (zh)
TW (2) TWI420574B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863306A (zh) * 2016-06-22 2018-03-30 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5337269B2 (ja) * 2010-04-27 2013-11-06 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5689398B2 (ja) * 2010-12-21 2015-03-25 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
JP5780981B2 (ja) * 2012-03-02 2015-09-16 東京エレクトロン株式会社 ゲルマニウム薄膜の成膜方法
JP5792101B2 (ja) 2012-03-15 2015-10-07 東京エレクトロン株式会社 積層半導体膜の成膜方法
KR101862547B1 (ko) 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6022273B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5876398B2 (ja) * 2012-10-18 2016-03-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6068130B2 (ja) 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6125279B2 (ja) 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6082712B2 (ja) 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
KR101489306B1 (ko) 2013-10-21 2015-02-11 주식회사 유진테크 어모퍼스 실리콘막의 증착 방법 및 증착 장치
JP6348707B2 (ja) 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
KR101507381B1 (ko) * 2014-02-26 2015-03-30 주식회사 유진테크 폴리실리콘 막의 성막 방법
KR20150108664A (ko) * 2014-03-18 2015-09-30 주식회사 유진테크 머티리얼즈 전구체 화합물 및 이를 이용한 박막 증착 방법, 어모퍼스 실리콘막의 증착방법
JP2015192063A (ja) * 2014-03-28 2015-11-02 東京エレクトロン株式会社 アモルファスシリコン膜形成装置の洗浄方法、アモルファスシリコン膜の形成方法およびアモルファスシリコン膜形成装置
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
US9915001B2 (en) 2014-09-03 2018-03-13 Silcotek Corp. Chemical vapor deposition process and coated article
SG10201506694QA (en) * 2014-09-03 2016-04-28 Silcotek Corp Chemical vapor deposition process and coated article
KR102334110B1 (ko) * 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자 형성방법
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
JP6086942B2 (ja) 2015-06-10 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2017040623A1 (en) 2015-09-01 2017-03-09 Silcotek Corp. Thermal chemical vapor deposition coating
TWI716511B (zh) * 2015-12-19 2021-01-21 美商應用材料股份有限公司 用於鎢原子層沉積製程作為成核層之正形非晶矽
JP6613213B2 (ja) 2016-07-26 2019-11-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN106282963B (zh) * 2016-09-21 2019-04-05 中国科学院上海微系统与信息技术研究所 基于磁场干扰等离子体的非晶硅生长方法及装置
JP6902958B2 (ja) 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP7018849B2 (ja) * 2018-08-17 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7065728B2 (ja) * 2018-08-17 2022-05-12 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth
JP2022143997A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体製造方法および半導体製造装置
JP2022160317A (ja) * 2021-04-06 2022-10-19 東京エレクトロン株式会社 シリコン膜の成膜方法及び成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253778A (ja) * 2003-01-30 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
CN1837404A (zh) * 2005-03-23 2006-09-27 东京毅力科创株式会社 成膜装置和成膜方法
EP2006888A2 (en) * 2006-03-30 2008-12-24 MITSUI ENGINEERING & SHIPBUILDING CO., LTD Method and apparatus for growing plasma atomic layer
CN102234786B (zh) * 2010-04-27 2014-09-10 东京毅力科创株式会社 非晶体硅膜的成膜方法和成膜装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
JPS6329954A (ja) 1986-07-23 1988-02-08 Toshiba Corp 半導体装置の製造方法
JP2835723B2 (ja) * 1988-02-26 1998-12-14 富士通株式会社 キャパシタ及びキャパシタの製造方法
JPH0427116A (ja) 1990-05-23 1992-01-30 Fujitsu Ltd 半導体異種接合を形成する方法
JP3194256B2 (ja) 1991-11-14 2001-07-30 富士通株式会社 膜成長方法と膜成長装置
US5856236A (en) 1996-06-14 1999-01-05 Micron Technology, Inc. Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US6333066B1 (en) * 1997-11-21 2001-12-25 Samsung Electronics Co., Ltd. Method for forming PZT thin film using seed layer
KR100494321B1 (ko) 1997-12-31 2005-08-31 주식회사 하이닉스반도체 반도체소자의다결정실리콘막형성방법
KR100611473B1 (ko) 2000-12-29 2006-08-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN1630036A (zh) 2003-12-17 2005-06-22 旺宏电子股份有限公司 半导体元件和在其中形成多晶硅层的制造方法
KR100611108B1 (ko) * 2005-01-13 2006-08-09 삼성전자주식회사 박막 형성 방법
JP4761041B2 (ja) * 2005-02-23 2011-08-31 ソニー株式会社 シリコン膜の形成方法
US7566655B2 (en) * 2005-05-26 2009-07-28 Applied Materials, Inc. Integration process for fabricating stressed transistor structure
CN101167165B (zh) * 2005-05-26 2011-12-21 应用材料股份有限公司 增加pecvd氮化硅膜层的压缩应力的方法
US7601652B2 (en) * 2005-06-21 2009-10-13 Applied Materials, Inc. Method for treating substrates and films with photoexcitation
JP5311791B2 (ja) 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
CN101609796B (zh) * 2008-06-20 2012-03-21 福建钧石能源有限公司 薄膜形成方法和薄膜太阳能电池的制造方法
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
JP2011216784A (ja) * 2010-04-01 2011-10-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20110263074A1 (en) * 2010-04-22 2011-10-27 Applied Materials, Inc. Apparatus and methods for reducing light induced damage in thin film solar cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253778A (ja) * 2003-01-30 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
CN1837404A (zh) * 2005-03-23 2006-09-27 东京毅力科创株式会社 成膜装置和成膜方法
EP2006888A2 (en) * 2006-03-30 2008-12-24 MITSUI ENGINEERING & SHIPBUILDING CO., LTD Method and apparatus for growing plasma atomic layer
CN102234786B (zh) * 2010-04-27 2014-09-10 东京毅力科创株式会社 非晶体硅膜的成膜方法和成膜装置
CN104264125A (zh) * 2010-04-27 2015-01-07 东京毅力科创株式会社 成膜装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863306A (zh) * 2016-06-22 2018-03-30 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法
CN107863306B (zh) * 2016-06-22 2021-08-10 株式会社国际电气 衬底处理装置及半导体器件的制造方法

Also Published As

Publication number Publication date
KR20130014458A (ko) 2013-02-07
KR101534634B1 (ko) 2015-07-09
US9123782B2 (en) 2015-09-01
KR101615968B1 (ko) 2016-04-28
TW201403674A (zh) 2014-01-16
KR101282908B1 (ko) 2013-07-05
CN104278252B (zh) 2017-04-12
JP4967066B2 (ja) 2012-07-04
US9006021B2 (en) 2015-04-14
CN104264125A (zh) 2015-01-07
KR101529171B1 (ko) 2015-06-16
US20110263105A1 (en) 2011-10-27
CN104278252A (zh) 2015-01-14
KR20140085407A (ko) 2014-07-07
CN104264124B (zh) 2016-11-02
US20150206795A1 (en) 2015-07-23
KR20110119581A (ko) 2011-11-02
TWI562202B (en) 2016-12-11
KR101534637B1 (ko) 2015-07-09
TWI420574B (zh) 2013-12-21
CN104264125B (zh) 2016-09-07
KR20140085405A (ko) 2014-07-07
KR20140085406A (ko) 2014-07-07
CN102234786B (zh) 2014-09-10
TW201201252A (en) 2012-01-01
KR101534638B1 (ko) 2015-07-24
JP2011249764A (ja) 2011-12-08
CN102234786A (zh) 2011-11-09
KR20140086944A (ko) 2014-07-08

Similar Documents

Publication Publication Date Title
CN102234786B (zh) 非晶体硅膜的成膜方法和成膜装置
CN102891075B (zh) 非晶硅膜的成膜方法及成膜装置
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
KR101672081B1 (ko) 실리콘막의 성막 방법 및 성막 장치
JP5635164B2 (ja) 成膜方法および成膜装置
CN102534549B (zh) 在碳膜上形成氧化物膜的成膜方法和成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant