CN1630036A - 半导体元件和在其中形成多晶硅层的制造方法 - Google Patents
半导体元件和在其中形成多晶硅层的制造方法 Download PDFInfo
- Publication number
- CN1630036A CN1630036A CN 200310121274 CN200310121274A CN1630036A CN 1630036 A CN1630036 A CN 1630036A CN 200310121274 CN200310121274 CN 200310121274 CN 200310121274 A CN200310121274 A CN 200310121274A CN 1630036 A CN1630036 A CN 1630036A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor element
- manufacture method
- polysilicon
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明是关于一种半导体元件和在其中形成多晶硅层的制造方法。该半导体元件的制造方法，是首先提供一基底，之后，在该基底上形成氧化层。然后，在氧化层上形成多晶硅浮置闸极，其中形成多晶硅浮置闸极的步骤包括提供具有微晶多晶硅的底部晶种层，在底部晶种层上形成一顶部非晶硅层，之后回火该顶部非晶硅层。接着，在浮置闸极上提供一多晶硅层间介电层。之后，在多晶硅层间介电层上形成多晶硅控制闸极。
Description
技术领域
本发明涉及一种半导体元件的制造方法，特别是涉及一种在半导体元件中形成多晶硅层的制造方法。
背景技术
在现有习知的半导体制程中，多晶硅的沉积通常是藉由在低压下进行硅甲烷(SiH4)热分解而形成的，一般来说，多晶硅较常被应用于内存元件的制程，其例如是闪存(flash memory device)元件。在闪存元件中，其中多晶硅层是作为浮置闸极(floating gate)或控制闸极(control gate)之用。
由于低温化学气相沉积法(LPCVD)具有成本低廉、高产能(productionthroughput)以及所沉积的薄膜性质良好等优点，因此一般形成多晶硅层是采用现有习知技术的低温化学气相沉积法(LPCVD)。多晶硅的沉积大约在摄氏620度下进行，此外，若为非晶硅材料，则可在相对低温(摄氏560度)下进行沉积，然后该非晶硅可以藉由热回火制程而转变成多晶硅。然而，在回火制程所形成的多晶硅层中，其通常会生成具有较大晶粒的晶界(grainboundary)，该界面会使得电子容易陷于多晶硅与闸氧化层界面之间，其电荷陷入所造成的原因说明请参阅图1。
请参阅图1所示，是现有习知的一种半导体元件的剖面示意图。该半导体元件形成的方式，是首先在基底10上形成闸氧化层12，之后，进行低压化学气相沉积法以在闸氧化层12上形成多晶硅层14，其中该多晶硅层14是由硅晶体所构成，而这些硅晶体藉由晶界16彼此分开，如此会造成闸氧化层12与多晶硅层14之间的界面产生氧化层波谷(oxide valley)18，这些波谷18的形成会使得内存元件在进行抹除(erase)时电荷会陷入其中，而造成快闪记忆胞无法维持一致的运作。
由此可见，上述现有的半导体元件和在其中形成多晶硅层的制造方法仍存在有缺陷，而亟待加以进一步改进。为了解决现有的半导体元件和在其中形成多晶硅层的制造方法的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有的半导体元件和在其中形成多晶硅层的制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识，积极加以研究创新，以期创设一种新的形成具有微晶粒的多晶硅层的制造方法，能够改进一般现有的半导体元件和在其中形成多晶硅层的制造方法，使其更具有实用性。经过不断研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服上述现有的半导体元件中形成多晶硅层的制造方法存在的缺陷，而提供一种新的在半导体元件中形成多晶硅层的制造方法，所要解决的技术问题是提供一种形成具有微晶粒的多晶硅层的方法，使其在回火制程所形成的多晶硅层中不会生成具有较大晶粒的晶界，从而更加适于实用，且具有产业上的利用价值。
本发明的另一目的在于，提供一种半导体元件的制造方法，所要解决的技术问题是使例如快闪记忆胞的半导体元件的多晶硅层不会在回火制程其间生成具有较大晶粒的晶界，所以该界面不会使得电子容易陷于多晶硅与闸氧化层界面之间。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种在半导体元件中形成多晶硅层的制造方法，其包括：提供一基底；在该基底上形成一氧化层；在该氧化层上沉积一第一硅层，其中该第一硅层包括微晶多晶硅；在第一硅层上沉积一非晶硅层；以及回火该非晶硅层以形成一多晶硅层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的在半导体元件中形成多晶硅层的制造方法，其中所述的在该氧化层上沉积该第一硅层的步骤是在一炉管温度介于摄氏500至700度之间施行。
前述的在半导体元件中形成多晶硅层的制造方法，其中所述的在该氧化层上沉积该第一硅层的步骤是在炉管压力介于0.2m torr至5torr之间。
前述的在半导体元件中形成多晶硅层的制造方法，其中所述的在该氧化层上沉积该第一硅层的步骤是为在一包含硅的反应气体与一载体气体的存在下进行低温化学气相沉积法。
前述的在半导体元件中形成多晶硅层的制造方法，其中所述包含硅的反应气体是选自包含硅甲烷(SiH4)、二氯硅烷(SiH2Cl2)、氘硅甲烷(SiD4)、二氯氘硅烷(SiD2Cl2)、三氯氘硅烷(SiDCl3)、三氯硅烷(SiHCl3)、氯氘硅烷(SiD3Cl)与氯化硅烷(SiH3Cl)的族群。
前述的在半导体元件中形成多晶硅层的制造方法，其中所述的载体气体是选自氢(H2)、氘(D2)与氚(D3)。
前述的在半导体元件中形成多晶硅层的制造方法，其中所述的载体气体的流速是介于100至5000sccm之间。
前述的在半导体元件中形成多晶硅层的制造方法，其中所述的第一硅层的厚度是介于50至2000埃之间。
前述的在半导体元件中形成多晶硅层的制造方法，其中所述的非晶硅层的厚度是介于100至2000埃之间。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体元件的制造方法，其包括以下步骤：提供一基底；在该基底上形成一氧化层；在该氧化层上形成一多晶硅浮置闸极，包括：提供具有微晶多晶硅的一底部晶种层；在该底部晶种层上形成一顶部非晶硅层；以及回火该顶部非晶硅层；在该浮置闸极上提供一多晶硅层间介电层；以及在该多晶硅层间介电层上形成一多晶硅控制闸极。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体元件的制造方法，其中在形成该晶种层的步骤中；炉管的制程温度是介于摄氏500至700度之间。
前述的半导体元件的制造方法，其中所述的提供该底部晶种层的步骤是在炉管压力介于0.2m torr至5torr之间施行。
前述的半导体元件的制造方法，其中所述的底部晶种层的沉积是为在一包含硅的反应气体与一载体气体的存在下进行低温化学气相沉积法。
前述的半导体元件的制造方法，其中所述的包含硅的反应气体是选自包含硅甲烷(SiH4)、二氯硅烷(SiH2Cl2)、氘硅甲烷(SiD4)、二氯氘硅烷(SiD2Cl2)、三氯氘硅烷(SiDCl3)、三氯硅烷(SiHCl3)、氯氘硅烷(SiD3Cl)与氯化硅烷(SiH3Cl)的族群。
前述的半导体元件的制造方法，其中所述的载体气体是选自氢(H2)、氘(D2)与氚(D3)。
前述的半导体元件的制造方法，其中所述的载体气体的流速是介于100至5000sccm之间。
前述的半导体元件的制造方法，其中所述的底部晶种层的厚度是介于50至2000埃之间。
前述的半导体元件的制造方法，其中所述的非晶硅层的厚度是介于100至2000埃之间。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明提出一种在半导体元件中形成多晶硅层的制造方法，该方法是首先提供一基底，之后，在该基底上形成氧化层。然后，在氧化层上沉积第一硅层，其中第一硅层包括微晶多晶硅(microcrystalline polysilicon)。接着，在第一硅层上沉积非晶硅层。之后，回火非晶硅层，以形成一多晶硅层。
本发明还提出了一种半导体元件的制造方法，该方法是首先提供一基底，之后，在该基底上形成氧化层。然后，在氧化层上形成多晶硅浮置闸极，其中形成多晶硅浮置闸极的步骤包括提供具有微晶多晶硅的一底部晶种层，再在底部晶种层上形成一顶部非晶硅层，之后回火该非晶硅层。接着，在浮置闸极上提供多晶硅层间介电层。之后，在多晶硅层间介电层上形成多晶硅控制闸极。
借由上述技术方案，本发明可以克服现有的在半导体元件中形成多晶硅层的制造方法存在的缺陷，而使多晶硅层在回火制程其间不会生成具有较大晶粒的晶界。而且，本发明还可以克服现有的快闪记忆胞的制造方法存在的缺陷，而避免多晶硅层在回火制程其间生成具有较大晶粒的晶界，所以该界面不会使得电子容易陷于多晶硅与闸氧化层界面之间。
综上所述，本发明特殊的半导体元件和在其中形成多晶硅层的制造方法，具有上述诸多的优点及实用价值，并在同类产品制造方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的半导体元件和在其中形成多晶硅层的制造方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
本发明的目的与优点将在以下的实施例中提出，而且亦可藉由以下的实施例或是依照本发明的内容加以施行而使本发明的优点与目的更浅显易见。除此之外，本发明的目的与优点可以藉由申请专利范围来加以实施并达到其目的。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是现有习知的一种多晶硅闸极结构的剖面示意图。
图2是依照本发明一较佳实施例的一种半导体元件结构的剖面示意图。
图3是依照本发明一较佳实施例的另一种半导体元件结构的剖面示意图。
10、22、32：基底 12、24、34：氧化层
14、26、28、36、38：多晶硅层 16：晶界
18：氧化层波谷 20、30：内存元件
40：浮置闸极 42：多晶硅层间介电层
44：控制闸极
具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的半导体元件和在其中形成多晶硅层的制造方法其具体方法、步骤、特征及其功效，详细说明如后。
以下举出来一较佳实施例来说明本发明，在该实施例的图标与文字叙述中，相同或相似的参阅标号是指相同的或相似的部分。
请参阅图2、图3所示，是依照本发明一较佳实施例的半导体元件结构的剖面示意图。首先请参阅图2所示，依照本发明一较佳实施例的一种半导体元件如内存元件20的制造方法，主要包括以下步骤：首先提供一基底22。之后，在基底22上形成一层薄的闸氧化层24。然后，在闸氧化层24上形成第一多晶硅层26，其中第一多晶硅层26包括微晶多晶硅。在一实施例中，第一多晶硅层26的厚度是介于50埃至2000埃之间，此外，第一多晶硅层26的形成方式是为在包含硅的反应气体与载体气体(carrier gas)的存在下进行低温化学气相沉积法(LPCVD)，其反应气体是选自包含硅甲烷(SiH4)、二氯硅烷(SiH2Cl2)、氘硅甲烷(SiD4)、二氯氘硅烷(SiD2Cl2)、三氯氘硅烷(SiDCl3)、三氯硅烷(SiHCl3)、氯氘硅烷(SiD3Cl)与氯化硅烷(SiH3Cl)的族群，其载体气体是选自氢(H2)、氘(D2)与氚(D3)，且载体气体的流速是介于100至5000sccm之间。
在一实施例中，第一多晶硅层26的形成方式是为进行低温化学气相沉积法(LPCVD)以在闸氧化层24上形成一层微晶多晶硅层，其中进行LPCVD的炉管温度是介于摄氏500至700度之间，而压力是介于0.2m torr至5torr之间。若进行单一晶圆的制程，其温度是介于摄氏580至800度之间，而压力是介于摄氏150至500torr之间。
接着，形成第二多晶硅层28，形成第二多晶硅层28的方法是在第一多晶硅层26上沉积一层非晶硅层，其中形成非晶硅层的方法例如是采用一般常用于制程的现有习知技术。之后，对于非晶硅层进行回火制程以形成第二多晶硅层28。在一实施例中，第二多晶硅层28的厚度是介于100至2000埃之间。
由于第一多晶硅层26的存在，因此第二多晶硅层28的晶粒大小较无限制，且该第二多晶硅层28的晶粒大小比一般现有习知技术所得晶粒尺寸小，所以结合的第一多晶硅层26与第二多晶硅层28可以更容易进行图案化与蚀刻。除此之外，位于多晶硅层与闸氧化层之间界面且会造成电荷陷入的波谷(valleys)亦可藉由本发明缩减其大小，甚至是将波谷完全去除，所以利用本发明所制作出来的闪存将可进行更快速地抹除(erase)。
请参阅图3所示，在闪存元件中结合多晶硅层26、28的复合多晶硅层可以作为浮置闸极。闪存元件30的制作方法，是首先提供基底32。之后，在基底32上形成氧化层34。然后，在氧化层34上形成多晶硅浮置闸极40，其中形成浮置闸极40包括二个步骤，其是先形成底层的微晶多晶硅层36，然后在底层上形成顶层多晶硅层38，其是先在底层上方形成非晶硅层，之后并对该非晶硅层进行回火制程以形成多晶硅层38。除此之外，记忆胞30更包括在浮置闸极40上形成多晶硅层间介电层(inter-poly dielectriclayer)42，以及在多晶硅层间介电层42上形成多晶硅控制闸极44。该多晶硅层间介电层42例如是具有三层的材料层，其包括二层氧化硅层与一层氮化硅层，其中氮化硅层位于氧化硅层之间。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (18)
1、一种在半导体元件中形成多晶硅层的制造方法，其特征在于其包括：
提供一基底；
在该基底上形成一氧化层；
在该氧化层上沉积一第一硅层，其中该第一硅层包括微晶多晶硅；
在第一硅层上沉积一非晶硅层；以及
回火该非晶硅层以形成一多晶硅层。
2、根据权利要求1所述的在半导体元件中形成多晶硅层的制造方法，其特征在于其中所述的在该氧化层上沉积该第一硅层的步骤是在一炉管温度介于摄氏500至700度之间施行。
3、根据权利要求1所述的在半导体元件中形成多晶硅层的制造方法，其特征在于其中所述的在该氧化层上沉积该第一硅层的步骤是在炉管压力介于0.2m torr至5torr之间。
4、根据权利要求1所述的在半导体元件中形成多晶硅层的制造方法，其特征在于其中所述的在该氧化层上沉积该第一硅层的步骤是为在一包含硅的反应气体与一载体气体的存在下进行低温化学气相沉积法。
5、根据权利要求4所述的在半导体元件中形成多晶硅层的制造方法，其特征在于其中所述的包含硅的反应气体是选自包含硅甲烷(SiH4)、二氯硅烷(SiH2Cl2)、氘硅甲烷(SiD4)、二氯氘硅烷(SiD2Cl2)、三氯氘硅烷(SiDCl3)、三氯硅烷(SiHCl3)、氯氘硅烷(SiD3Cl)与氯化硅烷(SiH3Cl)的族群。
6、根据权利要求4所述的在半导体元件中形成多晶硅层的制造方法，其特征在于其中所述的载体气体是选自氢(H2)、氘(D2)与氚(D3)。
7、根据权利要求6所述的在半导体元件中形成多晶硅层的制造方法，其特征在于其中所述的载体气体的流速是介于100至5000sccm之间。
8、根据权利要求1所述的在半导体元件中形成多晶硅层的制造方法，其特征在于其中所述的第一硅层的厚度是介于50至2000埃之间。
9、根据权利要求1所述的在半导体元件中形成多晶硅层的制造方法，其特征在于其中所述的非晶硅层的厚度是介于100至2000埃之间。
10、一种半导体元件的制造方法，其特征在于其包括以下步骤：
提供一基底；
在该基底上形成一氧化层；
在该氧化层上形成一多晶硅浮置闸极，包括：
提供具有微晶多晶硅的一底部晶种层；
在该底部晶种层上形成一顶部非晶硅层；以及
回火该顶部非晶硅层；
在该浮置闸极上提供一多晶硅层间介电层；以及
在该多晶硅层间介电层上形成一多晶硅控制闸极。
11、根据权利要求10所述的半导体元件的制造方法，其特征在于其中在形成该晶种层的步骤中，炉管的制程温度是介于摄氏500至700度之间。
12、根据权利要求10所述的半导体元件的制造方法，其特征在于其中所述的提供该底部晶种层的步骤是在炉管压力介于0.2mtorr至5torr之间施行。
13、根据权利要求10所述的半导体元件的制造方法，其特征在于其中所述的底部晶种层的沉积是为在一包含硅的反应气体与一载体气体的存在下进行低温化学气相沉积法。
14、根据权利要求13所述的半导体元件的制造方法，其特征在于其中所述的包含硅的反应气体是选自包含硅甲烷(SiH4)、二氯硅烷(SiH2Cl2)、氘硅甲烷(SiD4)、二氯氘硅烷(SiD2Cl2)、三氯氘硅烷(SiDCl3)、三氯硅烷(SiHCl3)、氯氘硅烷(SiD3Cl)与氯化硅烷(SiH3Cl)的族群。
15、根据权利要求13所述的半导体元件的制造方法，其特征在于其中所述的载体气体是选自氢(H2)、氘(D2)与氚(D3)。
16、根据权利要求15所述的半导体元件的制造方法，其特征在于其中所述的载体气体的流速是介于100至5000sccm之间。
17、根据权利要求10所述的半导体元件的制造方法，其特征在于其中所述的底部晶种层的厚度是介于50至2000埃之间。
18、根据权利要求10所述的半导体元件的制造方法，其特征在于其中所述的非晶硅层的厚度是介于100至2000埃之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200310121274 CN1630036A (zh) | 2003-12-17 | 2003-12-17 | 半导体元件和在其中形成多晶硅层的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200310121274 CN1630036A (zh) | 2003-12-17 | 2003-12-17 | 半导体元件和在其中形成多晶硅层的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1630036A true CN1630036A (zh) | 2005-06-22 |
Family
ID=34844141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200310121274 Pending CN1630036A (zh) | 2003-12-17 | 2003-12-17 | 半导体元件和在其中形成多晶硅层的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1630036A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102234786A (zh) * | 2010-04-27 | 2011-11-09 | 东京毅力科创株式会社 | 非晶体硅膜的成膜方法和成膜装置 |
| CN102347266A (zh) * | 2010-07-29 | 2012-02-08 | 东京毅力科创株式会社 | 沟槽的填充方法和成膜系统 |
| CN106486485A (zh) * | 2015-08-31 | 2017-03-08 | 旺宏电子股份有限公司 | 存储器元件及其制造方法 |
| CN113454755A (zh) * | 2019-02-19 | 2021-09-28 | 应用材料公司 | 多晶硅衬垫 |
-
2003
- 2003-12-17 CN CN 200310121274 patent/CN1630036A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102234786A (zh) * | 2010-04-27 | 2011-11-09 | 东京毅力科创株式会社 | 非晶体硅膜的成膜方法和成膜装置 |
| CN102234786B (zh) * | 2010-04-27 | 2014-09-10 | 东京毅力科创株式会社 | 非晶体硅膜的成膜方法和成膜装置 |
| CN104264125A (zh) * | 2010-04-27 | 2015-01-07 | 东京毅力科创株式会社 | 成膜装置 |
| US9006021B2 (en) | 2010-04-27 | 2015-04-14 | Tokyo Electron Limited | Amorphous silicon film formation method and amorphous silicon film formation apparatus |
| US9123782B2 (en) | 2010-04-27 | 2015-09-01 | Tokyo Electron Limited | Amorphous silicon film formation method and amorphous silicon film formation apparatus |
| CN104264125B (zh) * | 2010-04-27 | 2016-09-07 | 东京毅力科创株式会社 | 成膜装置 |
| CN102347266A (zh) * | 2010-07-29 | 2012-02-08 | 东京毅力科创株式会社 | 沟槽的填充方法和成膜系统 |
| CN102347266B (zh) * | 2010-07-29 | 2014-11-12 | 东京毅力科创株式会社 | 沟槽的填充方法和成膜系统 |
| CN106486485A (zh) * | 2015-08-31 | 2017-03-08 | 旺宏电子股份有限公司 | 存储器元件及其制造方法 |
| CN113454755A (zh) * | 2019-02-19 | 2021-09-28 | 应用材料公司 | 多晶硅衬垫 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5145672B2 (ja) | 半導体装置の製造方法 | |
| KR20170078554A (ko) | V-nand 소자들을 형성하기 위한 iii-v 화합물들의 원자 층 퇴적 | |
| US8610195B2 (en) | Non-volatile memory devices and methods of manufacturing the same | |
| KR101176900B1 (ko) | 반도체 소자의 제조 방법 | |
| US11424231B2 (en) | Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same | |
| CN1364309A (zh) | 半导体晶片及其制造方法 | |
| US11239253B2 (en) | Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same | |
| CN107731838A (zh) | 一种nand存储器及其制备方法 | |
| CN110211960A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN1630036A (zh) | 半导体元件和在其中形成多晶硅层的制造方法 | |
| CN102931064B (zh) | 金属栅极的形成方法 | |
| CN103377887B (zh) | 场效应晶体管及其制作方法 | |
| CN1832146A (zh) | 制造闪存装置的方法 | |
| CN1744328A (zh) | 多字元存储装置及其形成方法 | |
| CN101079449A (zh) | 半导体器件及其制造方法 | |
| US20180261624A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1761039A (zh) | 形成用于闸电极图案化的硬遮罩的方法及对应的装置 | |
| CN111244101A (zh) | 一种三维存储器以及三维存储器的制备方法 | |
| CN107579071B (zh) | 一种沟道孔中沟道层的形成方法 | |
| KR20210158809A (ko) | 실리콘이 구비된 층을 형성하는 방법 | |
| TWI223332B (en) | Method of forming a polysilicon layer comprising microcrystalline grains | |
| CN101038893A (zh) | 用于制造包括分流硅层的非易失性存储元件的方法 | |
| CN102646579B (zh) | 一种sonos结构及制造方法 | |
| CN101055900A (zh) | 硅太阳电池 | |
| CN101369607B (zh) | 闪存单元结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |