CN101038893A - 用于制造包括分流硅层的非易失性存储元件的方法 - Google Patents
用于制造包括分流硅层的非易失性存储元件的方法 Download PDFInfo
- Publication number
- CN101038893A CN101038893A CNA2007100862380A CN200710086238A CN101038893A CN 101038893 A CN101038893 A CN 101038893A CN A2007100862380 A CNA2007100862380 A CN A2007100862380A CN 200710086238 A CN200710086238 A CN 200710086238A CN 101038893 A CN101038893 A CN 101038893A
- Authority
- CN
- China
- Prior art keywords
- layer
- memory device
- oxide
- silicon
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 26
- 239000010703 silicon Substances 0.000 title claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 238000011065 in-situ storage Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 150000003376 silicon Chemical class 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims 2
- 210000005069 ears Anatomy 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- HZBAVWLZSLOCFR-UHFFFAOYSA-N oxosilane Chemical compound [SiH2]=O HZBAVWLZSLOCFR-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种包括分流硅层的非易失性存储元件及其制造方法，所述非易失性存储元件包括选择性生长的外延分流硅层(分流层)，其降低了位线片电阻，并增加了位线迁移率。该分流层可通过高温原位P掺杂沉积而生成。通过本发明的选择性外延生长方法，可以实现不包括自然氧化物并具有极好的电子迁移率的位线接口。
Description
技术领域
本发明所述的实施例一般涉及非易失性只读存储器，并尤其涉及用于减少在氮化物只读存储器中的位线片电阻的方法。
背景技术
氮化物只读存储器代表一种非易失性内存的先进设计，其允许更高的密度、较小的内存体积、以及较低的制造成本。更特别地，氮化物只读存储器允许在单一存储单元中储存多位信息，且不需要使用多层单元(MLC)技术，而MLC技术难以实现和控制，因为MLC技术需要严格控制其临界电压。
图1示出公知的氮化物只读存储结构100。如图所示，氮化物只读存储器100建构在硅基板102之上。该硅基板可以是P型硅基板或N型硅基板，然而由于各种设计上的理由，优选使用P型硅基板。源极/漏极区104和106可以接着注入在基板102中。捕获结构108接着设置在基板102之上，并位于源极/漏极区104与106之间。控制栅极110接着形成在捕获层108之上。
源极/漏极区104和106为含硅区域，并经掺杂而成为与基板102相反的类型。例如，当使用P型硅基板时，则注入N型源极/漏极区104和106。
电荷捕获结构108包括氮化物捕获层、以及隔离氧化物层，其位于捕获层与基板102的沟道之间。在其它实施例中，捕获结构108可以包括夹置在两个隔离层(或电介质层，例如氧化物层)之间的氮化物捕获层。这种结构通常称为氧化物-氮化物-氧化物(ONO)捕获层。
电荷可以被积累并局限在邻近源极/漏极区104、106的捕获结构108之内，有效地存储两个互相分离且独立的电荷。每一电荷可以被维持在编程或读取的两个状态之一，其分别由被捕获电子口袋(pocket)的存在或不存在所代表。这种结构可以允许储存二位的信息，而不需要使用多层单元技术的复杂度。
在氮化物只读存储单元100中的每一储存区域，其编程过程可独立于其它储存区域。氮化物只读存储单元的编程，通过施加电压而完成，该电压可以导致负电荷电子被注入捕获结构108的氮化层内接近该细胞的一端。擦除通过施加电压而完成，该电压可以导致空穴被注入在氮化物层中，而补偿先前在编程过程中被储存在氮化物层中的电子。
氮化物只读存储元件是通过制造如图1所示的存储单元的阵列来完成的。阵列通过字线和位线使各单元相连从而构造完成。位线通常为多晶硅线，而字线可以为多晶硅或金属材质。当需要达成目前各种应用所需要的高性能时，字线和位线的高电子迁移率以及低电阻，是非常重要的特征。如果字线和/或位线显示出高电阻或低电子迁移率，则元件阵列的存取时间会受到限制。此外，会需要高电压以驱动字线或位线，从而增加功率消耗，这对于功率消耗至为重要的行动应用，会形成不良影响。
不幸地，当制造亚微米的公知氮化物只读存储器时，位线高电阻是一个问题。为了克服此问题，则需要位线重度掺杂程序以及高温热处理。该重度掺杂程序拖长了制造时间，并且为产能设下了瓶颈。该高温工艺会增加、甚至超出该工艺的热预算。
因此，公知氮化物只读存储元件需要牺牲效能，以平衡其成本。
发明内容
一种氮化物只读存储器，其包括选择性外延生长的分流硅层(分流层)，其可降低位线的片电阻，并增加位线的电子迁移率。该分流层可通过高温原位P型掺杂沉积而生成。
在本发明的目的中，通过使用本发明的选择性外延生长方法，可以完成不包括自然氧化物且具有极好电子迁移率的位线接口。
本发明提供一种用于在晶圆上制造非易失性存储元件的方法，包括：将栅极结构形成在基板之上；形成邻接至该栅极结构的扩散区域；以及将分流层形成在该扩散区域中。
以下详细说明本发明的结构与方法。本发明内容说明章节目的并非在于限定本发明。本发明由权利要求所限定。凡本发明的实施例、特征、目的以及优点等将可以通过下面说明权利要求和附图而获得充分了解。
附图说明
图1示出公知的氮化物只读存储器；
图2根据本发明的实施例，示出在用于制造氮化物只读存储器的例示方法中的特定步骤；
图3根据本发明实施例而示出用于制造氮化物只读存储器的例示方法的额外步骤；
图4根据本发明实施例而示出用于制造氮化物只读存储器的例示方法的额外步骤；
图5根据本发明实施例，而示出用于制造氮化物只读存储器的例示方法的额外步骤；以及
图6示出根据图2-5所示的本发明方法所制造的氮化物只读存储器的电子显微放大影像。
具体实施方式
虽然本发明所述的实施例涉及氮化物只读存储器，然而本发明所述的方法并不限于氮化物只读存储器。因此，可以理解的是，本发明的方法也可以被用于制造其它类型的非易失性存储元件。同时可以理解的是，本发明所述的任何尺寸、测量、范围、测试结果、数据资料等，接近真实，并且如果不是特别明确叙述则并非用以指涉确切数据。这些所牵涉近似真实的资料将视资料本身的本质、内文的本质、以及特定实施例或实施方式的本质而定。
图2根据本发明实施例，而示出用于制造氮化物只读存储元件的某些工艺步骤。该工艺开始于硅基板10。可以理解的是，基板10可以是P型基板或N型基板。也可以理解的是，由于各种理由使得P型基板通常是优选的。在图2-5的实施例中，基板10为P型基板，然而这不应被视为将本发明的方法和装置限定于P型基板。在其它实施例中，也可以使用N型基板，同时本发明所使用的方法仍然适用，仅需在各层与各区域的掺杂类型做必要调整。在特定实例中，随着以下叙述将特别提出这些差异。
捕获结构13形成在基板10之上。在图1的实施例中，捕获结构13包括三层，如氮化硅层的氮化物层，其夹置在如二氧化硅层的两个电介质层之间。该结构一般称为氧化物-氮化物-氧化物(ONO)结构。在其它实施例中，例如在其它类型的非易失性存储元件中，捕获结构13可以包括氧化物氮化物结构、或仅氮化物捕获层。氧化物-氮化物-氧化物先在热处理中将氧化物层成长在基板10之上(通常在高温炉管内进行)；接着利用适当的沉积工艺如化学气相沉积(CVD)工艺，来沉积氮化物；第二氧化物层接着形成在氮化物层之上。下氧化物层一般称为穿隧氧化物层，而氮化物层则通常称为捕获层。
多晶硅层12接着形成在该捕获结构之上。氮化硅层11可以接着形成在多晶硅层12之上。氮化硅层11可以在制造该氮化物只读元件的后续工艺中，作为蚀刻或研磨工艺的阻挡层。光阻层可以接着形成在氮化硅层11之上。该光阻层可以定义多晶硅层12的图案。当光阻层形成之后，氮化硅层11、多晶硅层12、以及捕获结构13可以根据由图2所示光阻层所界定的图案，来进行蚀刻。
源极/漏极区14可以通过注入适当的杂质，而接着形成在基板10的上层。在本例中，区域14掺杂为N+区域，因为基板10为P型基板。在基板10为N型基板的实施例中，区域14则掺杂为P+型区域。
如图3所示，氧化物层可以接着沉积在基板10之上，以填入多晶硅区域12之间的区域。举例而言，氧化物层可以通过低压四乙基氧硅烷(LP-TEOS)沉积工艺所形成。该四乙基氧硅烷氧化层可以接着受到非等向性蚀刻，以形成侧壁子15。如图4所示，分流层16可以接着形成在多晶硅区域12之间的埋入扩散区域之上。在一个实施例中，该晶圆可利用以水∶氢氟酸＝200∶1的批次稀释氢氟酸工艺来清洁。分流层16可以接着利用选择性外延工艺而生成。
举例而言，在一个实施例中，分流层16通过具有9*E19(atoms/cm3)的原位P型掺杂浓度、约700℃的选择性外延工艺，而成长在埋入扩散区域之中。此沉积压力可以控制为低于约300torr，且二氯硅烷(SiH2Cl2)可以与氢氯酸共同注入，以允许该选择性外延生长在约700℃进行。同时，磷化氢气体(PH3)被注入，以形成该原位掺杂外延硅层。
在特定实施例中，在上述外延工艺进行时，利用原位高温(温度介于900-100℃)氢气处理，以除出任何留存在埋入扩散区域中的自然氧化物。可以理解的是，上述的参数仅作为举例之用而实际所使用的参数将会随着特定实施例的需求而不同。
如图5所示，电介质层17可以接着形成在分流层16之上。该电介质层17(例如二氧化硅)通过高密度等离子体化学气相沉积(HDP-CVD)所形成。电介质层17的一部分通过湿式蚀刻而除去，以露出一部分氮化硅层11。通过使用多晶硅层12作为蚀刻阻挡层的蚀刻工艺，氮化硅层11以及过量电介质层17可以接着被除去。举例而言，氮化硅层11利用热磷酸而除去。举例而言，分流层16的厚度可以介于约200-400埃之间。然而，从其它实施例之中可以理解的是，不同的厚度可视需求而实现。
图6为扫瞄式电子显微镜的影像，其显示由图2-5所示工艺所形成的例示氮化物只读存储器。图6说明在该氮化物只读存储器中，各层与各区域的可能例示尺寸。然而可以理解的是，这些尺寸仅为近似值、且仅为举例之用。因此，其它尺寸可以依照特定实施例的需求而实现。
在图6的实施例中，分流层16的厚度约为13.7纳米，而捕获结构13的厚度则为约25.4纳米。侧壁子15的厚度为约15.8纳米，而多晶硅层12的厚度则为约119纳米。如图所示，另一多晶硅层可以形成在多晶硅层12之上，且其厚度为约97.5纳米。
虽然本发明系已参照优选实施例来加以描述，然而我们所理解的是，本发明创作并未受限于其详细描述内容。替换方式及修改样式已在先前描述中所建议，并且其它替换方式及修改样式将为本领域技术人员所考思到。特别是，根据本发明的结构和方法，所有具有实质上相同于本发明的构件结合而实现与本发明实质上相同结果者皆不脱离本发明的精神范围。因此，所有所述替换方式及修改样式旨在落入本发明在所附权利要求及其均等物所界定的范围之中。任何在前文中提及的专利申请案以及印刷文本，均列为本案的参考。
Claims (33)
1、一种用于在晶圆上制造非易失性存储元件的方法，包括：
将栅极结构形成在基板之上；
形成邻接至该栅极结构的扩散区域；以及
将分流层形成在该扩散区域中。
2、如权利要求1所述的方法，其中形成该栅极结构的步骤包括：
将捕获结构形成在该基板之上；
将多晶硅层形成在该捕获结构之上；
将氮化物层形成在该多晶硅层之上；以及
蚀刻该氮化物层、该多晶硅层、以及该捕获结构。
3、如权利要求1所述的方法，还包括将氧化物层沉积在该扩散区域之上，并蚀刻该氧化物层以沿着该栅极结构的侧边形成侧壁子结构，其中该分流层形成在所述侧壁子之内。
4、如权利要求1所述的方法，还包括将电介质层形成在该分流层之上。
5、如权利要求1所述的方法，还包括在形成该分流层之前清洁该晶圆。
6、如权利要求5所述的方法，其中清洁该晶圆的步骤包括使用一批次稀释氢氟酸工艺，其具有水∶氢氟酸＝200∶1的稀释氢氟酸。
7、如权利要求1所述的方法，其中形成该分流层的步骤包括将外延硅层形成在该扩散区域之内。
8、如权利要求7所述的方法，其中形成该外延硅层的步骤包括利用选择性外延工艺以生长该外延硅层。
9、如权利要求8所述的方法，其中该选择性外延工艺包括使用选择性外延工艺，其具有9*E19(atoms/cm3)原位P掺杂浓度，以在约700℃下生长该外延硅层。
10、如权利要求9所述的方法，其中该沉积压力控制在低于300托耳(torr)以下。
11、如权利要求10所述的方法，其中二氯硅烷(DCS，SiH2Cl2)可与氯化氢共同注入，以允许选择性外延硅生长。
12、如权利要求11所述的方法，其中磷化氢气体(PH3)被注入，以形成该原位掺杂外延硅层。
13、如权利要求8所述的方法，还包括利用原位高温氢气处理以除去自然氧化物。
14、如权利要求13所述的方法，其中该原位高温氢气处理在介于900℃至1000℃的温度下进行。
15、一种在晶圆上制造非易失性存储元件的方法，包括：
将栅极结构形成在基板上；
形成邻近于该栅极结构的扩散区域；
利用热处理除去任何原有氧化物；以及
利用选择性外延生长工艺而在该扩散区域中形成外延硅分流层。
16、如权利要求15所述的方法，其中形成该栅极结构的步骤包括：
将捕获结构形成在该基板之上；
将多晶硅层形成在该捕获结构之上；
将氮化物层形成在该多晶硅层之上；以及
蚀刻该氮化物层、该多晶硅层、以及该捕获结构。
17、如权利要求15所述的方法，还包括将氧化物层沉积在该扩散区域之上，并且非等向性蚀刻该氧化物层以沿着该栅极结构的侧边形成侧壁子，其中该分流层形成在所述侧壁子之内。
18、如权利要求15所述的方法，还包括将电介质层形成在该分流层之上。
19、如权利要求15所述的方法，还包括在形成该分流层之前清洁该晶圆。
20、如权利要求19所述的方法，其中清洁该晶圆的步骤包括使用一批次稀释氢氟酸工艺，其具有水∶氢氟酸＝200∶1的稀释氢氟酸。
21、如权利要求15所述的方法，其中该选择性外延生长工艺包括使用选择性外延工艺，其具有9*E19(atoms/cm3)原位P掺杂浓度，以在约700℃下生成该外延硅层。
22、如权利要求15所述的方法，其中二氯硅烷(DCS，SiH2Cl2)可与氯化氢共同注入，以允许选择性外延硅生长。
23、如权利要求15所述的方法，其中磷化氢气体(PH3)被注入，以形成该原位掺杂外延硅层。
24、如权利要求15所述的方法，还包括利用原位高温氢气处理以除去原有氧化物。
25、如权利要求24所述的方法，其中该原位高温氢气处理在介于900℃至1000℃的温度下进行。
26、一种非易失性存储元件，包括：
基板；
栅极结构，其包括形成在该基板之上的捕获层以及多晶硅层；
形成在该基板内并邻接至该栅极结构的扩散区域；以及
外延硅分流层，其形成在该扩散区域之上。
27、如权利要求26所述的非易失性存储元件，其中该外延硅分流层的厚度介于200至400埃之间。
28、如权利要求26所述的非易失性存储元件，其中该外延硅分流层的厚度为约13.7纳米。
29、如权利要求26所述的非易失性存储元件，其中该捕获结构的厚度为约25.4纳米。
30、如权利要求26所述的非易失性存储元件，还沿着该栅极结构的侧边包括氧化物侧壁子。
31、如权利要求30所述的非易失性存储元件，其中该氧化物侧壁子的厚度为约15.8纳米。
32、如权利要求26所述的非易失性存储元件，其中该多晶硅层的厚度为约119纳米。
33、如权利要求26所述的非易失性存储元件，其中该捕获结构为氧化物-氮化物-氧化物(ONO)捕获结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/374,337 | 2006-03-13 | ||
| US11/374,337 US20070212833A1 (en) | 2006-03-13 | 2006-03-13 | Methods for making a nonvolatile memory device comprising a shunt silicon layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101038893A true CN101038893A (zh) | 2007-09-19 |
Family
ID=38479461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100862380A Pending CN101038893A (zh) | 2006-03-13 | 2007-03-09 | 用于制造包括分流硅层的非易失性存储元件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070212833A1 (zh) |
| CN (1) | CN101038893A (zh) |
| TW (1) | TWI313497B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860198A (zh) * | 2017-11-30 | 2019-06-07 | 旺宏电子股份有限公司 | 存储器元件及其制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7678654B2 (en) * | 2006-06-30 | 2010-03-16 | Qimonda Ag | Buried bitline with reduced resistance |
| US9412597B2 (en) * | 2013-12-05 | 2016-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash memory semiconductor device and method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283440A (ja) * | 1996-04-12 | 1997-10-31 | Toshiba Corp | 選択エピタキシャル膜の形成方法 |
| US6475893B2 (en) * | 2001-03-30 | 2002-11-05 | International Business Machines Corporation | Method for improved fabrication of salicide structures |
| US6706596B2 (en) * | 2001-05-23 | 2004-03-16 | Macronix International Co., Ltd. | Method for forming flash memory cell |
| KR100429886B1 (ko) * | 2002-05-15 | 2004-05-03 | 삼성전자주식회사 | 균일한 실리사이드 접합을 갖는 집적 회로 반도체 소자 및그 제조방법 |
| US6808953B2 (en) * | 2002-12-31 | 2004-10-26 | Robert Bosch Gmbh | Gap tuning for surface micromachined structures in an epitaxial reactor |
| JP2005057187A (ja) * | 2003-08-07 | 2005-03-03 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| US6828187B1 (en) * | 2004-01-06 | 2004-12-07 | International Business Machines Corporation | Method for uniform reactive ion etching of dual pre-doped polysilicon regions |
| WO2005116304A2 (en) * | 2004-04-23 | 2005-12-08 | Asm America, Inc. | In situ doped epitaxial films |
-
2006
- 2006-03-13 US US11/374,337 patent/US20070212833A1/en not_active Abandoned
- 2006-09-22 TW TW095135237A patent/TWI313497B/zh active
-
2007
- 2007-03-09 CN CNA2007100862380A patent/CN101038893A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860198A (zh) * | 2017-11-30 | 2019-06-07 | 旺宏电子股份有限公司 | 存储器元件及其制作方法 |
| CN109860198B (zh) * | 2017-11-30 | 2021-01-05 | 旺宏电子股份有限公司 | 存储器元件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070212833A1 (en) | 2007-09-13 |
| TWI313497B (en) | 2009-08-11 |
| TW200735285A (en) | 2007-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111183521B (zh) | 具有包含高能带隙材料的串驱动器的装置和系统以及形成方法 | |
| CN110880515B (zh) | 半导体装置、电子系统和相关方法 | |
| CN110114878B (zh) | 隧穿式场效应晶体管三维nand数据单元结构以及其形成方法 | |
| US6580124B1 (en) | Multigate semiconductor device with vertical channel current and method of fabrication | |
| US9634097B2 (en) | 3D NAND with oxide semiconductor channel | |
| US9653472B2 (en) | Semiconductor device, method of fabricating the semiconductor device, and method of forming epitaxial layer | |
| US8687426B2 (en) | Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accesssing and forming the same | |
| US20050164469A1 (en) | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches | |
| US20090184360A1 (en) | Non-volatile memory device and method of fabricating the same | |
| US7115949B2 (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| KR20130142173A (ko) | 수직 메모리 디바이스 및 그것의 제조 방법 | |
| CN105097820A (zh) | 存储器件及其制造方法 | |
| JP5642282B2 (ja) | 半導体素子の製造方法 | |
| KR20080035579A (ko) | 불연속 저장 요소들을 포함하는 전자 장치 형성 프로세스 | |
| KR20090128413A (ko) | 상이한 높이에 있는 채널 영역들을 포함하는 전자 디바이스 및 그것을 형성하는 프로세스 | |
| US20220277987A1 (en) | Single crystalline silicon stack formation and bonding to a cmos wafer | |
| US7863133B2 (en) | Oxide epitaxial isolation | |
| CN101038893A (zh) | 用于制造包括分流硅层的非易失性存储元件的方法 | |
| CN1992289A (zh) | 闪存器件及其制造方法 | |
| CN1656614A (zh) | 用于非易失性半导体存储器的密集阵列结构 | |
| US7635627B2 (en) | Methods for fabricating a memory device including a dual bit memory cell | |
| US10199391B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8629018B2 (en) | Methods of forming NAND memory constructions | |
| US9224748B2 (en) | Method of forming spaced-apart charge trapping stacks | |
| JPH0766305A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |