CN102931064B - 金属栅极的形成方法 - Google Patents
金属栅极的形成方法 Download PDFInfo
- Publication number
- CN102931064B CN102931064B CN201110231129.XA CN201110231129A CN102931064B CN 102931064 B CN102931064 B CN 102931064B CN 201110231129 A CN201110231129 A CN 201110231129A CN 102931064 B CN102931064 B CN 102931064B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- metal gates
- doped ions
- replacement gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种金属栅极的形成方法，包括：提供基底，在所述基底表面形成牺牲层；在所述牺牲层形成图案化的阻挡层；以所述阻挡层为掩膜，对所述牺牲层进行离子掺杂，所述离子掺杂的掺杂角度与所述阻挡层侧壁的夹角为锐角；刻蚀所述牺牲层形成替代栅极，所述替代栅极的侧壁为倾斜；在所述基底上形成介质层，所述介质层表面与替代栅极表面齐平；去除所述替代栅极，形成具有倾斜侧壁的沟槽；采用填充物质对所述沟槽进行填充，形成金属栅极。本发明避免了填充物质后金属栅极产生空隙，提高金属栅极的质量，避免金属栅极的电阻值较目标电阻值偏高及偏高的电阻值导致功耗上升等问题，提高含有所述金属栅极的半导体器件的可靠性。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种金属栅极的形成方法。
背景技术
随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(gate last)”工艺为形成金属栅极的一个主要工艺。
专利公开号为CN101438389A的中国专利申请文献提供一种使用“后栅极”工艺形成金属栅极的方法，包括：提供基底，所述基底上形成有替代栅极、及位于所述基底上覆盖所述替代栅极的层间介质层；以所述替代栅极作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述替代栅极后形成沟槽；最后对所述沟槽填充介质和金属，以形成栅介质层和金属栅极。
实际应用中发现，通过上述技术方案形成的半导体器件的可靠性较低。
发明内容
本发明解决的问题是提供一种金属栅极的形成方法，以解决采用现有技术形成的半导体器件的可靠性较低的问题。
为解决上述问题，本发明提供一种金属栅极的形成方法，包括：
提供基底，在所述基底表面形成牺牲层；
在所述牺牲层表面形成图案化的阻挡层，所述阻挡层与待形成的金属栅电极相对应；
以所述阻挡层为掩膜，对所述牺牲层进行离子掺杂，所述离子掺杂的掺杂角度与所述阻挡层侧壁的夹角为锐角；
刻蚀所述牺牲层形成替代栅极，所述替代栅极的侧壁为倾斜侧壁；
在所述基底上形成介质层，所述介质层表面与替代栅极表面齐平；
去除所述替代栅极，形成具有倾斜侧壁的沟槽；
采用填充物质对所述沟槽进行填充，形成金属栅极。
可选的，所述掺杂离子为带负电的掺杂离子。
可选的，所述带负电的掺杂离子为H-、Cl-、F-、Br-之一或组合。
可选的，所述掺杂离子的掺杂角度与所述阻挡层侧壁的夹角范围为1～20度，所述掺杂离子浓度范围为1E10～1E20atom/cm2。
可选的，所述刻蚀牺牲层形成替代栅极包括：首先以所述阻挡层为掩膜，干法刻蚀所述牺牲层；接着采用各向同性的刻蚀工艺，去除具有所述掺杂离子的牺牲层，形成具有倾斜侧壁的替代栅极。
可选的，所述去除具有所述掺杂离子的牺牲层的刻蚀气体中含有带正电的刻蚀离子。
可选的，所述带正电的刻蚀离子为CF+、Br+、F+、C1+之一或组合。
可选的，以所述阻挡层为掩膜的干法刻蚀的刻蚀气体包括氯气、溴化氢或氟代烃气体之一或组合。
可选的，所述阻挡层为光刻胶层。
可选的，所述阻挡层为硬掩膜层。
可选的，所述硬掩膜层的材料为氧化硅、氮化硅、氮氧化硅、金属、无定型碳之一。
可选的，所述牺牲层材料为多晶硅、非晶硅、单晶硅、多晶锗、非晶锗、单晶锗、锗化硅之一。
与现有技术相比，上述方案具有以下优点：本发明通过以阻挡层为掩膜，对牺牲层进行具有倾斜角度的离子掺杂，使得所述牺牲层内未掺杂离子的牺牲层与掺杂离子的牺牲层具有倾斜侧壁。接着对所述牺牲层进行刻蚀，形成底部小，开口大、具有倾斜侧壁的替代栅极，继而去除替代栅极后形成具有倾斜侧壁的沟槽，避免了填充物质后金属栅极产生空隙，提高金属栅极的质量，避免金属栅极的电阻值较目标电阻值偏高及偏高的电阻值导致功耗上升等问题，提高含有所述金属栅极的半导体器件的可靠性。
附图说明
图1至图8为本发明一个实施例的对应金属栅极形成方法的结构示意图；
图9至图11为本发明另一个实施例的对应金属栅极形成方法的结构示意图。
具体实施方式
现有技术形成的半导体器件的可靠性较低。发明人发现，半导体器件的可靠性较低是由于金属栅极的电阻值较目标电阻值偏高造成，在进一步研究发现是因为所述金属栅极的填充物质内部存在空隙，所述空隙会提高金属栅极的电阻值，使其较目标电阻值偏高。
发明人进一步发现，所述空隙形成的原因如下：现有技术中，替代栅极的侧面垂直于基底，所以去除所述替代栅极形成的沟槽的侧壁也垂直于所述基底，且所述沟槽开口处的拐角近似为直角，所以当对沟槽进行填充时，位于开口附近的沉积速率较高，越靠近底部沉积速率越低，最后将会在金属栅极内出现空隙。随着栅极长度的减小，沟槽的尺寸也随之减小，将对沟槽填充愈发变得困难，愈加可能形成空隙。
为解决上述问题，本发明提供一种金属栅极的形成方法，包括：
提供基底，在所述基底表面形成牺牲层；
在所述牺牲层表面形成图案化的阻挡层，所述阻挡层与待形成的金属栅电极相对应；
以所述阻挡层为掩膜，对所述牺牲层进行离子掺杂，所述离子掺杂的掺杂角度与所述阻挡层侧壁的夹角为锐角；
刻蚀所述牺牲层形成替代栅极，所述替代栅极的侧壁为倾斜的侧壁；
在所述基底上形成介质层，所述介质层表面与替代栅极表面齐平；
去除所述替代栅极，形成具有倾斜侧壁的沟槽；
采用填充物质对所述沟槽进行填充，形成金属栅极。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图1至图8为本发明一个实施例的金属栅极形成方法结构示意图。
如图1所示，提供基底100，所述基底100表面形成有牺牲层120，及位于所述牺牲层120表面的光刻胶层130。其中，所述牺牲层120与所述基底100之间还形成有氧化层110。所述氧化层110用于形成后续待形成金属栅极的栅极氧化层。所述氧化层110的材料可以为氧化硅或其他的高K介质。
所述牺牲层120的材料为多晶硅、非晶硅、单晶硅、多晶锗、非晶锗、单晶锗、锗化硅之一。本实施例中，所述牺牲层120的材料为多晶硅。
如图2所示，图案化所述光刻胶层，图案化后的光刻胶层作为阻挡层130′。所述阻挡层130′的形状尺寸与后续待形成的金属栅极及替代栅极的形状尺寸对应。本实施例中，以图案化后的光刻胶层作为阻挡层，并以所述阻挡层为掩膜进行后续的刻蚀，作为其他实施例，还可以以所述其他材料作为阻挡层。
如图3所示，以所述阻挡层130′为掩膜，对所述牺牲层120进行离子掺杂。其中，所述离子掺杂的方向与所述阻挡层130′的侧壁夹角为锐角，所述夹角范围为1～20度。即通过所述离子掺杂，所述掺杂离子可以进入位于所述阻挡层130′下方的牺牲层120内。在所述阻挡层130′下方未掺杂的牺牲层120与掺杂离子的牺牲层120的界限与所述牺牲层120的法线具有一定的倾斜角度，所述倾斜角度的范围为1～20度，优选的为1～10度。所述未掺杂的牺牲层120的形状尺寸与后续待形成的金属栅极的形状尺寸相对应。
其中，所述掺杂离子为带负电的掺杂离子。所述带负电的掺杂离子为H-、Cl-、F-、Br-之一或组合。所述掺杂离子浓度范围为1E10～1E20atom/cm2。较佳地，所述掺杂离子浓度范围为1E14～1E16atom/cm2。本实施例中，所述掺杂离子为Cl-。所述掺杂离子的掺杂浓度为1E14atom/cm2。
如图4和图5所示刻蚀替代栅极，具体包括：首先以所述阻挡层130′为掩膜，干法刻蚀所述牺牲层120；接着采用各向同性的刻蚀工艺，去除具有所述掺杂离子的牺牲层，形成具有倾斜侧壁的替代栅极。
具体地，如图4所示，以所述阻挡层130′为掩膜，干法刻蚀所述牺牲层，仅保留位于所述阻挡层130′下方的牺牲层121，包括：第二未掺杂离子的牺牲层121a和第二掺杂离子的牺牲层121b。其中，所述第二未掺杂离子的牺牲层121a为倒梯形形状，其中，所述顶部尺寸大于底部尺寸。所述第二掺杂离子的牺牲层121b为位于所述第二未掺杂离子的牺牲层121a两侧。
进一步地，以所述阻挡层130′为掩膜的干法刻蚀的刻蚀气体包括氯气、溴化氢或氟代烃气体之一或组合。本实施例中，所述刻蚀气体为氟代烃气体，如CF4。因为所述刻蚀为各向异性的刻蚀，所以去除的为未被所述阻挡层130′覆盖的牺牲层，被所述阻挡层130′覆盖的牺牲层121被保留下来。
如图5所示，去除阻挡层130′，并去除第二掺杂离子的牺牲层121b，仅保留倒梯形的第二未掺杂离子的牺牲层121a，所述第二未掺杂离子的牺牲层121a作为替代栅极。
其中，去除所述第二掺杂离子的牺牲层的刻蚀气体中含有带正电的刻蚀离子。所述带正电的刻蚀离子为CF+、Br+、F+、Cl+之一或组合。
本刻蚀步骤主要利用干法蚀刻的化学蚀刻的特性，其反应物分别是等离子体中的带正电的离子，如CF+、Br+、F+、Cl+，与带负电的离子掺杂的牺牲层(如多晶硅)发生静电吸附，从而提高对于负离子掺杂部分的反应效率，当掺杂部分反应完毕后，未掺杂的多晶硅反应速率很低。从而实现选择性的去除掺杂部分的目的。
经过上述步骤形成的替代栅极，即第二未掺杂离子的牺牲层121a具有倾斜的侧壁，即所述侧壁与基底100的法线具有倾斜角度，所述倾斜角度的范围为1～20度，优选的为1～10度。
后续地，还包括在所述替代栅极两侧形成侧墙，及位于所述替代栅极两侧的源区、漏区。此处就不详细叙述。
如图6所示，形成介质层140，所述介质层140覆盖所述氧化层110，且所述介质层140与所述替代栅极高度齐平。
如图7所示，去除所述替代栅极，形成沟槽150。因为前面形成的第二未掺杂离子的牺牲层121a具有倾斜的侧壁，所以去除替代栅极形成的沟槽150也具有倾斜的侧壁，即所述沟槽的侧壁与所述基底100的法线所成的锐角为1～20度，优选地为1～10度。
如图8所示，对所述沟槽进行填充，形成金属栅极151。因为所述沟槽具有倾斜的侧壁，即顶部开口尺寸大于底部开口尺寸，所以即便在顶部开口拐角处的沉积速率较快，但因为顶部开口较大，所以底部的填充具有充分的填充时间，进而避免在沟槽中形成空隙，提高金属栅极的质量，避免金属栅极的电阻值较目标电阻值偏高及偏高的电阻值导致功耗上升等问题，提高含有所述金属栅极的半导体器件的可靠性。
上述实施例中，以图案化后的光刻胶层作为阻挡层，作为其他实施例，还可以以其他材料为阻挡层。如以硬掩膜层为阻挡层。所述硬掩膜层为氧化硅、氮化硅、氮氧化硅、金属、无定型碳。
以所述硬掩膜层为阻挡层，可以避免若以光刻胶层作为阻挡层时，进行离子掺杂的高温环境对光刻胶层的破坏的问题。
图9至图11为本发明另一个实施例的金属栅极形成方法结构示意图。
如图9所示，提供基底200，所述基底200表面形成有牺牲层220，及位于所述牺牲层220表面的硬掩膜层230，及位于所述硬掩膜层230表面的光刻胶层240。其中，所述牺牲层220与所述基底200之间还形成有氧化层210。所述氧化层210用于形成后续待形成金属栅极的栅极氧化层。
如图10所示，图案化所述光刻胶层，形成图案化的光刻胶层240′。
一并参考图10和图11，将图案化的光刻胶层240′的图案转移至硬掩膜层230，形成阻挡层230′。后续地，将以所述阻挡层230′为掩膜，刻蚀所述牺牲层形成替代栅极，及形成金属栅极等工艺，此处就不详细描述。
本实施例中，以所述硬掩膜层为阻挡层，可以避免若以光刻胶层作为阻挡层时，进行离子掺杂的高温环境对光刻胶层的破坏的问题。
与现有技术相比，上述方案具有以下优点：本发明通过以阻挡层为掩膜，对牺牲层进行具有倾斜角度的离子掺杂，使得所述牺牲层内未掺杂离子的牺牲层与掺杂离子的牺牲层具有倾斜侧壁。接着对所述牺牲层进行刻蚀，形成底部小、开口大、具有倾斜侧壁的替代栅极，继而去除替代栅极后形成具有倾斜侧壁的沟槽，避免了填充物质后金属栅极产生空隙，提高金属栅极的质量，避免金属栅极的电阻值较目标电阻值偏高及偏高的电阻值导致功耗上升等问题，提高含有所述金属栅极的半导体器件的可靠性。
以上所述仅为本发明的具体实施例，为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。
Claims (9)
1.一种金属栅极的形成方法，其特征在于，包括：
提供基底，在所述基底表面形成牺牲层；
在所述牺牲层表面形成图案化的阻挡层，所述阻挡层与待形成的金属栅电极相对应；
以所述阻挡层为掩膜，对所述牺牲层进行离子掺杂，未掺杂离子的牺牲层为倒梯形形状，所述离子掺杂的掺杂角度与所述阻挡层侧壁的夹角为锐角，所述掺杂离子为带负电的掺杂离子；
刻蚀所述牺牲层形成替代栅极，所述替代栅极的侧壁为倾斜侧壁；
所述刻蚀牺牲层形成替代栅极包括：首先以所述阻挡层为掩膜，干法刻蚀所述牺牲层；接着采用各向同性的刻蚀工艺，去除具有所述掺杂离子的牺牲层，形成具有倾斜侧壁的替代栅极，所述去除具有所述掺杂离子的牺牲层的刻蚀气体中含有带正电的刻蚀离子；
在所述基底上形成介质层，所述介质层表面与替代栅极表面齐平；
去除所述替代栅极，形成具有倾斜侧壁的沟槽；
采用填充物质对所述沟槽进行填充，形成金属栅极。
2.根据权利要求1所述金属栅极的形成方法，其特征在于，所述带负电的掺杂离子为H-、Cl-、F-、Br-之一或组合。
3.根据权利要求1所述金属栅极的形成方法，其特征在于，所述掺杂离子的掺杂角度与所述阻挡层侧壁的夹角范围为1～20度，所述掺杂离子浓度范围为1E10～1E20atom/cm2。
4.根据权利要求1所述金属栅极的形成方法，其特征在于，所述带正电的刻蚀离子为CF+、Br+、F+、Cl+之一或组合。
5.根据权利要求1所述金属栅极的形成方法，其特征在于，以所述阻挡层为掩膜的干法刻蚀的刻蚀气体包括氯气、溴化氢或氟代烃气体之一或组合。
6.根据权利要求1所述金属栅极的形成方法，其特征在于，所述阻挡层为光刻胶层。
7.根据权利要求1所述金属栅极的形成方法，其特征在于，所述阻挡层为硬掩膜层。
8.根据权利要求7所述金属栅极的形成方法，其特征在于，所述硬掩膜层的材料为氧化硅、氮化硅、氮氧化硅、金属、无定型碳之一。
9.根据权利要求1所述金属栅极的形成方法，其特征在于，所述牺牲层的材料为多晶硅、非晶硅、单晶硅、多晶锗、非晶锗、单晶锗、锗化硅之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110231129.XA CN102931064B (zh) | 2011-08-12 | 2011-08-12 | 金属栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110231129.XA CN102931064B (zh) | 2011-08-12 | 2011-08-12 | 金属栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102931064A CN102931064A (zh) | 2013-02-13 |
| CN102931064B true CN102931064B (zh) | 2015-04-29 |
Family
ID=47645838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110231129.XA Active CN102931064B (zh) | 2011-08-12 | 2011-08-12 | 金属栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102931064B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106444365A (zh) * | 2015-08-12 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 晶圆刻蚀的控制方法及晶圆制造方法 |
| US9716158B1 (en) | 2016-03-21 | 2017-07-25 | International Business Machines Corporation | Air gap spacer between contact and gate region |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078329B (zh) * | 2013-03-28 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 自对准多重图形的形成方法 |
| US10147639B2 (en) * | 2014-12-22 | 2018-12-04 | Intel Corporation | Via self alignment and shorting improvement with airgap integration capacitance benefit |
| CN107978556A (zh) * | 2017-11-21 | 2018-05-01 | 长江存储科技有限责任公司 | 一种3d nand闪存字线连接结构的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309975B1 (en) * | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| CN101656205A (zh) * | 2008-08-20 | 2010-02-24 | 台湾积体电路制造股份有限公司 | 集成电路金属栅极结构及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595248B2 (en) * | 2005-12-01 | 2009-09-29 | Intel Corporation | Angled implantation for removal of thin film layers |
-
2011
- 2011-08-12 CN CN201110231129.XA patent/CN102931064B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309975B1 (en) * | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| CN101656205A (zh) * | 2008-08-20 | 2010-02-24 | 台湾积体电路制造股份有限公司 | 集成电路金属栅极结构及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106444365A (zh) * | 2015-08-12 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 晶圆刻蚀的控制方法及晶圆制造方法 |
| US9716158B1 (en) | 2016-03-21 | 2017-07-25 | International Business Machines Corporation | Air gap spacer between contact and gate region |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102931064A (zh) | 2013-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101979458B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN102931064B (zh) | 金属栅极的形成方法 | |
| US11600638B2 (en) | Three-dimensional semiconductor memory devices and methods of fabricating the same | |
| CN103943563B (zh) | 形成包含垂直纳米线的半导体结构的方法 | |
| KR101992520B1 (ko) | 메모리 디바이스 및 그 제조 방법 | |
| CN102468145A (zh) | 金属栅极的形成方法 | |
| CN103839822A (zh) | 鳍式场效应晶体管及其形成方法 | |
| US8530950B1 (en) | Methods and structures for split gate memory | |
| CN103715092A (zh) | Mos管及其形成方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN103730433B (zh) | 导电栓塞及导电栓塞的形成方法 | |
| CN103035575B (zh) | 闪存的存储单元的形成方法 | |
| CN105826381B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US10734501B2 (en) | Metal gate structure having gate metal layer with a top portion width smaller than a bottom portion width to reduce transistor gate resistance | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 | |
| CN103165451B (zh) | 半导体器件的结构及制造方法 | |
| CN204464280U (zh) | 一种半导体器件 | |
| CN105244277A (zh) | 无结场效应晶体管及其形成方法 | |
| CN103515420B (zh) | 半导体器件及其形成方法 | |
| CN103681345A (zh) | 晶体管及其形成方法 | |
| CN103794499B (zh) | 鳍式场效应管及其形成方法 | |
| CN103811324A (zh) | 鳍式场效应管的形成方法 | |
| CN104733316A (zh) | FinFET器件及其形成方法 | |
| CN102054781B (zh) | 垂直式闪存结构及其制造方法 | |
| CN110556338A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |