CN103715092A - Mos管及其形成方法 - Google Patents

Mos管及其形成方法 Download PDF

Info

Publication number
CN103715092A
CN103715092A CN201210379976.5A CN201210379976A CN103715092A CN 103715092 A CN103715092 A CN 103715092A CN 201210379976 A CN201210379976 A CN 201210379976A CN 103715092 A CN103715092 A CN 103715092A
Authority
CN
China
Prior art keywords
stressor layers
oxide
metal
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210379976.5A
Other languages
English (en)
Other versions
CN103715092B (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210379976.5A priority Critical patent/CN103715092B/zh
Publication of CN103715092A publication Critical patent/CN103715092A/zh
Application granted granted Critical
Publication of CN103715092B publication Critical patent/CN103715092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种MOS管及其形成方法，其中，MOS管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有伪栅极结构，并且所述伪栅极结构两侧的半导体衬底内形成有第一应力层；形成位于所述半导体衬底和第一应力层表面的刻蚀停止层，所述刻蚀停止层与所述伪栅极结构表面齐平；去除所述伪栅极结构，形成暴露出部分半导体衬底的开口；在所述开口底部的半导体衬底内形成第二应力层，所述第二应力层的应力类型与第一应力层的应力类型相反；形成位于所述第二应力层表面的栅极结构，所述栅极结构与所述开口表面齐平。形成的MOS管沟道区的载流子迁移率高，MOS管的性能优越。

Description

MOS管及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种MOS管及其形成方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS管中的电子，PMOS管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。
现有技术中，以NMOS管的形成方法为例进行说明，其形成步骤包括：
请参考图1，提供p型半导体衬底100，所述p型半导体衬底100表面形成有栅极结构101和位于所述栅极结构101两侧的侧墙103；
请参考图2，以所述侧墙103为掩膜，刻蚀所述p型半导体衬底100，形成位于所述栅极结构两侧的开口105；
请参考图3，向所述开口105（如图2所示）内填充碳化硅材料，形成应力层107。
然而，现有技术形成的MOS管的性能有待进一步提高。
更多关于MOS管的形成方法，请参考专利号为“US6713359B1”的美国专利。
发明内容
本发明解决的问题是提供一种MOS管及其形成方法，形成的MOS管的性能优越。
为解决上述问题，本发明的实施例提供了一种MOS管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有伪栅极结构，并且所述伪栅极结构两侧的半导体衬底内形成有第一应力层；形成位于所述半导体衬底和第一应力层表面的刻蚀停止层，所述刻蚀停止层与所述伪栅极结构表面齐平；去除所述伪栅极结构，形成暴露出部分半导体衬底的开口；在所述开口底部的半导体衬底内形成第二应力层，所述第二应力层的应力类型与第一应力层的应力类型相反；形成位于所述第二应力层表面的栅极结构，所述栅极结构与所述开口表面齐平。
可选地，所述第二应力层的形成步骤为：沿所述开口刻蚀所述半导体衬底，形成沟槽；形成位于所述沟槽内、且与所述半导体衬底表面齐平的第二应力层。
可选地，还包括：回刻蚀部分厚度的第二应力层；在剩余的第二应力层表面形成本征层。
可选地，所述本征层的厚度为20纳米-100纳米。
可选地，所述MOS管为NMOS管时，所述第一应力层的材料为碳化硅，所述第二应力层的材料为锗硅。
可选地，所述第一应力层中碳的摩尔百分比为3%-10%。
可选地，所述第二应力层中锗的摩尔百分比为20%-50%。
可选地，所述第一应力层的厚度为50纳米-2微米。
可选地，所述第二应力层的厚度为50纳米-100纳米。
可选地，还包括：在形成栅极结构前，向所述第二应力层内掺杂离子，形成电压控制层。
可选地，还包括：形成位于所述电压控制层底部的屏蔽层；形成位于所述屏蔽层底部的阱区。
可选地，当所述MOS管为PMOS管时，所述第一应力层的材料为锗硅，所述第二应力层的材料为碳化锗。
可选地，所述第一应力层的形成步骤为：在形成伪栅极结构前，形成覆盖所述半导体衬底200表面的第一应力薄膜；待去除伪栅极结构后，沿开口刻蚀所述第一应力薄膜，形成第一应力层。
可选地，还包括：形成位于所述第一应力层表面的第三应力层，所述第三应力层的材料为氮化硅。
相应的，本发明的实施例还提供了一种MOS管，包括：半导体衬底；栅极结构，所述栅极结构位于所述半导体衬底表面；第一应力层，所述第一应力层位于所述栅极结构两侧的半导体衬底内；第二应力层，所述第二应力层位于栅极结构底部的半导体衬底内，且其应力类型与第一应力层的应力类型相反。
可选地，还包括：位于所述第二应力层表面的本征层，所述本征层表面与半导体衬底表面齐平。
可选地，所述本征层的厚度为20纳米-100纳米。
可选地，所述MOS管为NMOS管时，所述第一应力层的材料为碳化硅，所述第二应力层的材料为锗硅。
可选地，所述第一应力层中碳的摩尔百分比为3%-10%；所述第二应力层中锗的摩尔百分比为20%-50%。
可选地，所述第一应力层的厚度为50纳米-2微米；所述第二应力层的厚度为50纳米-100纳米。
可选地，当所述MOS管为PMOS管时，所述第一应力层的材料为锗硅，所述第二应力层的材料为碳化锗。
与现有技术相比，本发明的技术方案具有以下优点：
形成MOS管时，一方面，在伪栅极结构两侧的半导体衬底内形成第一应力层，为MOS管的沟道区引入拉应力或压应力；另一方面，在去除伪栅极结构形成开口后，在所述开口底部的半导体衬底内形成第二应力层，进一步为沟道区引入拉应力或压应力，使得MOS管沟道区的载流子迁移率增大，提高了MOS管的性能。
进一步的，形成第二应力层前，首先沿所述开口刻蚀半导体衬底形成沟槽，在刻蚀半导体衬底形成沟槽的过程中，第一应力层对半导体衬底的拉力或压力更明显，更利于后续在沟道区引入更多的拉应力或压应力。形成的MOS管的载流子迁移率更大，MOS管的性能更优越。
更进一步的，回刻蚀部分厚度的第二应力层，使第二应力层表面低于半导体衬底表面，然后在刻蚀后的第二应力层表面形成本征层，由于本征层的材料较为纯净，其内部没有掺杂离子，更有利于载流子的迁移。形成的MOS管的载流子迁移率更大，MOS管的性能更优越。
本发明实施例的MOS管，其结构简单，源区和漏区形成有第一应力层，且沟道区底部形成有第二应力层，MOS管沟道区的拉应力或压应力更大，工作时沟道区载流子的迁移率更高，MOS管的性能优越。
并且，还包括：位于所述第二应力层表面的本征层，所述本征层内没有掺杂离子，MOS管的沟道区的载流子迁移率更高。
附图说明
图1-图3是现有技术的NMOS管的形成过程的剖面结构示意图；
图4-图12是本发明的MOS管的形成过程的剖面结构示意图；
图13是现有技术和本发明实施例形成的MOS管的关断电流与工作电流之间的关系示意图；
图14是现有技术和本发明实施例形成的MOS管的工作电压与工作电流之间的关系示意图。
具体实施方式
正如背景技术所述，现有技术的MOS管的性能有待进一步提高。
经过研究，发明人发现，随着工艺节点的进一步缩小，现有技术仅在源区和漏区形成应力层，为沟道区引入的应力较为有限，载流子迁移率虽然有所增加，但是增加的较为有限。而MOS管的性能与沟道区的载流子迁移率有着较大的关系，因此，现有技术的MOS管的性能增强的较为有限。
经过进一步研究，发明人发现，对于NMOS管的沟道区所对应的位置形成锗硅层，也可以增加沟道区载流子的应力。进一步的，发明人发现，如果在p型半导体衬底上直接形成锗硅层，然后在所述锗硅层上形成栅极结构、位于锗硅层内的源区和漏区。由于所述源区和漏区也为锗硅层，对NMOS管沟道区的应力增加也较有限。
更进一步的，发明人提供了一种MOS管及其形成方法，在形成MOS管时，去除MOS管的伪栅极结构后，继续向下刻蚀半导体衬底形成沟槽，然后向所述沟槽内填充可增大其拉应力或压应力的材料，得到的MOS管沟道区的载流子迁移率更高，MOS管的性能优越。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图4-图14对本发明的具体实施方式做详细的说明。其中，图4-图12为本发明实施例中MOS管的形成过程的剖面结构示意图，图13是现有技术和本发明实施例形成的MOS管的关断电流与工作电流之间的关系示意图，图14是现有技术和本发明实施例形成的MOS管的工作电压与工作电流之间的关系示意图。
需要说明的是，由于MOS管根据掺杂类型的不同，分为NMOS管和PMOS管。为便于理解，以下实施例以NMOS管为例进行示范性说明，形成PMOS管时对应位置的掺杂类型与NMOS的相反。
请参考图4，提供半导体衬底200，所述半导体衬底200表面形成有伪栅极结构201和位于所述伪栅极结构201两侧的侧墙203。
所述半导体衬底200用于为后续工艺提供工作平台。所述半导体衬底200为硅衬底（Si）或绝缘体上硅（SOI）衬底，所述半导体衬底200的晶向为<110>或<100>等。在本发明的实施例中，所述半导体衬底200为硅衬底，其材料为单晶硅，其晶向为<100>。并且，由于形成NMOS管，所述半导体衬底200内掺杂有p型离子。
所述伪栅极结构201后续会被去除，以形成第二应力层和栅极结构。所述伪栅极结构201的材料为多晶硅或其他材料，只要后续刻蚀时，所述伪栅极结构201易去除，且和半导体衬底200具有较大的刻蚀选择比即可。本发明的实施例中，所述伪栅极结构201的材料为多晶硅。
所述侧墙203用于后续保护栅极结构不受破坏，并用于定义源区和漏区的位置。所述侧墙203的材料为氧化硅、氮化硅或氮氧化硅。在本发明的实施例中，所述侧墙203的材料为氧化硅。后续去除伪栅极结构201时，所述侧墙203不会受到损坏。
由于伪栅极结构201和侧墙203的形成方法均为本领域技术人员所熟知，在此不再赘述。
需要说明的是，本发明的实施例中，所述半导体衬底200内还形成有浅沟槽隔离结构202，所述浅沟槽隔离结构202的材料为氧化硅，用于隔离相邻的MOS管。
请参考图5，以所述伪栅极结构201为掩膜，刻蚀所述半导体衬底200，并在刻蚀后的半导体衬底200内形成第一应力层205。
所述第一应力层205的形成步骤为：刻蚀所述半导体衬底200，形成开口（未标示）；向所述开口内填充应力材料，形成第一应力层205。本发明的实施例中，采用干法刻蚀工艺刻蚀半导体衬底200。由于形成的MOS管为NMOS管，所述第一应力层205的材料为碳化硅。其中碳原子的晶格常数小于硅原子的晶格常数，可以向所述NMOS管的沟道区引入拉应力，提高NMOS管沟道区的载流子迁移率。
需要说明的是，刻蚀形成开口时，不仅具有纵向（垂直于半导体衬底200表面的方向）刻蚀作用，还具有横向（平行于半导体衬底200表面的方向）刻蚀作用，还会刻蚀部分位于侧墙203底部的半导体衬底200。因此，后续形成的部分第一应力层205位于侧墙203底部。
考虑到第一应力层205中碳的摩尔含量会影响到沟道区的载流子迁移率，但是，若碳的摩尔含量过高，也有可能带来晶格缺陷等问题。本发明实施例中，所述第一应力层205中碳的摩尔百分比为3%-10％，既获得了较高的载流子迁移率，且形成的第一应力层205的质量好。
发明人发现，第一应力层205的厚度对MOS管沟道区的载流子迁移率也有影响。所述第一应力层205太薄，引入的拉应力较小；而所述第一应力层205在厚到一定程度后，继续增加，MOS管沟道区的载流子迁移率的增加则较为有限。为节省形成第一应力层205的工艺时间，并使MOS管沟道区的载流子迁移率达到更高，本发明的实施例中，所述第一应力层205的厚度为50纳米-2微米。
需要说明的是，在本发明的实施例中，所述第一应力层205内还包括n型离子，用于形成源区和漏区，所述n型离子可以采用离子注入的方式加入，在此不再赘述。
需要说明的是，在本发明的其他实施例中，所述第一应力层205的形成步骤还可以为：在形成伪栅极结构201前，形成覆盖所述半导体衬底200表面的第一应力薄膜（未图示）；待去除伪栅极结构201后，沿开口刻蚀所述第一应力薄膜和半导体衬底200，形成第一应力层205和沟槽（如后文所述）。所述第一应力层205由一体的第一应力薄膜刻蚀形成，有利于在沟道区形成更强的拉应力或压应力。
请参考图6，形成位于所述半导体衬底200和第一应力层205表面的刻蚀停止层207，所述刻蚀停止层207与所述伪栅极结构201表面齐平。
所述刻蚀停止层207用于保护第一应力层205在后续工艺中不受破坏，并作为刻蚀伪栅极结构201的掩膜。所述刻蚀停止层207的材料为氮化硅，其在刻蚀工艺中与多晶硅具有较大的刻蚀选择比。所述刻蚀停止层207形成工艺为沉积工艺，在此不再赘述。
本发明的实施例中，还包括：形成第三应力层206，所述第三应力层206位于第一应力层205表面，用于进一步增强对沟道区的应力作用，所述第三应力层206的材料为氮化硅等介质材料。
请参考图7，去除所述伪栅极结构201（如图6所示），形成暴露出部分半导体衬底200的开口209。
所述开口209用于后续作为工艺窗口，刻蚀底部的半导体衬底200，形成第二应力层。去除所述伪栅极结构201形成开口209的工艺为刻蚀工艺，例如各向异性的干法刻蚀工艺。由于干法刻蚀伪栅极结构201的工艺已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在本发明的其他实施例中，形成开口209时，还可以同时去除侧墙203，以使得后续形成的沟槽211横向尺寸更大，后续第二应力层与第一应力层205相连。形成的MOS管的沟道区的载流子迁移率更大。
请参考图8，刻蚀所述开口209底部的半导体衬底200，形成沟槽211。
所述沟槽211在后续用于填充锗硅材料，形成第二应力层。所述沟槽211的形成工艺为各向异性的干法刻蚀工艺，其工艺参数范围为：刻蚀气体包括氧气和溴化氢气体，刻蚀气体的流量为0.1标准升每分钟-1标准升每分钟，氧气和溴化氢之间的体积比为1:0.2-1:0.4。在本发明的实施例中，所述干法刻蚀工艺时氢气和溴化氢的体积比为1:0.3。
需要说明的是，由于干法刻蚀半导体衬底200时，不仅对半导体衬底200具有纵向的刻蚀，对其横向也有一定的刻蚀作用，即会刻蚀部分位于侧墙203底部的半导体衬底200。因此，形成的沟槽211的横向尺寸略大于开口209的横向尺寸。
发明人发现，在刻蚀半导体衬底200形成沟槽211的过程中，第一应力层205对半导体衬底200的拉力更明显，更利于后续在沟道区引入更多的拉应力。在本发明的实施例中，所述沟槽211的深度为50纳米-100纳米，后续形成的MOS管沟道区的拉应力更大。
请参考图9，形成位于所述沟槽211（如图8所示）内、且与所述半导体衬底200表面齐平的第二应力层213，所述第二应力层213的应力类型与第一应力层205的应力类型相反。
所述第二应力层213用于为MOS管的沟道区提供应力。所述第二应力层213的形成工艺为沉积工艺，例如选择性外延沉积工艺。与第一应力层205的位置不同，所述第二应力层213位于所述沟道区或其底部，为向第二MOS管的沟道区提供更大的应力，所述第二应力层213的应力类型应与第一应力层205的应力类型相反。在本发明的实施例中，所述第二应力层213的材料应选择锗硅。
本发明的实施例中，由于沟槽211与第一应力层205相连，因此，在沟槽211内形成的第二应力层213也与第一应力层205相连。形成的MOS管的沟道区内的应力更大，工作时的载流子迁移率更高。
需要说明的是，在本发明的其他实施例中，还可以：所述第二应力层213和第一应力层205之间具有部分半导体衬底200，形成的MOS管的沟道区仍然具有较大的载流子迁移率。
并且，考虑到形成NMOS管时，第二应力层213中锗的摩尔含量高有助于提高NMOS管的沟道区的拉应力，然而，当锗的摩尔含量过高时，有可能会为半导体衬底200内引入新的晶格缺陷，第二应力层213的质量也会受到影响。因此，本发明的实施例中，在保证高的拉应力、载流子迁移率、半导体衬底200和第二应力层213的情况下，所述第二应力层213中锗的摩尔百分比为20%-50%。
为使后续形成的MOS管沟道区的拉应力更大，其载流子迁移率更高，MOS管的性能更优越，本发明的实施例中，所述第二应力层213的厚度为50纳米-100纳米。
需要说明的是，在本发明的其他实施例中，还可以直接在所述开口209底部的半导体衬底200表面形成锗金属层（未图示）；对所述锗金属层进行退火，使锗金属层中的锗进入半导体衬底200内形成第二应力层213，之后再去除剩余的锗金属层。
需要说明的是，在本发明的其他实施例中，若形成PMOS管时，所述第一应力层205的材料为锗硅，所述第二应力层的材料为碳化锗。在此不再赘述。
请参考图10，回刻蚀部分厚度的第二应力层213（如图9所示），使得剩余的第二应力层213a表面低于所述半导体衬底200表面。
发明人发现，当沟道区周围存在应力层，而沟道区采用纯净的半导体材料时，其沟道区的载流子迁移率更高。因此，回刻蚀部分厚度的第二应力层213，被刻蚀的部分第二应力层213处用于后续形成本征层215，以提高沟道区的载流子迁移率。
需要说明的是，本发明的实施例中，还包括：在形成栅极结构前，向所述第二应力层内掺杂离子，形成电压控制层（未图示），用于调节MOS管的阈值电压（Vt），以进一步提高MOS管的性能。
需要说明的是，在本发明的实施例中，还包括：形成位于所述电压控制层底部的屏蔽层（未图示），用于隔离半导体衬底200，防止漏电流的产生；形成位于所述屏蔽层底部的阱区（未图示），用于进一步防止漏电流的产生，在此不再赘述。
需要说明的是，在本发明的其他实施例中，也可以不用刻蚀第二应力层213，而是直接在第二应力层213表面形成栅极结构，在此不再赘述。
请参考图11，在剩余的第二应力层213a表面形成本征层215。
所述本征层215的材料为纯净的硅，用于作为MOS管的沟道区。所述本征层215的形成工艺为沉积工艺，例如选择性外延沉积工艺，形成的本征层215与所述半导体衬底200表面齐平。发明人发现，沟道区通常位于靠近栅极结构底部的半导体衬底200内，其厚度较小，为使沟道区的位置和大小正好与本征层215的位置和大小对应。本发明的实施例中，所述本征层的厚度为20纳米-100纳米。
需要说明的是，为避免本征层215内掺杂离子，所述电压控制层、屏蔽层和阱区在本征层215之前形成，较佳的，所述电压控制层、屏蔽层和阱区在回刻蚀部分厚度的第二应力层213（图9所示）后形成。
请参考图12，形成位于所述本征层215表面的栅极结构，所述栅极结构与所述开口209（如图11所示）表面齐平。
形成栅极结构的步骤包括：形成覆盖所述开口209底部和侧壁的栅介质层217；形成覆盖所述栅介质层217的栅电极层219。其中，所述栅介质层217的形成工艺为沉积工艺，例如原子层沉积工艺，所述栅介质层217的材料为高K介质，例如氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或多种组合；所述栅电极层219的形成工艺为沉积工艺，例如原子层沉积工艺，形成的栅电极层219表面与所述刻蚀停止层207表面齐平，所述栅电极层219的材料为金属材料，例如钨。
需要说明的是，在本发明的实施例中，还包括：形成位于所述栅介质层217和栅电极层219之间的功能层（未图示），用于调整MOS管的功函数，以进一步提高MOS管的性能。
上述步骤完成之后，本发明实施例的MOS管的制作完成。一方面，由于在去除伪栅极结构后，继续沿开口刻蚀所述半导体衬底，形成沟槽，使得第一应力层对具有沟槽的半导体衬底的力更明显，后续更易在沟道区形成较大的拉应力或压应力；另一方面，在沟槽内形成的第二应力层进一步在沟道区形成较大的拉应力或压应力；再一方面，后续回刻蚀部分厚度的第二应力层，并在刻蚀后的第二应力层表面形成本征层，所述本征层也更有利于后续增加沟道区的载流子迁移率。因此，本发明实施例形成的MOS管沟道区载流子迁移率高，MOS管的性能更加优越。
相应的，请继续参考图12，本发明实施例中还提供了一种MOS管，包括：
半导体衬底200；
栅极结构，所述栅极结构位于所述半导体衬底200表面；
第一应力层205，所述第一应力层205位于所述栅极结构两侧的半导体衬底200内；
第二应力层213a，所述第二应力层213a位于栅极结构底部的半导体衬底200内，且其应力类型与第一应力层205的应力类型相反。
其中，所述半导体衬底200为硅衬底（Si）或绝缘体上硅（SOI），所述半导体衬底200的晶向为<110>或<100>等。在本发明的实施例中，所述半导体衬底200为硅衬底，其材料为单晶硅，其晶向为<100>。并且，由于形成NMOS管，所述半导体衬底200内掺杂有p型离子。
所述栅极结构包括：覆盖所述开口的底部和侧壁的栅介质层217；覆盖所述栅介质层217的栅电极层219。其中，所述栅介质层217的材料为高K介质，例如氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或多种组合；所述栅电极层219表面与所述刻蚀停止层207表面齐平，所述栅电极层219的材料为金属材料，例如钨。
需要说明的是，本发明的实施例中，还包括：位于所述栅介质层217和栅电极层219之间的功能层（未图示），用于调整MOS管的功函数，以进一步提高MOS管的性能。
所述第一应力层205用于提高MOS管中沟道区的载流子迁移率。本发明的实施例中，由于形成NMOS管，所述第一应力层205的材料为碳化硅，所述第一应力层205中碳的摩尔百分比为3%-10%，所述第一应力层205的厚度为50纳米-2微米。并且，所述第一应力层205内还包括n型离子，用于形成源区和漏区，在此不再赘述。
所述第二应力层213a用于提高MOS管沟道区的载流子迁移率。本发明的实施例中，所述第二应力层213a的材料为锗硅，所述第二应力层213a中锗的摩尔百分比为20%-50%，所述第二应力层213a的厚度为50纳米-100纳米。
需要说明的是，在本发明的实施例中，所述第二应力层213a表面低于所述半导体衬底200表面，并且，所述MOS管还包括：位于所述第二应力层213a表面的本征层215，所述本征层215表面与半导体衬底200表面齐平。所述本征层215的材料为纯净的硅，其厚度为20纳米-100纳米，以提高沟道区的载流子迁移率。
需要说明的是，本发明的实施例中，所述第二应力层213a还掺杂有不同浓度的p型离子，形成有位于所述栅极结构底部的电压控制层（未图示）、位于所述电压控制层底部的屏蔽层和位于所述屏蔽层底部的阱区。更多相关描述请参考前述MOS管的形成方法。
需要说明的是，在本发明的其他实施例中，当形成PMOS管时，所述第一应力层205的材料为锗硅，所述第二应力层213a的材料为碳化硅。
本发明实施例的MOS管，以本征层作为沟道区，源区和漏区形成有第一应力层，且沟道区底部形成有第二应力层。从多个角度为沟道区引入拉应力或压应力，使得形成的MOS管的沟道区载流子迁移率更大，MOS管的性能更优越。
请结合参考图13和图14，图13分别示出了现有技术和本发明实施例形成的MOS管的关断电流与工作电流之间的关系示意图，图14示出了分别示出了现有技术和本发明实施例形成的MOS管的工作电压与工作电流之间的关系示意图。由图13和图14可知，相同的工作电压下或者关断电流下，本发明实施例形成的MOS管的工作电流更大，性能更好。所述工作电流的大小与MOS管沟道区的载流子迁移率的高低成正比，即本发明实施例形成的MOS管在沟道区的载流子迁移率更高。
综上，形成MOS管时，一方面，在伪栅极结构两侧的半导体衬底内形成第一应力层，为MOS管的沟道区引入拉应力或压应力；另一方面，在去除伪栅极结构形成开口后，在所述开口底部的半导体衬底内形成第二应力层，进一步为沟道区引入拉应力或压应力，使得MOS管沟道区的载流子迁移率增大，提高了MOS管的性能。
进一步的，形成第二应力层前，首先沿所述开口刻蚀半导体衬底形成沟槽，在刻蚀半导体衬底形成沟槽的过程中，第一应力层对半导体衬底的拉力或压力更明显，更利于后续在沟道区引入更多的拉应力或压应力。形成的MOS管的载流子迁移率更大，MOS管的性能更优越。
更进一步的，回刻蚀部分厚度的第二应力层，使第二应力层表面低于半导体衬底表面，然后在刻蚀后的第二应力层表面形成本征层，由于本征层的材料较为纯净，其内部没有掺杂离子，更有利于载流子的迁移。形成的MOS管的载流子迁移率更大，MOS管的性能更优越。
本发明实施例的MOS管，其结构简单，源区和漏区形成有第一应力层，且沟道区底部形成有第二应力层，MOS管沟道区的拉应力或压应力更大，工作时沟道区载流子的迁移率更高，MOS管的性能优越。
并且，还包括：位于所述第二应力层表面的本征层，所述本征层内没有掺杂离子，MOS管的沟道区的载流子迁移率更高。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (21)

1.一种MOS管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有伪栅极结构，并且所述伪栅极结构两侧的半导体衬底内形成有第一应力层；
形成位于所述半导体衬底和第一应力层表面的刻蚀停止层，所述刻蚀停止层与所述伪栅极结构表面齐平；
去除所述伪栅极结构，形成暴露出部分半导体衬底的开口；
在所述开口底部的半导体衬底内形成第二应力层，所述第二应力层的应力类型与第一应力层的应力类型相反；
形成位于所述第二应力层表面的栅极结构，所述栅极结构与所述开口表面齐平。
2.如权利要求1所述的MOS管的形成方法，其特征在于，所述第二应力层的形成步骤为：沿所述开口刻蚀所述半导体衬底，形成沟槽；形成位于所述沟槽内、且与所述半导体衬底表面齐平的第二应力层。
3.如权利要求2所述的MOS管的形成方法，其特征在于，还包括：回刻蚀部分厚度的第二应力层；在剩余的第二应力层表面形成本征层。
4.如权利要求3所述的MOS管的形成方法，其特征在于，所述本征层的厚度为20纳米-100纳米。
5.如权利要求1所述的MOS管的形成方法，其特征在于，所述MOS管为NMOS管时，所述第一应力层的材料为碳化硅，所述第二应力层的材料为锗硅。
6.如权利要求5所述的MOS管的形成方法，其特征在于，所述第一应力层中碳的摩尔百分比为3%-10%。
7.如权利要求5所述的MOS管的形成方法，其特征在于，所述第二应力层中锗的摩尔百分比为20%-50%。
8.如权利要求1所述的MOS管的形成方法，其特征在于，所述第一应力层的厚度为50纳米-2微米。
9.如权利要求1所述的MOS管的形成方法，其特征在于，所述第二应力层的厚度为50纳米-100纳米。
10.如权利要求1所述的MOS管的形成方法，其特征在于，还包括：在形成栅极结构前，向所述第二应力层内掺杂离子，形成电压控制层。
11.如权利要求10所述的MOS管的形成方法，其特征在于，还包括：形成位于所述电压控制层底部的屏蔽层；形成位于所述屏蔽层底部的阱区。
12.如权利要求1所述的MOS管的形成方法，其特征在于，当所述MOS管为PMOS管时，所述第一应力层的材料为锗硅，所述第二应力层的材料为碳化锗。
13.如权利要求1所述的MOS管的形成方法，其特征在于，所述第一应力层的形成步骤为：在形成伪栅极结构前，形成覆盖所述半导体衬底200表面的第一应力薄膜；待去除伪栅极结构后，沿开口刻蚀所述第一应力薄膜，形成第一应力层。
14.如权利要求1所述的MOS管的形成方法，其特征在于，还包括：形成位于所述第一应力层表面的第三应力层，所述第三应力层的材料为氮化硅。
15.一种MOS管，其特征在于，包括：
半导体衬底；
栅极结构，所述栅极结构位于所述半导体衬底表面；
第一应力层，所述第一应力层位于所述栅极结构两侧的半导体衬底内；
第二应力层，所述第二应力层位于栅极结构底部的半导体衬底内，且其应力类型与第一应力层的应力类型相反。
16.如权利要求15所述的MOS管，其特征在于，还包括：位于所述第二应力层表面的本征层，所述本征层表面与半导体衬底表面齐平。
17.如权利要求16所述的MOS管，其特征在于，所述本征层的厚度为20纳米-100纳米。
18.如权利要求16所述的MOS管，其特征在于，所述MOS管为NMOS管时，所述第一应力层的材料为碳化硅，所述第二应力层的材料为锗硅。
19.如权利要求18所述的MOS管，其特征在于，所述第一应力层中碳的摩尔百分比为3%-10%；所述第二应力层中锗的摩尔百分比为20%-50%。
20.如权利要求15所述的MOS管，其特征在于，所述第一应力层的厚度为50纳米-2微米；所述第二应力层的厚度为50纳米-100纳米。
21.如权利要求15所述的MOS管，其特征在于，当所述MOS管为PMOS管时，所述第一应力层的材料为锗硅，所述第二应力层的材料为碳化锗。
CN201210379976.5A 2012-09-29 2012-09-29 Mos管及其形成方法 Active CN103715092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210379976.5A CN103715092B (zh) 2012-09-29 2012-09-29 Mos管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210379976.5A CN103715092B (zh) 2012-09-29 2012-09-29 Mos管及其形成方法

Publications (2)

Publication Number Publication Date
CN103715092A true CN103715092A (zh) 2014-04-09
CN103715092B CN103715092B (zh) 2016-08-10

Family

ID=50407967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210379976.5A Active CN103715092B (zh) 2012-09-29 2012-09-29 Mos管及其形成方法

Country Status (1)

Country Link
CN (1) CN103715092B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374683A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105405881A (zh) * 2014-08-20 2016-03-16 中国科学院微电子研究所 半导体器件及其制造方法
CN105448833A (zh) * 2014-08-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105448723A (zh) * 2014-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109560046A (zh) * 2017-09-26 2019-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2022252445A1 (zh) * 2021-06-01 2022-12-08 长鑫存储技术有限公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943087B1 (en) * 2003-12-17 2005-09-13 Advanced Micro Devices, Inc. Semiconductor on insulator MOSFET having strained silicon channel
US20080116482A1 (en) * 2006-11-21 2008-05-22 Chartered Semiconductor Manufacturing Ltd. Method to form selective strained si using lateral epitaxy
CN102456579A (zh) * 2010-10-27 2012-05-16 国际商业机器公司 具有局部的极薄绝缘体上硅沟道区的半导体器件
CN102544096A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(北京)有限公司 金属氧化物半导体器件及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943087B1 (en) * 2003-12-17 2005-09-13 Advanced Micro Devices, Inc. Semiconductor on insulator MOSFET having strained silicon channel
US20080116482A1 (en) * 2006-11-21 2008-05-22 Chartered Semiconductor Manufacturing Ltd. Method to form selective strained si using lateral epitaxy
CN102456579A (zh) * 2010-10-27 2012-05-16 国际商业机器公司 具有局部的极薄绝缘体上硅沟道区的半导体器件
CN102544096A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(北京)有限公司 金属氧化物半导体器件及其形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405881A (zh) * 2014-08-20 2016-03-16 中国科学院微电子研究所 半导体器件及其制造方法
CN105405881B (zh) * 2014-08-20 2020-07-07 中国科学院微电子研究所 半导体器件及其制造方法
CN105448723A (zh) * 2014-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105448723B (zh) * 2014-08-22 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105374683A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105448833A (zh) * 2014-08-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105448833B (zh) * 2014-08-29 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN109560046A (zh) * 2017-09-26 2019-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2022252445A1 (zh) * 2021-06-01 2022-12-08 长鑫存储技术有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103715092B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
US9679962B2 (en) FinFET and method of manufacturing the same
CN103715092A (zh) Mos管及其形成方法
CN108122976B (zh) 半导体结构及其形成方法、以及sram
TW201334184A (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
CN104124174A (zh) 半导体结构及其形成方法
CN103779278A (zh) Cmos管的形成方法
CN106486350B (zh) 半导体结构的形成方法
CN106373924A (zh) 半导体结构的形成方法
CN107731918B (zh) 半导体结构及其制造方法
WO2014029149A1 (zh) 半导体器件及其制造方法
US20130161746A1 (en) Transistor and method of fabrication
CN105826189B (zh) Ldmos晶体管的形成方法及ldmos晶体管
CN105719969A (zh) 鳍式场效应管的形成方法
CN104282540A (zh) 晶体管及其形成方法
CN104733311A (zh) 鳍式场效应晶体管的形成方法
CN103915386B (zh) Cmos晶体管及其形成方法
CN103594361A (zh) 半导体结构的形成方法
CN104752216B (zh) 晶体管的形成方法
US20240097011A1 (en) Semiconductor device and manufacturing method thereof
CN104681490A (zh) Cmos晶体管的形成方法
CN104064464A (zh) 晶体管及其形成方法
CN110164767A (zh) 半导体器件及其形成方法
CN103915387B (zh) Cmos晶体管的形成方法
CN105529264B (zh) Ldmos晶体管的形成方法及ldmos晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant