CN103681345A - 晶体管及其形成方法 - Google Patents
晶体管及其形成方法 Download PDFInfo
- Publication number
- CN103681345A CN103681345A CN201210365187.6A CN201210365187A CN103681345A CN 103681345 A CN103681345 A CN 103681345A CN 201210365187 A CN201210365187 A CN 201210365187A CN 103681345 A CN103681345 A CN 103681345A
- Authority
- CN
- China
- Prior art keywords
- stressor layers
- opening
- transistorized formation
- formation method
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 168
- 230000004888 barrier function Effects 0.000 claims description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical group [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种晶体管及其形成方法，所述形成方法包括：在半导体衬底上形成第一应力层；在第一应力层上形成栅极结构，所述栅极结构包括位于所述第一应力层上的第一栅极；去除所述第一栅极以露出所述第一应力层；图形化所述第一应力层，以形成贯穿所述第一应力层的第一开口；向所述第一开口中填充第二应力层材料，直至第二应力层的材料与第一应力层齐平，以形成第二应力层；在所述第二应力层上形成第二栅极。相应地，本发明还提供一种所述的晶体管的形成方法所形成的晶体管。本发明能提高晶体管中电子迁移率，提高晶体管性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。
背景技术
晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高晶体管沟道区的应力，以提高载流子迁移，进而提高晶体管的驱动电流，减少晶体管中的漏电流。
现有技术提高晶体管沟道区的应力的方法为，在晶体管形成应力层，用于向PMOS晶体管的沟道区提供压应力、向NMOS晶体管的沟道区提供拉应力，以提高沟道区的电子迁移率，进而提高晶体管的性能。具体地，所述应力层可以是硅锗（SiGe）或碳化硅（SiC）等材料，通过所述应力层基于与硅之间的晶格失配而形成拉应力或压应力。
参考图1，示出了现有技术晶体管形成方法的流程示意图。所述晶体管形成方法大致包括以下步骤：
提供硅衬底10，在硅衬底10上形成栅极结构11，所述栅极结构11包括：位于所述硅衬底10表面的栅介质层，位于所述栅介质层表面的栅电极层20，围绕所述栅介质层和所述栅电极层20的侧墙。
在所述栅极结构11露出的硅衬底10中形成碳化硅层12，所述碳化硅层12与位于所述栅极结构11下方的硅衬底10相接触，所述硅衬底10位于碳化硅层12之间，由于晶格失配，所述碳化硅层12之间的硅衬底10产生拉应力。在所述栅极结构11露出的硅衬底10上依次形成金属硅化物层13和层间介质层14，所述金属硅化物层13用于减小接触电阻，所述层间介质层14用于实现绝缘。
去除所述栅电极层20，图形化所述栅电极层20下方的半导体层10和碳化硅层12，形成第一开口15，所述第一开口15为西格玛（Σ，sigma）形，即所述第一开口15的侧壁与硅衬底10的表面构成西格玛形。
向所述第一开口15中填充硅锗材料，直至硅锗材料的表面与碳化硅层12的表面齐平，形成由硅锗材料构成的应力层16，所述应力层16以及侧墙围成第二开口17，在所述第二开口17中填充多晶硅，以形成栅电极层；所述硅锗材质的应力层16可提供拉应力。
但是现有技术晶体管的形成方法所形成的晶体管中沟道区的电子迁移率仍然较低，无法更好地提高晶体管的性能。
更多具有应力层的晶体管请参考公开号为US 2011256681A1的美国专利文件。但是所述专利也未解决上述技术问题。
发明内容
本发明解决的问题是提供一种能提高晶体管中沟道区的电子迁移率的晶体管及其形成方法。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：在半导体衬底上形成第一应力层；在第一应力层上形成栅极结构，所述栅极结构包括位于所述第一应力层上的第一栅极；去除所述第一栅极以露出所述第一应力层；图形化所述第一应力层，以形成贯穿所述第一应力层的第一开口；向所述第一开口中填充第二应力层材料，直至第二应力层的材料与第一应力层齐平，以形成第二应力层；在所述第二应力层上形成第二栅极。
相应地，本发明还提供一种所述的晶体管的形成方法所形成的晶体管。
与现有技术相比，本发明的技术方案具有以下优点：在形成一体型的第一应力层之后，图形化位于栅极下方的第一应力层，第一应力层的沟道区位置处形成贯穿所述第一应力层的开口，从而使所述第一应力层在沟道区处一分为二，之后对所述开口进行填充形成第二应力层，其中所述第一应力层从一体型结构一分为二时会增强第二应力层的应力，从而提高晶体管沟道区的电子迁移率，进而提高晶体管的性能。
附图说明
图1是现有技术晶体管形成方法的工艺流程图；
图2至图7是本发明晶体管形成方法第一实施例的工艺流程图；
图8至图9是本发明晶体管形成方法第二实施例的工艺流程图；
图10是本发明晶体管形成方法所形成的应力层中硅锗含量第一实施例的示意图；
图11是本发明晶体管形成方法所形成的应力层中硅锗含量第二实施例的示意图；
图12是本发明晶体管形成方法所形成的应力层中硅锗含量第三实施例的示意图；
图13是本发明晶体管形成方法所形成的应力层中硅锗含量第四实施例的示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。
为了解决现有技术的问题，本发明提供一种晶体管的形成方法，在形成一体型的第一应力层之后，图形化位于栅极下方的第一应力层，第一应力层的沟道区位置处形成贯穿所述第一应力层的开口，从而使所述第一应力层在沟道区处一分为二，之后对所述开口进行填充形成第二应力层（此处，第二应力层与第一应力层提供不同的应力，例如第一应力层提供压应力，第二应力层提供拉应力），其中所述第一应力层从一体型结构一分为二时会增强第二应力层的应力，从而提高晶体管沟道区的电子迁移率，进而提高晶体管的性能。
参考图2至图7，示出了本发明晶体管形成方法第一实施例的工艺流程图。需要说明的是，本实施例以形成鳍式场效应晶体管为例进行说明（为了使附图简洁、清楚，附图中仅示意出了沿鳍的延伸方向的侧面示意图），但是本发明对此不做限制，还可以是其他类型的晶体管。此外，还需要说明的是，本实施例以NMOS管为例进行说明。
如图2所示，提供半导体衬底100。具体地，本实施例中所述半导体衬底100为硅衬底。
在半导体衬底100上依次形成绝缘层101和第一应力层102。其中，所述绝缘层101用于放置第一应力层102和半导体衬底之间的扩散。具体地，所述绝缘层101的材料可以是氧化硅或氮化硅。但是本发明对绝缘层101的材料或有无不做限制。
本实施例形成的是NMOS管，所述第一应力层102的材料为碳化硅（SiC），由于碳原子比硅原子小，相应地，碳化硅的晶格常数也比较小（比硅和硅锗都要小），因此当碳化硅与晶格常数比较大（例如硅或硅锗）的材料相接触时，碳化硅会受到晶格常数大的材料对其施加的拉应力。
如图3所示，在所述第一应力层102上形成栅极结构103。本实施例中，所述栅极结构包括位于所述第一应力层102上、与所述第一应力层102相接触的栅极104，还包括围绕所述栅极104的侧墙105。
本实施例中，所述栅极104的材料为多晶硅，由于多晶硅的晶格常数大于碳化硅的晶格常数，因此与所述栅极104相接触的第一应力层102被施加拉应力，处于被拉伸状态。
侧墙105用于保护所述栅极104。具体地，侧墙105的材料可以是氧化硅或氮化硅。
如图4所示，在栅极结构103露出的第一应力层102上形成金属硅化物层106和层间介质层107。
所述金属硅化物层106用于减小接触电阻，所述金属硅化物层106可以钛硅、镍硅或钴硅，本发明对金属硅化物层106的材料不做限制。
层间介质层107用于实现绝缘。例如，层间介质层107中后续会形成插塞结构，所述层间介质层107可以用于使插塞结构之间相互绝缘。具体地，所述层间介质层107可以是氧化硅或氮化硅等绝缘材料。
具体地，在可以通过化学气相沉积的方式依次在栅极结构103露出的第一应力层102上沉积金属硅化物材料、层间介质层材料。
在完成沉积工艺之后，优选地，还通过化学机械研磨的方法去除栅极104上多余的材料，直至露出所述栅极104。
如图5所示，去除栅极104，露出第一应力层102。具体地，可以通过干法或湿法刻蚀的方法去除所述多晶硅材料的栅极104，在完全去除栅极104之后，露出原来位于栅极104下方的第一应力层102。
如图6所示，图形化所述第一应力层102，以形成贯穿所述第一应力层的第一开口108。
由于第一应力层102原来受到拉应力，所述第一应力层102在从一体型结构被第一开口108一分为二时，第一应力层102基于原来拉应力的惯性会向远离沟道区的方向进一步被拉伸。
本实施例中所述第一开口108为西格玛（Σ，sigma）形，即所述第一开口108的侧壁与半导体衬底100的表面构成西格玛形。本实施例中，所述Σ形中间的顶角位于第一应力层102朝向远离沟道区的方向。
具体地，可以通过干刻和湿刻相配合的方式形成所述第一开口108。
需要说明的是，如图6所示，本实施例中所述第一开口108除了贯穿第一应力层102外，所述第一开口108的底部还贯穿了第一应力层102下方的绝缘层101。具体地，可以通过第一湿法刻蚀的工艺去除部分第一应力层直至露出所述绝缘层101，之后再通过第二湿法刻蚀的工艺去除第一应力层露出的绝缘层101，再将所述绝缘层101刻穿时，湿法刻蚀的溶液不可避免的会对绝缘层101下方的半导体衬底100进行少量刻蚀，从而形成图6所示形状的第一开口108。例如，所述绝缘层101的材料为氧化硅，在第二湿法刻蚀中可以采用氢氟酸进行刻蚀。
形成西格玛形第一开口108的方法与现有技术相同，在此不再详述。
需要说明的是，本发明对所述第一开口108的形状并不作限制，在其他实施例中，所述第一开口108的形状还可以是非西格玛形的。并且本发明对第一开口108的形成工艺也不做限制。
如图7所示，向所述第一开口108中填充第二应力层材料，直至第二应力层的材料与第一应力层102齐平，以形成第二应力层109。
本实施例中要形成的是NMOS，沟道区为拉应力时会促进电子迁移率。相应地，第二应力层109用于提供拉应力，具体地，所述第二应力层109的材料为硅锗（Si1-xGex）。由于硅锗的晶格常数大于硅，更大于碳化硅，因此第二应力层109朝向远离沟道区的方向拉伸。
需要说明的是，本实施例中，所述第一开口108为西格玛（Σ，sigma）形，并且所述Σ形中间的顶角朝向远离沟道区的方向，因此填充于所述第一开口108中的第二应力层109通过向朝向远离沟道区的顶角进行拉伸时，拉应力可以更加集中，拉伸效果更好。
优选地，所述西格玛形中部的顶角位于所述第一应力层102厚度的1/4~3/4的位置处，这样可以使第二应力层109提供的拉伸应力更加均匀。
继续参考图7，在形成第二应力层109之后，第二应力层109和侧墙105围成第二开口110，在所述第二开口110中形成第二栅极（图未示）。
具体地，可以先形成保形覆盖所述第二开口110的高k栅极介质层，再填满所述第二开口形成第二栅极。所述第二栅极可以与第一栅极的材料相同，也可以不同，只要第二栅极的材料能使所述第二应力层起到提供拉应力的作用即可。
参考图8至图9，示出了本发明晶体管形成方法第二实施例的工艺流程图。需要说明的是，本实施例仍然以NMOS管为例进行说明。
本实施例与第一实施例的相同之处不再赘述，本实施例与第一实施例的相同之处在于:
如图8所示，图形化所述第一应力层202，以形成贯穿所述第一应力层的第一开口208。
本实施例中所述第一开口208仍为西格玛（Σ，sigma）形，只是在图形化所述第一应力层202时，所述第一开口208露出绝缘层201后，不会使所述第一开口贯穿所述绝缘层201。
具体地，通过对第一应力层202的去除速率远大于对绝缘层201去除速率的湿法刻蚀图形化所述第一应力层202。
如图9所示，在第一开口208中填充第二应力层材料，直至第二应力层的材料与第一应力层202齐平，以形成第二应力层209。
需要说明的是，本发明提供的两个实施例中，第一实施例为优选方案，这是因为，第一实施例中第一开口比较大，第一开口中填充的应力材料比较多，拉伸效果比较好。此外，第一实施例中，第二应力层与半导体衬底相接触，在晶体管工作过程中，沟道区中会有电子迁移形成电流，会产生一定的热量，所述热量可以依次通过第二应力层、半导体衬底而传导出去。而第二实施例中，所述第一开口露出的是绝缘层，这样第二应力层与绝缘层相接触，晶体管工作过程中沟道区形成的热量难以通过绝缘层传导出去，这种热量累积的现象容易影响晶体管的性能。
还需要说明的是，第二应力层中不同材料的含量也会影响晶体管的性能。下面以第二应力层的材料为硅锗进行说明。如图10至图13，分别示出了本发明晶体管形成方法所形成的应力层中锗含量四种实施例的示意图。图中横坐标为沿垂直于应力层方向深度，纵坐标为锗的含量（单位为摩尔比）。
如图10所示，从第二应力层的顶部至应力层的底部，锗的含量包括上升区A1A2、平台区A2A3和下降区A3A4。本实施例中，锗的含量在上升区A1A2中锗的含量随深度增加而缓慢增加，相应地，晶格常数逐渐增大，这样可以与位于第二应力层上的栅极相比，晶格常数缓变，从而可以防止产生晶格缺陷。相应地，在下降区A3A4中锗的含量逐渐减小，相应地，晶格常数随深度增加缓慢变小，与位于第二应力层下方的半导体衬底之间晶格差别不大，也可以防止晶格缺陷。而平台区A2A3中锗的含量保持高位并且含量保持不变，可以保证第二应力层能够提供较大的拉伸应力，从而提高NMOS的性能。
需要说明的是，本发明第二应力层中锗的含量分布并不限于图10所示的分布情况，在其他实施李忠，第二应力层中锗的含量还可以有其他的分布情况。如图11所示，从第二应力层的顶部至应力层的底部，锗的含量包括上升区B1B3、平台区B3B4和下降区B4B5，其中所述上升区B1、B3为台阶式上升区，具体地，在上升过程中还包括由B21B22构成的小平台区。如图12所示，从第二应力层的顶部至应力层的底部，锗的含量包括上升区C1C2、下降区C2C3。如图13所示的锗含量分布与图10所示的锗含量分布类似，不同之处在于，图13所示的锗含量分布在下降过程中未直下式下降区，即在深度方向上锗从一较高的含量直接变为0。
需要说明的是，上述实施例均已NMOS为例进行说明，但是本发明对此不作限制，在PMOS中，只要将第一应力层和第二应力层的材料交换一下即可。例如：第一应力层的材料为硅锗，第二应力层的材料为碳化硅，其中，硅锗材料的第一应力层被相接触的材料施加压应力，在从一体化结构由第一开口一分为二时，由于压应力的惯性，第一应力层会朝向沟道区压缩，进而提高碳化硅可提供的压应力。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (18)
1.一种晶体管的形成方法，其特征在于，包括：
在半导体衬底上形成第一应力层；
在第一应力层上形成栅极结构，所述栅极结构包括位于所述第一应力层上的第一栅极；
去除所述第一栅极以露出所述第一应力层；
图形化所述第一应力层，以形成贯穿所述第一应力层的第一开口；
向所述第一开口中填充第二应力层材料，直至第二应力层的材料与第一应力层齐平，以形成第二应力层；
在所述第二应力层上形成第二栅极。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一开口为西格玛形。
3.如权利要求2所述的晶体管的形成方法，其特征在于，所述西格玛形中部的顶角位于所述第一应力层厚度的1/4~3/4的位置处。
4.如权利要求1所述的晶体管的形成方法，其特征在于，所述晶体管为NMOS管，所述半导体衬底为硅，所述第一应力层为碳化硅，所述第二应力层为硅锗。
5.如权利要求1所述的晶体管的形成方法，其特征在于，所述晶体管为PMOS管，所述半导体衬底为硅，所述第一应力层为硅锗，所述第二应力层为碳化硅。
6.如权利要求1所述的晶体管的形成方法，其特征在于，所述半导体衬底和第一应力层之间还形成有绝缘层。
7.如权利要求6所述的晶体管的形成方法，其特征在于，所述第一开口还贯穿所述绝缘层。
8.如权利要求7所述的晶体管的形成方法，其特征在于，形成第一开口的步骤包括：通过第一刻蚀工艺去除部分第一应力层直至露出所述绝缘层；之后通过第二刻蚀工艺去除第一应力层露出的绝缘层。
9.如权利要求8所述的晶体管的形成方法，其特征在于，所述绝缘层为氧化硅，所述第二刻蚀工艺为采用氢氟酸的湿法刻蚀工艺。
10.如权利要求6所述的晶体管的形成方法，其特征在于，图形化所述第一应力层，形成第一开口的步骤包括：图形化所述第一应力层露出所述绝缘层，形成第一开口。
11.如权利要求1所述的晶体管的形成方法，其特征在于，所述第二应力材料为硅锗或碳化硅，向所述第一开口中填充第二应力层材料的步骤中，使锗或碳含量的从第二应力层的顶部至第二）应力层的底部包括上升区和下降区。
12.如权利要求11所述的晶体管的形成方法，其特征在于，使锗或碳含量的还包括位于上升区和下降区之间的平台区。
13.如权利要求11所述的晶体管的形成方法，其特征在于，所述上升区为台阶式上升区。
14.如权利要求11所述的晶体管的形成方法，其特征在于，所述下降区为直下式下降区。
15.如权利要求1所述的晶体管的形成方法，其特征在于，所述晶体管为鳍式场效应晶体管。
16.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极结构还包括围绕所述栅极的侧墙，在形成第二应力层之后，所述侧墙和所述第二应力层围成第二开口，所述第二栅极形成于所述第二开口中。
17.如权利要求1所述的晶体管的形成方法，其特征在于，在形成栅极结构之后，去除第一栅极之前，还包括在栅极结构露出的第一应力层上依次形成金属硅化物层和层间介质层。
18.一种如权利要求1~17任一权利要求所述的晶体管的形成方法所形成的晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210365187.6A CN103681345B (zh) | 2012-09-26 | 2012-09-26 | 晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210365187.6A CN103681345B (zh) | 2012-09-26 | 2012-09-26 | 晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681345A true CN103681345A (zh) | 2014-03-26 |
| CN103681345B CN103681345B (zh) | 2016-05-25 |
Family
ID=50318534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210365187.6A Active CN103681345B (zh) | 2012-09-26 | 2012-09-26 | 晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681345B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405881A (zh) * | 2014-08-20 | 2016-03-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105448723A (zh) * | 2014-08-22 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943087B1 (en) * | 2003-12-17 | 2005-09-13 | Advanced Micro Devices, Inc. | Semiconductor on insulator MOSFET having strained silicon channel |
| US20080116482A1 (en) * | 2006-11-21 | 2008-05-22 | Chartered Semiconductor Manufacturing Ltd. | Method to form selective strained si using lateral epitaxy |
| CN101847582A (zh) * | 2010-04-16 | 2010-09-29 | 清华大学 | 半导体结构的形成方法 |
| US20110256681A1 (en) * | 2007-04-27 | 2011-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS Devices with Improved Source/Drain Regions with SiGe |
| CN102347235A (zh) * | 2010-08-04 | 2012-02-08 | 中国科学院微电子研究所 | 应变半导体沟道形成方法和半导体器件 |
| CN102856383A (zh) * | 2011-07-01 | 2013-01-02 | 三星电子株式会社 | 半导体器件及其制造方法 |
-
2012
- 2012-09-26 CN CN201210365187.6A patent/CN103681345B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943087B1 (en) * | 2003-12-17 | 2005-09-13 | Advanced Micro Devices, Inc. | Semiconductor on insulator MOSFET having strained silicon channel |
| US20080116482A1 (en) * | 2006-11-21 | 2008-05-22 | Chartered Semiconductor Manufacturing Ltd. | Method to form selective strained si using lateral epitaxy |
| US20110256681A1 (en) * | 2007-04-27 | 2011-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS Devices with Improved Source/Drain Regions with SiGe |
| CN101847582A (zh) * | 2010-04-16 | 2010-09-29 | 清华大学 | 半导体结构的形成方法 |
| CN102347235A (zh) * | 2010-08-04 | 2012-02-08 | 中国科学院微电子研究所 | 应变半导体沟道形成方法和半导体器件 |
| CN102856383A (zh) * | 2011-07-01 | 2013-01-02 | 三星电子株式会社 | 半导体器件及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405881A (zh) * | 2014-08-20 | 2016-03-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105405881B (zh) * | 2014-08-20 | 2020-07-07 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105448723A (zh) * | 2014-08-22 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105448723B (zh) * | 2014-08-22 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681345B (zh) | 2016-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10784167B2 (en) | Isolation components for transistors formed on fin features of semiconductor substrates | |
| JP4644173B2 (ja) | トランジスタの製造方法 | |
| US8609480B2 (en) | Methods of forming isolation structures on FinFET semiconductor devices | |
| CN101814492B (zh) | 具有金属栅极堆叠的集成电路与其形成方法 | |
| US9219114B2 (en) | Partial FIN on oxide for improved electrical isolation of raised active regions | |
| TWI708372B (zh) | 半導體記憶體結構及其製備方法 | |
| CN108807378A (zh) | 鳍式场效应管及其形成方法 | |
| CN104051526B (zh) | 紧邻半导体鳍的沟渠及其形成方法 | |
| US8431460B2 (en) | Method for fabricating semiconductor device | |
| CN103779278A (zh) | Cmos管的形成方法 | |
| CN104124172B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109755290A (zh) | 纳米线晶体管及其制备方法 | |
| CN103715092A (zh) | Mos管及其形成方法 | |
| CN102931064B (zh) | 金属栅极的形成方法 | |
| CN103681345B (zh) | 晶体管及其形成方法 | |
| CN102637647B (zh) | 闪存的存储单元的形成方法 | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 | |
| CN107039520A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103367153B (zh) | 鳍式场效应管及其形成方法 | |
| CN109755312A (zh) | 纳米线晶体管及其制备方法 | |
| CN105448723A (zh) | 半导体器件及其形成方法 | |
| CN105244277A (zh) | 无结场效应晶体管及其形成方法 | |
| CN103515420B (zh) | 半导体器件及其形成方法 | |
| CN108074868B (zh) | 半导体结构及其形成方法 | |
| CN104425379A (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |