CN107863306A - 衬底处理装置及半导体器件的制造方法 - Google Patents

衬底处理装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN107863306A
CN107863306A CN201710459088.7A CN201710459088A CN107863306A CN 107863306 A CN107863306 A CN 107863306A CN 201710459088 A CN201710459088 A CN 201710459088A CN 107863306 A CN107863306 A CN 107863306A
Authority
CN
China
Prior art keywords
gas
substrate
temperature
layer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710459088.7A
Other languages
English (en)
Other versions
CN107863306B (zh
Inventor
油谷幸则
桧山真
竹田刚
大桥直史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN107863306A publication Critical patent/CN107863306A/zh
Application granted granted Critical
Publication of CN107863306B publication Critical patent/CN107863306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及衬底处理装置及半导体器件的制造方法。在将不同的处理进行重复从而对膜进行处理的方法中，存在半导体器件的生产率低的问题。提供一种技术，具有：处理衬底的处理容器，向处理容器供给气体的气体供给部，控制衬底的温度的温度控制部，和装置控制部，其以进行下述处理的方式进行控制：温度控制部将衬底维持在第一温度、并且气体供给部向处理容器供给气体，从而形成第一层的处理；及，温度控制部将衬底维持在不同于第一温度的第二温度、并且气体供给部向处理容器供给气体，从而形成不同于第一层的第二层的处理。通过本发明，即便在将不同的处理进行重复从而对膜进行处理的方法中，也能提高半导体器件的生产率。

Description

衬底处理装置及半导体器件的制造方法
技术领域
本发明涉及衬底处理装置及半导体器件的制造方法。
背景技术
一般而言，在半导体器件的制造工序中，具有在衬底上形成各种膜、或进行加工等多种工序。在各工序中，使用专用的半导体制造装置。
近年来，随着器件(Device)结构的复杂化，存在工序数增加的趋势。如上文所述，由于是按每个工序而使用专用的半导体制造装置，因此对于半导体器件的制造而言耗费大量的时间。作为上述专用的半导体制造装置，例如有专利文献1中公开的单片装置。
现有技术文献
专利文献
专利文献1：日本特开2013-33946
发明内容
发明所要解决的问题
近年来，作为膜的形成、加工的一个方式，有对不同的膜处理进行重复的方法。例如，有通过将不同材质的层交替层叠从而形成膜的方法。这种情况下，由于各层用一个半导体制造装置来形成，因此为了在衬底上形成规定层数的膜而将衬底在多个半导体制造装置间移动。因而，直到形成半导体器件为止需要大量的时间。
因此，本发明的目的在于，即便在将不同的处理进行重复从而对膜进行处理的方法中，也能够提高半导体器件的生产率。
用于解决问题的手段
为了解决所述问题，提供一种技术，具有：处理衬底的处理容器，向所述处理容器供给气体的气体供给部，控制所述衬底的温度的温度控制部，和装置控制部，所述装置控制部以进行下述处理的方式进行控制：所述温度控制部将所述衬底维持在第一温度、并且所述气体供给部向所述处理容器供给气体，从而形成第一层的处理；及，所述温度控制部将所述衬底维持在不同于所述第一温度的第二温度、并且所述气体供给部向所述处理容器供给气体，从而形成不同于所述第一层的第二层的处理。
发明效果
通过本发明，即便在将不同的处理进行重复从而对膜进行处理的方法中，也能提高半导体器件的生产率。
附图说明
图1：是本发明的实施方式涉及的衬底处理装置的剖面图。
图2：是对本发明的实施方式涉及的气体供给系统进行说明的说明图。
图3：是对本发明的实施方式涉及的气体供给系统进行说明的说明图。
图4：是对本发明的实施方式涉及的气体供给系统进行说明的说明图。
图5：是对本发明的实施方式涉及的气体供给系统进行说明的说明图。
图6：是对本发明的实施方式涉及的控制器进行说明的说明图。
图7：是本发明的实施方式涉及的衬底处理的成膜顺序例。
图8：是本发明的实施方式涉及的衬底处理的成膜处理的流程例。
图9：是本发明的实施方式涉及的衬底处理的成膜处理的流程例。
图10：是对本发明的实施方式涉及的衬底处理装置的动作进行说明的说明图。
图11：是对本发明的实施方式涉及的衬底处理装置的动作进行说明的说明图。
图12：是对本发明的实施方式涉及的衬底处理装置的动作进行说明的说明图。
图13：是本发明的实施方式涉及的衬底处理装置的剖面图。
图14：是本发明的实施方式涉及的衬底处理装置的剖面图。
附图标记说明
100 衬底处理装置
200 晶片(衬底)
201 处理空间
310 控制器
具体实施方式
(第一实施方式)
以下，结合附图说明本发明的一个实施方式。
(1)衬底处理装置的构成
首先，对本发明的一个实施方式涉及的衬底处理装置进行说明。
对本实施方式涉及的衬底处理装置100进行说明。衬底处理装置100为在衬底200上形成薄膜的装置，如图1所示，构成为单片式衬底处理装置。本装置为将不同成分的层交替层叠的装置。例如，在形成ZAZ(ZrOx/AlO/ZrOx)结构时使用。
如图1所示，衬底处理装置100具有处理容器202。处理容器 202以例如横截面呈圆形且扁平的密闭容器的形式构成。另外，容器 202的侧壁、底壁由例如铝(Al)、不锈钢(SUS)等金属材料构成。
在处理容器202内、在上方的空间设置簇射头250。将由处理容器202及簇射头250的下端围成的空间、且为比晶片(衬底)200 更靠上方的空间称为处理空间201。
在处理容器202的侧面设置衬底搬入搬出口203。衬底搬入搬出口203与闸阀204相邻。此外，关于闸阀204，在不同于衬底搬出口 203的一侧设置有未图示的真空搬送室。晶片200经由衬底搬入搬出口而在其与未图示的搬送室之间移动。
(衬底支承部)
在处理容器202的底部设置有多个提升销205。在各提升销205 的上端设置支承晶片200的指状物(finger)206。多个指状物206 构成为支承晶片200的外周。
在处理容器202的外侧设置对多个提升销的下端进行支承的提升销支承部207。在提升销支承部207上设置使提升销205升降的提升销升降控制部208。提升销升降控制部208与后述的控制器310 电连接。
提升销升降控制部208具有对提升销支承部207进行支承的支承轴208a，使支承轴208a升降的升降机构208b，和对升降机构208b 进行控制的工作部208c。升降机构208b为用于实现升降的机构，例如由电机等构成。工作部208c按照控制器310的指示控制升降机构208b、并使支承轴208a升降。通过使支承轴208a升降，从而实现提升销205的升降。需要说明的是，这里记载了工作部208b控制升降机构208b，但也可以是控制器310控制升降机构208b。
当使晶片200升降时，控制器310指示提升销升降控制部208 以进行升降动作，提升销升降控制部208基于其指示内容而使提升销支承部207升降。由此使晶片200升降。需要说明的是，如后文所述，提升销升降控制部208进行控制以使得晶片200位于衬底搬入搬出位置PW1、衬底处理位置PW2。
在本实施方式中，将提升销205、指状物206、提升销支承部207、提升销升降控制部208统称为衬底支承部。
(灯箱)
在处理容器202的底部、且不与提升销205重合的位置设置灯箱210。灯箱210具有多个灯211。灯211为对晶片200进行加热的物体，并且与晶片200背面平行地配置多个从而对晶片200进行均匀地加热。在各个灯211上设置盖板212。多个灯211由灯支承部 213支承。灯支承部213经由支柱214而被灯升降控制部215支承。灯升降控制部215与控制器310电连接。
灯升降控制部215具有对支柱214进行支承的支承轴215a，使支承轴215a升降的升降机构215b，和对升降机构215b进行控制的工作部215c。升降机构215b为用于实现升降的机构，且例如由电机等构成。工作部215c按照控制器310的指示而控制升降机构215b、并使支承轴215a升降。通过使指示轴215a升降，从而实现灯支承部213的升降。需要说明的是，这里，记载了工作部215b控制升降机构215b，但也可以是控制器310控制升降机构215b。
使灯211升降时，控制器310指示灯升降控制部215以进行升降动作，灯升降控制部215基于其指示内容而使灯支承部213升降。由此，使灯211升降。需要说明的是，如后文所述，灯升降控制部 215进行控制以使得灯211的前端位于位置PL1、PL2、PL3。
灯211经由布线216而连接于灯控制部217。灯控制部217与控制器310电连接。在本实施方式中，灯211的开/关等基于控制器310 的指示而由灯控制部217进行控制。
灯箱210设有作为灯箱210的侧壁而构成的侧壁219。侧壁219 例如构成为圆柱状。在灯箱210的下方设置底壁220。在底壁220 设置孔221，且在该孔中插入支柱214。在底壁220设置控制灯箱210 的升降的灯箱升降控制部222。灯箱升降控制部222与控制器310 电连接。需要说明的是，灯箱升降控制部222进行控制以使得后述的温度调节部223位于位置PT1、PT2、PT3。由此，由于灯箱升降控制部222能够使温度调节部223升降，因此也可将其称为使温度调节部升降的升降部。
灯箱升降控制部222具有对底壁220进行支承的支承轴222a，使支承轴22a升降的升降机构222b，和对升降机构222b进行控制的工作部222c。升降机构222b为用于实现升降的机构，且例如由电机等构成。工作部222c按照控制器310的指示控制升降机构222b，从而使支承轴222a升降。通过使支承轴222a升降来实现灯箱210的升降。需要说明的是，这里记载了工作部222b控制升降机构222b，但也可以是控制器310控制升降机构222b。
在灯箱210之中、在与晶片200的背面对置的位置设置温度调节部223。温度调节部223固定于侧壁219。温度调节部223的形状由具有与侧壁219的内径同样的直径的圆柱构成。温度调节部223 与灯箱210的升降一同升降。需要说明的是，在本实施方式中，示出了将温度调节部223固定于侧壁219的构成，但例如也可以将独立的升降机构设置于温度调节部223，只要能够使温度调节部223 升降即可。
在温度调节部223内设置调节晶片200的温度的流路结构224。流路结构224配置为与晶片200的背面平行。通过向流路结构224 供给冷媒等热介质，从而能够均匀地调节晶片200的温度。
此外，在温度调节部223内设置可插入多个灯211的多个孔225。如后文所述，当灯211上升时，灯前端被插入。
在流路结构224上连接热介质供给管226和热介质排出管227。在热介质供给管226上，从上游依次设置热介质供给源228、流量控制部229、阀230。热介质排出管227例如与工厂侧的储槽等连接。
流量控制部229、阀230与控制器310电连接、根据控制器310 的指示而控制流量控制部229、阀230，且调节被供给至流路结构224 内的热介质的流量等。
将温度调节部223、灯211统称为温度控制部。此外，可将能够使温度控制部223升降的结构、向温度调节部223供给/排出冷媒的结构、控制灯的构成、能够使灯升降的结构中的任一者或它们的组合包含于控制部。
(气体导入孔)
在设置于处理室201的上部的、后述的簇射头250的上表面、且处理容器202顶壁上，设置用于向处理室201内供给各种气体的气体导入孔241、气体导入孔242、气体导入孔243、气体导入孔244。对于连接于气体导入孔241、气体导入孔242、气体导入孔243、气体导入孔244的气体供给系统的构成在后文描述。
(簇射头)
在气体导入孔241、气体导入孔242、气体导入孔243、气体导入孔244与处理室201之间设置有与处理室201连通的作为气体分散机构的簇射头250。从气体导入孔241、气体导入孔242、气体导入孔243、气体导入孔244导入的气体被供给至簇射头250的缓冲室 252。缓冲室252以被处理容器202和分散板254包围的方式形成。
关于簇射头250，在缓冲室252与处理空间201之间，具有用于分散气体的分散板254。分散板254中设置有多个贯通孔。分散板 254配置为在晶片200的上方与晶片200对置。通过经由分散板254 供给气体，从而能够向晶片200上均匀地进行供给。
(供给系统)
使用图2至图5，对连接于气体导入孔241、气体导入孔242、气体导入孔243、气体导入孔244的气体供给系统进行说明。
(第一原料气体供给系统)
气体导入孔241连接图2中记载的第一原料气体供给系统260。气体供给系统260具有气体供给管261，气体供给管261以连通气体导入孔241的方式连接于处理容器202的顶板。关于气体供给管261，从上游起设置第一原料气体的气体源262、对第一原料气体的流量进行调节的质量流量控制器(MFC)263、阀264。非活性气体供给管 265在阀264的下游与气体供给管261合流。在非活性气体供给管 265上从上游起设置非活性气体源266、MFC267、阀268。
第一原料气体为包含第一元素的气体，例如为含锆(Zr)气体。气体的具体例为四乙基甲基氨基锆(Zr[N(C2H5)(CH3)]4，简称：TEMAZ)。非活性气体为不与第一原料气体反应的气体，例如为氮(N2)气。非活性气体用作第一原料气体的载气。
将气体供给管261、MFC263、阀264统称为第一原料气体供给部。需要说明的是，第一原料气体供给部可包含非活性气体供给管265、MFC267、阀268、第一气体源262、非活性气体源266中的任一者或其组合。
(反应气体供给系统)
气体导入孔242连接图3中记载的反应气体供给系统270。反应气体供给系统270具有气体供给管271，且气体供给管271以连通气体导入孔242的方式连接于处理容器202的顶板。关于气体供给管 271，从上游起设置反应气体的气体源272、对反应气体的流量进行调节质量流量控制器(MFC)273、阀274。非活性气体供给管275 在阀274的下游与气体供给管271合流。在非活性气体供给管275 上从上游起设置非活性气体源276、MFC277、阀278。
反应气体为与第一原料气体、和/或后述的第二原料气体反应的反应气体。例如含氧气体。作为具体例，为臭氧气体(臭氧气体)。非活性气体为不与反应气体反应的气体，例如为氮(N2)气。
需要说明的是，在将反应气体设为等离子体状态的情况下，在气体供给管271之中，例如在阀274的下游可以设置等离子体生成部279。等离子体生成部279由例如ICP(Inductively Coupled Plasma) 电极(其由线圈构成)构成。等离子体生成部279使通过气体供给管271的反应气体成为等离子体状态。
将气体供给管271、MFC273、阀274统称为反应气体供给部。需要说明的是，反应气体供给部可包含非活性气体供给管275、 MFC277、阀278、反应气体源272、非活性气体源276、等离子体生成部279中的任一者或其组合。
(第二原料气体供给系统)
气体导入孔243连接图4中记载的第二原料气体供给系统280。第二原料气体供给系统280具有气体供给管281，气体供给管281 连接于气体导入孔243。关于气体供给管281，从上游起设置第二原料气体的气体源282、对第二原料气体的流量进行调节的质量流量控制器(MFC)283、阀284。非活性气体供给管285在阀284的下游与气体供给管281合流。在非活性气体供给管285上从上游起设置非活性气体源286、MFC287、阀288。
第二原料气体为具有第二元素的气体，例如为含铝气体。作为气体的具体例，例如为氯化铝(AlCl3)。非活性气体为不与第二原料气体反应的气体，例如为氮(N2)气。
将气体供给管281、MFC283、阀284统称为第二原料气体供给部。需要说明的是，第二原料气体供给部可包含非活性气体供给管 285、MFC287、阀288、第三气体源282、非活性气体源286中的任一者或其组合。
(吹扫气体供给系统)
气体导入孔244连接图5中记载的吹扫气体供给系统290。吹扫气体供给系统290具有气体供给管291，气体供给管291连接于气体导入孔244。关于气体供给管291，从上游起设置吹扫气体的气体源 292、对吹扫气体的流量进行调节的质量流量控制器(MFC)293、阀294。
吹扫气体在后述的衬底处理工序中用作将处理空间201内的气氛排出的吹扫气体。吹扫气体为非活性气体，例如为氮(N2)气。
将气体供给管291、MFC293、阀294统称为吹扫气体供给部。需要说明的是，吹扫气体供给部可包含第四气体源292。
各气体供给部的MFC、阀与后述的控制器310电连接，且通过控制器310的指示而被控制。
在本实施方式中，将第一气体供给部260、反应气体供给部270、第二原料气体供给部280、吹扫气体供给部290中的任一者的组合或者全部称为气体供给部。
(排气系统)
在处理容器202的内壁侧面设置有对气氛进行排气的排气口 245。在处理容器202的外壁侧面以与排气口245连通的方式连接有排气管246。在排气管246上依次串联地连接有将处理室201内控制为规定的压力的APC(Auto Pressure Controller)等压力调节器247、真空泵248。主要将排气口245、排气管246、压力调节器247统称为排气部。需要说明的是，排气部可包含真空泵248。
(控制器)
衬底处理装置100具有对衬底处理装置100的各部的动作进行控制的控制器310。控制器310也称为装置控制部。
控制器310的概略示于图6。作为控制部(控制部件)的控制器 310以具有CPU(Central Processing Unit)310a、RAM(Random Access Memory)310b、存储装置310c、I/O端口310d、发送接收部310e 的计算机的形式构成。RAM310b、存储装置310c、I/O端口310d构成为能够经由内部总线310f而与CPU310a进行数据交换。衬底处理装置100内的数据的信息发送接收按照发送接收部310e的指示进行。
控制器310构成为能够连接例如以触摸面板等形式构成的输入输出装置311、外部存储装置312。此外，在上位装置320上设置经由网络而连接的接收部313。接收部310能够从上位装置接收其他装置的信息。
存储装置310c例如由闪存、HDD(Hard Disk Drive)等构成。在存储装置310c内，以可读取的方式存储有：控制衬底处理装置的动作的控制程序、记载有后述衬底处理的步骤、条件等的程序制程等。需要说明的是，工艺制程是以使控制器310执行后述衬底处理工序的各步骤、并能获得规定结果的方式组合得到的，其作为程序发挥作用。以下，将该程序制程、控制程序等统一简称为程序。需要说明的是，在本说明书中使用措辞“程序”时，有时仅单独包含程序制程，有时仅单独包含控制程序，或者有时包含上述两者。 RAM310b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU310a读取的程序、数据等。
I/O端口310d连接于闸阀204、提升销升降控制部208、灯升降控制部215、灯箱升降控制部222、压力调节器247、真空泵248等衬底处理装置100的各构成。
CPU310a构成为读取并执行来自存储装置310c的控制程序，并且来自输出装置311的操作指令的输入等而从存储装置310c读取工艺制程。并且，CPU310a构成为能够按照所读取的工艺制程的内容来控制闸阀204的开闭动作、提升销升降控制部208、灯升降控制部215、灯箱升降控制部222的升降动作、压力调节器247的压力调节动作、真空泵248的动作等。
需要说明的是，控制器310不限于以专用的计算机的形式构成的情况，也可以以通用的计算机的形式构成。例如，准备存储了上述程序的外部存储装置(例如，磁带、软盘、硬盘等磁盘；CD、DVD 等光盘；MO等光磁盘；USB存储器、存储卡等半导体存储器)312，然后使用该外部存储装置312将程序安装在通用的计算机上等，从而可以构成本实施方式涉及的控制器310。需要说明的是，用于向计算机供给程序的方法不限于经由外部存储装置312进行供给的情况。例如，也可以不经由外部存储装置312、而是使用互联网、专用线路等通信手段供给程序。需要说明的是，存储装置310c、外部存储装置312以计算机可读取的记录介质的形式构成。以下，也将它们统一简称为记录介质。需要说明的是，本说明书中使用记录介质这一词语时，有时仅单独包含存储装置310c，有时仅单独包含外部存储装置312、或有时包含上述两者。
(2)衬底处理工序
接下来，使用图7至图12，对使用作为衬底处理装置100的衬底处理装置100、在晶片200上形成具有层叠结构的膜的工序进行说明。图7为本实施方式涉及的成膜顺序例，图8为本实施方式涉及的、形成第一层的第一层形成工序的流程的例子，图9为对形成第二层的第二层形成工序进行说明的图，图10至图12为对实施图7 的流程的一部分时的装置的动作进行说明的说明图。从图10直到图 12为连续的图，且按照(a)、(b)···(e)的顺序动作。在图 10至图12中，为便于说明，省略了图1中的一部分构成的记载。需要说明的是，在以下说明中，构成衬底处理装置100的各部的动作由控制器310控制。
这里，以作为含有第一元素的气体使用TEMAZ气体、作为反应气体使用臭氧气体、作为含有第二元素的气体使用AlCl3气体、即形成所谓的ZAZ(ZrOx/AlO/ZrOx)层叠结构的膜的例子进行说明。
(衬底搬入工序S1002)
在处理装置100中，使指状物206下降至晶片200的搬送位置。将该状态示于图10(a)。接着，打开闸阀204，使用未图示的晶片移载机向处理室内搬入晶片200(处理衬底)，从而将指状物206 移载至晶片200上。由此，晶片200以水平姿势被支承于指状物206 上。
向处理容器202内搬入晶片200后，使晶片移载机退避至处理容器202之外，关闭闸阀204从而将处理容器202内密闭。此时，晶片200位于晶片搬送位置PW1，温度调节部223的上端位于位置 PT1，灯211位于位置PL1。
阀230的开闭、灯211的开·关根据晶片200的处理来控制。例如，在考虑到生产能力等问题而将晶片200快速加热的情况下，可以在闸阀204关闭后打开灯211，从而开始晶片200的加热。另外，此时，若需要进行温度调节的话，也可以打开阀230从而向流路结构224流入冷媒。
(衬底处理位置移动工序S1004)
如图10(b)所记载的那样，通过使指状物206上升，从而将晶片200移动至衬底处理位置PW2。此时，以晶片200的背面与流路结构224之间的距离成为预定距离的方式，使灯箱210上升从而使流路结构224上升。此时，温度调节部223的上端位于位置PT2。此外，以晶片200的背面与灯211之间的距离成为预定距离的方式，使灯支承部213上升从而使灯211上升。
(第一层形成工序S1006)
在第一层形成工序S1006中，形成作为第一层的ZrO膜。这里，向处理空间201交替供给TEMAZ和臭氧气体。此时，如图11(c) 所记载的那样，晶片200位于衬底处理位置PW2，温度调节部223 的上端位于位置PT2，灯211的前端位于位置PL2。
此时，打开阀230从而向流路结构224供给冷媒，并通过流路结构、将冷媒排出从而使冷媒向流路结构内循环。此外，灯211以一定的间隔进行照射。使如上所述的一定间隔的照射持续，从而从背面加热晶片200。需要说明的是，将本工序中的晶片200的温度设为第一温度。
这里，在本工序中，由于以与后述的第二层形成工序S1010相比将温度降低的方式进行控制，因此以使位置PT2处于比位置PL2 更高的位置的方式进行控制。通过进行上述操作，流路结构224与灯211相比处于距晶片200更近的位置，由于流路结构224对晶片 200的温度的影响变强，因此，变得易于控制晶片200的温度以使其降低。
更优选的是，可以以将灯211的前端配置为与温度调节部223 的下端相比更靠近下方的方式来设定位置PT2、位置PL2。通过进行上述操作，朝向晶片200照射的灯211的热被温度调节部223遮挡，对晶片200产生的热影响降低，因此更能够使温度调节部223的影响处于支配地位。
在本工序中，通过利用流路结构224的冷却和利用灯211的加热来将晶片200维持在规定的温度。例如，加热至300℃至400℃之间、350℃。
使用图8对形成ZrO层的具体方法进行说明。
(第一原料气体供给工序S2002)
当晶片200通过利用流路结构224的冷却与灯211而达到所期望的温度时，打开阀264，并且以TEMAZ气体的流量成为规定的流量的方式调节质量流量控制器243c。需要说明的是，TEMAZ气体的供给流量为例如100sccm以上且5000sccm以下。此时，打开阀268，从供给管265供给N2气。
供给至处理空间201的TEMAZ气体向晶片200上供给。在晶片 200的表面上、通过TEMAZ气体与晶片200上的接触从而形成作为“第一元素含有层(或简称为第一层)”的含锆层。
含锆层例如根据处理容器202内的压力、TEMAZ气体的流量、晶片200的温度、通过处理空间201所花费的时间等，而以规定的厚度及规定的分布形成。
从开始TEMAZ气体的供给起经过了规定时间后，关闭阀264，停止TEMAZ气体的供给。
(吹扫工序S2004)
接下来，从供给管291供给N2气，进行簇射头250及处理空间 201的吹扫。由此，在第一原料气体供给工序S2002中未能结合于晶片200的TEMAZ气体利用真空泵248、经由排气管246而从处理空间201除去。
(反应气体供给工序S2006)
吹扫工序S2004之后，打开阀274，从而开始经由簇射头250向处理空间201内供给作为反应气体的臭氧气体。
此时，以使臭氧气体的流量成为规定的流量的方式，调节质量流量控制器244c。需要说明的是，臭氧气体的供给流量例如为100 sccm以上且5000sccm以下。需要说明的是，与臭氧气体一同，也可以从供给管275流入N2气作为载气。
臭氧气体被供给至晶片200上。已形成的含锆层通过臭氧气体而被改质，由此在晶片200之上形成含有锆元素及氧元素的含锆层。
经改质的层例如根据处理容器203内的压力、含氧气体的流量、衬底载置台212的温度等，而以规定的厚度、规定的分布、氧成分等对含锆层的规定的侵入深度来形成。
经过规定的时间后，关闭阀274，停止含氧气体的供给。
(吹扫工序S2008)
接下来，执行与S2004同样的吹扫工序。由于各部的动作与 S2004同样，因此将说明省略。
(判定S2010)
控制器280对上述1个循环是否实施了规定次数(n cycle(n次循环))进行判定。
当没有实施规定次数时(当S2010为否的情况下)，重复第一原料气体供给工序S2002、吹扫工序S2004、反应气体供给工序 S2006、吹扫工序S2008的循环。当实施了规定次数时(当S2010为是的情况下)，结束图8所示的处理。形成所期望的膜厚的ZrO后，进入切换工序S1008。
(切换工序S1008)
切换工序S1008为当从第一层形成工序S1006进入第二层形成工序S1010之际，对处理条件进行切换的工序。以下，说明其具体的内容。
当第一层形成工序S1006结束后，继续供给吹扫气体。此时，以成为第二层形成工序S1010中的晶片温度的方式控制灯211。例如当使晶片温度高于第一层形成工序S1006的情况下，进行如下控制：使灯211的照射间隔与第一层形成工序S1006相比变短、或使从灯211输出的热量与第一层形成工序S1006相比更大、或使其位于位置 PL3从而使晶片200接近灯211等。此时，如图11(d)所记载的那样，使灯箱210下降从而使温度调节部223的上端位于位置PT3、使流路结构224与晶片200之间的距离变远。此时，虽然担心灯211 的前端与温度调节部233的接触，但本实施方式中的温度调节部233 由于具有可通过灯211的孔225，因此能够在不接触的情况下，使灯箱210下降。
这样，能够使冷却效率降低，并且提高晶片200的加热效率。此外，也可以关闭阀230从而停止冷媒的供给。通过进行上述操作，更加能够降低冷却效率。
另外，当晶片200的温度与第一层的温度相比更低的情况下，进行如下控制：使灯211的照射间隔与第一层形成工序S1006相比更长、或使灯2011的输出与第一层形成工序S1006相比更小，等。这种情况下，为了提高冷却效率，优选不使流路结构224下降。
更优选的是，可以以将灯211的前端配置为与温度调节部223 的上端相比更靠近上方的方式来设定位置PT3、位置PL3。通过进行上述操作，朝向晶片200照射的灯211的热不会被温度调节部223 遮挡，对晶片200产生的热影响变强，因此能够使灯211的影响处于支配地位。
(第二层形成工序S1010)
接着，说明第二层形成工序S1010。在本工序中，以与第一层形成工序S1006相比晶片200的温度更高的情况为例进行说明。在维持通过切换工序S1008进行了切换的状态的状态下进行下一处理。
在第二层形成工序S1010中，形成作为第二层的AlO膜。这里，向处理空间201交替供给AlCl3和臭氧气体。此时，如图12(e)所记载的那样，晶片200位于衬底处理位置PW2，温度调节部223的前端位于位置PT3，灯211的前端位于位置PL3。
此时，打开阀230从而向流路结构224供给冷媒，并通过流路结构、将冷媒排出从而使冷媒向流路结构内循环。此外，灯211以一定的间隔进行照射。使如上所述的一定间隔的照射持续，从而从背面加热晶片200。需要说明的是，将本工序中的晶片200的温度设为第二温度。需要说明的是，照射间隔根据晶片200的加热温度而不同。因而，可以使本工序的照射间隔与第一层形成工序S1006的照射间隔不同。
通过利用流路结构224的冷却和利用灯211的加热来将晶片200 维持在规定的温度。例如，加热至400℃至500℃之间、450℃。
使用图9对形成AlO层的具体方法进行说明。
(第二原料气体供给工序S2002)
当加热晶片200从而使之达到所期望的温度时，打开阀284、并且以作为第二原料气体的AlCl3气体的流量成为规定的流量的方式，调节质量流量控制器283。需要说明的是，AlCl3气体的供给流量例如为100sccm以上且5000sccm以下。此时，打开阀288，从供给管285供给N2气。
供给至处理空间201的AlCl3气体向晶片200上供给。在晶片200 的表面、通过AlCl3气体与晶片200之上的接触从而形成作为“含有第二元素的层”的含铝层。
含铝层例如根据处理容器202内的压力、AlCl3气体的流量、晶片200的温度、通过处理空间201所花费的时间等，而以规定的厚度及规定的分布形成。
从开始AlCl3气体的供给起经过了规定时间后，关闭阀284，停止AlCl3气体的供给。
(吹扫工序S4004)
接下来，从供给管291供给N2气，进行簇射头250及处理空间 201的吹扫。由此，在第二原料气体供给工序S4002中未能结合于晶片200的AlCl3气体利用真空泵248、经由排气管246而从处理空间 201除去。
(反应气体供给工序S4006)
吹扫工序S4004之后，打开阀274，从而开始经由簇射头250向处理空间201内供给臭氧气体。
此时，以使臭氧气体的流量成为规定的流量的方式，调节质量流量控制器244c。需要说明的是，臭氧气体的供给流量例如为100 sccm以上且5000sccm以下。需要说明的是，与臭氧气体一同，也可以从供给管275流入N2气作为载气。
臭氧气体被供给至晶片200上。已形成的含铝层通过臭氧气体而被改质，由此在第一层即含铝层之上形成例如含有铝元素及氧元素的含铝层。
改质层例如根据处理容器203内的压力、含氧气体的流量、衬底载置台212的温度等而以规定的厚度、规定的分布、氧成分等对含铝层的、规定的侵入深度来形成。
经过规定的时间后，关闭阀274，停止含氧气体的供给。
(吹扫工序S4008)
接下来，执行与S2004同样的吹扫工序。由于各部的动作与 S2004同样，因此将说明省略。
(判定工序S4010)
控制器280对上述1个循环是否实施了规定次数(n次循环)进行判定。
当没有实施规定次数时(当S4010为否的情况下)，重复第二原料气体供给工序S4002、吹扫工序S4004、反应气体供给工序 S4006、吹扫工序S4008的循环。当实施了规定次数时(当S4010为是的情况下)，结束图9所示的处理。形成所期望的膜厚的AlO后，进入判定工序S1012。
(判定工序S1012)
第二层形成工序S1010之后，进行判定工序S1012。这里，对第一层与第二层进行叠合的层叠是否达到规定数进行判定。例如，对执行第一层形成工序S1006或第二层形成工序S1010的次数进行计数，从而计算层数。
达到所期望的层数的情况下，进入衬底移载位置移动工序 S1016。当未达到所期望的层数的情况下，进入切换工序S1014。
(切换工序S1014)
若在判定工序S1012中若判断为未形成所期望的层数的话，进入切换工序S1014。这里，与切换工序S1008同样地，对处理条件进行切换。在本实施方式的情况中，从图12(e)的状态进入图11 (c)的状态。之后，进入第一层形成工序S1006。
(衬底移载位置移动工序S1016)
若在判定工序S1012中判断为已形成所期望的层数的话，进入衬底移载位置移动工序S1016。这里，以与衬底处理位置移动工序 S1004相反的次序控制各构成，将指状物206等移动至与图10(a) 同样的位置。
(衬底搬出工序S1018)
当晶片200位于与图10(a)同样的位置时，以与衬底搬入工序 S1002相反的次序控制各构成，并将晶片200搬出至装置100的外部。
在以上的实施方式中，说明了形成ZAZ层叠结构的例子，但并不限于此，但自不必说，形成第一层、第二层时改变晶片温度的处理也是实施方式的对象、且还包含使用不同气体、材料的工序。
另外，这里，以第一层、第二层为例对形成两层を的方式进行了说明，但不限于此，例如还包括形成三层以上的例子。
另外，在本实施方式中，以ZAZ结构为例，对使用TEMAZ气体、臭氧气体、AlCl3气体的方式进行了说明，但不限于此，只要是在形成层的工序中改变晶片温度的处理，则也可以使用其他含锆气体、含氧气体、含铝气体。
然而，本实施方式中说明的AlCl3与其他含铝气体(例如三甲胺 ((CH3)3N，简称：TMA)相比，在高温区域、即400℃至500℃之间的处理中能够实现良好的阶梯被覆性。因而，当需要良好的阶梯被覆性的情况下，优选使用AlCl3。
需要说明的是，在本实施方式中，对灯箱211与处理空间201 连通的情况进行了说明，但不限于此，考虑到气体向灯箱内的侵入的情况下，也可以在灯箱中设置窗口。以下，使用图13对上述变形例进行说明。
图13中，作为灯箱301在侧壁219的上端设置有窗口302，在此方面与图1的装置方式不同。
窗口302为耐真空的材料制，且由不遮挡从灯211照射的热的材质、例如石英构成。窗口302以闭塞圆柱状的侧壁302的上端的方式设置，且构成为气体不会从边缘进入灯箱301内。
通过以上述方式构成，在第一层形成工序S1006、第二层形成工序S1010中，即便气体从边缘进入与晶片200相比更靠下方，气体也不会附着于灯盖板212、温度调节部223。因而，具有如下显著的效果：不会降低灯211的加热效率、温度调节部223的冷却效率。
(第二实施方式)
在第一实施方式中，以ZAZ结构为例进行了说明，但不限于此，也可应用于例如3D-NAND结构中规定氮化硅(SiN)膜与氧化硅 (SiO)膜的层叠结构。
作为第二实施方式，对形成氮化硅(SiN)与氧化硅(SiO)膜的层叠结构的例子进行说明。
(衬底处理装置)
在本实施方式中，由于使用与第一实施方式同样的装置100，因此省略对装置的说明。需要说明的是，在装置100中，作为第一原料气体使用含硅气体，作为第一反应气体使用含氮气体，作为第二反应气体使用含氧气体。需要说明的是，在本实施方式中，第一反应气体从气体供给系统260供给，第一反应气体从气体供给系统270 供给，且第二反应气体从气体供给系统280供给。
在本实施方式中，将供给第一原料气体的气体供给部称为第一原料气体供给部，将供给第一反应气体的气体供给部称为第一反应气体供给部，将供给第二反应气体的气体供给部称为第二反应气体供给部。
(衬底处理工序)
接着，说明衬底处理工序。本实施方式中涉及的成膜顺序与第一实施方式同样，第一层形成工序S1006、第二层形成工序S1010 的详情不同。以下，以区别点为中心进行说明。需要说明的是，在本实施方式中，以第一元素为硅进行说明。
(第一层形成工序S1006)
第一层形成工序S1006中，形成作为第一层的氮化硅(SiN)膜。这里，向处理空间201供给含硅气体和含氮气体。含硅气体例如为二硅烷(Si2H6)，含氮气体例如为氨(NH3)气。此时，如图11(c) 所记载的那样，控制位置以使得晶片200位于衬底处理位置PW2、温度调节部223的上端位于位置PT3、灯211位于位置PL1。供给氨时，启动等离子体生成部279，从而使氨气体处于等离子体状态。
此时，打开阀230从而向流路结构224供给冷媒，并通过流路结构、将冷媒排出从而使冷媒向流路结构内循环。此外，灯211以一定的间隔进行照射。持续如上所述的一定间隔的照射，从而从背面加热晶片200。需要说明的是，将本工序中的晶片200的温度设为第一温度。
通过利用流路结构224的冷却和利用灯211的加热来将晶片200 维持在规定的温度。例如，加热至350℃至500℃之间、400℃。该温度与后述的第二层形成工序的温度相比为更低的温度，且为结合程度弱的温度带，因此其成为与第二层即SiO膜相比更疏松的状态的膜。
在本实施方式中，根据目标膜厚等，适当选择将两种气体同时向处理室供给并使之反应、或交替供给。
当SiN膜达到所期望的膜厚时，结束处理，进入切换切换工序 S1008。
(切换工序S1008)
当第一层形成工序S1006结束后，执行切换工序S1008。这里，由于与第一实施方式同样，因此省略说明。
(第二层形成工序S1010)
在维持通过切换工序S1008进行了切换的状态的状态下进行下一处理。在第二层形成工序S1010中，形成作为第二层的氧化硅 (SiO)膜。这里，向处理空间201供给含硅气体和含氧气体。含硅气体例如与第一实施方式同样，为二硅烷(Si2H6)，含氧气体例如为臭氧气体。此时，如图12(e)所记载的那样，控制位置以使得晶片200位于衬底处理位置PW2，温度调节部223的上端位于位置 PT3，灯211的前端位于位置PL3。通过如上所述地进行操作，此时，位置PT3处于与位置PT2相比更靠下方、且位置PL3处于与位置PL2 相比更靠上方。通过如上所述地进行操作，与第一层形成工序S1006 相比更能够提高加热效率，因而，晶片200能够设为与第一层形成工序S1010相比更高的温度。
此时，打开阀230从而向流路结构224供给冷媒，并通过流路结构、将冷媒排出从而使冷媒向流路结构内循环。此外，灯211以一定的间隔进行照射。持续如上所述的一定间隔的照射，从而从背面加热晶片200。通过以上述方式进行加热，从而将晶片200设为与第一温度相比更高的第二温度。
通过利用流路结构224的冷却和利用灯211的加热来将晶片200 维持在规定的温度。例如，加热至400℃至700℃之间、500℃。如上所述，能够将晶片200设为与第一层形成工序S1010相比更高的温度。因而，能够形成与第一层即SiN层相比更致密且硬的膜。
在本实施方式中，根据目标膜厚等，适当选择将两种气体同时向处理室供给并使之反应、或交替供给。
当SiN达到所期望的膜厚时，结束处理，进入判定工序S1012。
对于从判定工序S1012至衬底搬出工序S1018而言，由于与第一实施方式同样，因此省略说明。
由此，能够形成膜厚处于疏松状态的SiN膜与膜厚处于致密状态的SiO膜的层叠膜。在3D-NAND结构中，在之后的工序中对SiN 膜进行蚀刻，但由于能够像这样使疏松的SiN膜与致密的SiO膜同时存在，因此能够形成具有良好的蚀刻选择性的膜。
(第三实施方式)
接着，说明第三实施方式。关于第三实施方式，装置的构成不同。以下，以区别点为中心，使用图14说明本实施方式的装置400。需要说明的是，对于标注有与图1同样的标记的构成，由于是与图1 同样的构成，因此省略说明。
(衬底处理装置)
在构成衬底处理装置400的处理容器202的底部设置多个提升销401。
在处理空间201内设置有对晶片200进行支承的衬底支承部 410。衬底支承部410主要具有对晶片200进行载置的载置面411、在表面具有载置面411的载置台412、设置于衬底载置台412的内侧的流路结构224和真空隔热结构413。真空隔热结构413设置于晶片 200与流路结构224之间，并且内部由空洞构成。在衬底载置台412 中，贯通提升销401的贯通孔414分别设置于与提升销401对应的位置。
衬底载置台412被轴415支承。轴415将孔416(其设置于处理容器202的底壁)贯通，进一步经由支承板417而在处理容器202 的外部连接于升降机构418。通过使升降机构418工作从而使轴415 及衬底载置台412升降，从而能够使载置于衬底载置面411上的晶片200升降。需要说明的是，轴415下端部的周围被波纹管419覆盖。处理容器202内被保持为气密。
在晶片200的搬送时，衬底载置台412下降至衬底载置面411 与衬底搬入搬出口206相对的位置(晶片搬送位置、晶片搬送 POSITION、相当于图10(a)的PW1的位置)。当晶片200的处理时，晶片200上升至处理空间201内的处理位置(晶片处理位置、晶片处理POSITION、相当于图11(c)的PW2的位置)。
具体而言，在使衬底载置台412下降至晶片搬送位置时，提升销401的上端部从衬底载置面411的上表面突出，从而提升销401 从下方支承晶片200。另外，当使衬底载置台412上升至晶片处理位置时，提升销401从衬底载置面411的上表面埋没，从而衬底载置面411从下方支承晶片200。
处理空间201的上部(上游侧)设置有作为气体分散机构的簇射头450。簇射头450的侧壁设置气体导入孔241、气体导入孔242、气体导入孔243、气体导入孔244。与第一实施方式同样，各气体导入孔连接图2至图5中记载的各气体供给系统。
簇射头450具有分散板254。该分散板254的上游侧为缓冲空间 252、下游侧为处理空间201。分散板254中设置有多个贯通孔234a。分散板254以与衬底载置面411对置的方式配置。分散板254为由不遮挡后述的灯211照射的热的材质、例如石英构成。
在处理容器202的顶板、且为晶片200的表面侧设置灯箱460。灯箱460中设置有多个灯211。与第一实施方式同样，灯211由灯控制部217控制。在处理容器的顶板、且为与灯211相对的位置设置窗口461。窗口302为耐真空的材料制，且由不遮挡从灯211照射的热的材质、例如石英构成。
流路结构224设置于晶片200的背面侧。流路结构224连接热介质供给管226和热介质排出管227。在热介质供给管225上，从从上游起依次设置热介质供给源228、流量控制部229、阀230。热介质排出管226例如与工厂侧的储槽等连接。
流量控制部229、阀230与控制器310电连接、根据控制器310 的指示而控制流量控制部229、阀230，且调节被供给至流路结构224 内的热介质的流量等。
真空隔热结构413连接气体供给管420和气体排出管421。在气体供给管420上从上游起依次设置非活性气体源422、流量控制部 423、阀424。在热介质排出管421上设置泵425。
流量控制部423、阀424、泵425与控制器310电连接，且根据控制器310的指示而控制流量控制部229、阀230、泵425，并调节真空隔热结构413的真空度。
也可将真空隔热结构413称为真空隔热部。真空隔热部可包含流量控制部423、阀424、泵425中的任一者或其组合。
(衬底处理工序)
接着，说明衬底处理工序。本实施方式涉及的成膜顺序与第一实施方式同样，且第一层形成工序S1006、切换工序S1008、第二层形成工序S1010的详情不同。以下，以在第一实施方式中说明过的 ZAZ结构的形成为例，以区别点为中心进行说明。
(第一层形成工序S1006)
在第一层形成工序S1006中，形成作为第一层ZrO膜。这里，向处理空间201交替供给TEMAZ和臭氧气体。此时，晶片200位于衬底处理位置(相当于图11(c)的PW2)，温度调节部223的前端位于位置PT2。
此时，打开阀230从而向流路结构224供给冷媒，并通过流路结构、将冷媒排出从而使冷媒向流路结构内循环。由此，从晶片200 吸收热、从而将其调节至所期望的温度。需要说明的是，在本实施方式中，将向流路结构供给了冷媒的状态表述为将温度调节部打开。另外，将不向流路结构供给冷媒的状态表述为将温度调节部关闭。
进一步将灯211打开，对晶片200的表面加热。具体而言，灯 211以一定的间隔照射。通过以这种方式照射，从而从表面加热晶片 200。需要说明的是，将本工序中的温度设为第一温度。
通过利用流路结构224的冷却和利用灯211的加热来将晶片200 维持在规定的温度。例如，加热至300℃至400℃之间、350℃。
此时，真空隔热结构413设为由流路结构224带来的冷却效率不发生降低的程度的非活性气体气氛。在本实施方式中，将没有如上所述真空隔热的效果的(或，效果少的)状态表述为将真空隔热部关闭。
(切换工序S1008)
第一层形成工序S1006结束后，执行切换工序S1008。切换工序 S1008为当从第一层形成工序S1006进入第二层形成工序S1010之际，对处理条件进行切换的工序。以下，说明其具体的内容。
当第一层形成工序S1006结束后，继续供给吹扫气体。此时，以成为第二层形成工序S1010中的晶片温度的方式控制灯211。例如当使晶片温度高于第一层形成工序S1006的情况下，进行如下控制：使灯211的照射间隔与第一层形成工序S1006相比变短、或使从灯211输出的热量与第一层形成工序S1006相比更大等。此时，启动泵 425，进行排气直至真空隔热结构413达到真空压力水平的压力为止。需要说明的是，在本实施方式中，将真空隔热的效果变得显著的状态表述为将真空隔热部打开。
供给至流路结构224的冷媒的影响被真空隔热结构413隔热，晶片200不会受到流路结构224的冷却的影响。因而，晶片200的冷却效率降低。另一方面，灯211以维持加热的方式进行控制。结果，能够提高晶片200的加热效率。
(第二层形成工序S1010)
接着，说明第二层形成工序S1010。在本工序中，以与第一层形成工序S1006相比晶片200的温度更高的情况为例进行说明。在第二层形成工序S10100中，形成第二层即AlO膜。这里，向处理空间 201交替供给AlCl3气体和臭氧气体。
在维持通过切换工序S1008进行了切换的状态的同时，通过利用灯211的加热而将晶片200维持在规定的温度。例如，加热至400℃至500℃之间、450℃。需要说明的是，将本工序中的温度设为第二温度。
当AlO膜达到所期望的膜厚时，结束处理，进入判定工序S1012。
关于从判定工序S1012至衬底搬出工序S1018，由于与第一实施方式同样，因此省略说明。
如上所述，通过各实施方式的衬底处理装置及进行使用这些衬底处理装置的衬底处理方法，能够原位(In-Situ)地形成按各层而改变温度条件的层叠膜，因此，能够提高半导体器件的生产率。

Claims (9)

1.一种衬底处理装置，具有：
处理衬底的处理容器，
向所述处理容器供给气体的气体供给部，
控制所述衬底的温度的温度控制部，和
装置控制部，所述装置控制部以进行下述处理的方式进行控制：所述温度控制部将所述衬底维持在第一温度、并且所述气体供给部向所述处理容器供给气体，从而形成第一层的处理；及，所述温度控制部将所述衬底维持在不同于所述第一温度的第二温度、并且所述气体供给部向所述处理容器供给气体，从而形成不同于所述第一层的第二层的处理。
2.根据权利要求1所述的衬底处理装置，其中，所述气体供给部具有：
第一原料气体供给部，其供给包含第一元素的第一原料气体，
第二原料气体供给部，其供给包含不同于所述第一元素的第二元素的第二原料气体，和
反应气体供给部，其供给分别与所述第一原料气体、所述第二原料气体反应的反应气体，
其中，所述温度控制部具有：配置于所述衬底的背面侧、且调节所述衬底的温度的温度调节部；能够调节所述温度调节部与所述衬底之间的距离的升降部；和从所述背面侧加热所述衬底的灯。
3.根据权利要求2所述的衬底处理装置，其中，所述温度控制部以下述方式进行控制：在形成所述第一层的处理中，将所述温度调节部与所述衬底之间的距离设为规定距离，在形成所述第二层的处理中，将所述温度调节部与所述衬底之间的距离设为不同于所述规定距离的距离。
4.根据权利要求3所述的衬底处理装置，其中，所述温度控制部以下述方式进行控制：在形成所述第一层的处理中，将向所述灯供给的电力设为规定的大小，在形成所述第二层的处理中，使向所述灯供给的电力的大小不同于所述规定的大小。
5.根据权利要求2所述的衬底处理装置，其中，所述温度控制部以下述方式进行控制：在形成所述第一层的处理中，将向所述灯供给的电力设为规定的大小，在形成所述第二层的处理中，使向所述灯供给的电力的大小不同于所述规定的大小。
6.根据权利要求1所述的衬底处理装置，其中，所述温度控制部具有：配置于所述衬底的背面侧、且调节所述衬底的温度的温度调节部；能够调节所述温度调节部与所述衬底之间的距离的升降部；和从所述背面侧加热所述衬底的灯，
并且所述温度控制部以下述方式进行控制：在形成所述第一层的处理中，将所述温度调节部与所述衬底之间的距离设为规定距离，在形成所述第二层的处理中，将所述温度调节部与所述衬底之间的距离设为不同于所述规定距离的距离。
7.根据权利要求1所述的衬底处理装置，其中，所述温度控制部具有：温度调节部，其配置于所述衬底的背面侧、且设置有流路结构，其中所述流路结构被供给吸收所述衬底的热的热介质；真空隔热部，其设置于所述衬底与所述温度调节部之间、且具有被供给非活性气体的真空隔热结构；和灯，其配置于所述衬底的表面侧、且加热所述衬底。
8.根据权利要求7所述的衬底处理装置，其中，所述温度控制部以下述方式进行控制：
在形成所述第一层的处理和形成所述第二层的处理中，向所述灯供给电力，并且向所述流路结构供给热介质，
并且进一步在形成所述第一层的处理中，向所述真空隔热结构供给非活性气体，在形成所述第二层的处理中，对所述真空隔热结构的气氛进行排气。
9.一种半导体器件的制造方法，具有：
将衬底搬入处理容器的工序，
以温度控制部将所述衬底维持在第一温度、并且所述气体供给部向所述处理容器供给气体来形成第一层的方式进行处理的工序，和
以所述温度控制部将所述衬底维持在不同于所述第一温度的第二温度、并且所述气体供给部向所述处理容器供给气体来形成不同于所述第一层的第二层的方式进行处理的工序。
CN201710459088.7A 2016-06-22 2017-06-16 衬底处理装置及半导体器件的制造方法 Active CN107863306B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-123516 2016-06-22
JP2016123516A JP6368743B2 (ja) 2016-06-22 2016-06-22 基板処理装置、半導体装置の製造方法およびプログラム

Publications (2)

Publication Number Publication Date
CN107863306A true CN107863306A (zh) 2018-03-30
CN107863306B CN107863306B (zh) 2021-08-10

Family

ID=60677041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710459088.7A Active CN107863306B (zh) 2016-06-22 2017-06-16 衬底处理装置及半导体器件的制造方法

Country Status (5)

Country Link
US (1) US10014171B2 (zh)
JP (1) JP6368743B2 (zh)
KR (1) KR101923108B1 (zh)
CN (1) CN107863306B (zh)
TW (1) TWI648788B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854010B (zh) * 2018-08-20 2022-07-22 北京北方华创微电子装备有限公司 冷却晶圆的方法、装置和半导体处理设备
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090211A (en) * 1996-03-27 2000-07-18 Matsushita Electric Industrial Co., Ltd. Apparatus and method for forming semiconductor thin layer
US20010015261A1 (en) * 1997-06-04 2001-08-23 Tokyo Electro Limited Processing method and apparatus for removing oxide film
US20030170945A1 (en) * 2001-12-07 2003-09-11 Tokyo Electron Limited Radical processing of a sub-nanometer insulation film
US20050260835A1 (en) * 2001-01-22 2005-11-24 Lin Sha Sheet type heat treating device and method for processing semiconductors
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法
CN104264124A (zh) * 2010-04-27 2015-01-07 东京毅力科创株式会社 成膜装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982696A (ja) * 1995-09-18 1997-03-28 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP3424467B2 (ja) * 1996-11-21 2003-07-07 松下電器産業株式会社 窒化ガリウム系化合物半導体の製造方法
JP2823117B2 (ja) 1996-07-09 1998-11-11 パラマウントベッド株式会社 厚さおよび硬さ調整機能を備えたマットレス
JP3776092B2 (ja) * 2003-03-25 2006-05-17 株式会社ルネサステクノロジ エッチング装置、エッチング方法および半導体装置の製造方法
JP5467007B2 (ja) 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP6038503B2 (ja) 2011-07-01 2016-12-07 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US8772055B1 (en) * 2013-01-16 2014-07-08 Applied Materials, Inc. Multizone control of lamps in a conical lamphead using pyrometers
JP2015070095A (ja) * 2013-09-27 2015-04-13 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP6009513B2 (ja) 2014-09-02 2016-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090211A (en) * 1996-03-27 2000-07-18 Matsushita Electric Industrial Co., Ltd. Apparatus and method for forming semiconductor thin layer
US20010015261A1 (en) * 1997-06-04 2001-08-23 Tokyo Electro Limited Processing method and apparatus for removing oxide film
US20050260835A1 (en) * 2001-01-22 2005-11-24 Lin Sha Sheet type heat treating device and method for processing semiconductors
US20030170945A1 (en) * 2001-12-07 2003-09-11 Tokyo Electron Limited Radical processing of a sub-nanometer insulation film
CN104264124A (zh) * 2010-04-27 2015-01-07 东京毅力科创株式会社 成膜装置
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法

Also Published As

Publication number Publication date
TW201812907A (zh) 2018-04-01
JP2017228639A (ja) 2017-12-28
KR20180000302A (ko) 2018-01-02
CN107863306B (zh) 2021-08-10
TWI648788B (zh) 2019-01-21
US10014171B2 (en) 2018-07-03
KR101923108B1 (ko) 2018-11-28
JP6368743B2 (ja) 2018-08-01
US20170372894A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
US9929005B1 (en) Method of manufacturing semiconductor device
US9728431B2 (en) Method of manufacturing semiconductor device
KR101880516B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US9023429B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US9587313B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and non-transitory computer-readable recording medium
CN107240562A (zh) 衬底处理装置及半导体装置的制造方法
CN107863306A (zh) 衬底处理装置及半导体器件的制造方法
JP6944990B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI735819B (zh) 基板處理裝置，半導體裝置的製造方法及記錄媒體
WO2012018008A1 (ja) 基板処理装置、基板処理方法および半導体装置の製造方法
TWI584394B (zh) A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium on which a program is recorded
TWI827871B (zh) 基板處理裝置、半導體裝置之製造方法、基板處理程式及記錄媒體
JP6944993B2 (ja) 発熱体、基板処理装置および半導体装置の製造方法
TW202140842A (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP6306386B2 (ja) 基板処理方法、基板処理装置およびプログラム
US20140174364A1 (en) Heat treatment device
JPWO2019053805A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2022051437A (ja) 基板処理装置、基板保持具、及び、半導体装置の製造方法
WO2022201227A1 (ja) 基板処理装置、半導体装置の製造方法、及び、プログラム
JP7311553B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
WO2021181685A1 (ja) 基板処理装置、加熱装置および半導体装置の製造方法
WO2024062569A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR20180063784A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20230140506A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
TW202413692A (zh) 基板處理裝置、基板處理方法、半導體裝置之製造方法及程式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181129

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant