KR20230140506A - 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 Download PDF

Info

Publication number
KR20230140506A
KR20230140506A KR1020230036456A KR20230036456A KR20230140506A KR 20230140506 A KR20230140506 A KR 20230140506A KR 1020230036456 A KR1020230036456 A KR 1020230036456A KR 20230036456 A KR20230036456 A KR 20230036456A KR 20230140506 A KR20230140506 A KR 20230140506A
Authority
KR
South Korea
Prior art keywords
film
substrate
substrate processing
processing
target film
Prior art date
Application number
KR1020230036456A
Other languages
English (en)
Inventor
다카시 나카가와
신야 사사키
노리아키 미치타
가츠히코 야마모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20230140506A publication Critical patent/KR20230140506A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 기판의 온도의 저온화를 도모하면서 기판 상에 형성된 막을 균일하게 처리하는 것이 가능하게 된다. 처리 대상막과 작용 대상막이 형성된 기판을 처리실 내에 반입하는 공정과, 상기 작용 대상막에 전자파를 조사하는 공정과, 상기 전자파의 조사에 의해 상기 작용 대상막을 발열시켜, 발열된 상기 작용 대상막에 의해 상기 처리 대상막을 가열해서 지향성을 갖고 개질 처리하는 공정을 포함한다.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치{METHOD OF PROCESSING SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, PROGRAM AND SUBSTRATE PROCESSING APPARATUS}
본 개시는, 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치에 관한 것이다.
반도체 장치(반도체 디바이스)의 제조 공정의 일 공정으로서, 예를 들어 가열 장치를 사용해서 처리실 내의 기판을 가열하여, 기판의 표면에 성막된 박막 중의 조성이나 결정 구조를 변화시키거나, 성막된 박막 내의 결정 결함 등을 수복하거나 하는 어닐 처리로 대표되는 개질 처리가 있다. 근년의 반도체 디바이스에 있어서는, 미세화, 고집적화가 현저해지고 있고, 이에 수반하여, 높은 애스펙트비를 갖는 패턴이 형성된 고밀도의 기판에의 개질 처리가 요구되고 있다. 이러한 고밀도 기판에의 개질 처리 방법으로서 마이크로파를 사용한 열처리 방법이 검토되어 있다. 일례로서, 특허문헌 1에 기재된 기술을 들 수 있다.
일본 특허 공개 제2015-70045호 공보
종래의 마이크로파를 사용한 처리에서는, 기판 상에 형성된 막에 따라서는, 열 이력의 영향을 받는 막도 존재하여, 디바이스 제조 공정에서 요구되는 열 이력을 충족하면서, 기판 상에 형성된 막을 저온에서 균일하게 처리(개질 처리)하는 것이 곤란해져버리는 경우가 있다.
본 개시의 목적은, 기판의 온도의 저온화를 도모하면서 기판 상에 형성된 막을 균일하게 처리하는 것이 가능한 기술을 제공하는 데 있다.
본 개시의 일 양태에 의하면,
처리 대상막과 작용 대상막이 형성된 기판을 처리실 내에 반입하는 공정과,
상기 작용 대상막에 전자파를 조사하는 공정과,
상기 전자파의 조사에 의해 상기 작용 대상막을 발열시켜, 발열된 상기 작용 대상막에 의해 상기 처리 대상막을 가열해서 지향성을 갖고 개질 처리하는 공정
을 포함하는 기술이 제공된다.
본 개시의 일 양태에 의하면, 기판의 온도의 저온화를 도모하면서 기판 상에 형성된 막을 균일하게 처리하는 것이 가능하게 된다.
도 1은 본 개시의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 개략 구성을 도시한 종단면도이다.
도 2는 본 개시의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 개략 구성을 도시한 횡단면도이다.
도 3은 본 개시의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 매엽형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 4는 본 개시에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이다.
도 5는 본 개시에서의 기판 처리의 플로를 도시하는 도면이다.
도 6의 (A)는, 본 개시의 실시 형태에서 적합하게 사용되는, 기판 상의 막의 구성을 모식적으로 도시하는 단면도이다. 도 6의 (B)는, 도 6의 (A)에 도시하는 기판에 대하여, 본 개시에서의 개질 처리를 행한 후의 기판 상의 막의 구성을 모식적으로 도시하는 단면도이다.
도 7의 (A)는, 비교예에서의 기판 상의 막의 구성을 모식적으로 도시하는 단면도이다. 도 7의 (B)는, 도 7의 (A)에 도시하는 기판에 대하여, 본 개시에서의 개질 처리를 행한 후의 기판 상의 막의 구성을 모식적으로 도시하는 단면도이다.
도 8은 비교예 1 내지 비교예 3에서의 개질 처리 후의 비정질 Si막의 굴절률과, 본 실시예에서의 개질 처리 후의 비정질 Si막의 굴절률을 비교해서 도시한 도면이다.
이하, 본 개시의 일 실시 형태를 도면에 기초하여 설명한다. 또한, 이하의 설명에서 사용되는 도면은, 모두 모식적인 것이며, 도면에 도시되는, 각 요소의 치수 관계, 각 요소의 비율 등은, 현실의 것과 반드시 일치하는 것은 아니다. 또한, 복수의 도면의 상호간에 있어서도, 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치하는 것은 아니다.
(1) 기판 처리 장치의 구성
본 실시 형태에 있어서, 본 개시에 관한 기판 처리 장치(100)는, 웨이퍼에 각종 열처리를 실시하는 매엽식 열처리 장치로서 구성되어 있고, 후술하는 전자파를 사용한 어닐 처리(개질 처리)를 행하는 장치로서 설명을 행한다. 본 실시 형태에서의 기판 처리 장치(100)에서는, 기판으로서의 웨이퍼(200)를 내부에 수용한 수납 용기(캐리어)로서 FOUP(Front Opening Unified Pod: 이하, 포드라고 칭함)(110)이 사용된다. 포드(110)는, 웨이퍼(200)를 다양한 기판 처리 장치간을 반송하기 위한 반송 용기로서도 사용된다.
도 1 및 도 2에 도시하는 바와 같이, 기판 처리 장치(100)는, 웨이퍼(200)를 반송하는 반송실(반송 에어리어)(203)을 내부에 갖는 반송 하우징(하우징)(202)과, 반송 하우징(202)의 측벽에 마련되고, 웨이퍼(200)를 처리하는 처리실(201-1, 201-2)을 각각 내부에 갖는 후술하는 처리 용기로서의 케이스(102-1, 102-2)를 포함하고 있다. 반송실(203)의 하우징 전방측인 도 1을 마주보고 우측(도 2를 마주보고 하측)에는, 포드(110)의 덮개를 개폐하여, 웨이퍼(200)를 반송실(203)에 반송·반출하기 위한, 포드 개폐 기구로서의 로드 포트 유닛(LP)(106)이 배치되어 있다. 로드 포트 유닛(106)은, 하우징(106a)과, 스테이지(106b)와, 오프너(106c)를 포함하고, 스테이지(106b)는, 포드(110)를 적재하여, 반송실(203)의 하우징 전방에 형성된 기판 반입 반출구(134)에 포드(110)를 근접시키도록 구성되고, 오프너(106c)에 의해 포드(110)에 마련되어 있는 도시하지 않은 덮개를 개폐시킨다. 또한, 하우징(202)은, 반송실(203) 내를 N2 등의 퍼지 가스를 순환시키기 위한 클린 유닛(166)을 마련한 퍼지 가스 순환 구조를 갖고 있다.
반송실(203)의 하우징(202) 후방측인 도 1을 마주보고 좌측(도 2를 마주보고 상측)에는, 처리실(201-1, 202-2)을 개폐하는 게이트 밸브(205-1, 205-2)가 각각 배치되어 있다. 반송실(203)에는, 웨이퍼(200)를 이동 탑재하는 기판 이동 탑재 기구(기판 이동 탑재 로봇)로서의 이동 탑재기(125)가 설치되어 있다. 이동 탑재기(125)는, 웨이퍼(200)를 적재하는 적재부로서의 트위저(암)(125a-1, 125a-2)와, 트위저(125a-1, 125a-2) 각각을 수평 방향으로 회전 또는 직선 구동 가능한 이동 탑재 장치(125b)와, 이동 탑재 장치(125b)를 승강시키는 이동 탑재 장치 엘리베이터(125c)로 구성되어 있다. 트위저(125a-1, 125a-2), 이동 탑재 장치(125b), 이동 탑재 장치 엘리베이터(125c)의 연속 동작에 의해, 후술하는 기판 보유 지지구(보트)(217)나 포드(110)에 웨이퍼(200)를 장전(차징) 또는 탈장(디스차징)하는 것을 가능한 구성으로 하고 있다. 이후, 케이스(102-1, 102-2), 처리실(201-1, 201-2), 트위저(125a-1 및 125a-2) 각각은, 특별히 구별해서 설명할 필요가 없을 경우에는, 단순히 케이스(102), 처리실(201), 트위저(125a)로서 기재한다.
도 1에 도시하는 바와 같이, 반송실(203)의 상방 공간이며, 클린 유닛(166)보다도 하방에는 처리한 웨이퍼(200)를 냉각하기 위한 웨이퍼 냉각용 적재구(108)가 웨이퍼 냉각 테이블(109) 상에 마련되어 있다. 웨이퍼 냉각용 적재구(108)는, 후술하는 기판 보유 지지구로서의 보트(217)와 마찬가지의 구조를 갖고 있어, 복수의 웨이퍼 보유 지지 홈(보유 지지부)에 의해 복수매의 웨이퍼(200)를 수직 다단으로 수평 보유 지지하는 것이 가능하게 구성되어 있다. 웨이퍼 냉각용 적재구(108) 및 웨이퍼 냉각 테이블(109)은, 기판 반입 반출구(134) 및 게이트 밸브(205)의 설치 위치보다도 상방에 마련됨으로써, 웨이퍼(200)를 이동 탑재기(125)에 의해 포드(110)로부터 처리실(201)에 반송할 때의 동선 상에서 벗어나기 때문에, 웨이퍼 처리의 스루풋을 저하시키지 않고, 처리 후의 웨이퍼(200)를 냉각하는 것을 가능하게 하고 있다. 이후, 웨이퍼 냉각용 적재구(108)와 웨이퍼 냉각 테이블(109)을 합쳐서 냉각 에어리어(냉각 영역)라고 칭하는 경우도 있다.
여기서, 포드(110) 내의 압력, 반송실(203) 내의 압력 및 처리실(201) 내의 압력은, 모두 대기압 또는 대기압보다도 10 내지 200Pa(게이지압) 정도의 높은 압력으로 제어된다. 반송실(203) 내의 압력쪽이 처리실(201)의 압력보다도 높고, 또한, 처리실(201) 내의 압력쪽이 포드(110) 내의 압력보다도 높게 하는 것이 바람직하다.
(처리로)
도 1의 파선으로 둘러싸진 영역 A에는, 도 3에 도시한 바와 같은 기판 처리 구조를 갖는 처리로가 구성된다. 도 2에 도시하는 바와 같이, 본 실시 형태에서는 처리로가 복수 마련되어 있지만, 처리로의 구성은 동일하기 때문에, 한쪽 구성을 설명하는 것에 그치고, 다른 쪽 처리로 구성의 설명은 생략한다.
도 3에 도시한 바와 같이, 처리로는, 금속 등의 전자파를 반사하는 재료로 구성되는 캐비티(처리 용기)로서의 케이스(102)를 갖고 있다. 또한, 케이스(102)의 천장면에는 금속 재료로 구성된 캡 플랜지(폐색판)(104)가, 밀봉 부재(시일 부재)로서의 O링(도시하지 않음)을 개재해서 케이스(102)의 천장면을 폐색하도록 구성한다. 주로 케이스(102)와 캡 플랜지(104)의 내측 공간을 실리콘 웨이퍼 등의 기판을 처리하는 처리실(201)로서 구성하고 있다. 케이스(102)의 내부에 전자파를 투과시키는 석영제의 도시하지 않은 반응관을 설치해도 되고, 반응관 내부가 처리실이 되도록 처리 용기를 구성해도 된다. 또한, 캡 플랜지(104)를 마련하지 않고, 천장이 폐색된 케이스(102)를 사용해서 처리실(201)을 구성하도록 해도 된다.
처리실(201) 내에는 적재대(210)가 마련되어 있고, 적재대(210)의 상면에는, 기판으로서의 웨이퍼(200)를 보유 지지하는 기판 보유 지지구로서의 보트(217)가 적재되어 있다. 보트(217)에는, 처리 대상인 웨이퍼(200)와, 웨이퍼(200)를 사이에 두도록 웨이퍼(200)의 수직 방향 상하로 적재된 단열판으로서의 석영 플레이트(101a, 101b)가 소정의 간격으로 보유 지지되어 있다. 또한, 석영 플레이트(101a, 101b)와 웨이퍼(200) 각각의 사이에는, 예를 들어 실리콘 플레이트(Si판)나 탄화실리콘 플레이트(SiC판) 등의, 서셉터(103a, 103b)를 적재해도 된다. 본 실시 형태에 있어서, 석영 플레이트(101a, 101b) 및 서셉터(103a, 103b)는, 각각 동일한 부품이며, 이후, 특별히 구별해서 설명할 필요가 없을 경우에는, 석영 플레이트(101), 서셉터(103)라고 칭해서 설명한다.
처리 용기로서의 케이스(102)는, 예를 들어 횡단면이 원형이며, 평평한 밀폐 용기로서 구성되어 있다. 또한, 반송 하우징(202)은, 예를 들어 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료 등에 의해 구성되어 있다. 또한, 케이스(102)에 둘러싸인 공간을 처리 공간으로서의 처리실(201) 또는 반응 에어리어(201)라고 칭하고, 반송 하우징(202)에 둘러싸인 공간을 반송 공간으로서의 반송실(203) 또는 반송 에어리어(203)라고 칭하는 경우도 있다. 또한, 처리실(201)과 반송실(203)은, 본 실시 형태와 같이 수평 방향으로 인접시켜서 구성하는 것에 한하지 않고, 수직 방향으로 인접시키는 구성으로 해도 된다.
도 1, 도 2 및 도 3에 도시한 바와 같이, 반송 하우징(202)의 측면에는, 게이트 밸브(205)에 인접한 기판 반입 반출구(206)가 마련되어 있고, 웨이퍼(200)는 기판 반입 반출구(206)를 통해서 처리실(201)과 반송실(203)의 사이를 이동한다.
케이스(102)의 측면에는, 후에 상세하게 설명하는 가열 장치로서의 전자파 공급부가 설치되어 있고, 전자파 공급부로부터 공급된 마이크로파 등의 전자파가 처리실(201)에 도입되어서 웨이퍼(200) 등을 가열하여, 웨이퍼(200)를 처리한다.
적재대(210)는 회전축으로서의 샤프트(255)에 의해 지지된다. 샤프트(255)는, 케이스(102)의 저부를 관통하고 있고, 나아가 반송 용기(202)의 외부에서 회전 동작을 행하는 구동 기구(267)에 접속되어 있다. 구동 기구(267)를 작동시켜서 샤프트(255) 및 적재대(210)를 회전시킴으로써, 보트(217) 상에 적재되는 웨이퍼(200)를 회전시키는 것이 가능하게 되어 있다. 또한, 샤프트(255) 하단부의 주위는 벨로우즈(212)에 의해 덮여 있어, 처리실(201) 및 반송 에어리어(203) 내는 기밀하게 유지되어 있다.
여기서, 적재대(210)는 기판 반입 반출구(206)의 높이에 따라, 구동 기구(267)에 의해, 웨이퍼(200)의 반송 시에는 웨이퍼(200)가 웨이퍼 반송 위치로 되도록 상승 또는 하강하고, 웨이퍼(200)의 처리 시에는 웨이퍼(200)가 처리실(201) 내의 처리 위치(웨이퍼 처리 위치)까지 상승 또는 하강하도록 구성되어 있어도 된다.
처리실(201)의 하방이며, 적재대(210)의 외주측에는, 처리실(201)의 분위기를 배기하는 배기부가 마련되어 있다. 도 3에 도시한 바와 같이, 배기부에는 배기구(221)가 마련되어 있다. 배기구(221)에는 배기관(231)이 접속되어 있고, 배기관(231)에는, 처리실(201) 내의 압력에 따라서 밸브 개방도를 제어하는 APC 밸브 등의 압력 조정기(244), 진공 펌프(246)가 순서대로 직렬로 접속되어 있다.
여기서, 압력 조정기(244)는, 처리실(201) 내의 압력 정보(후술하는 압력 센서(245)로부터의 피드백 신호)를 수신해서 배기량을 조정할 수 있는 것이라면 APC 밸브에 한하지 않고, 통상의 개폐 밸브와 압력 조정 밸브를 병용하도록 구성되어 있어도 된다.
주로, 배기구(221), 배기관(231), 압력 조정기(244)에 의해 배기부(배기계 또는 배기 라인이라고도 칭함)가 구성된다. 또한, 적재대(210)를 둘러싸도록 배기구를 마련하여, 웨이퍼(200)의 전체 둘레로부터 가스를 배기 가능하게 구성해도 된다. 또한, 배기부의 구성에, 진공 펌프(246)를 더하도록 해도 된다.
캡 플랜지(104)에는, 불활성 가스, 원료 가스, 반응 가스 등의 각종 기판 처리를 위한 처리 가스를 처리실(201) 내에 공급하기 위한 가스 공급관(232)이 마련되어 있다.
가스 공급관(232)에는, 상류로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로 컨트롤러(MFC)(241), 및 개폐 밸브인 밸브(243)가 마련되어 있다. 가스 공급관(232)의 상류측에는, 예를 들어 불활성 가스인 질소(N2) 가스원이 접속되고, MFC(241), 밸브(243)를 통해서 처리실(201) 내에 공급된다. 기판 처리 시에 복수 종류의 가스를 사용하는 경우에는, 가스 공급관(232)의 밸브(243)보다도 하류측에, 상류측부터 순서대로 유량 제어기인 MFC 및 개폐 밸브인 밸브가 마련된 가스 공급관이 접속된 구성을 사용함으로써 복수 종류의 가스를 공급할 수 있다. 또한, 가스종마다 MFC, 밸브가 마련된 가스 공급관을 설치해도 된다.
주로, 가스 공급관(232), MFC(241), 밸브(243)에 의해 가스 공급계(가스 공급부)가 구성된다. 가스 공급계에 불활성 가스를 흘리는 경우에는, 불활성 가스 공급계라고도 칭한다. 불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
캡 플랜지(104)에는, 비접촉식 온도 측정 장치로서 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 후술하는 마이크로파 발진기(655)의 출력을 조정함으로써, 기판을 가열하여, 기판 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 예를 들어 IR(Infrared Radiation) 센서 등의 방사 온도계로 구성되어 있다. 온도 센서(263)는, 석영 플레이트(101a)의 표면 온도, 또는 웨이퍼(200)의 표면 온도를 측정하도록 설치된다. 상술한 서셉터가 마련되어 있을 경우에는 서셉터의 표면 온도를 측정하도록 구성해도 된다.
또한, 본 개시에 있어서 웨이퍼(200)의 온도(웨이퍼 온도)라고 기재한 경우는, 후술하는 온도 변환 데이터에 의해 변환된 웨이퍼 온도, 즉, 추측된 웨이퍼 온도를 의미하는 경우와, 온도 센서(263)에 의해 직접 웨이퍼(200)의 온도를 측정해서 취득한 온도를 의미하는 경우와, 그들 양쪽을 의미하는 경우를 가리키는 것으로서 설명한다.
온도 센서(263)에 의해 석영 플레이트(101) 또는 서셉터(103)와, 웨이퍼(200) 각각에 대하여, 온도 변화의 추이를 미리 취득해 둠으로써 석영 플레이트(101) 또는 서셉터(103)와, 웨이퍼(200)의 온도의 상관 관계를 나타낸 온도 변환 데이터를 기억 장치(121c) 또는 외부 기억 장치(123)에 기억시켜도 된다. 이렇게 미리 온도 변환 데이터를 작성함으로써, 웨이퍼(200)의 온도는, 석영 플레이트(101)의 온도만을 측정함으로써, 웨이퍼(200)의 온도를 추측 가능하게 하고, 추측된 웨이퍼(200)의 온도를 바탕으로, 마이크로파 발진기(655)의 출력, 즉 가열 장치의 제어를 행하는 것이 가능하게 된다.
또한, 웨이퍼(200)의 온도를 측정하는 수단으로서, 상술한 방사 온도계에 한하지 않고, 열전쌍을 사용해서 온도 측정을 행해도 되고, 열전쌍과 비접촉식 온도계를 병용해서 온도 측정을 행해도 된다. 단, 열전쌍을 사용해서 온도 측정을 행한 경우, 열전쌍을 웨이퍼(200)의 근방에 배치해서 온도 측정을 행할 필요가 있다. 즉, 처리실(201) 내에 열전쌍을 배치할 필요가 있기 때문에, 후술하는 마이크로파 발진기로부터 공급된 마이크로파에 의해 열전쌍 자체가 가열되어버리므로 정확하게 측온할 수 없다. 따라서, 비접촉식 온도계를 온도 센서(263)로서 사용하는 것이 바람직하다.
또한, 온도 센서(263)는, 캡 플랜지(104)에 마련하는 것에 한하지 않고, 적재대(210)에 마련하도록 해도 된다. 또한, 온도 센서(263)는, 캡 플랜지(104)나 적재대(210)에 직접 설치할 뿐만 아니라, 캡 플랜지(104)나 적재대(210)에 마련된 측정 창으로부터의 방사 광을 거울 등으로 반사시켜서 간접적으로 측정하도록 구성되어도 된다. 또한, 온도 센서(263)는 1개 설치하는 것에 한하지 않고, 복수 설치하도록 해도 된다.
케이스(102)의 측벽에는 전자파 도입 포트(653-1, 653-2)가 설치되어 있다. 전자파 도입 포트(653-1, 653-2) 각각에는 처리실(201) 내에 전자파를 공급하기 위한 도파관(654-1, 654-2) 각각의 일단이 접속되어 있다. 도파관(654-1, 654-2) 각각의 타단에는 처리실(201) 내에 전자파를 공급해서 가열하는 가열원으로서의 전자파 발진기로서의 마이크로파 발진기(전자파원)(655-1, 655-2)가 접속되어 있다. 마이크로파 발진기(655-1, 655-2)는 마이크로파 등의 전자파를 도파관(654-1, 654-2)에 각각 공급한다. 또한, 마이크로파 발진기(655-1, 655-2)는, 마그네트론이나 클라이스트론 등이 사용된다. 이후, 전자파 도입 포트(653-1, 653-2), 도파관(654-1, 654-2), 마이크로파 발진기(655-1, 655-2)는, 특별히 각각을 구별해서 설명할 필요가 없을 경우에는, 전자파 도입 포트(653), 도파관(654), 마이크로파 발진기(655)로 기재해서 설명한다.
마이크로파 발진기(655)에 의해 생기는 전자파의 주파수는, 바람직하게는 13.56MHz 이상 24.125GHz 이하의 주파수 범위가 되도록 제어된다. 더욱 적합하게는, 2.45GHz 또는 5.8GHz의 주파수가 되도록 제어되는 것이 바람직하다. 여기서, 마이크로파 발진기(655-1, 655-2) 각각의 주파수는 동일 주파수로 해도 되고, 다른 주파수로 설치되어도 된다.
또한, 본 실시 형태에 있어서, 마이크로파 발진기(655)는, 케이스(102)의 측면에 2개 배치되도록 기재되어 있지만, 이에 한정하지 않고, 1개 이상 마련되어 있으면 되며, 또한, 케이스(102)의 대향하는 측면 등의 다른 측면에 마련되도록 배치해도 된다. 주로, 마이크로파 발진기(655-1, 655-2), 도파관(654-1, 654-2) 및 전자파 도입 포트(653-1, 653-2)에 의해 가열 장치로서의 전자파 공급부(전자파 공급 장치, 마이크로파 공급부, 마이크로파 공급 장치라고도 칭함)가 구성된다.
마이크로파 발진기(655-1, 655-2) 각각에는 후술하는 컨트롤러(121)가 접속되어 있다. 컨트롤러(121)에는 처리실(201) 내에 수용되는 석영 플레이트(101a 또는 101b), 혹은 웨이퍼(200)의 온도를 측정하는 온도 센서(263)가 접속되어 있다. 온도 센서(263)는, 상술한 방법에 의해 석영 플레이트(101) 또는 서셉터(103), 혹은 웨이퍼(200)의 온도를 측정해서 컨트롤러(121)에 송신하고, 컨트롤러(121)에 의해 마이크로파 발진기(655-1, 655-2)의 출력을 제어하여, 웨이퍼(200)의 가열을 제어한다.
여기서, 마이크로파 발진기(655-1, 655-2)는, 컨트롤러(121)로부터 송신되는 동일한 제어 신호에 의해 제어된다. 그러나, 이에 한정하지 않고, 마이크로파 발진기(655-1, 655-2) 각각에 컨트롤러(121)로부터 개별의 제어 신호를 송신함으로써 마이크로파 발진기(655-1, 655-2)가 개개로 제어되도록 구성해도 된다.
(제어 장치)
도 4에 도시하는 바와 같이, 제어부(제어 장치, 제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 포함한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 어닐(개질) 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241), 밸브(243), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 구동 기구(267), 마이크로파 발진기(655) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하는 것이 가능하게 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241)에 의한 각종 가스의 유량 조정 동작, 밸브(243)의 개폐 동작, 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 마이크로파 발진기(655)의 출력 조정 동작, 구동 기구(267)에 의한 적재대(210)(또는 보트(217))의 회전 및 회전 속도 조절 동작, 또는 승강 동작 등을 제어하는 것이 가능하게 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 하드 디스크 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리, SSD 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
이어서, 상술한 기판 처리 장치(100)의 처리로를 사용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 예를 들어 웨이퍼(200) 상에 형성된 열처리(개질 처리)의 대상이 되는 막(처리 대상막, 타깃막)으로서의 비정질 실리콘(Si)막(2002)을 개질(결정화)하는 방법의 일례에 대해서, 도 5에 도시한 처리 플로를 따라 설명한다. 비정질 Si막(2002)으로서, 예를 들어 인(P)을 함유하는(P가 첨가된) Si막이며, 예를 들어 P 함유 실리콘막 등을 사용할 수 있다.
웨이퍼(200) 상에는, 도 6의 (A)에 도시하는 바와 같이, 실리콘 산화막(SiO막)(2001), 처리 대상막인 비정질 Si막(2002)이 형성되어 있다. 또한, 이 비정질 Si막(2002)의 표면에는, 이 열처리(개질 처리)의 대상이 되는 막(처리 대상막, 타깃막)에 대한 가열을 어시스트하는 막(어시스트막, 작용 대상막)으로서, 금속을 함유하는 금속 함유막(2003)이 형성되어 있다. 즉, 금속 함유막(2003)은, 비정질 Si막(2002)의 표면을 덮도록 형성되어 있다. 바꾸어 말하면, 비정질 Si막(2002)과 금속 함유막(2003)이 접촉해서 마련되어, 비정질 Si막(2002)에 인접해서 금속 함유막(2003)이 형성되어 있다. 금속 함유막(2003)으로서, 예를 들어 티타늄(Ti)이나 니켈(Ni) 등을 함유하는 막이며, 예를 들어 질화티타늄(TiN)막 등을 사용할 수 있다.
또한, SiO막(2001)은, 소정의 온도(예를 들어, 900℃)의 반응실 내를 산소 분위기로 해서 실리콘 기판의 표면에 산소(O)를 확산시켜 형성되는 막이다. 또한, 비정질 Si막(2002)은, 예를 들어 P 함유 Si막일 경우, 소정의 온도(예를 들어, 500℃ 내지 650℃)의 반응실 내에, 예를 들어 SiH4(모노실란)와 PH3(포스핀)를 공급함으로써 형성되는 막이다. 또한, 금속 함유막(2003)은, 소정의 온도의 반응실 내에, 금속 함유 가스를 공급해서 형성되는 막이며, 예를 들어 TiN막일 경우, 소정의 온도(예를 들어, 300℃ 내지 500℃)의 반응실 내에, 예를 들어 TiCl4(사염화티타늄)와 NH3(암모니아)를 공급함으로써 형성되는 막이다. 이들 SiO막(2001), 비정질 Si막(2002), 금속 함유막(2003)은, 상술한 기판 처리 장치(100)와는 다른 기판 처리 장치에서, 예를 들어 뱃치식 기판 처리 장치에 의해 웨이퍼(200)에 성막된다.
이하의 설명에서, 기판 처리 장치(100)를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다. 또한, 상술한 처리로 구조와 마찬가지로 본 실시 형태에서의 기판 처리 공정에서도, 처리 내용, 즉 레시피에 대해서는 복수 마련된 처리로에서 동일 레시피를 사용하기 때문에, 한쪽 처리로를 사용한 기판 처리 공정에 대해서 설명하는 것에 그치고, 다른 쪽 처리로를 사용한 기판 처리 공정의 설명은 생략한다.
여기서, 본 명세서에서 「웨이퍼」라는 말을 사용한 경우는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(기판 반입 공정(S501))
도 3에 도시된 바와 같이, 트위저(125a-1, 125a-2)의 어느 한쪽 또는 양쪽에 적재된 웨이퍼(200)는, 게이트 밸브(205)의 개폐 동작에 의해 소정의 처리실(201)에 반입(로딩)된다(S501). 즉, SiO막(2001)과 비정질 Si막(2002)과 금속 함유막(2003)이 형성된 웨이퍼(200)가 처리실(201) 내에 반입된다.
(로내 압력·온도 조정 공정(S502))
처리실(201) 내에의 웨이퍼(200)의 반입이 완료되면, 처리실(201) 내가 소정의 압력(예를 들어 10 내지 102000Pa)으로 되도록 처리실(201) 내의 분위기를 제어한다. 구체적으로는, 진공 펌프(246)에 의해 배기하면서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 압력 조정기(244)의 밸브 개방도를 피드백 제어하여, 처리실(201) 내를 소정의 압력으로 한다. 또한, 동시에 예비 가열로서 전자파 공급부를 제어하여, 소정의 온도까지 가열을 행하도록 제어해도 된다(S502). 전자파 공급부에 의해, 소정의 기판 처리 온도까지 승온시킬 경우, 웨이퍼(200)가 변형·파손되지 않도록, 후술하는 개질 공정의 출력보다도 작은 출력으로 승온을 행하는 것이 바람직하다. 또한, 대기압 하에서 기판 처리를 행하는 경우, 로내 압력 조정을 행하지 않고, 로내의 온도 조정만을 행한 후, 후술하는 불활성 가스 공급 공정 S503으로 이행하도록 제어해도 된다.
(불활성 가스 공급 공정(S503))
로내 압력·온도 조정 공정 S502에 의해 처리실(201) 내의 압력과 온도를 소정의 값으로 제어하면, 구동 기구(267)는, 샤프트(255)를 회전시켜, 적재대(210) 상의 보트(217)를 통해서 웨이퍼(200)를 회전시킨다. 이때, 질소 가스 등의 불활성 가스가 가스 공급관(232)을 통해서 공급된다(S503). 또한 이때, 처리실(201) 내의 압력은 10Pa 이상 102000Pa 이하의 범위로 되는 소정의 값이며, 예를 들어 101300Pa 이상 101650Pa 이하로 되도록 조정된다. 또한, 샤프트는 기판 반입 공정 S501 시, 즉, 웨이퍼(200)를 처리실(201) 내에 반입 완료 후에 회전시켜도 된다.
(개질 공정(S504))
처리실(201) 내를 소정의 압력으로 되도록 유지하면, 마이크로파 발진기(655)는 상술한 각 부를 통해서 처리실(201) 내에 소정 시간(가열 시간, 처리 시간)으로서, 예를 들어 600초간 마이크로파를 공급한다. 처리실(201) 내에 마이크로파가 공급됨으로써, 금속 함유막(2003)이 마이크로파에 조사되어 가열된다. 즉, 금속 함유막(2003)이 마이크로파에 조사됨으로써 발열하여, 인접하고 있는 비정질 Si막(2002)이 가열된다.
여기서, 마이크로파의 조사에 의해 금속 함유막(2003)이 발열하면, 금속 함유막(2003)과의 계면의 비정질 Si막(2002) 중의 원자와 원자의 거리(결정 격자의 거리라고도 함)가, 금속 함유막(2003) 중의 원자와 원자의 거리에 근사하고 있으므로, 금속 함유막(2003)에 정렬되어서 비정질 Si막(2002)이 결정화해 간다. 보다 구체적으로는, 금속 함유막(2003)이 질화티타늄(TiN)막일 경우는, TiN의 면 간격은 약 2.1Å이고, Si의 면 간격은 약 1.9Å으로, TiN에 가까우므로, 비정질 Si막(2002)은 TiN에 정렬되어서 결정화하게 된다. 이에 의해, 금속 함유막(2003)측의 비정질 Si막(2002)으로부터 순서대로 결정 격자가 정렬되어, 비정질 Si막(2002)을 결정화시킬 수 있다. 즉, 작용 대상 입자인 금속 함유막(2003)의 결정을, 마이크로파에 의해 선택적으로 가열함으로써, 금속 함유막(2003)의 계면으로부터, 인접하는 비정질 Si막(2002)의 비결정 Si를 결정화시킨다. 이에 의해, 비정질 Si막(2002)의 결정화가 막 내에서 균일하면서 또한 결정 입경을 크게 결정화시킬 수 있다.
상술한 바와 같이 비정질 Si막(2002)은, 금속 함유막(2003)과 접촉하고 있기 때문에, 마이크로파의 조사에 의해 금속 함유막(2003)이 발열하면, 도 6의 (B)에서 화살표로 나타낸 바와 같이, 금속 함유막(2003)과의 접촉면측으로부터 지향성을 갖고 개질 처리(결정화)된다. 즉, 비정질 Si막(2002)은, 금속 함유막(2003)측으로부터 지향성을 갖고 개질 처리(결정화)된다. 여기서, 지향성을 갖고 결정화된다는 것은, 작용 대상막과의 접촉면으로부터, 접촉면과 이격되는 방향으로 결정화가 행해지는 것을 의미한다.
따라서, 비정질 Si막(2002)을, 금속 함유막(2003)과의 접촉면측으로부터 지향성을 갖고 결정 Si막(2004)으로 개질시킬 수 있어, 웨이퍼(200) 표면 상에 형성되어 있는 아몰퍼스 실리콘막을 폴리실리콘막으로 개질(결정화)시킬 수 있다. 따라서, 웨이퍼(200)를 균일하게 개질하는 것이 가능하게 된다.
또한, 작용 대상막으로서, 금속 함유막(2003)의 결정 격자 상수가, 처리 대상막인 비정질 Si막(2002)의 결정 격자 상수와 동일한 것 혹은 가까운 것을 사용하는 것이 바람직하다. 이에 의해, 결정화시키는 속도를 빠르게 할 수 있어, 결정화시키는 영역을 넓게 할 수 있다.
여기서, 도 7의 (A)에 도시하는 바와 같이, 표면에 SiO막(2001)과 비정질 Si막(2002)이 형성된 웨이퍼(200)에 대하여, 본 공정에서의 개질 처리를 행하면, 도 7의 (B)에 도시하는 바와 같이, 비정질 Si막(2002)은, 주위로부터 발열하여, 랜덤하게 결정화되어버린다.
또한, 저항 가열에 의한 열 어닐 처리에서는, 히터로부터의 열이 복사나 대류나 전열에 의해 웨이퍼(200) 상에 형성된 막종이나 구조에 구애되지 않고, 균일하게 온도가 상승해버린다. 또한, 아몰퍼스 실리콘막을 폴리실리콘막으로 개질시킬 때, 통상의 결정화 온도 이상의 가열 온도에서 어닐 처리를 행하기 때문에, 결정면을 정렬시키는 고상 결정화(Solid Phase Crystallization), 결정 온도를 저하시켜서 입경 제어를 행하는 금속 유기 결정화(Metal Induced Crystallization) 등의 방법에 의해 온도 제어를 행할 필요가 있다. 고상 결정화나 금속 유기 결정화 등의 방법에서의 온도 범위는, 결정화하는 혼정 온도 범위로 되기 때문에 좁다. 또한, 결정 입경의 변동을 억제해서 결정화시키기 위해서는, 장시간의 열 어닐 처리가 필요해진다.
본 개시에서는, 비정질 Si막(2002)과 접촉해서 마련한 금속 함유막(2003)을 마이크로파에 의해 가열함으로써, 상술한 과제를 해소할 수 있다. 또한, 비정질 Si막 중의 내부로부터 가열할 수 있기 때문에, 결정 입경을 크게 할 수 있고, 금속 함유막(203)측으로부터 비정질 Si막을 균일하게 개질하는(결정화하는) 것이 가능하게 된다.
미리 설정된 처리 시간이 경과하면, 보트(217)의 회전, 가스의 공급, 마이크로파의 공급 및 배기관의 배기가 정지한다.
(기판 반출 공정(S505))
처리실(201) 내의 압력을 대기압 복귀시킨 후, 게이트 밸브(205)를 개방해서 처리실(201)과 반송실(203)을 공간적으로 연통시킨다. 그 후, 보트에 적재되어 있는 웨이퍼(200)를 이동 탑재기(125)의 트위저(125a)에 의해 반송실(203)에 반출한다(S505).
이상의 동작이 반복됨으로써, 웨이퍼(200)가 개질 처리되고, 다음의 기판 처리 공정으로 이행하게 된다.
다음의 기판 처리 공정으로서는, 예를 들어 상술한 금속 함유막(작용 대상막, 어시스트막)(2003)이, 디바이스 특성상 불필요한 막이라면, 이 금속 함유막을 제거하는 공정을 갖는 것이 필요하다. 또한, 작용 대상막이, 디바이스 특성상 유용하다면 제거할 필요는 없다.
본 개시에서는, 웨이퍼(200) 및 비정질 Si막(2002)을 제외한 웨이퍼(200) 상의 다른 막(예를 들어, SiO막(2001))보다도 금속 함유막(2003)의 마이크로파 흡수율이 커지는 것이 중요하며, 그 차가 클수록 다른 막(예를 들어, SiO막(2001))의 열 이력을 억제하는 것이 가능하게 된다.
상술에서는 마이크로파를 사용해서 설명했지만, 작용 대상막(어시스트막)에 함유시키는 물질의 흡수 특성은, 전자파의 파장에도 의존하고 있으므로, 본 개시는, 마이크로파 이외에도 다양한 전자파의 파장을 사용할 수 있다.
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 비정질 Si막(처리 대상막)(2002)을 개질 처리(열처리)할 때, 금속 함유막(작용 대상막)(2003)을 사용하여, 이 금속 함유막(2003)에 대하여 마이크로파를 조사함으로써, 비정질 Si막(2002)을 지향성을 갖고 개질 처리(결정화)하는 것이 가능하게 된다.
따라서, 금속 함유막(203)측으로부터 비정질 Si막을 균일하게 개질하는(결정화하는) 것이 가능하게 되어, 웨이퍼(200)의 온도의 저온화를 도모하면서 기판 상에 형성된 막을 균일하게 처리하는 것이 가능하게 된다.
(b) 금속 함유막(작용 대상막)(2003)을 선택적으로 가열시키는 것이 가능하게 되고, 비정질 Si막(2002)의 내부로부터 가열할 수 있기 때문에, 결정 입경을 크게 할 수 있다.
(c) 금속 함유막(작용 대상막)(2003)을 선택적으로 가열시킬 수 있기 때문에, 확산시키고자 하는 영역만 온도를 높게 하는 것이 가능하게 된다. 또한, 처리 온도를 단축화할 수 있다.
이상 상술한 바와 같이, 본 개시에 의하면, 기판의 온도의 저온화를 도모하면서 기판에 형성되는 막을 개질 처리하는 기술을 제공할 수 있다.
이하, 실시예에 대해서 설명한다.
[실시예 1]
도 8은, 비교예 1 내지 비교예 3 각각의 시료에서의 비정질 Si막의 굴절률과, 본 실시예에서의 시료의 비정질 Si막의 굴절률을 비교해서 도시한 도면이다.
도 8에서 비교예 1은, 도 7의 (A)에 도시하는 바와 같이, 웨이퍼(200) 상에 SiO막(2001)과 비정질 Si막(2002)이 형성된 시료의, 비정질 Si막(2002)의 굴절률을 나타내고 있다. 즉, 비교예 1은, 상술한 개질 처리를 미처리한 경우의 비정질 Si막의 굴절률을 나타내고 있다. 비정질 Si막의 굴절률은, 미처리에서는 약 4.3으로, 아몰퍼스인 것으로 나타났다.
비교예 2는, 도 7의 (A)에 도시하는 시료에 대하여, 600℃에서 10분간, 열 어닐 처리를 행한 후의 시료의, 비정질 Si막의 굴절률을 나타내고 있다. 여기서, 열 어닐 처리란, 저항 가열에 의한 어닐 처리를 의미한다. 도 7의 (A)에 도시하는 시료의 열 어닐 처리 후의 비정질 Si막의 굴절률은, 약 4.3강으로, 아몰퍼스인 것으로 나타났다.
비교예 3은, 도 7의 (A)에 도시하는 시료에 대하여, 600℃에서 10분간, 마이크로파를 조사해서 상술한 개질 처리를 행한 후의 시료의, 비정질 Si막의 굴절률을 나타내고 있다. 도 7의 (A)에 도시하는 시료의 마이크로파 조사 후의 비정질 Si막의 굴절률은, 4.3약으로, 결정화는 불충분한 것으로 나타났다.
본 실시예는, 도 6의 (A)에 도시하는 시료에 대하여, 600℃에서 10분간, 마이크로파를 조사해서 상술한 개질 처리를 행한 후의 시료의, 비정질 Si막의 굴절률을 나타내고 있다. 도 6의 (A)에 도시하는 시료의 마이크로파 조사 후의 비정질 Si막의 굴절률은, 4.2 미만으로 되어 결정화하고 있는 것으로 나타났다. 즉, 비정질 Si막이, 결정 격자가 갖추어진 결정 Si막(폴리실리콘막, 크리스탈 실리콘막)으로 개질되어 있는 것이 확인되었다.
즉, 마이크로파를 사용함으로써, 마이크로파를 사용하지 않을 경우와 비교해서, 비정질 Si막의 굴절률을 작게 하는 것을 확인할 수 있었다. 또한, 비정질 Si막과 접촉시켜서 금속 함유막을 사용해서 마이크로파를 조사하여 가열함으로써, 비정질 Si막이 결정화되는 것을 확인할 수 있었다. 즉, 상술한 작용 대상막을 사용해서 마이크로파(전자파)를 조사하여 가열함으로써, 효율적으로 가열되어, 비정질 막을 결정화할 수 있는 것을 확인할 수 있었다.
100: 기판 처리 장치
200: 웨이퍼(기판)
201: 처리실
655: 마이크로파 발진기(전자파원, 전자파 발진기)
2002: 비정질 Si막(처리 대상막, 타깃막)
2003: 금속 함유막(작용 대상막, 어시스트막)

Claims (19)

  1. 처리 대상막과 작용 대상막이 형성된 기판을 처리실 내에 반입하는 공정과,
    상기 작용 대상막에 전자파를 조사하는 공정과,
    상기 전자파의 조사에 의해 상기 작용 대상막을 발열시켜, 발열된 상기 작용 대상막에 의해 상기 처리 대상막을 가열해서 지향성을 갖고 개질 처리하는 공정
    을 포함하는, 기판 처리 방법.
  2. 제1항에 있어서, 상기 처리 대상막과 상기 작용 대상막이 접촉해서 마련되고,
    상기 개질 처리하는 공정에서는, 상기 처리 대상막과 상기 작용 대상막이 접촉하는 면으로부터 상기 처리 대상막의 결정화를 행하는, 기판 처리 방법.
  3. 제1항에 있어서, 상기 지향성은, 상기 처리 대상막과 상기 작용 대상막이 접촉하는 면으로부터 이격되는 방향으로 결정화를 행하는 것인, 기판 처리 방법.
  4. 제1항에 있어서, 상기 작용 대상막은, 상기 처리 대상막의 표면을 덮도록 형성되는, 기판 처리 방법.
  5. 제1항에 있어서, 상기 처리 대상막은, 실리콘 함유막인, 기판 처리 방법.
  6. 제5항에 있어서, 상기 작용 대상막은, 금속 함유막인, 기판 처리 방법.
  7. 제6항에 있어서, 상기 개질 처리하는 공정에서는, 상기 전자파의 조사에 의해 상기 금속 함유막을 발열시켜, 발열된 상기 금속 함유막에 의해 상기 실리콘 함유막을 가열해서 결정화시키는, 기판 처리 방법.
  8. 제6항에 있어서, 상기 금속 함유막은, 티타늄 또는 니켈의 적어도 어느 것을 함유하는 막인, 기판 처리 방법.
  9. 제2항에 있어서, 상기 개질 처리하는 공정에서는, 상기 작용 대상막의 발열에 의해, 결정화된 상기 처리 대상막의 원자와 원자의 거리가 상기 작용 대상막의 원자와 원자의 거리에 근사하는, 기판 처리 방법.
  10. 제1항에 있어서, 상기 전자파가, 마이크로파인, 기판 처리 방법.
  11. 제1항에 있어서, 상기 작용 대상막을 제거하는 공정을 더 포함하는, 기판 처리 방법.
  12. 제11항에 있어서, 상기 작용 대상막을 제거하는 공정은, 상기 개질 처리하는 공정 후에 행해지는, 기판 처리 방법.
  13. 제1항에 있어서, 상기 작용 대상막의 결정 격자 상수와 상기 처리 대상막의 결정 격자 상수가 동일하거나 또는 근사하는, 기판 처리 방법.
  14. 처리 대상막과 작용 대상막이 형성된 기판을 처리실 내에 반입하는 공정과,
    상기 작용 대상막에 전자파를 조사하는 공정과,
    상기 전자파의 조사에 의해 상기 작용 대상막을 발열시켜, 발열된 상기 작용 대상막에 의해 상기 처리 대상막을 가열해서 지향성을 갖고 개질 처리하는 공정
    을 포함하는, 반도체 장치의 제조 방법.
  15. 처리 대상막과 작용 대상막이 형성된 기판을 기판 처리 장치의 처리실 내에 반입하는 수순과,
    상기 작용 대상막에 전자파를 조사하는 수순과,
    상기 전자파의 조사에 의해 상기 작용 대상막을 발열시켜, 발열된 상기 작용 대상막에 의해 상기 처리 대상막을 가열해서 지향성을 갖고 개질 처리하는 수순
    을 컴퓨터를 통해서 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  16. 제15항에 있어서, 상기 전자파는, 마이크로파인, 프로그램.
  17. 처리 대상막과 작용 대상막이 형성된 기판을 처리하는 처리실과,
    상기 처리실에 전자파를 공급하는 전자파 발진기와,
    상기 기판에 대하여, 상기 전자파의 조사에 의해, 상기 작용 대상막을 발열시켜, 발열된 상기 작용 대상막에 의해 상기 처리 대상막을 가열해서 지향성을 갖고 개질 처리하는 것이 가능하도록 상기 전자파 발진기를 제어하는 제어부
    를 포함하는, 기판 처리 장치.
  18. 제17항에 있어서, 상기 전자파 발진기는, 마이크로파 발진기인, 기판 처리 장치.
  19. 제17항에 있어서, 상기 전자파 발진기는, 상기 처리실의 측벽에 마련되는, 기판 처리 장치.
KR1020230036456A 2022-03-24 2023-03-21 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 KR20230140506A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022048244A JP2023141761A (ja) 2022-03-24 2022-03-24 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
JPJP-P-2022-048244 2022-03-24

Publications (1)

Publication Number Publication Date
KR20230140506A true KR20230140506A (ko) 2023-10-06

Family

ID=88078687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230036456A KR20230140506A (ko) 2022-03-24 2023-03-21 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US20230307230A1 (ko)
JP (1) JP2023141761A (ko)
KR (1) KR20230140506A (ko)
CN (1) CN116805577A (ko)
TW (1) TW202338987A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070045A (ja) 2013-09-27 2015-04-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070045A (ja) 2013-09-27 2015-04-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム

Also Published As

Publication number Publication date
TW202338987A (zh) 2023-10-01
US20230307230A1 (en) 2023-09-28
JP2023141761A (ja) 2023-10-05
CN116805577A (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
US10943806B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and non- transitory computer-readable recording medium
JP6454425B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6944990B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6838010B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20200013646A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP6841920B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US11309195B2 (en) Heating element, substrate processing apparatus and method of manufacturing semiconductor device
JPWO2019167235A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US11553565B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
US20230189407A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP7361005B2 (ja) 基板処理装置、基板保持具、半導体装置の製造方法、及び、プログラム
WO2019053805A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR20230140506A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20220161187A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP6949080B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2022201227A1 (ja) 基板処理装置、半導体装置の製造方法、及び、プログラム
TWI839838B (zh) 基板處理裝置、半導體裝置之製造方法及程式
WO2023047922A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal