KR20140085406A - 어모퍼스 실리콘막의 성막 방법 및 성막 장치 - Google Patents

어모퍼스 실리콘막의 성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20140085406A
KR20140085406A KR20140072193A KR20140072193A KR20140085406A KR 20140085406 A KR20140085406 A KR 20140085406A KR 20140072193 A KR20140072193 A KR 20140072193A KR 20140072193 A KR20140072193 A KR 20140072193A KR 20140085406 A KR20140085406 A KR 20140085406A
Authority
KR
South Korea
Prior art keywords
based gas
aminosilane
amorphous silicon
silane
amino group
Prior art date
Application number
KR20140072193A
Other languages
English (en)
Other versions
KR101534637B1 (ko
Inventor
카즈히데 하세베
히로키 무라카미
아키노부 가키모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44816157&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20140085406(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140085406A publication Critical patent/KR20140085406A/ko
Application granted granted Critical
Publication of KR101534637B1 publication Critical patent/KR101534637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(과제) 표면 거칠기의 정밀도를 더욱 개선할 수 있어, 진전되는 콘택트 홀이나 라인 등의 미세화에 대응 가능한 어모퍼스 실리콘의 성막 방법을 제공하는 것이다.
(해결 수단) 하지(2)를 가열하고, 가열한 하지(2)에 아미노실란계 가스를 흘려 하지(2)의 표면에 시드층(3)을 형성하는 공정과, 하지(2)를 가열하고 가열한 하지(2)의 표면의 시드층(3)에 아미노기를 포함하지 않는 실란계 가스를 공급하여, 아미노기를 포함하지 않는 실란계 가스를 열분해시킴으로써, 시드층(3) 상에 어모퍼스 실리콘막을 형성하는 공정을 구비한다.

Description

어모퍼스 실리콘막의 성막 방법 및 성막 장치{AMORPHOUS SILICON FILM FORMATION METHOD AND AMORPHOUS SILICON FILM FORMATION APPARATUS}
본 발명은, 어모퍼스 실리콘막의 성막 방법 및 성막 장치에 관한 것이다.
반도체 집적 회로 장치의 콘택트 홀이나 라인의 매입에는, 어모퍼스 실리콘이 사용되고 있다. 어모퍼스 실리콘의 성막 방법은, 예를 들면, 특허문헌 1, 2에 기재되어 있다. 특히, 특허문헌 2에는, 디실란을 400∼500℃에서 분해하여, 표면이 평활한 도전체층을 얻는 방법이 기재되어 있다.
최근, 반도체 집적 회로 장치의 미세화에 수반하여, 콘택트 홀이나 라인의 매입 요구가 점점 더 엄격해지고 있다.
일본공개특허공보 소63-29954호 일본공개특허공보 평1-217956호
그러나, 디실란을 이용한 어모퍼스 실리콘으로 미세화가 진행된 콘택트홀이나 라인을 매입하려고 하면, 성막 후의 어모퍼스 실리콘은 콘택트홀부분에서의 커버리지가 나쁘고, 큰 보이드(Void)가 발생해 버린다. 큰 보이드가, 콘택트홀이나 라인 내에 발생하면, 예를 들면, 저항값의 증대를 일으키는 요인의 하나가 된다. 또한, 표면 거칠기의 정밀도가 나쁜 것도 그의 요인이다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 표면 거칠기의 정밀도를 더욱 개선할 수 있어, 콘택트 홀이나 라인 등의 미세화의 진전에 대응 가능한 어모퍼스 실리콘막의 성막 방법 및 성막 장치를 제공한다.
본 발명의 제1 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법은, 하지(base) 상에 어모퍼스 실리콘막을 포함하는 막을 성막하는 성막 방법으로서, (1) 상기 하지를 가열하고, 상기 가열한 하지에 아미노실란계 가스를 흘려, 상기 하지 표면에 시드층(seed layer)을 형성하는 공정과, (2) 상기 하지를 가열하고, 상기 가열한 하지 표면의 시드층에 아미노기를 포함하지 않는 실란계 가스를 공급하여, 상기 아미노기를 포함하지 않는 실란계 가스를 열분해시킴으로써, 상기 시드층 상에 어모퍼스 실리콘막을 형성하는 공정을 구비한다.
본 발명의 제2 실시 형태에 따른 성막 장치는, 하지 상에 어모퍼스 실리콘 막을 성막하는 성막장치로서, 상기 어모퍼스 실리콘막이 형성되는 하지를 가진 피(被)처리체를 수용하는 처리실과, 상기 처리실 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구와, 상기 처리실 내에 수용된 상기 피처리체를 가열하는 가열 장치와, 상기 처리실 내를 배기하는 배기 기구와, 상기 처리 가스 공급 기구, 상기 가열 장치 및, 상기 배기 기구를 제어하는 컨트롤러를 구비하고, 상기 컨트롤러가, 제1 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법이 실시되도록 상기 처리 가스 공급 기구, 상기 가열 장치 및, 상기 배기 기구를 제어한다.
본 발명에 의하면, 표면 거칠기의 정밀도를 더욱 개선할 수 있어, 콘택트 홀이나 라인 등의 미세화의 진전에 대응 가능한 어모퍼스 실리콘막의 성막 방법 및 성막 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법의 시퀀스의 일 예를 나타내는 흐름도이다.
도 2는 시퀀스 중의 샘플의 상태를 개략적으로 나타내는 단면도이다.
도 3은 퇴적 시간과 어모퍼스 실리콘막의 막두께와의 관계를 나타내는 도면이다.
도 4는 퇴적 시간과 어모퍼스 실리콘막의 막두께와의 관계를 나타내는 도면이다.
도 5는 도 3 중의 파선 범위(A) 내를 확대한 확대도이다.
도 6은 도 4 중의 파선 범위(B) 내를 확대한 확대도이다.
도 7a는 어모퍼스 실리콘막의 표면 및 단면의 2차 전자상(electron image)을 나타내는 도면 대용 사진이다.
도 7b는 어모퍼스 실리콘막의 표면 및 단면의 2차 전자상을 나타내는 도면 대용 사진이다.
도 8a는 어모퍼스 실리콘막의 표면 및 단면의 2차 전자상을 나타내는 도면 대용 사진이다.
도 8b는 어모퍼스 실리콘막의 표면 및 단면의 2차 전자상을 나타내는 도면 대용 사진이다.
도 9는 어모퍼스 실리콘막의 막두께와 어모퍼스 실리콘막 표면의 평균 면 거칠기(Ra)와의 관계를 나타내는 도면이다.
도 10은 어모퍼스 실리콘막의 막두께와 어모퍼스 실리콘막 표면의 헤이즈(haze)와의 관계를 나타내는 도면이다.
도 11은 층간 절연막 중에 형성된 콘택트 홀의 구조예를 나타내는 단면도이다.
도 12는 도 11 중의 파선 원(C) 내에 상당하는 확대도이다.
도 13은 본 발명의 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일 예를 개략적으로 나타내는 단면도이다.
(발명을 실시하기 위한 형태)
본 발명자들은, 어모퍼스 실리콘막의 표면 거칠기가, 어모퍼스 실리콘막의 인큐베이션(incubation) 시간에 관계하는 것은 아닌가라고 추측했다. 인큐베이션 시간이 길어지면 길어질수록 핵(core)의 사이즈가 불균일해지기 쉬워져, 핵의 발생 후에 퇴적이 시작되는 어모퍼스 실리콘의 표면 거칠기의 정밀도에 영향을 준다는 가정이다.
그러나, 어모퍼스 실리콘막의 인큐베이션 시간을 단축시키는 수법은 알려져 있지 않다.
본 발명자들은, 이하 설명하는 바와 같이, 어모퍼스 실리콘막의 인큐베이션 시간의 단축에 성공하여, 그의 결과, 어모퍼스 실리콘막의 표면 거칠기의 정밀도를 더욱 개선하는 것에 성공했다.
이하, 본 발명의 일 실시 형태를, 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐, 공통의 부분에는 공통의 참조 부호를 붙인다.
또한, 본 명세서에 있어서는, 어모퍼스 실리콘을, 어모퍼스 실리콘만을 가르키는 용어가 아니라, 어모퍼스 실리콘, 본 명세서에 있어서 개시하는 표면 거칠기의 정밀도를 달성할 수 있는 어모퍼스∼나노 사이즈의 결정립이 모인 나노 결정 실리콘 및 상기 어모퍼스 실리콘과 상기 나노 결정 실리콘이 혼재된 실리콘 모두를 포함하는 용어로 정의한다.
도 1은 본 발명의 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법의 시퀀스의 일 예를 나타내는 흐름도이고, 도 2의 (A)∼도 2의 (C)는 시퀀스 중의 샘플의 상태를 개략적으로 나타내는 단면도이다.
우선, 도 2의 (A)에 나타내는 반도체 기판, 예를 들면, 실리콘 기판(1) 상에 두께 약 100㎚의 하지(2)가 형성된 샘플(도 2의 (A) 참조)을, 성막 장치의 처리실에 반입한다. 하지(2)의 예는, 실리콘 산화막 및, 실리콘 질화막이다.
다음으로, 도 1 및 도 2의 (B)에 나타내는 바와 같이, 하지(2)의 표면에 시드층(3)을 형성한다. 본 예에서는, 하지(2)를 가열하고, 가열한 하지(2)의 표면에 아미노실란계 가스를 흘림으로써, 하지(2)의 표면에 시드층(3)을 형성한다(스텝 1).
아미노실란계 가스의 예로서는,
BAS(부틸아미노실란)
BTBAS(비스터셔리부틸아미노실란)
DMAS(디메틸아미노실란)
BDMAS(비스디메틸아미노실란)
TDMAS(트리스디메틸아미노실란)
DEAS(디에틸아미노실란)
BDEAS(비스디에틸아미노실란)
DPAS(디프로필아미노실란)
DIPAS(디이소프로필아미노실란) 등을 들 수 있다. 본 예에서는, DIPAS을 이용했다.
스텝 1에 있어서의 처리 조건의 일 예는,
DIPAS 유량 ： 500sccm　
처리 시간 ： 5분　
처리 온도 ： 400℃　
처리 압력 ： 53.2Pa(0.4Torr)이다. 스텝 1의 공정을, 본 명세서에서는 이하 프리플로우(preflow)라고 부른다.
다음으로, 도 1 및 도 2의 (C)에 나타내는 바와 같이, 시드층(3) 상에 어모퍼스 실리콘막(4)을 형성한다.
본 예에서는, 하지(2)를 가열하고, 가열한 하지(2)의 표면의 시드층(3)에 아미노기를 포함하지 않는 실란계 가스를 공급하고, 이 아미노기를 포함하지 않는 실란계 가스를 열분해시킴으로써, 시드층(3) 상에 어모퍼스 실리콘막(4)을 형성한다(스텝 2).
아미노기를 포함하지 않는 실란계 가스의 예로서는,
SiH2　
SiH4　
SiH6　
Si2H4　
Si2H6　
SimH2m＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물 및,
SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의 적어도 하나를 포함하는 가스를 들 수 있다. 본 예에서는, SiH4(모노실란)을 이용했다.
스텝 2에 있어서의 처리 조건의 일 예는,
SiH4 유량 ： 500sccm　
퇴적 시간 ： 30분/45분/60분　
처리 온도 ： 500℃　
처리 압력 : 53.2Pa(0.4Torr)이다.
이와 같이, 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법에 의하면, 하지(2)의 표면에 아미노실란계 가스를 프리플로우한 후, 시드층(3) 상에 어모퍼스 실리콘막(4)을 형성한다.
도 3 및 도 4에, 퇴적 시간과 어모퍼스 실리콘막(4)의 막두께와의 관계를 나타낸다. 도 3은 하지(2)를 실리콘 산화막(SiO2)으로 한 경우이고, 도 4는 하지(2)를 실리콘 질화막(SiN)으로 한 경우이다. 어모퍼스 실리콘막(4)의 막두께는, 퇴적 시간을 30분으로 했을 때, 45분으로 했을 때 및, 60분으로 했을 때의 세 점에서 측정했다.
도 3 및 도 4 중의 선 I, III은 프리플로우 있음의 경우, 선 II, IV는 프리플로우 없음의 경우의 결과를 나타내고 있다. 선 I∼IV는, 측정된 3개의 막두께를 최소 이승법으로 직선에 근사한 직선이며, 식은 다음과 같다.
선 I ： y　＝　17.572x　－　20.855　　　…(1)　
선 II　：　y　＝　17.605x　－　34.929　　　…(2)　
선 III ：　y　＝　18.011x　－　27.739　　　…(3)　
선 IV　：　y　＝　18.091x　－　41.277　　　…(4)　
도 3 및 도 4에 나타내는 바와 같이, 프리플로우 있음의 경우, 프리플로우 없음과 비교하여 어모퍼스 실리콘막(4)의 막두께가 증가하는 경향이 분명해졌다.
상기 (1)∼(4) 식을 y＝0, 즉, 어모퍼스 실리콘막의 막두께를 “0”으로 했을 때, 선 I∼IV와 퇴적 시간과의 교점을 구한 것을 도 5 및 도 6에 나타낸다. 또한, 도 5는 도 3 중의 파선 범위(A) 내를 확대한 확대도이고, 도 6은 도 4 중의 파선 범위(B) 내를 확대한 확대도에 상당한다.
도 5에 나타내는 바와 같이, 하지(2)가 프리플로우 있음의 실리콘 산화막일 때 어모퍼스 실리콘막(4)의 퇴적이 처리 개시로부터 약 1.2분(x≒1.189)으로부터 시작되는 것에 대하여, 프리플로우 없음의 실리콘 산화막일 때에는, 어모퍼스 실리콘막(4)의 퇴적이 처리 개시로부터 약 2.0분(x≒1.984)으로부터 시작된다.
또한, 도 6에 나타내는 바와 같이, 하지(2)가 프리플로우 있음의 실리콘 질화막일 때 어모퍼스 실리콘막(4)의 퇴적이 처리 개시로부터 약 1.5분(x≒1.540)으로부터 시작되는 것에 대하여, 프리플로우 없음의 실리콘 질화막일 때에는, 어모퍼스 실리콘막(4)의 퇴적이 처리 개시로부터 약 2.3분(x≒2.282)으로부터 시작된다.
이와 같이, 하지(2)에 대하여 아미노실란계 가스의 프리플로우를 행함으로써, 인큐베이션 시간을, 하지(2)가 실리콘 산화막의 경우에는 약 2.0분으로부터 약 1.2분으로, 하지(2)가 실리콘 질화막의 경우에는 약 2.3분으로부터 약 1.5분으로 단축시킬 수 있었다.
도 7a∼도 8b에, 주사형 전자 현미경(Scanning Electron Microscope; SEM)에 의한 어모퍼스 실리콘막 표면의 관찰 결과를 나타낸다. 도 7a 및 도 7b는 막두께가 50㎚인 어모퍼스 실리콘막의 표면 및 단면의 2차 전자상이고, 도 8a 및 도 8b는 막두께가 100㎚인 어모퍼스 실리콘막의 표면 및 단면의 2차 전자상이다. SEM의 가속 전압은 5.0kV로 하고, 배율은 100000배(×100k)이다. 또한, 하지는 실리콘 산화막이다.
도 7a에 나타내는 바와 같이, 아미노실란계 가스의 프리플로우 있음의 경우, 프리플로우 없음(도 7b)과 비교하여 어모퍼스 실리콘막의 표면이 매끄러워져, 표면 거칠기가 개선되어 있는 것이 육안 관찰에 의해 분명해졌다.
또한, 도 8a에 나타내는 바와 같이, 막두께가 약 100㎚인 어모퍼스 실리콘막에 있어서도 동일하고, 프리플로우 없음(도 8b)과 비교하여, 어모퍼스 실리콘막의 표면 거칠기가 개선되어 있다.
이와 같이, 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법에 의하면, SEM에 의한 표면 육안 관찰에 있어서, 표면 거칠기가 개선되어 있는 것을 알았다.
도 9에, 원자간력 현미경(Atomic Force Microscope; AFM)을 이용하여 측정한 어모퍼스 실리콘막 표면의 평균 면 거칠기(표면 거칠기)(Ra)를 나타낸다. 도 9에 나타내는 결과에 있어서는, AFM의 스캔 사이즈를 1㎛, 스캔 레이트를 1.993Hz로 설정했다.
도 9에 나타내는 바와 같이, 아미노실란계 가스의 프리플로우 있음의 경우, 프리플로우 없음과 비교하여, 막두께 50nm 이상 막두께 100nm 이하의 범위에 있어서, 평균 면 거칠기(표면 거칠기)(Ra)가 0.101∼0.157㎚ 개선되어 있는 것을 알았다. 이 AFM에 의한 측정 결과로부터, 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법은, 특히, 어모퍼스 실리콘막의 막두께가 얇은 경우에, 프리플로우 없음과 비교하여 평균 면 거칠기(표면 거칠기)(Ra)의 개선 효과가 높은 것이 판명되었다. 예를 들면, 막두께가 약 50㎚인 어모퍼스 실리콘막에 있어서는, 프리플로우 없음의 경우 Ra＝0.411이었던 것에 대하여, 프리플로우 있음의 경우에는 Ra＝0.254로, Ra가 0.157㎚ 개선되어 있다. 이 결과는, 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법이, 예를 들면, 반도체 장치의 미세화가 진전되면 진전될수록 유효하다는 것을 나타내고 있다.
도 10에, 표면 검사 장치를 이용하여 측정한 어모퍼스 실리콘막 표면의 헤이즈를 나타낸다. 도 10에 나타내는 헤이즈는, DWO 모드(Dark Field Wide Oblique)에서의 헤이즈이다.
도 10에 나타내는 바와 같이, 아미노실란계 가스의 프리플로우 있음의 경우, 프리플로우 없음과 비교하여, 막두께 50㎚ 이상 막두께 100㎚ 이하의 범위에 있어서 헤이즈가 약 2.1ppm 개선되어 있는 것을 알았다.
이상, 주사형 전자 현미경, 원자간력 현미경 및, 표면 검사 장치를 이용한 관찰, 또한 측정 결과로부터, 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법은, 아미노실란계 가스를 이용하여 하지(2)의 표면을 프리플로우하고, 하지(2)의 표면에 시드층(3)을 형성한 후, 아미노기를 포함하지 않는 실란계 가스를 시드층(3) 상에 공급하여 열분해시킴으로써, 표면 거칠기의 정밀도가 높은, 즉, 표면 거칠기가 작은 어모퍼스 실리콘막(4)을 형성할 수 있다.
이러한 어모퍼스 실리콘막은, 도 11에 나타내는 바와 같이, 하지(2), 예를 들면, 실리콘 산화막 또는 실리콘 질화막을 포함하는 층간 절연막 중에 형성된 콘택트 홀(5)의 매입이나, 층간 절연막 중에 형성된 라인, 예를 들면, 내부 배선용의 홈의 매입에 유용하다. 콘택트 홀(5) 내에 있어서의 어모퍼스 실리콘막(4)의 표면 끼리의 접촉부(6)의 확대도를 도 12의 (A) 및 (B)에 나타낸다. 도 12의 (A) 및 (B)는 도 11 중의 파선 원(C) 내의 확대도에 상당한다.
어모퍼스 실리콘막(4)의 표면 거칠기가 큰 경우에는, 도 12의 (A)에 나타내는 바와 같이, 접촉부(6)에 큰 보이드(7)가 발생하는 것에 대하여, 일 실시 형태에 따른 성막 방법을 이용하여 형성된 표면 거칠기가 작은 어모퍼스 실리콘막(4)에 의하면, 도 12의 (B)에 나타내는 바와 같이, 접촉부(6)에 발생하는 보이드(7)는 작아진다. 보이드(7)가 작아지면, 콘택트 홀(5)의 내부에 매입된 어모퍼스 실리콘막(4)의 저항값의 증대를 억제할 수 있다.
또한, 종래부터 표면 거칠기가 양호하다고 여겨지는 디실란 가스를 이용한 시드층과 그 후의 실란 가스에 의한 어모퍼스 실리콘을 이용한 연속 성막 방법에 의하면, 우선, 콘택트홀의 상부 코너부에서의 성막의 증대에 의한 커버리지의 열화(보이드의 발생)가 생겨버리기 때문에 미세한 콘택트홀로의 적용이 곤란하다.
이것에 대하여, 일 실시 형태에 의하면, 성막의 커버리지가 향상할 뿐만 아니라, 표면 거칠기도 상기 연속 성막 방법에 비교하여 더욱 개선시킬 수 있다.
따라서, 일 실시 형태에 의하면, 어모퍼스 실리콘막(4)의 표면 거칠기의 정밀도를 더욱 개선할 수 있어, 반도체 장치 내부의 콘택트 홀이나 라인 등의 미세화의 진전에 대응 가능한 어모퍼스 실리콘막의 성막 방법을 제공할 수 있다. 그리고, 일 실시 형태에 따른 성막 방법을 이용하여 형성된 어모퍼스 실리콘막(4)은, 층간 절연막 중에 형성된 콘택트 홀(5)이나, 라인의 매입에 유용하다.
다음으로, 상기 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일 예를 설명한다.
도 13은, 일 실시 형태에 따른 어모퍼스 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일 예를 개략적으로 나타내는 단면도이다.
도 13에 나타내는 바와 같이, 성막 장치(100)는, 하단(下端)이 개구된 천장이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들면, 석영에 의해 형성되어 있다. 처리실(101) 내의 천장에는, 석영제의 천장판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들면, 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(manifold; 103)가 O 링 등의 시일 부재(sealing member; 104)를 개재하여 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들면, 50∼100매의 반도체 기판, 본 예에서는, 실리콘 기판(1)을 다단으로 재치 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 이에 따라, 처리실(101) 내에 피처리체, 예를 들면, 반도체 기판, 본 예에서는, 예를 들면, 하지로서 SiO2막이 미리 퇴적된 실리콘 기판(1)이 수용된다. 웨이퍼 보트(105)는 복수개의 지주(pillar; 106)를 갖고, 지주(106)에 형성된 홈에 의해 복수매의 실리콘 기판(1)이 지지되도록 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 개재하여 테이블(108) 상에 올려놓여져 있다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들면, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들면, 자성 유체 시일(111)이 설치되어, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부와의 사이에는, 예를 들면, O 링으로 이루어지는 시일 부재(112)가 사이에 설치되어 있다. 이에 따라 처리실(101) 내의 시일성이 유지되고 있다. 회전축(110)은, 예를 들면, 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단(先端)에 부착되어 있다. 이에 따라, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대하여 삽입 및 이탈된다.
성막 장치(100)는, 처리실(101) 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114)를 갖고 있다.
처리 가스 공급 기구(114)는, 아미노실란계 가스 공급원(117), 아미노기를 포함하지 않는 실란계 가스 공급원(118)을 포함하고 있다.
아미노실란계 가스 공급원(117)은, 유량 제어기(121a) 및 개폐 밸브(122a)를 개재하여, 분산 노즐(123)에 접속되어 있다. 분산 노즐(123)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123)의 수직 부분에는, 복수의 가스 토출공(124)이 소정의 간격을 두고 형성되어 있다. 아미노실란계 가스는, 각 가스 토출공(124)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
아미노기를 포함하지 않는 실란계 가스 공급원(118)은, 유량 제어기(121b) 및 개폐 밸브(122b)를 통하여, 분산 노즐(125)에 접속되어 있다. 분산 노즐(125)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(125)의 수직 부분에는, 복수의 가스 토출공(126)이 소정의 간격을 두고 형성되어 있다. 아미노기를 포함하지 않는 실란계 가스는, 각 가스 토출공(126)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
처리실(101) 내의, 분산 노즐(123 및 125)과 반대측 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 설치되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎음으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 부착되어 있다. 배기구 커버 부재(130)는, 처리실(101)의 측벽을 따라서 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및, 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 가스를 활성화함과 함께, 처리실(101) 내에 수용된 피처리체, 예를 들면, 반도체 기판, 본 예에서는 실리콘 기판(1)을 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들면 마이크로 프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 격납된다. 레시피는, 예를 들면, 기억부(152) 안의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리라도 좋고, CD-ROM, DVD, 플래시 메모리 등의 가반성(portable type)의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 개재하여 레시피를 적절히 전송시키도록 해도 좋다. 레시피는, 필요에 따라서, 유저 인터페이스(151)로부터의 지시 등으로 기억부(152)로부터 읽혀지고, 읽혀진 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는, 컨트롤러(150)의 제어 아래, 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어 아래, 상기 일 실시 형태에 따른 성막 방법에 따른 처리가 순차 실시된다.
상기 일 실시 형태에 따른 성막 방법은, 도 13에 나타내는 바와 같은 성막 장치(100)에 의해 실시할 수 있다. 물론, 성막 장치로서는 도 13에 나타내는 바와 같은 배치식(batch type)에 한정하지 않고, 매엽식(single wafer type)의 성막 장치라도 좋다.　
이상, 본 발명을 몇 개의 실시 형태에 따라 설명했지만, 본 발명은, 상기 몇개의 실시 형태에 한정되는 것은 아니며, 여러 가지 변형 가능하다.
예를 들면, 상기 일 실시 형태에 있어서는, 처리 조건을 구체적으로 예시했지만, 처리 조건은, 상기 구체적인 예시에 한정되는 것은 아니다.
본 발명에 따른 이점인 어모퍼스 실리콘막의 표면 거칠기의 개선은, 아미노실란계 가스를 이용하여 하지(2)의 표면을 프리플로우하고, 하지(2)의 표면에 시드층(3)을 형성한 후, 아미노기를 포함하지 않는 실란계 가스를 시드층(3) 상에 공급하여 열분해시킴으로써 어모퍼스 실리콘막(4)을 형성한다는 구성을 구비함으로써 얻어지는 것이다.
따라서, 처리 조건은, 상기 일 실시 형태에 기재한 구체적인 예시에 한정되는 것은 아니고, 실리콘 기판(1)의 크기, 처리실의 용적 변화 등에 따라서, 상기 이점을 손상시키지 않는 범위에서 변경할 수 있는 것은 물론이다.
또한, 상기 실시 형태에 기재한 성막 방법은, 표면 거칠기, 예를 들면, 평균 면 거칠기(Ra)를 0.1㎚ 오더로 개선할 수 있는 것이기 때문에, 반도체 장치의 제조 프로세스에 매우 적합하다.　
또한, 시드층(3)은, 두껍게 하면 어모퍼스 실리콘막(4)의 막두께를 증가시켜, 반도체 장치의 미세화를 손상시키게 된다. 또한, 시드층(3)은, 어모퍼스 실리콘의 핵을 균일하게 발생시키는 것이다. 이 때문에, 시드층(3)의 두께는 얇은 것이 바람직하고, 바람직하게는 단원자층 레벨의 두께 정도인 것이 좋다. 구체적인 시드층(3)의 두께를 언급하면, 0.1㎚ 이상 0.3㎚ 이하인 것이 좋다.
또한, 아미노 실란계 가스로서는 1가의 아미노 실란계 가스, 예를 들면, DIPAS가 바람직하다.
또한, 아미노 실란은 분해시키지 않고, 예를 들면, 하지(2) 상에, 흡착시키도록 하는 것이 바람직하다. 예를 들면, DIPAS는 450℃ 이상에서 열분해한다. 아미노 실란이 열분해되면, 성막되는 막 중에 탄소(C), 질소(N) 등의 불순물이 말려 들어가 버리는 일이 있다. 아미노 실란은 열분해시키지 않고, 예를 들면, 하지(2) 상에 흡착시키도록 하는 것으로, 성막되는 막 중에 불순물이 말려 들어가 버리는 사정을 억제할 수 있다고 하는 이점을 얻을 수 있다.
또한, 어모퍼스 실리콘막(4)의 두께는, 상기 일 실시 형태의 개시로부터, 50㎚ 이상 100㎚ 이하인 것이 바람직하지만, 예를 들면, 50㎚ 이하 또는 100㎚ 이상의 범위의 두께로 하는 것도 가능하다.
또한, 상기 일 실시 형태에 있어서는, 아미노기를 포함하지 않는 실란계 가스로서,
SimH2m＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물 및, SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물의, 소위 고차(高次) 실란을 예시했다.
고차 실란으로서는, 예를 들면, SimH2m＋2(단, m은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
트리실란(Si3H8)
테트라실란(Si4H10)
펜타실란(Si5H12)
헥사실란(Si6H14)
헵타실란(Si7H16)의 적어도 하나로부터 선택되는 것이 좋다.
또한, 예를 들면, SinH2n(단, n은 3 이상의 자연수)의 식으로 나타나는 실리콘의 수소화물이,
사이클로트리실란(Si3H6)
사이클로테트라실란(Si4H8)
사이클로펜타실란(Si5H10)
사이클로헥사실란(Si6H12)
사이클로헵타실란(Si7H14)의 적어도 하나로부터 선택되는 것이 좋다.
또한, 아미노 실란계 가스와 아미노기를 포함하지 않는 실란계 가스(실리콘 소스)와의 조합을 고려한 경우에는, 아미노 실란계 가스가 열분해하는 온도의 근방에서 열분해하기 쉬운 모노 실란(SiH4), 디실란(Si2H6)이 바람직하다.
그 외, 본 발명은 그의 요지를 일탈하지 않는 범위에서 여러 가지로 변형할 수 있다.
1 : 실리콘 기판
2 : 하지
3 : 시드층
4 : 어모퍼스 실리콘막

Claims (14)

  1. 기판을 처리실 내에 수용하는 공정과,
    상기 처리실 내의 상기 기판을 가열하는 공정과,
    상기 처리실 내를 배기하여 압력을 조정하는 공정과,
    아미노실란계 가스가 열분해되지 않는 조건하에서 상기 처리실 내에 아미노실란계 가스를 공급하여 아미노실란계 가스를 흡착시켜 상기 기판 위에 시드층을 형성하는 공정과,
    아미노기를 포함하지 않는 실란계 가스가 열분해되는 조건하에서 상기 처리실 내에 아미노기를 포함하지 않는 실란계 가스를 공급하여 상기 시드층 위에 어모퍼스 실리콘막을 형성하는 공정과,
    상기 시드층을 형성하는 공정과, 상기 어모퍼스 실리콘막을 형성하는 공정을, 상기 처리실 내에서 연속하여 행하는 것을 특징으로 하는 어모퍼스 실리콘막의 형성 방법.
  2. 제1항에 있어서,
    상기 아미노실란계 가스가 열분해되지 않는 온도는, 450℃보다 낮은 온도인 것을 특징으로 하는 어모퍼스 실리콘막의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 아미노실란계 가스가,
    BAS(부틸아미노실란),
    BTBAS(비스터셔리부틸아미노실란),
    DMAS(디메틸아미노실란),
    BDMAS(비스디메틸아미노실란),
    TDMAS(트리스디메틸아미노실란),
    DEAS(디에틸아미노실란),
    BDEAS(비스디에틸아미노실란),
    DPAS(디프로필아미노실란) 및,
    DIPAS(디이소프로필아미노실란)의 적어도 하나를 포함하는 가스로부터 선택되고,
    상기 아미노기를 포함하지 않는 실란계 가스가,
    SiH4,
    Si2H6,
    트리실란(Si3H8),
    테트라실란(Si4H10),
    펜타실란(Si5H12),
    헥사실란(Si6H14),
    헵타실란(Si7H16),
    사이클로트리실란(Si3H6),
    사이클로테트라실란(Si4H8),
    사이클로펜타실란(Si5H10),
    사이클로헥사실란(Si6H12),
    사이클로헵타실란(Si7H14)의 적어도 어느 하나로부터 선택되는 것을 특징으로 하는 어모퍼스 실리콘막의 형성 방법.
  4. 제3항에 있어서,
    상기 아미노실란계 가스가, DIPAS(디이소프로필아미노실란)이고,
    상기 아미노기를 포함하지 않는 실란계 가스가, SiH4와 Si2H6 중 어느 하나로부터 선택되는 것을 특징으로 하는 어모퍼스 실리콘막의 형성 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 시드층의 두께는 단원자층의 두께인 것을 특징으로 하는 어모퍼스 실리콘막의 형성 방법.
  6. 제5항에 있어서,
    상기 시드층의 두께가, 0.1nm 이상 0.3nm 이하인 것을 특징으로 하는 어모퍼스 실리콘막의 형성 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 기판의 표면 상에 실리콘 산화막 또는 실리콘 질화막의 하지층이 형성되어 있는 것을 특징으로 하는 어모퍼스 실리콘막의 형성 방법.
  8. 기판을 수용하여 처리하기 위한 처리실과,
    상기 처리실에 수용한 상기 기판을 가열하는 가열 수단과,
    상기 처리실 내에 아미노실란계 가스를 공급하는 아미노실란계 가스 공급 수단과,
    상기 처리실 내에 아미노기를 포함하지 않는 실란계 가스를 공급하는 아미노기를 포함하지 않는 실란계 가스 공급 수단과,
    상기 처리실 내를 배기하는 배기 수단과,
    상기 가열 수단, 상기 아미노실란계 가스 공급 수단, 아미노기를 포함하지 않는 실란계 가스 공급 수단 및, 상기 배기 수단을 제어하는 컨트롤러를 구비하고,
    상기 컨트롤러가,
    상기 기판을 상기 아미노실란계 가스가 열분해되지 않는 온도로 가열하고, 상기 처리실 내에 상기 아미노실란계 가스를 공급함으로써, 상기 아미노실란계 가스를 흡착시켜 시드층을 형성하는 공정과,
    상기 처리실 내에 상기 아미노기를 포함하지 않는 실란계 가스를 공급함으로써, 상기 아미노기를 포함하지 않는 실란계 가스를 열분해시켜, 어모퍼스 실리콘막을 형성하는 공정과,
    상기 시드층을 형성하는 공정과, 이것에 이어서 상기 어모퍼스 실리콘층을 형성하는 공정을 동일한 상기 처리실 내에서 연속하여 실시되도록, 상기 가열 수단, 상기 아미노실란계 가스 공급 수단, 상기 아미노기를 포함하지 않는 실란계 가스 공급 수단 및 상기 배기 수단을 제어하는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 장치.
  9. 제8항에 있어서,
    상기 아미노실란계 가스가 열분해되지 않는 온도는, 450℃보다 낮은 온도인 것을 특징으로 하는 어모퍼스 실리콘막의 성막 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 아미노실란계 가스가,
    BAS(부틸아미노실란),
    BTBAS(비스터셔리부틸아미노실란),
    DMAS(디메틸아미노실란),
    BDMAS(비스디메틸아미노실란),
    TDMAS(트리스디메틸아미노실란),
    DEAS(디에틸아미노실란),
    BDEAS(비스디에틸아미노실란),
    DPAS(디프로필아미노실란) 및,
    DIPAS(디이소프로필아미노실란)의 적어도 하나를 포함하는 가스로부터 선택되고,
    상기 아미노기를 포함하지 않는 실란계 가스가,
    SiH4,
    Si2H6,
    트리실란(Si3H8),
    테트라실란(Si4H10),
    펜타실란(Si5H12),
    헥사실란(Si6H14),
    헵타실란(Si7H16),
    사이클로트리실란(Si3H6),
    사이클로테트라실란(Si4H8),
    사이클로펜타실란(Si5H10),
    사이클로헥사실란(Si6H12),
    사이클로헵타실란(Si7H14)의 적어도 어느 하나로부터 선택되는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 장치.
  11. 제10항에 있어서,
    상기 아미노실란계 가스가, DIPAS(디이소프로필아미노실란)이고,
    상기 아미노기를 포함하지 않는 실란계 가스가, SiH4와 Si2H6 중 어느 하나로부터 선택되는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 장치.
  12. 제8항 또는 제9항에 있어서,
    상기 시드층의 두께는 단원자층의 두께인 것을 특징으로 하는 어모퍼스 실리콘막의 성막 장치.
  13. 제12항에 있어서,
    상기 시드층의 두께가, 0.1nm 이상 0.3nm 이하인 것을 특징으로 하는 어모퍼스 실리콘막의 성막 장치.
  14. 제8항 또는 제9항에 있어서,
    상기 기판의 표면 상에 실리콘 산화막 또는 실리콘 질화막의 하지층이 형성되어 있는 것을 특징으로 하는 어모퍼스 실리콘막의 성막 장치.
KR1020140072193A 2010-04-27 2014-06-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치 KR101534637B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-102405 2010-04-27
JP2010102405 2010-04-27
JPJP-P-2011-044014 2011-03-01
JP2011044014A JP4967066B2 (ja) 2010-04-27 2011-03-01 アモルファスシリコン膜の成膜方法および成膜装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120145412A Division KR101529171B1 (ko) 2010-04-27 2012-12-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치

Publications (2)

Publication Number Publication Date
KR20140085406A true KR20140085406A (ko) 2014-07-07
KR101534637B1 KR101534637B1 (ko) 2015-07-09

Family

ID=44816157

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020110039227A KR101282908B1 (ko) 2010-04-27 2011-04-26 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020120145412A KR101529171B1 (ko) 2010-04-27 2012-12-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020140072194A KR101534638B1 (ko) 2010-04-27 2014-06-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020140072192A KR101534634B1 (ko) 2010-04-27 2014-06-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020140072193A KR101534637B1 (ko) 2010-04-27 2014-06-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020140072197A KR101615968B1 (ko) 2010-04-27 2014-06-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치

Family Applications Before (4)

Application Number Title Priority Date Filing Date
KR1020110039227A KR101282908B1 (ko) 2010-04-27 2011-04-26 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020120145412A KR101529171B1 (ko) 2010-04-27 2012-12-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020140072194A KR101534638B1 (ko) 2010-04-27 2014-06-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR1020140072192A KR101534634B1 (ko) 2010-04-27 2014-06-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020140072197A KR101615968B1 (ko) 2010-04-27 2014-06-13 어모퍼스 실리콘막의 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (2) US9006021B2 (ko)
JP (1) JP4967066B2 (ko)
KR (6) KR101282908B1 (ko)
CN (4) CN104264124B (ko)
TW (2) TWI562202B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5330563B2 (ja) * 2010-04-27 2013-10-30 東京エレクトロン株式会社 成膜装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5689398B2 (ja) * 2010-12-21 2015-03-25 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
JP5780981B2 (ja) * 2012-03-02 2015-09-16 東京エレクトロン株式会社 ゲルマニウム薄膜の成膜方法
JP5792101B2 (ja) 2012-03-15 2015-10-07 東京エレクトロン株式会社 積層半導体膜の成膜方法
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
JP6022273B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5876398B2 (ja) * 2012-10-18 2016-03-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6068130B2 (ja) 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6125279B2 (ja) 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
KR101489306B1 (ko) * 2013-10-21 2015-02-11 주식회사 유진테크 어모퍼스 실리콘막의 증착 방법 및 증착 장치
JP6348707B2 (ja) * 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
KR101507381B1 (ko) * 2014-02-26 2015-03-30 주식회사 유진테크 폴리실리콘 막의 성막 방법
KR20150108664A (ko) * 2014-03-18 2015-09-30 주식회사 유진테크 머티리얼즈 전구체 화합물 및 이를 이용한 박막 증착 방법, 어모퍼스 실리콘막의 증착방법
JP2015192063A (ja) * 2014-03-28 2015-11-02 東京エレクトロン株式会社 アモルファスシリコン膜形成装置の洗浄方法、アモルファスシリコン膜の形成方法およびアモルファスシリコン膜形成装置
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
US9915001B2 (en) 2014-09-03 2018-03-13 Silcotek Corp. Chemical vapor deposition process and coated article
SG10201506694QA (en) * 2014-09-03 2016-04-28 Silcotek Corp Chemical vapor deposition process and coated article
KR102334110B1 (ko) * 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자 형성방법
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
JP6086942B2 (ja) 2015-06-10 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10876206B2 (en) 2015-09-01 2020-12-29 Silcotek Corp. Thermal chemical vapor deposition coating
TWI716511B (zh) * 2015-12-19 2021-01-21 美商應用材料股份有限公司 用於鎢原子層沉積製程作為成核層之正形非晶矽
JP6368743B2 (ja) * 2016-06-22 2018-08-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6613213B2 (ja) 2016-07-26 2019-11-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN106282963B (zh) * 2016-09-21 2019-04-05 中国科学院上海微系统与信息技术研究所 基于磁场干扰等离子体的非晶硅生长方法及装置
JP6902958B2 (ja) 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP7065728B2 (ja) * 2018-08-17 2022-05-12 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7018849B2 (ja) * 2018-08-17 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth
JP2022143997A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体製造方法および半導体製造装置
JP2022160317A (ja) * 2021-04-06 2022-10-19 東京エレクトロン株式会社 シリコン膜の成膜方法及び成膜装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
JPS6329954A (ja) 1986-07-23 1988-02-08 Toshiba Corp 半導体装置の製造方法
JP2835723B2 (ja) * 1988-02-26 1998-12-14 富士通株式会社 キャパシタ及びキャパシタの製造方法
JPH0427116A (ja) 1990-05-23 1992-01-30 Fujitsu Ltd 半導体異種接合を形成する方法
JP3194256B2 (ja) 1991-11-14 2001-07-30 富士通株式会社 膜成長方法と膜成長装置
US5856236A (en) 1996-06-14 1999-01-05 Micron Technology, Inc. Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US6333066B1 (en) * 1997-11-21 2001-12-25 Samsung Electronics Co., Ltd. Method for forming PZT thin film using seed layer
KR100494321B1 (ko) 1997-12-31 2005-08-31 주식회사 하이닉스반도체 반도체소자의다결정실리콘막형성방법
KR100611473B1 (ko) 2000-12-29 2006-08-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2004253778A (ja) * 2003-01-30 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
CN1630036A (zh) 2003-12-17 2005-06-22 旺宏电子股份有限公司 半导体元件和在其中形成多晶硅层的制造方法
KR100611108B1 (ko) * 2005-01-13 2006-08-09 삼성전자주식회사 박막 형성 방법
JP4761041B2 (ja) * 2005-02-23 2011-08-31 ソニー株式会社 シリコン膜の形成方法
JP4228150B2 (ja) * 2005-03-23 2009-02-25 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
US7566655B2 (en) * 2005-05-26 2009-07-28 Applied Materials, Inc. Integration process for fabricating stressed transistor structure
CN101208783B (zh) * 2005-05-26 2010-05-19 应用材料股份有限公司 通过后pecvd沉积uv处理增加氮化硅膜的拉伸应力的方法
US7601652B2 (en) * 2005-06-21 2009-10-13 Applied Materials, Inc. Method for treating substrates and films with photoexcitation
KR101014858B1 (ko) * 2006-03-30 2011-02-15 미쯔이 죠센 가부시키가이샤 플라즈마 원자층 성장 방법 및 장치
JP5311791B2 (ja) * 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
CN101609796B (zh) * 2008-06-20 2012-03-21 福建钧石能源有限公司 薄膜形成方法和薄膜太阳能电池的制造方法
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
JP2011216784A (ja) * 2010-04-01 2011-10-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20110263074A1 (en) * 2010-04-22 2011-10-27 Applied Materials, Inc. Apparatus and methods for reducing light induced damage in thin film solar cells
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置

Also Published As

Publication number Publication date
CN104278252A (zh) 2015-01-14
TW201201252A (en) 2012-01-01
KR20130014458A (ko) 2013-02-07
CN104264125B (zh) 2016-09-07
KR101529171B1 (ko) 2015-06-16
CN104264124A (zh) 2015-01-07
TWI420574B (zh) 2013-12-21
KR20140085405A (ko) 2014-07-07
CN104264125A (zh) 2015-01-07
KR101282908B1 (ko) 2013-07-05
KR20140086944A (ko) 2014-07-08
CN104278252B (zh) 2017-04-12
US20110263105A1 (en) 2011-10-27
KR20140085407A (ko) 2014-07-07
JP2011249764A (ja) 2011-12-08
CN102234786B (zh) 2014-09-10
CN102234786A (zh) 2011-11-09
KR101534634B1 (ko) 2015-07-09
US20150206795A1 (en) 2015-07-23
US9123782B2 (en) 2015-09-01
TW201403674A (zh) 2014-01-16
TWI562202B (en) 2016-12-11
US9006021B2 (en) 2015-04-14
CN104264124B (zh) 2016-11-02
KR101615968B1 (ko) 2016-04-28
KR101534637B1 (ko) 2015-07-09
KR101534638B1 (ko) 2015-07-24
JP4967066B2 (ja) 2012-07-04
KR20110119581A (ko) 2011-11-02

Similar Documents

Publication Publication Date Title
KR101534637B1 (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR101775950B1 (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
JP5827384B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
KR20170057870A (ko) 산화 실리콘막의 성막 방법
KR101672081B1 (ko) 실리콘막의 성막 방법 및 성막 장치
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
JP2015146430A (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP2014168069A (ja) アモルファスシリコン膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 5